TWI777526B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI777526B
TWI777526B TW110115212A TW110115212A TWI777526B TW I777526 B TWI777526 B TW I777526B TW 110115212 A TW110115212 A TW 110115212A TW 110115212 A TW110115212 A TW 110115212A TW I777526 B TWI777526 B TW I777526B
Authority
TW
Taiwan
Prior art keywords
word lines
semiconductor device
active
semiconductor substrate
narrow portion
Prior art date
Application number
TW110115212A
Other languages
English (en)
Other versions
TW202205636A (zh
Inventor
池田典昭
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202205636A publication Critical patent/TW202205636A/zh
Application granted granted Critical
Publication of TWI777526B publication Critical patent/TWI777526B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Abstract

一種半導體裝置及其製造方法。半導體裝置包括半導體基底、字元線與位元線。半導體基底具有彼此分離且沿第一方向延伸的主動區。字元線形成於半導體基底中。主動區分別地與一個或多個字元線相交。字元線分別地具有寬部與沿第二方向連續性延伸於寬部上的窄部。寬部位於字元線與主動區相交處。位元線形成於半導體基底之上，且沿與第一方向以及第二方向相交的第三方向延伸。

Description

半導體裝置及其製造方法
本發明是有關於一種半導體裝置及其製造方法，且特別是有關於一種動態隨機存取記憶體(DRAM)裝置及其製造方法。
隨著動態隨機存取記憶體(DRAM)單元的特徵尺寸漸趨小型化，相鄰字元線之間的間隔縮短。因此，相鄰字元線與上覆電容器接觸窗之間的主動區之間的接觸面積變得更小，從而導致寫入恢復時間(write recovery time，tWR)失效。已使用數種解決方式來解決這樣的問題，但沒有哪個方式在使用上不引起非預期的副作用。例如，這些解決方式的其中之一包括減少相鄰字元線之間的隔離寬度，卻可能導致相鄰DRAM單元之間的干擾。如另一例子，減少字元線的寬度/直徑以獲得主動區的額外接觸面積，但字元線的導電性可能受到損害。
本發明提供一個半導體裝置，包括：半導體基底具有彼 此分離且沿第一方向延伸的主動區。字元線形成於半導體基底中，其中主動區分別地與一個或多個字元線相交，字元線分別地具有寬部以及沿第二方向連續地延伸於寬部上的窄部，且寬部位於字元線與主動區相交處。位元線形成於半導體基底之上且沿與第一方向以及第二方向相交的第三方向延伸。
本發明提供一種半導體裝置的製造方法。方法包括：提供具有主動區與溝渠隔離結構的半導體基底，其中主動區沿第一方向延伸，且溝渠隔離結構延伸於所述主動區之間。形成初始閘極溝渠於半導體基底的頂表面處，其中初始閘極溝渠沿與所述第一方向相交的第二方向延伸穿過主動區與溝渠隔離結構。形成絕緣襯層於初始閘極溝渠的側壁上。使用絕緣襯層作為罩幕透過蝕刻製程將初始閘極溝渠更向下延伸於半導體基底中以形成閘極溝渠。執行第一氧化製程以氧化主動區內的閘極溝渠的部分的暴露表面以形成犧牲層。移除絕緣襯層與犧牲層。於閘極溝渠中填充導電材料以形成字元線。
如上所述，主動區內的字元線的部分分別地具有寬底部與窄頂部。另一方面，在主動區之間延伸的溝渠隔離結構內的字元線的其他部分僅具有窄部。因此，字元線的頂端具有窄尺寸，因此主動區的頂區較少被字元線與從字元線頂端延伸到基底的頂表面的上覆絕緣材料佔據。因此，可增加在主動區與在其上形成的電容器接觸窗之間的接觸面積。另外，透過使用這樣架構來增加主動區的接觸面積可防止損害主動區與主動區之間延伸的相鄰 字元線的隔離。此外，由於字元線具有寬底部，所以仍可保證字元線具有低電阻率。
10、10a:半導體裝置
AA:主動區
A-A’、B-B’:切線
AG:氣隙
AW:主動字元線
BC:位元線接觸窗
BL:位元線
BR、BR’:阻障層
CC:電容器接觸窗
CM:導電材料
CM1:附加導電材料
DT:深溝渠隔離
D1:第一方向、方向
D2:第二方向、方向
D3:第三方向、方向
GD:閘極介電層
HM:硬罩幕圖案
H1、H2:高度
IL:絕緣層
IS:絕緣材料
LL:絕緣襯層
NP、NP1、NP2:窄部
PW:被動字元線
SB:半導體基底
Scc:間距
SL:犧牲層
ST:淺溝渠隔離
S1、S2:橫向間隔
S100、S102、S104、S106、S108、S110、S112、S114、S116、S118、S120:步驟
T:電晶體
TI:溝渠隔離結構
TP:寬部
TR1:初始閘極溝渠
TR2:閘極溝渠
WL:字元線
W1、W2、W3:寬度
圖1A是依照本發明一些實施例繪示的半導體裝置的平面示意圖。
圖1B是圖1A中所示沿A-A’切線的剖面示意圖。
圖1C是圖1A中所示沿B-B’切線的剖面示意圖。
圖2是圖1A中所示的半導體裝置的製造流程圖。
圖3A至圖3J是圖2中所示沿第一方向截取的製造過程期間的各階段的結構的剖面示意圖。
圖4A至圖4J是圖2中所示沿第二方向截取的製造過程期間的各階段的結構的剖面示意圖。
圖5A與圖5B是依照本發明替代實施例繪示的半導體裝置的剖面示意圖。
圖1A是依照本發明一些實施例繪示的半導體裝置10的平面示意圖。圖1B是圖1A中所示沿A-A’切線的剖面示意圖。圖1C是圖1A中所示沿B-B’切線的剖面示意圖。應當注意的是，為了簡潔起見，在圖1B中與圖1C中省略一些在圖1A中繪示的構 件。
請參照圖1A，半導體裝置10包括字元線WL、位元線BL以及電晶體T。字元線WL沿方向D1延伸，而位元線BL沿與方向D1相交的方向D2延伸。每個電晶體T電性連接於字元線WL之一與位元線BL之一，且更電接觸於儲存電容器(未示出)。每個儲存電容器(未示出)與其連接的電晶體T共同地形成記憶體單元。每個電晶體T的閘極端點是對應字元線WL的一部分。另外，每個電晶體T的源極端點與汲極端點之一通過位元線接觸窗BC電性連接於對應位元線BL，且每個電晶體T的另一個源極端點與汲極端點通過電容器接觸窗CC電性連接於儲存電容器(未示出)。在一些實施例中，每個電晶體T的源極端點與汲極端點是主動區AA中的淺部，在半導體基底SB中形成摻雜區(如圖1B中與圖1C中所示)。主動區AA沿與方向D1以及方向D2相交的方向D3延伸。每個主動區AA由兩個電晶體T所共用，且與兩個字元線WL與一個位元線BL相交。在對應字元線WL之間的每個主動區AA的一部分可用於共用源極端點或共用汲極端點的功能，且通過它們之間的位元線接觸窗BC電性連接於位元線BL之一。另一方面，在位於對應位元線接觸窗BC的相對側的每個主動區AA的部分通過它們之間的電容器接觸窗CC電性連接於兩個儲存電容器(未示出)。在一些實施例中，形成位元線接觸窗BC為具有圓形的頂視形狀，且形成電容器接觸窗CC為具有矩形的頂視形狀。另外，每個位元線接觸窗BC所具有的佔用區域可大於每個電容器 接觸窗CC的佔用區域。每個字元線WL具有窄部NP與複數個寬部TP。寬部TP彼此相間隔。窄部NP沿方向D1連續地延伸，且寬部TP被連續地延伸的窄部NP所覆蓋。寬部TP設置於字元線WL與相應主動區AA相交的位置。在一個字元線WL的寬部TP與相鄰一個字元線WL的窄部NP之間的橫向間隔S1短於在一個字元線WL的窄部NP與相鄰一個字元線WL的窄部NP之間的橫向間隔S2。每個寬部TP沿對應主動區AA的延伸方向(即方向D3)可從對應字元線WL的中心軸向外延伸。每個寬部TP的一些側面(例如，每個寬部TP的長側面)可與對應主動區AA的輪廓實質上共面。此外，在主動區AA之間延伸的每個字元線WL的窄部NP的區段具有兩個不同的長度，且這些區段具有沿方向D1交替排列的兩個不同的長度。
請參照圖1A與圖1B，字元線WL埋入於半導體基底SB中，且可透過絕緣材料IS與半導體基底SB的頂表面間隔開。與寬部TP重疊的每個字元線WL的窄部NP的區段所具有的高度H1遠小於與寬部TP不重疊的窄部NP的區段的高度H2。換句話說，窄部NP的較短區段(在圖1B中也標示為窄部NP1)位於寬部TP上，而窄部NP的較高區段(在圖1B中也標示為窄部NP2)在寬部TP之間延伸(如圖1A中所示)。窄部NP的較高區段(即窄部NP2)以及上面的絕緣材料IS在形成於半導體基底SB中的溝渠隔離結構TI中延伸。如圖1A中所示，溝渠隔離結構TI延伸於主動區AA之間。另一方面，寬部TP、窄部NP的較短區段(即窄部NP1)以及上 面的絕緣材料IS於主動區AA內延伸。由於形成於主動區AA內且成為電晶體T的一部分，每個寬部TP與窄部NP的較短區段(即窄部NP1)可被認為是主動字元線AW。另一方面，由於形成在溝渠隔離結構TI內，每個窄部NP的較高區段(即窄部NP2)可被認為是被動字元線PW。主動字元線AW通過閘極介電層GD與主動區AA接觸。閘極介電層GD更覆蓋位於主動字元線AW上的絕緣材料IS的側壁。在用於形成半導體裝置10的製造過程，氣隙AG可形成在主動字元線AW中，且將參照圖3I做進一步描述。另外，主動字元線AW的頂表面與被動字元線PW實質上彼此共平面，而主動字元線AW的底端可高於被動字元線PW的底端。
如圖1B中所示，每個位元線接觸窗BC形成於兩個主動字元線AW之間與之上延伸的對應主動區AA的頂部上，且更延伸到對應主動區AA的頂部與位於這些主動字元線AW上的絕緣材料IS中。另外，每個電容器接觸窗CC形成於一個主動字元線AW與一個被動字元線PW之間與之上延伸的對應主動區AA的頂部上，且更延伸到對應主動區AA的頂部與被動字元線PW位於其中的溝渠隔離結構TI的頂部中。位元線接觸窗BC與電容器接觸窗CC透過在半導體基底SB之上形成的一個或多個絕緣層IL以彼此橫向隔離。透過位於主動字元線AW的頂部上的絕緣材料IS與被動字元線PW設置其中的溝渠隔離結構TI的相鄰部分之間的間距Scc來確定對應電容器接觸窗CC所在的主動區AA的頂部的佔用面積。絕緣材料IS具有實質上等於或略大於主動字元線AW 的頂部的寬度(即沿方向D3的字元線WL的窄部NP的寬度)的寬度W1，而不是主動字元線AW的底部的寬度(即沿方向D3的字元線WL的寬部TP的寬度)。因此，與形成只包括寬部TP的主動字元線AW相比，根據本發明的實施例位於主動字元線AW的窄部NP上的絕緣材料IS透過更大的間距(即間距Scc)可與溝渠隔離結構TI的相鄰部分橫向分隔開。因此，對應電容器接觸窗CC所位於的主動區AA的頂部可具有較大的佔用面積，且可以增加主動區AA的頂部與對應電容器接觸窗CC之間的接觸面積。可以減少主動區AA與對應電容器接觸窗CC之間的接觸電阻。此外，與透過減小溝渠隔離結構TI的佔用面積來增加主動區AA的頂部與對應電容器接觸窗CC之間的接觸面積相比，根據本發明的實施例形成具有頂窄部NP與底寬部TP的主動字元線AW可增加主動區AA的頂部與對應電容器接觸窗CC之間的接觸面積，而不會損害被動字元線PW(位於溝渠隔離結構TI內)與相鄰主動區AA之間的隔離。此外，與透過形成只具有窄部NP(類似於被動字元線PW)的主動字元線AW來增加主動區AA的頂部與對應電容器接觸窗CC之間的接觸面積相比，根據本發明的實施例形成具有頂窄部NP與底寬部TP的主動字元線AW可增加主動區AA的頂部與對應電容器接觸窗CC之間的接觸面積，同時保證主動字元線AW的低電阻率。
請參照圖1A與圖1C，主動字元線AW與被動字元線PW沿字元線的延伸方向(即方向D1)交替排列。分別在緊密地相鄰主 動字元線AW之間的一些被動字元線PW所具有的寬度W2遠小於在鬆散地相鄰主動字元線AW之間的另一些被動字元線PW的寬度W3。類似地，分別在緊密地相鄰主動字元線AW之間的溝渠隔離結構TI的部分所具有的寬度遠小於在鬆散地相鄰主動字元線AW之間的溝渠隔離結構TI的另一部分的寬度。在一些實施例中，具有較小寬度的溝渠隔離結構TI的那些部分所具有的深度可小於具有較大寬度的溝渠隔離結構TI的那些部分的深度。另外，具有較大寬度的溝渠隔離結構TI的那些部分包括深溝渠隔離DT與形成在深溝渠隔離DT中的淺溝渠隔離ST。淺溝渠隔離ST的底表面與側壁被深溝渠隔離DT所覆蓋，且深溝渠隔離DT與淺溝渠隔離ST是由不同絕緣材料所製成，例如是氧化矽與氮化矽。
圖2是圖1A中所示的半導體裝置的製造流程圖。圖3A至圖3J是圖2中所示沿A-A’切線截取的製造過程期間的各階段的結構的剖面示意圖。圖4A至圖4J是圖2中所示沿B-B’切線截取的製造過程期間的各階段的結構的剖面示意圖。
請參照圖2、圖3A與圖4A，執行步驟S100，初始閘極溝渠TR1形成於半導體基底SB的頂表面處。半導體基底SB設置主動區AA與圍繞每個主動區AA的溝渠隔離結構TI。如圖4A所示，每個初始閘極溝渠TR1沿方向D1穿過主動區AA與溝渠隔離結構TI。另外，每個初始閘極溝渠TR1的深度沿其延伸方向(即方向D1)實質上不變。如圖3A所示，每個初始閘極溝渠TR1的一些部分形成於分別包括深溝渠隔離DT與淺溝渠隔離ST的溝渠隔離 結構TI的那些部分中。在形成初始閘極溝渠TR1期間，移除每個淺溝渠隔離ST的頂部以及對應深溝渠隔離DT的周圍部分。另一方面，每個初始閘極溝渠TR1的其他部分形成於主動區AA中，且從主動區AA的頂表面延伸於主動區AA中。在執行用於形成初始閘極溝渠TR1的蝕刻製程之前，在半導體基底SB上形成用於定義初始閘極溝渠TR1的具有開口的硬罩幕圖案HM。
請參照圖2、圖3B與圖4B，執行步驟S102，絕緣襯層LL順形地形成於目前結構上。絕緣襯層LL總體上覆蓋目前結構。硬罩幕圖案HM的頂表面與側壁以及初始閘極溝渠TR1被絕緣襯層LL所覆蓋。絕緣襯層LL的材料可包括氧化矽、氮化矽、氮氧化矽、其類似者或其組合。
請參照圖2、圖3C與圖4C，執行步驟S104，移除覆蓋初始閘極溝渠TR1的底表面的絕緣襯層LL的部分。在一些實施例中，覆蓋硬罩幕圖案HM的頂表面的絕緣襯層LL的部分隨著覆蓋初始閘極溝渠TR1的底表面的絕緣襯層LL的部分一起被移除。另一方面，覆蓋初始閘極溝渠TR1的側壁的絕緣襯層LL的部分與硬罩幕圖案HM被保留。用以移除絕緣襯層LL的這些部分的方法包括非等向性蝕刻製程。
請參照圖2、圖3D與圖4D，執行步驟S106，初始閘極溝渠TR1更向下延伸於半導體基底SB中，以形成閘極溝渠TR2。用以形成閘極溝渠TR2的方法包括透過使用絕緣襯層LL的剩餘部分以及硬罩幕圖案HM作為遮蔽罩幕來蝕刻位於初始閘極溝渠 TR1之下的結構。溝渠絕緣結構TI內的一些閘極溝渠TR2所具有的深度可大於主動區AA中的其他閘極溝渠TR2的深度，且這可能是由於溝渠隔離結構TI的材料與半導體基底SB的材料之間的蝕刻選擇性所導致。換句話說，在形成閘極溝渠TR2期間，溝渠隔離結構TI的蝕刻速率可大於主動區AA的蝕刻速率。如圖3D所示，覆蓋閘極溝渠TR2的頂側壁的絕緣襯層LL的剩餘部分以及閘極溝渠TR2的底表面與底側壁被暴露。如圖4D所示，主動區AA內的每個閘極溝渠TR2的底表面的部分高於溝渠隔離結構TI中的每個閘極溝渠TR2的底表面的部分。即，每個閘極溝渠TR2具有不平坦的底表面。
請參照圖2、圖3E與圖4E，執行步驟S108，執行第一氧化製程。在氧化製程期間，閘極溝渠TR2中的半導體基底SB的暴露部分被氧化以形成犧牲層SL，而溝渠隔離結構TI的暴露部分與閘極溝渠TR2中的絕緣襯層LL以及硬罩幕圖案HM的頂表面可以不被氧化。以此方式，在主動區AA內形成從閘極溝渠TR2的部分的底側壁延伸到半導體基底SB中的犧牲層SL。犧牲層SL的厚度大於絕緣襯層LL的厚度，因此在移除犧牲層SL與絕緣襯層LL之後，主動區AA內的閘極溝渠TR2的這些部分的底部可寬於閘極溝渠TR2的這些部分的頂部。在一些實施例中，氧化製程可以是電漿(plasma)氧化製程，且電漿氧化製程的製程溫度可在450℃至700℃的範圍。
請參照圖2、圖3F與圖4F，執行步驟S110，移除犧牲 層SL與絕緣襯層LL的剩餘部分。在移除絕緣襯層LL之後，溝渠隔離結構TI內的閘極溝渠TR2的部分分別地具有底部與較底部稍寬的頂部。另一方面，移除絕緣襯層LL與犧牲層SL之後，主動區AA內的閘極溝渠TR2的部分具有頂部與寬於頂部的底部。在一些實施例中，透過非等向性蝕刻製程來移除犧牲層SL與絕緣襯層LL的剩餘部分。在這樣非等向性蝕刻製程期間，由於溝渠隔離結構TI的材料相對於犧牲層SL與絕緣襯層LL的材料的蝕刻選擇性，溝渠隔離結構TI的先前暴露部分可以不被移除。
請參照圖2、圖3G與圖4G，執行步驟S112，在主動區AA內的閘極溝渠TR2的部分中形成閘極介電層GD。在一些實施例中，在主動區AA內暴露於閘極溝渠TR2中的半導體基底SB的部分被氧化，且氧化半導體基底SB的暴露部分的淺區以形成閘極介電層GD。另一方面，由於材料的不同，溝渠隔離結構TI的暴露部分以及硬罩幕圖案HM可以不被氧化，且可以保持不變。例如，氧化製程可包括臨場蒸氣產生(in situ steam generation，ISSG)製程。
請參照圖2、圖3H與圖4H，執行步驟S114，阻障層BR順形地形成於目前結構上，阻障層BR整體地覆蓋目前結構，閘極介電層GD的暴露表面、溝渠隔離結構TI以及硬罩幕圖案HM被阻障層BR所覆蓋。阻障層BR由導電材料(例如，氮化鈦)所製成。
請參照圖2、圖3I與圖4I，執行步驟S116，在目前結構上形成導電材料CM。導電材料CM填充閘極溝渠TR2，且更延伸 到阻障層BR的最頂表面上。在一些實施例中，在形成導電材料CM期間，氣隙AG可形成於主動區AA內的閘極隔離TR2的部分中。在這些實施例中，氣隙AG可位於閘極溝渠TR2的下部(即較寬部)中。在替代實施例中，可以形成沒有氣隙的導電材料CM。導電材料CM的材料可以包括例如是鎢。
請參照圖2、圖3J與圖4J，執行步驟S118，移除阻障層BR的頂部與導電材料CM的頂部。在移除阻障層BR的頂部與導電材料CM的頂部之後，硬罩幕圖案HM的頂表面與側壁、溝渠隔離結構TI的頂側壁以及閘極介電層GD的頂側壁被暴露，且阻障層BR的剩餘部分與導電材料CM共同形成字元線WL。字元線WL的頂表面可以實質上彼此共平面，並在主動區AA內的閘極溝渠TR2的下部(即較寬部)以上，且低於半導體基底SB的頂表面。如參考圖1A與圖1B所描述，在主動區AA內形成的字元線WL的部分被視為主動字元線AW，而在溝渠隔離結構TI中形成的字元線WL的部分被視為被動字元線PW。在一些實施例中，移除阻障層BR的頂部以及導電材料CM的方法包括回蝕製程。
請參照圖2、圖1B與圖1C，執行步驟S120，形成絕緣材料IS、位元線接觸窗BC以及電容器接觸窗CC。絕緣材料IS填充閘極溝渠TR，且字元線WL被絕緣材料IS所覆蓋。位元線接觸窗BC從半導體基底SB之上分別地延伸到相鄰主動字元線AW之間與上方的一個主動區AA的一部分中。在一些實施例中，每個位元線接觸窗BC通過閘極介電層GD的部分橫向地延伸到相 鄰絕緣材料IS的部分。另一方面，電容器接觸窗CC從半導體基底SB之上分別地延伸於主動字元線AW與被動字元線PW之間與上方的一個主動區AA的一部分中。絕緣材料IS可以包括例如是氮化矽，而位元線接觸窗BC與電容器接觸窗CC的材料可以包括例如是多晶矽。
在一些實施例中，移除硬罩幕圖案HM，且在半導體基底SB上形成至少一個絕緣層IL以隔離位元線接觸窗BC與電容器接觸窗CC。之後，可以在目前結構上更形成位元線BL(如圖1A中所示)以及儲存電容器(未示出)。至此，根據本發明的一些實施例的半導體裝置10已形成。
圖5A是根據本發明的替代實施例的半導體裝置10a的剖面示意圖(沿A-A’切線)。圖5B是半導體裝置10a的剖面示意圖(沿B-B’切線)。圖5A與圖5B中所示的半導體裝置10a類似於參照圖1B與圖1C所描述的半導體裝置10。以下將描述兩者之間的差異，相同或相似的部分則不再贅述。
請參照圖5A與圖5B，每個字元線WL是雙重功函數(dual work function)字元線，每個字元線WL更包括在窄部NP上連續地延伸的附加導電材料CM1。附加導電材料CM1所具有的功函數不同於形成字元線WL的剩餘部分的材料的功函數(例如，參考圖3H、圖3I、圖4H與圖4I所描述的導電材料CM與阻障層BR)。例如，附加導電材料CM1的功函數可低於導電材料CM的功函數與阻障層BR的功函數，且附加導電材料CM1可以由n型摻雜的多晶矽 (例如，磷摻雜的多晶矽)所製成，而導電材料CM可以由鎢製成。為了形成更具有附加導電材料CM1的字元線WL，參考圖3J與圖4J所描述的在步驟S118期間移除更多的導電材料CM與阻障層BR，且透過沉積製程在導電材料CM與阻障層BR的剩餘部分上隨後形成附加導電材料CM1。在沉積附加導電材料CM1之後，可以執行或不執行回蝕製程。在一些實施例中，在形成附加導電材料CM1之前，在阻障層BR與導電材料CM的頂表面上形成額外的阻障層BR’，阻障層BR’位於附加導電材料CM1與下面的導電材料CM以及阻障層BR之間。另外，阻障層BR與阻障層BR’可由相同或不同材料製成，且可以透過不同方法形成。例如，阻擋層BR可由氮化鈦製成且透過化學氣相沉積(CVD)製程形成，而阻障層BR’可由氮化鈦、鈦或其組合製成且透過物理氣相沉積(PVD)製程形成。
如上所述，在主動區內的字元線的部分分別地具有寬底部與窄頂部。另一方面，在主動區之間延伸的溝渠隔離結構內的字元線的其他部分僅具有窄部。因此，字元線的頂端具有窄尺寸，因此主動區的頂區較少被字元線與從字元線的頂端延伸到基底的頂表面的覆蓋絕緣材料所佔據。據此，可以增加主動區與其上形成的電容器接觸窗之間的接觸面積。另外，透過使用這種配置來增加主動區的接觸面積可防止損害主動區與在主動區之間延伸的相鄰字元線的隔離。此外，由於字元線具有寬底部，仍可保證字元線具有低電阻率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:半導體裝置
AA:主動區
A-A’、B-B’:切線
BC:位元線接觸窗
BL:位元線
CC:電容器接觸窗
D1:第一方向
D2:第二方向
D3:第三方向
NP:窄部
S1、S2:橫向間隔
T:電晶體
TI:溝渠隔離結構
TP:寬部
WL:字元線

Claims (16)

  1. 一種半導體裝置，包括：半導體基底，具有彼此分離且沿第一方向延伸的主動區；字元線，形成於所述半導體基底中，其中所述主動區分別地與一個或多個所述字元線相交，所述字元線分別地具有寬部以及沿第二方向連續地延伸於所述寬部上的窄部，且所述寬部位於所述字元線與所述主動區相交處；以及位元線，形成於所述半導體基底之上且沿與所述第一方向以及所述第二方向相交的第三方向延伸，其中所述窄部的第一區段位於所述主動區內且位於所述寬部的上方，所述窄部的第二區段於所述主動區之間延伸，且所述第二區段的高度大於所述第一區段的高度。
  2. 如請求項1所述的半導體裝置，其中所述字元線的所述寬部沿所述第一方向延伸。
  3. 如請求項1所述的半導體裝置，其中位於所述主動區內的所述字元線具有第一底部寬度，於所述主動區之間延伸的所述字元線具有第二底部寬度，且所述第一底部寬度大於所述第二底部寬度。
  4. 如請求項1所述的半導體裝置，更包括形成於所述半導體基底中且延伸於所述主動區之間的溝渠隔離結構，其中所述窄部的所述第二區段延伸於所述溝渠隔離結構中。
  5. 如請求項1所述的半導體裝置，其中所述窄部的所述第二區段分別為底部以及較寬於所述底部的頂部。
  6. 如請求項1所述的半導體裝置，其中所述窄部的所述第二區段的底端低於所述窄部的所述第一區段的底端，且低於所述寬部的底端。
  7. 如請求項1所述的半導體裝置，其中長度不同的每個所述字元線的所述窄部的所述第二區段沿所述第二方向交替排列。
  8. 如請求項1所述的半導體裝置，其中一個所述字元線的所述寬部與相鄰一個所述字元線的所述窄部以第一間距沿所述第一方向橫向隔開，一個所述字元線的所述窄部與相鄰一個所述字元線的所述窄部以第二間距沿所述第一方向橫向隔開，且所述第一間距短於所述第二間距。
  9. 如請求項1所述的半導體裝置，其中氣隙分別地形成於所述字元線的所述寬部中。
  10. 如請求項1所述的半導體裝置，其中每個所述字元線更包括於所述窄部上連續地延伸的附加導電材料，且所述附加導電材料與每個所述字元線的其餘部分以具有不同功函數的不同材料所製成。
  11. 如請求項10所述的半導體裝置，其中每個所述字元線更包括阻障層，位於所述窄部與所述附加導電材料之間。
  12. 一種半導體裝置的製造方法，包括： 提供具有主動區與溝渠隔離結構的半導體基底，其中所述主動區沿第一方向延伸，且所述溝渠隔離結構延伸於所述主動區之間；形成初始閘極溝渠於所述半導體基底的頂表面處，其中所述初始閘極溝渠沿與所述第一方向相交的第二方向延伸穿過所述主動區與所述溝渠隔離結構；形成絕緣襯層於所述初始閘極溝渠的側壁上；使用所述絕緣襯層作為罩幕，透過蝕刻製程將所述初始閘極溝渠更向下延伸於所述半導體基底中以形成閘極溝渠；執行第一氧化製程以氧化所述主動區內的所述閘極溝渠的部分的暴露表面以形成犧牲層；移除所述絕緣襯層與所述犧牲層；以及於所述閘極溝渠中填充導電材料以形成字元線。
  13. 如請求項12所述的半導體裝置的製造方法，其中於移除所述絕緣襯層與所述犧牲層之後，所述主動區內的所述閘極溝渠的部分分別地具有頂部與較寬於所述頂部的底部。
  14. 如請求項12所述的半導體裝置的製造方法，其中於移除所述絕緣襯層之後，所述溝渠隔離結構內的所述閘極溝渠的部分分別地具有底部與較寬於所述底部的頂部。
  15. 一種半導體裝置，包括：半導體基底，具有彼此分離且沿第一方向延伸的多個主動區；字元線，形成於所述半導體基底中，其中所述字元線包括多 個主動字元線以及分別沿第二方向連續地延伸於所述多個主動字元線之間的多個被動字元線，所述多個主動字元線分別位於所述多個主動區內，所述多個被動字元線分別延伸於所述多個主動區之間，所述主動字元線具有沿所述第一方向的第一底部寬度，所述被動字元線具有沿所述第一方向的第二底部寬度，且所述第一底部寬度大於所述第二底部寬度；以及位元線，形成於所述半導體基底之上且沿與所述第一方向以及所述第二方向相交的第三方向延伸。
  16. 如請求項15所述的半導體裝置，其中所述主動區與多個所述字元線相交，且多個所述字元線的所述主動字元線的所述第一底部寬度皆大於多個所述字元線的所述被動字元線的所述第二底部寬度。
TW110115212A 2020-07-28 2021-04-27 半導體裝置及其製造方法 TWI777526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/940,411 2020-07-28
US16/940,411 US11056175B1 (en) 2020-07-28 2020-07-28 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW202205636A TW202205636A (zh) 2022-02-01
TWI777526B true TWI777526B (zh) 2022-09-11

Family

ID=76658253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115212A TWI777526B (zh) 2020-07-28 2021-04-27 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US11056175B1 (zh)
CN (1) CN114005828A (zh)
TW (1) TWI777526B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264391B1 (en) * 2020-10-15 2022-03-01 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN113644032B (zh) * 2021-08-11 2023-10-10 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US20230262958A1 (en) * 2022-02-15 2023-08-17 Nanya Technology Corporation Memory structure and method of forming thereof
CN115988877B (zh) * 2023-03-16 2023-09-08 长鑫存储技术有限公司 一种半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201727874A (zh) * 2016-01-21 2017-08-01 華亞科技股份有限公司 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
US20190051652A1 (en) * 2017-08-10 2019-02-14 Samsung Electronics Co., Ltd. Semiconductor memory devices
TW201929153A (zh) * 2017-12-22 2019-07-16 南亞科技股份有限公司 半導體結構及其製備方法
US20200161306A1 (en) * 2018-11-19 2020-05-21 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
TW202025453A (zh) * 2018-12-27 2020-07-01 南亞科技股份有限公司 半導體結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963789A (en) 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US6072711A (en) * 1997-12-12 2000-06-06 Lg Semicon Co., Ltd. Ferroelectric memory device without a separate cell plate line and method of making the same
US6232171B1 (en) 1999-01-11 2001-05-15 Promos Technology, Inc. Technique of bottle-shaped deep trench formation
JP3580719B2 (ja) * 1999-03-03 2004-10-27 株式会社東芝 半導体記憶装置及びその製造方法
US6245636B1 (en) 1999-10-20 2001-06-12 Advanced Micro Devices, Inc. Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate
US7935602B2 (en) 2005-06-28 2011-05-03 Micron Technology, Inc. Semiconductor processing methods
KR100898394B1 (ko) * 2007-04-27 2009-05-21 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
US8735267B1 (en) 2012-12-06 2014-05-27 Nanya Technology Corporation Buried word line structure and method of forming the same
KR102277398B1 (ko) * 2014-09-17 2021-07-16 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN208655651U (zh) 2018-09-19 2019-03-26 长鑫存储技术有限公司 埋入式字线结构及存储器
KR102596497B1 (ko) * 2018-11-16 2023-10-30 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201727874A (zh) * 2016-01-21 2017-08-01 華亞科技股份有限公司 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法
US20190051652A1 (en) * 2017-08-10 2019-02-14 Samsung Electronics Co., Ltd. Semiconductor memory devices
TW201929153A (zh) * 2017-12-22 2019-07-16 南亞科技股份有限公司 半導體結構及其製備方法
US20200161306A1 (en) * 2018-11-19 2020-05-21 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
TW202025453A (zh) * 2018-12-27 2020-07-01 南亞科技股份有限公司 半導體結構

Also Published As

Publication number Publication date
CN114005828A (zh) 2022-02-01
US11056175B1 (en) 2021-07-06
TW202205636A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US11296088B2 (en) Semiconductor device including air gaps and method for fabricating the same
US10490446B2 (en) Semiconductor device with air gap and method for fabricating the same
KR102321390B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US9786598B2 (en) Semiconductor device with air gaps and method for fabricating the same
TWI777526B (zh) 半導體裝置及其製造方法
KR100837915B1 (ko) 트랜지스터 제조 방법 및 메모리 디바이스 제조 방법
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US9613967B1 (en) Memory device and method of fabricating the same
US8129244B2 (en) Method for fabricating semiconductor device
TWI773243B (zh) 記憶體元件結構
KR20130134719A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102242963B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US10985166B2 (en) Method of forming a memory device
CN110061001B (zh) 半导体元件及其制作方法
KR101129955B1 (ko) 반도체 소자 및 그 제조 방법
US20220384449A1 (en) Semiconductor memory device and method of fabricating the same
TWI830993B (zh) 半導體元件
TW201706988A (zh) 記憶元件及其製造方法
TWI769797B (zh) 動態隨機存取記憶體及其製造法方法
KR20230046134A (ko) 반도체 메모리 소자 및 이의 제조 방법
KR100744218B1 (ko) 하나 이상의 커패시터를 포함하는 집적 회로 및 그 제조방법
KR20210032906A (ko) 반도체 소자
TWI829436B (zh) 半導體記憶體裝置
TWI761130B (zh) 半導體記憶體元件
TW202347629A (zh) 半導體裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent