TWI776200B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI776200B
TWI776200B TW109126635A TW109126635A TWI776200B TW I776200 B TWI776200 B TW I776200B TW 109126635 A TW109126635 A TW 109126635A TW 109126635 A TW109126635 A TW 109126635A TW I776200 B TWI776200 B TW I776200B
Authority
TW
Taiwan
Prior art keywords
layer
insulating
film
semiconductor device
wiring
Prior art date
Application number
TW109126635A
Other languages
English (en)
Other versions
TW202143424A (zh
Inventor
新居雅人
岡山康則
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202143424A publication Critical patent/TW202143424A/zh
Application granted granted Critical
Publication of TWI776200B publication Critical patent/TWI776200B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

實施形態提供低佈線電容量的半導體裝置及半導體裝置的製造方法。 實施形態之半導體裝置，係具有多個佈線，及絕緣空間。絕緣空間佈置在相鄰的佈線間。絕緣空間藉由絕緣材料包圍。絕緣空間充滿大氣壓或壓力低於大氣壓的空氣。

Description

半導體裝置及半導體裝置的製造方法
[關連申請]
本申請主張日本專利申請2020-045738號(申請日：2020年3月16日)即基礎申請的優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
本發明之實施形態關於半導體裝置及半導體裝置的製造方法。
已知，半導體裝置中進展著佈線間隔之縮小化及佈線層之多層化。此外，半導體裝置中檢討減少佈線電容量的技術。
本發明欲解決的課題在於提供低佈線電容量的半導體裝置及半導體裝置的製造方法。
實施形態之半導體裝置，係具有：多個佈線，和絕緣空間。絕緣空間佈置在相鄰的佈線間。絕緣空間被絕緣材料包圍。絕緣空間充滿大氣壓或比大氣壓低的壓力的空氣。
以下參照圖面說明實施形態之半導體裝置及半導體裝置的製造方法。 (第1實施形態) 圖1係用於說明第1實施形態之半導體裝置之示意性剖面圖。圖1所示半導體裝置100具有：基板10；具有絕緣空間20的第2層2；第1層1，其佈置在第2層2之基板10側；及第3層3，其佈置在第2層2之基板10的相反側。半導體裝置100具有包含第1層1、第2層2、和第3層3的多層佈線層。
基板10例如可以使用在矽晶圓上設置有電晶體等之元件者等。圖1所示半導體裝置100中，在基板10表面具有絕緣區域10b，和接觸焊墊10a。絕緣區域10b係由例如SiO2 等已知之絕緣材料製成的絕緣膜形成。接觸焊墊10a係經由貫穿絕緣膜的接觸孔內所填埋的貫穿電極電連接於電晶體之電極。接觸焊墊10a例如可以使用由CoSi2 、NiSi2 等已知之導電材料形成者。
第1層1設置於基板10上。如圖1所示，第1層1具有由佈置在基板10側的第1-1層1a、和佈置在第2層2側的第1-2層1b堆疊而成的2層結構。 第1-1層1a具有：多個第1佈線11a(圖1中僅記載1個)，及由SiO2 、SiN等之絕緣材料製成的第1絕緣膜21a。第1佈線11a，係由Cu形成，且基板10側之面及側面被由Ti膜或TiN膜製成的阻障層(barrier)5覆蓋。第1佈線11a係填埋在貫穿第1絕緣膜21a的接觸孔內的貫穿佈線。如圖1所示，每個第1佈線11a電連接於基板10之接觸焊墊10a。
第1-2層1b具有：多個第1佈線11b，和由SiO2 製成的第1絕緣膜21b。第1佈線11b，係使用Cu形成，且基板10側之面及側面被由Ti膜或TiN膜製成的阻障層5覆蓋。第1佈線11b，係貫穿第1絕緣膜21b，填埋在第1絕緣膜21b。如圖1所示，第1佈線11b之中之一部分，係設置在俯視時與第1-1層1a之第1佈線11a重疊的位置，且與第1佈線11a之第2層2側之面接觸。因此，第1佈線11b之中之一部分經由貫穿第1-1層1a的第1佈線11a電連接於基板10之接觸焊墊10a。
第2層2設置在第1層1上。如圖1所示，第2層2具有由佈置在第1層1側的第2-1層2a，和佈置在第3層3側的第2-2層2b堆疊而成的2層結構。 第2-1層2a具有多個第2佈線12a(圖1中僅記載1個)。第2佈線12a，係由Cu形成，且第1層1側之面及側面被由Ti膜或TiN膜製成的阻障層5覆蓋。第2佈線12a為貫穿第2-1層2a的貫穿佈線。如圖1所示，各第2佈線12a設置在俯視時與第1-2層1b之第1佈線11b重疊的位置。各第2佈線12a係與第1佈線11b之第2層2側之面接觸，且電連接於第1佈線11b。
第2-2層2b具有多個第2佈線12b。第2佈線12b，係由Cu形成，且第1層1側之面及側面被由Ti膜或TiN膜製成的阻障層5覆蓋。如圖1所示，第2佈線12b之中之一部分設置在俯視時與第2-1層2a之第2佈線12a重疊的位置，與第2佈線12a成為一體。因此，第2佈線12b之一部分經由貫穿第2-1層2a的第2佈線12a電連接於第1-2層1b之第1佈線11b。
如圖1所示，第2層2具有由絕緣空間20構成的第2絕緣膜。圖1所示半導體裝置100中，絕緣空間20兼用作為對第2-1層2a之相鄰的第2佈線12a間實施絕緣的絕緣膜、對第2-2層2b之相鄰的第2佈線12b間實施絕緣的絕緣膜、以及對第2佈線12b與第1-2層1b之第1佈線11b實施絕緣的絕緣膜。絕緣空間20係被連續設置在絕緣空間20內的絕緣材料24所製成的絕緣膜包圍。作為絕緣材料24可以使用SiO2 。絕緣空間20充滿大氣壓或壓力低於大氣壓的空氣。
第3層3設置在第2層2上。第3層3具有：多個第3佈線(圖1中未圖示)，由SiO2 製成的第3絕緣膜23；和柱狀體25。 多個第3佈線作為將半導體裝置100與外部進行電連接之電極之功能。
如圖1所示，柱狀體25設置在俯視時與佈線(第1佈線11a、11b，第2佈線12a、12b)不重疊的位置。柱狀體25，俯視時為圓形，在第3層3中向第1方向(圖1中上下方向)延伸，貫穿絕緣空間20而到達第1層1之第1-2層1b，且在第1-2層1b內具有底面。柱狀體25內填充有絕緣材料24。填充在柱狀體25內的絕緣材料24與設置在絕緣空間20內的絕緣膜成為一體。
圖1所示半導體裝置100中，包圍絕緣空間20的絕緣材料24之俯視時之厚度t為柱狀體25(絕緣部)的直徑d之一半以下為較佳。製造這樣的半導體裝置100時，在設置包圍絕緣空間20的絕緣材料24的絕緣覆蓋製程中，藉由對成為柱狀體25的貫穿孔填充絕緣材料24，由此，可以完成在絕緣空間20內封入大氣壓或壓力低於大氣壓的空氣的絕緣空間形成製程。因此，可以有效率地製造半導體裝置100。另外，根據這樣的半導體裝置100，能夠防止包圍絕緣空間20的絕緣材料24的厚度過厚而妨礙基於絕緣空間20的佈線電容量的減低效果。
接著，使用圖1~圖5詳細說明製造圖1所示半導體裝置100的製造方法。 本實施形態中，首先，在基板10上設置第1層1、犧牲材料膜含有層20a(參照圖4)、和佈置在犧牲材料膜含有層20a上的第3層3。如圖2所示，作為基板10可以使用在表面具有絕緣區域10b和接觸焊墊10a者。
如以下所示，第1層1例如可以使用鑲嵌法(Damascene)法設置。首先，在基板10之表面設置由SiO2 、SiN等之絕緣材料製成的第1絕緣膜21a。接著，對第1絕緣膜21a實施圖案化而設置接觸孔，使接觸焊墊10a露出。接著，在接觸孔之內表面及第1絕緣膜21a上設置由Ti膜或TiN膜製成的阻障層5。之後，將Cu埋入接觸孔內，使用化學機械研磨(CMP)法使表面平坦化，除去第1絕緣膜21a上之多餘的Cu及阻障層5。藉此，如圖3所示，設置具有第1佈線11a的第1-1層1a。
接著，在第1-1層1a上設置由SiO2 製成的第1絕緣膜21b。接著，和第1-1層1a之第1佈線11a同樣地，使用鑲嵌法(Damascene)法設置具有第1佈線11b的第1-2層1b。藉此，如圖4所示，設置第1層1。
接著，在第1層1上設置犧牲材料膜含有層20a。如以下所示，例如可以使用雙鑲嵌(Dual damascene)法設置犧牲材料膜含有層20a。首先，在第1層1之表面設置犧牲材料膜22，該犧牲材料膜22係由SiN製成的第1犧牲材料膜22a、以及由SiN製成的第2犧牲材料膜22b構成。接著，對第2犧牲材料膜22b實施圖案化。之後，在第2犧牲材料膜22b之佈線圖案之凹部內設置貫穿第1犧牲材料膜22a的接觸孔，使第1佈線11b露出。
之後，在第1犧牲材料膜22a之接觸孔內及第2犧牲材料膜22b之佈線圖案內以及第2犧牲材料膜22b上設置由Ti膜或TiN膜製成的阻障層5。接著，將Cu埋入第1犧牲材料膜22a之接觸孔內及第2犧牲材料膜22b之佈線圖案內。接著，藉由化學機械研磨(CMP)法使表面平坦化，除去第2犧牲材料膜22b上之多餘的Cu及阻障層5。藉此，如圖4所示，設置具有第2佈線12a、12b的犧牲材料膜含有層20a。
接著，在犧牲材料膜含有層20a上設置第3層3。第3層3，係使用已知之方法，藉由在犧牲材料膜含有層20a之表面設置多個第3佈線(未圖示)、和由SiO2 製成的第3絕緣膜23(參照圖4)的方法而可以製造。
接著，本實施形態中，如圖5所示，藉由乾蝕刻設置貫穿第3絕緣膜23、第1犧牲材料膜22a、及第2犧牲材料膜22b且在第1絕緣膜21b內具有底面的貫穿孔25a。乾蝕刻之條件可以依據形成第3絕緣膜23、第1犧牲材料膜22a、第2犧牲材料膜22b、第1絕緣膜21b的材料適當地決定。 本實施形態中，如圖5所示，在第1-2層1b內設置具有底面的貫穿孔25a，因此，例如藉由以第1絕緣膜21b作為終止層(stop layer)來進行乾蝕刻的方法可以設置貫穿孔25a。
接著，藉由濕蝕刻經由貫穿孔25a蝕刻除去第1犧牲材料膜22a及第2犧牲材料膜22b之一部分或全部。藉此而設置與被除去的第1犧牲材料膜22a及第2犧牲材料膜22b的形狀對應的孔(蝕刻製程)。 濕蝕刻使用的蝕刻液可以依據第3絕緣膜23之材料、第1犧牲材料膜22a及第2犧牲材料膜22b之材料、形成第1絕緣膜21b的材料、阻障層5之材料及厚度適當地決定。例如第3絕緣膜23及第1絕緣膜21b由SiO2 製成，第1犧牲材料膜22a及第2犧牲材料膜22b由SiN製成之情況下，蝕刻液使用H3 PO4 為較佳。在這樣之情況下，濕蝕刻中的第3絕緣膜23及第1絕緣膜21b與第1犧牲材料膜22a及第2犧牲材料膜22b之選擇比較大，可以高精度設置規定形狀之孔。
接著，本實施形態中，經由貫穿孔25a在藉由蝕刻製程而設置的孔之內表面披覆由SiO2 製成的絕緣材料24(絕緣覆蓋製程)，並且將大氣壓或壓力低於大氣壓的空氣封入孔內(絕緣空間形成製程)。作為在孔之內表面覆蓋絕緣材料24的方法，例如以使用原子層成膜(ALD)法、減壓化學氣相成長(LPCVD)法等之在真空或減壓條件下成膜的方法為較佳。使用在在真空或減壓條件下成膜的方法作為在孔之內表面覆蓋絕緣材料24的方法時，可以容易有效地形成充滿了壓力低於大氣壓的空氣的絕緣空間20。
具體而言，使用ALD法或LPCVD法，用絕緣材料24覆蓋孔之內表面之同時，用絕緣材料24覆蓋貫穿孔25a內，將絕緣材料24填充在貫穿孔25a內而設置柱狀體25為較佳。在這樣之情況下，孔內保持充滿了壓力低於大氣壓的空氣的狀態下被封入填充材料24。因此，藉由ALD法或LPCVD法可以容易形成充滿了壓力低於大氣壓的空氣的絕緣空間20。此外，藉由使用ALD法或LPCVD法，與絕緣覆蓋製程同時可以進行絕緣空間形成製程，因此可以有效地製造半導體裝置100。
此外，使用ALD法或LPCVD法形成的膜具有良好的階梯覆蓋性。因此，藉由蝕刻除去第1犧牲材料膜22a及犧牲材料膜22b之一部分或全部，而從孔之內表面露出的第2佈線12a、12b中的電子遷移可以被絕緣材料24製成的膜有效地防止。尤其是，使用LPCVD法，藉由分解TEOS(四乙氧基矽烷(Si(OC2 H5 )4 ))的方法，用SiO2 覆蓋孔之內表面之情況下，可以獲得具有良好階梯覆蓋性的SiO2 膜，因此較佳。藉由以上之製程可以獲得圖1所示半導體裝置100。
圖1所示半導體裝置100具有：佈置在多個佈線(第1佈線11a、11b、第2佈線12a、12b)與相鄰的佈線間(第2佈線12a彼此之間、第2佈線12b彼此之間、第1佈線11b與第2佈線12b之間)，且被絕緣材料24包圍的絕緣空間20，該絕緣空間20充滿大氣壓或比大氣壓低的壓力之空氣。大氣壓或壓力低於大氣壓的空氣之比介電常數為1左右，因此絕緣空間20之比介電常數低於SiO2 (比介電常數為4左右)等之一般的絕緣材料。因此，例如和作為絕緣空間20之取代而佈置由一般的絕緣材料製成的絕緣層的情況比較，圖1所示半導體裝置100成為低佈線電容量的半導體裝置100。
具體而言，圖1所示半導體裝置100具有：多個第2佈線12a、12b；具有由絕緣空間20形成的第2絕緣膜的第2層2；和佈置在第2層2上，且具有第3絕緣膜23的第3層3；藉由絕緣空間20使相鄰的第2佈線12a彼此之間以及第2佈線12b彼此之間被絕緣。因此，和取代絕緣空間20而佈置由一般的絕緣材料製成的絕緣層的情況比較，相鄰的第2佈線12a彼此之間以及相鄰的第2佈線12b彼此之間之電容量變小，成為低佈線電容量的半導體裝置100。
此外，圖1所示半導體裝置100中，第2層2具有由第2-1層2a與第2-2層2b堆疊而成的2層結構，且在第2-1層2b具有的第2佈線12b與在堆疊方向上和第2佈線12b相鄰的其他之佈線(第1層1之第1佈線11b)之間佈置有絕緣空間20。因此，和取代絕緣空間20而佈置由一般的絕緣材料製成的絕緣層的情況比較，第1佈線11b與第2佈線12b之間之電容量變小，成為低佈線電容量的半導體裝置100。
本實施形態之半導體裝置100的製造方法中具有以下製程：在相鄰的佈線間(第2佈線12a彼此之間、第2佈線12b彼此之間、第1佈線11b與第2佈線12b之間)設置佈置有犧牲材料膜22的犧牲材料膜含有層20a的製程；在犧牲材料膜含有層20a上設置第3絕緣膜23的製程；設置貫穿第3絕緣膜23的貫穿孔25a，經由貫穿孔25a蝕刻除去犧牲材料膜22，而設置孔的蝕刻製程；經由貫穿孔25a，以絕緣材料24覆蓋孔之內表面的絕緣覆蓋製程；及將大氣壓或壓力低於大氣壓的空氣封入孔內的絕緣空間形成製程。 亦即，依據本實施形態之半導體裝置100的製造方法，藉由進行蝕刻製程與絕緣覆蓋製程與絕緣空間形成製程，可以將相鄰的佈線間所佈置的犧牲材料膜22替換為封入了大氣壓或壓力低於大氣壓的空氣之絕緣空間20。結果，和取代絕緣空間20而佈置由一般的絕緣材料製成的絕緣層的情況比較，可以獲得低佈線電容量的半導體裝置100。
(第2實施形態) 圖6係說明第2實施形態之半導體裝置之示意性剖面圖。圖6所示半導體裝置200，係具有：基板10；具有絕緣空間20的第2層2A及第2層2B；第3層3A，其佈置在第2層2A之基板10的相反側，且佈置在第2層2B之基板10側；及第3層3B，其佈置在第2層2B之基板10的相反側。
作為基板10，和圖1所示第1實施形態之半導體裝置100同樣地例如可以使用矽晶圓上設置有電晶體等之元件者等。圖6所示半導體裝置200中，作為基板10係使用在表面具有由SiO2 製成的絕緣區域10b，和接觸焊墊10a者。作為接觸焊墊10a，係和圖1所示第1實施形態之半導體裝置100同樣地，例如可以使用由CoSi2 、NiSi2 等已知之導電材料製成者。
如圖6所示，基板10上設置有第2層2A。此外，在第3層3A與第3層3B之間設置有第2層2B。 第2層2A、2B分別具有多個第2佈線12c、12e。第2佈線12c、12e，係由Cu形成，且基板10側之面及側面被Ti膜或TiN膜製成的阻障層5覆蓋。
此外，在第2層2A之第2佈線12c中，在設置於側面的阻障層5之外側設置有由Ta2 O5 膜或HfO2 膜製成的襯墊層26。Ta2 O5 膜及HfO2 膜對H3 PO4 具有良好的抵抗性。因此，使用H3 PO4 作為蝕刻液來設置成為絕緣空間20的孔之情況下，藉由襯墊層26可以防止第2佈線12c與蝕刻液之接觸，而較佳。尤其是，無法充分增厚設置在第2佈線12c的側面的阻障層5之厚度之情況下，為了防止第2佈線12c與蝕刻液之接觸，設置有襯墊層26為較佳。
第2佈線12c為貫穿第2層2A的貫穿佈線。如圖6所示，各第2佈線12c設置在俯視時與基板10之接觸焊墊10a重疊的位置。各第2佈線12c之基板10側之面係與接觸焊墊10a接觸。各第2佈線12c電連接於接觸焊墊10a。
此外，第2層2B之第2佈線12e貫穿第2層2B。如圖6所示，第2佈線12e之中之一部分設置在俯視時與第3層3A之第3佈線13d重疊的位置，且與第3佈線13d之第2層2B側之面接觸。此外，第2佈線12e之中之一部分設置在俯視時與第3層3B之第3佈線13e重疊的位置，且與第3佈線13e之第2層2B側之面接觸。
第2層2A、2B都具有由絕緣空間20形成的第2絕緣膜。圖6所示半導體裝置200中，第2層2A之絕緣空間20係將相鄰的第2佈線12c間實施絕緣，第2層2B之絕緣空間20係將相鄰的第2佈線12e間實施絕緣。絕緣空間20被由連續設置在絕緣空間20內的絕緣材料24製成的絕緣膜包圍。作為絕緣材料24可以使用SiO2 。絕緣空間20充滿大氣壓或壓力低於大氣壓的空氣。
如圖6所示，在基板10側之第2層2A上設置有第3層3A。如圖6所示，第3層3A具有從第2層2A側起依序堆疊第3-1層3a、第3-2層3b、第3-3層3c、第3-4層3d而成的4層結構。此外，在第2層2B上設置第3層3B。如圖6所示，第3層3B具有從第2層2B側起依序堆疊有第3-5層3e與第3-6層3f的2層結構。
第3-1層3a~第3-6層3f都具有多個第3佈線13a ~13f，和由SiO2 製成的第3絕緣膜23a~23f。第3佈線13a ~13f都是由Cu形成，且基板10側之面及側面被Ti膜或TiN膜製成的阻障層5覆蓋。第3佈線13a~13f都貫穿第3絕緣膜23a~23f。如圖6所示，第3佈線13a~13f都與用於設置第3佈線13a~13f的層的基板10側之層及/或基板10的相反側之層所具有的佈線接觸。
如圖6所示，柱狀體25設置在俯視時與佈線(第2佈線12c、12e，第3佈線13a~13f)不重疊的位置。柱狀體25俯視時為圓形，貫穿第3層3A、3B及第2層2B之絕緣空間20，而到達第2層2A之絕緣空間20。柱狀體25內填充有絕緣材料24。填充在柱狀體25內的絕緣材料24，係和設置在絕緣空間20內的絕緣膜成為一體。此外，圖6所示半導體裝置200中，包圍絕緣空間20的絕緣材料24之俯視時之厚度為柱狀體25(絕緣部)的直徑之一半以下為較佳。
接著，使用圖7~圖10詳細說明製造圖6所示半導體裝置200的製造方法。 本實施形態中，首先，在基板10上依序設置犧牲材料膜含有層20b、第3層3A、犧牲材料膜含有層20c、及第3層3B。如圖7所示，作為基板10可以使用在表面具有絕緣區域10b和接觸焊墊10a者。
例如以下所示，可以使用鑲嵌(Damascene)法設置犧牲材料膜含有層20b。本實施形態中，在基板10之表面設置由SiN製成的犧牲材料膜22。接著，對犧牲材料膜22實施圖案化。之後，如圖7所示，在犧牲材料膜22上設置由Ta2 O5 膜或HfO2 膜製成的襯墊層26。接著例如使用反應性離子蝕刻(RIE)法選擇性除去襯墊層26之一部分，由此，除去襯墊層26僅殘留犧牲材料膜22之佈線圖案之凹部內的側面之襯墊層26，使接觸焊墊10a露出犧牲材料膜22之凹部之底面(參照圖8)。
接著，在犧牲材料膜22之凹部內及犧牲材料膜22上設置由Ti膜或TiN膜製成的阻障層5。接著，將Cu埋入犧牲材料膜22之佈線圖案之凹部內。接著，使用化學機械研磨(CMP)法使表面平坦化，除去犧牲材料膜22上之多餘的Cu及阻障層5。藉此，如圖9所示，設置具有第2佈線12c的犧牲材料膜含有層20b。
接著，例如和第1實施形態之半導體裝置100的設置第1-1層1a的方法同樣地，在犧牲材料膜含有層20b上設置第3層3A之第3-1層3a~第3-4層3d之各層。
接著，例如以下所示，使用鑲嵌(Damascene)法在第3層3A上設置犧牲材料膜含有層20c。首先，在第3層3A之表面設置由SiN製成的犧牲材料膜22。接著，對犧牲材料膜22實施圖案化而使第3層3A之第3佈線13d從犧牲材料膜22之佈線圖案之凹部內露出。
之後，在犧牲材料膜22之佈線圖案內及犧牲材料膜22上設置由Ti膜或TiN膜製成的阻障層5。接著，將Cu埋入犧牲材料膜22之佈線圖案內。接著，使用化學機械研磨(CMP)法使表面平坦化，除去犧牲材料膜22上之多餘的Cu及阻障層5。藉此，如圖10所示，設置具有第2佈線12e的犧牲材料膜含有層20c。
接著，例如和第1實施形態之半導體裝置100的用於設置第1-1層1a的方法同樣地，在犧牲材料膜含有層20c上設置第3層3B之第3-5層3e及第3-6層3f。
接著，如圖10所示，本實施形態中，藉由乾蝕刻設置貫穿第3層3B、犧牲材料膜含有層20c和第3層3A，且在犧牲材料膜含有層20b內具有底面的貫穿孔25a。乾蝕刻之條件可以依據第3絕緣膜23a~23f、犧牲材料膜22、以及用於形成基板10之絕緣區域10b的材料適當地決定。
接著，藉由濕蝕刻經由貫穿孔25a同時蝕刻除去犧牲材料膜含有層20b之犧牲材料膜22之一部分或全部及犧牲材料膜含有層20c之犧牲材料膜22之一部分或全部。藉此而設置與除去了犧牲材料膜22的形狀對應的孔(蝕刻製程)。 濕蝕刻使用的蝕刻液可以依據第3絕緣膜23a~23f之材料、犧牲材料膜22之材料、基板10之絕緣區域10b之材料、襯墊層26之材料及厚度以及阻障層5之材料及厚度適當地決定。例如第3絕緣膜23a~23f及基板10之絕緣區域10b由SiO2 製成，犧牲材料膜22由SiN製成的情況下，使用H3 PO4 作為蝕刻液較佳。在這樣之情況下，濕蝕刻中的第3絕緣膜23a~23f及基板10之絕緣區域10b與犧牲材料膜22間之選擇比較大，可以高精度設置規定形狀之孔。
接著，和第1實施形態同樣地，進行絕緣覆蓋製程及絕緣空間形成製程。 藉由以上之製程可以獲得圖6所示半導體裝置200。
圖6所示半導體裝置200具有：多個第2佈線12c；佈置在相鄰的佈線間的絕緣空間20；多個第2佈線12e；及佈置在相鄰的佈線間的絕緣空間20；絕緣空間20，係藉由絕緣材料24包圍，且充滿大氣壓或壓力低於大氣壓的空氣。因此，例如和取代絕緣空間20而佈置由一般的絕緣材料製成的絕緣層的情況比較，圖6所示半導體裝置200成為低佈線電容量的半導體裝置200。
具體而言，圖6所示半導體裝置200具有：第2層2A，其具有多個第2佈線12c、及將相鄰的第2佈線12c彼此之間實施絕緣的由絕緣空間20形成的第2絕緣膜；及第3層3A，其佈置在第2層2A上，且具有第3絕緣膜23a~ 23d。此外，圖6所示半導體裝置200具有：第2層2B，其具有多個第2佈線12e、及將第2佈線12e彼此之間實施絕緣的由絕緣空間20形成的第2絕緣膜；及第3層3，其佈置在第2層2B上，且具有第3絕緣膜23e、23f。
因此，和取代第2層2A及第2層2B所具有的絕緣空間20改為佈置由一般的絕緣材料製成的絕緣層的情況比較，相鄰的第2佈線12c彼此之間以及相鄰的第2佈線12d彼此之間之電容量變小，成為低佈線電容量的半導體裝置200。 此外，圖6所示半導體裝置200中設置有各自具有絕緣空間20的2層之第2層2A、2B。因此，本實施形態之半導體裝置200，例如和僅有1層之第2層之情況比較，成為低佈線電容量的半導體裝置200。
本實施形態之半導體裝置200的製造方法中，係進行以下製程：設置在相鄰的佈線間(相鄰的第2佈線12c彼此之間)佈置有犧牲材料膜22的犧牲材料膜含有層20b的製程；在犧牲材料膜含有層20b上設置具有第3絕緣膜23a~23d的第3層3A的製程；設置在相鄰的佈線間(相鄰的第2佈線12e彼此之間)佈置有犧牲材料膜22的犧牲材料膜含有層20c的製程；及在犧牲材料膜含有層20c上設置具有第3絕緣膜23e、23f的第3層3B的製程。之後，進行以下製程：設置將第3絕緣膜23a~23f及犧牲材料膜含有層20c之犧牲材料膜22予以貫穿的貫穿孔25a，並經由貫穿孔25a蝕刻除去犧牲材料膜22而設置孔的蝕刻製程；經由貫穿孔25a，以絕緣材料24覆蓋孔之內表面的絕緣覆蓋製程；及將大氣壓或壓力低於大氣壓的空氣封入孔內的絕緣空間形成製程。
亦即，依據本實施形態之半導體裝置200的製造方法，藉由進行蝕刻製程與絕緣覆蓋製程與絕緣空間形成製程，可以將佈置在相鄰的佈線間的犧牲材料膜22替換為，封入有大氣壓或壓力低於大氣壓的空氣之絕緣空間20。結果，和取代絕緣空間20而佈置有由一般的絕緣材料製成的絕緣層的情況比較，成為低佈線電容量的半導體裝置200。
此外，依據本實施形態之半導體裝置200的製造方法，藉由僅進行1次蝕刻製程與絕緣覆蓋製程與絕緣空間形成製程，可以設置各自具有絕緣空間20的2層之第2層2A、2B。亦即，即使是製造具備多個各具有絕緣空間的第2層的半導體裝置的之情況下，製程數係和製造具有絕緣空間的層為僅有1層之情況相同，無需和具有絕緣空間的層之數對應地增加製程數。因此，依據本實施形態之半導體裝置的製造方法，即使是製造具備多個各具有絕緣空間的第2層的半導體裝置的之情況下，亦可以有效地製造。
又，第1實施形態中舉例說明第2層、佈置在第2層之基板側的第1層、和佈置在第2層之相對基板的相反側的第3層分別各為1層之情況，第2實施形態中舉例說明第2層和第3層分別各有2層，第2層與第3層交替堆疊的情況，但是例如圖11~圖13所示，設置3層以上的第2層及/或第3層的半導體裝置亦可。又，設置2層以上的第2層的情況下，在堆疊方向相鄰的第2層間所佈置的第3層係兼用作為第1層。
圖11~圖13係對實施形態之半導體裝置之另一例進行說明之示意性剖面圖。圖11~圖13係表示製造中途之半導體裝置的圖。圖11~圖13都表示在製造半導體裝置的製程中，設置貫穿孔25a之後，蝕刻除去犧牲材料膜22前之狀態的圖。
如圖11所示製造中途之半導體裝置300，係在和第1實施形態之半導體裝置100同樣之基板10上具有第1實施形態中的第1層1。如圖11所示，在第1層1上交替堆疊各2層之第1實施形態中的犧牲材料膜含有層20a和第2實施形態中的第3層3B。此外，如圖11所示，在基板10的相反側之第3層3B上堆疊犧牲材料膜含有層20a和第1實施形態中的第3層3。在如圖11所示製造中途之半導體裝置300設置有貫穿第3層3之第3絕緣膜23與第3層3B之第3絕緣膜23e、23f與犧牲材料膜含有層20a之犧牲材料膜22，且在第1層1之第1絕緣膜21b內具有底面的貫穿孔25a。
如圖11所示，如圖11所示半導體裝置300具有3層之犧牲材料膜含有層20a。本實施形態中，藉由僅進行1次蝕刻製程、絕緣覆蓋製程、和絕緣空間形成製程，而將3層之犧牲材料膜含有層20a具有的犧牲材料膜22替換為絕緣空間20。結果，可以獲得在第1層1上交替堆疊各2層的第1實施形態中的第2層2和第2實施形態中的第3層3B，此外在基板10的相反側之第3層3B上堆疊有第1實施形態中的第2層2和第3層3而成的半導體裝置。如上述這樣獲得的半導體裝置，係和上述實施形態同樣地，和取代絕緣空間20而佈置由一般的絕緣材料製成的絕緣層的情況比較，成為低佈線電容量的半導體裝置。
如圖12所示製造中途之半導體裝置400具有和第2實施形態之半導體裝置200同樣之基板10。如圖12所示，在基板10上設置犧牲材料膜含有層20d。犧牲材料膜含有層20d，除了無設置襯墊層以外都和第2實施形態中的犧牲材料膜含有層20b為同樣者。因此，犧牲材料膜含有層20d，未設置襯墊層以外，可以和第2實施形態中的犧牲材料膜含有層20b同樣地設置。
在如圖12所示犧牲材料膜含有層20d上堆疊有第2實施形態中的犧牲材料膜含有層20c、2層的第2實施形態中的第3層3B、第1實施形態中的犧牲材料膜含有層20a、2層的第2實施形態中的第3層3B、以及第1實施形態中的第3層3。在如圖12所示製造中途之半導體裝置400設置有貫穿第3層3之第3絕緣膜23、第3層3B之第3絕緣膜23e、23f、以及犧牲材料膜含有層20a、20c之犧牲材料膜22，且在犧牲材料膜含有層20d之犧牲材料膜22內具有底面的貫穿孔25a。
本實施形態中，藉由僅進行1次蝕刻製程與絕緣覆蓋製程與絕緣空間形成製程，可以將如圖12所示半導體裝置400之犧牲材料膜含有層20a、20c、20d具有的犧牲材料膜22替換為絕緣空間20。結果，獲得的半導體裝置，係在基板10上堆疊有具有兼用作為對犧牲材料膜含有層20d之相鄰的第2佈線12c間實施絕緣的絕緣膜和對犧牲材料膜含有層20c之相鄰的第2佈線12e間實施絕緣的絕緣膜的功能之絕緣空間20的第2層、2層的第2實施形態中的第3層3B、第1實施形態中的第2層2、2層的第3層3B、以及第1實施形態中的第3層3。如上述這樣獲得的半導體裝置，係和上述實施形態同樣地，和取代絕緣空間20而佈置由一般的絕緣材料製成的絕緣層的情況比較，成為低佈線電容量的半導體裝置。
如圖13所示製造中途之半導體裝置500具有和第1實施形態之半導體裝置100同樣之基板10。如圖13所示，在基板10上設置有第1層1c。第1層1c，係具有由SiO2 製程的第1絕緣膜21a，在第1絕緣膜21a內具有貫穿孔25a之底面，除此以外都和第1實施形態中的第1層1之第1-1層1a同樣。
在如圖13所示第1層1c上堆疊有第2實施形態中的犧牲材料膜含有層20c、2層的第2實施形態中的第3層3B、如圖12所示犧牲材料膜含有層20d、第2實施形態中的第3層3B之第3-6層3f、2層的第2實施形態中的第3層3B、以及第1實施形態中的第3層3。如圖13所示，夾持犧牲材料膜含有層20d而佈置的第3-6層3f具有的第3佈線13f彼此係經由犧牲材料膜含有層20d呈對向佈置。在如圖13所示製造中途之半導體裝置500設置有貫穿第3層3之第3絕緣膜23、第3絕緣膜23e、23f以及犧牲材料膜含有層20c、20d之犧牲材料膜22，且在第1層1c之第1絕緣膜21a內具有底面的貫穿孔25a。
本實施形態中，藉由僅進行1次蝕刻製程與絕緣覆蓋製程與絕緣空間形成製程，可以將如圖13所示半導體裝置500之犧牲材料膜含有層20c、20d所具有的犧牲材料膜22替換為絕緣空間20。結果，可以獲得在基板10上堆疊有第1層1c、作為對犧牲材料膜含有層20c之相鄰的第2佈線12e間實施絕緣的絕緣膜而具有絕緣空間20的第2層、2層的第2實施形態中的第3層3B、作為對犧牲材料膜含有層20d之相鄰的第2佈線12c間實施絕緣的絕緣膜而具有絕緣空間20的第2層、第2實施形態中的第3層3B之第3-6層3f、2層的第2實施形態中的第3層3B、以及第1實施形態中的第3層3的半導體裝置。
如上述這樣獲得的半導體裝置，係和上述實施形態同樣地，和取代絕緣空間20而佈置由一般的絕緣材料製成的絕緣層的情況比較，成為低佈線電容量的半導體裝置。又，該半導體裝置中，在經由犧牲材料膜含有層20d對向佈置於堆疊方向的第3佈線13f之間佈置有絕緣空間。因此，和取代絕緣空間而佈置由一般的絕緣材料製成的絕緣層的情況比較，對向佈置的第3佈線13f間之電容量變小，成為低佈線電容量的半導體裝置。
第1實施形態中舉例說明第1層為2層結構之情況，第2實施形態中舉例說明無第1層之情況之例，但是第1層可以是僅有1層或3層以上。 第1實施形態中舉例說明第2層為2層結構之情況，第2實施形態中舉例說明僅有1層之第2層之情況之例，但是第2層可以是3層以上。
第1實施形態及第2實施形態中舉例說明設置有俯視時為圓形之柱狀體25的情況之例，但是柱狀體之平面形狀不限定於圓形形者。例如俯視時為矩形之溝狀亦可。 圖1、圖6僅記載1個柱狀體25，圖11~圖13僅記載1個藉由填充絕緣材料而成為柱狀體的貫穿孔25a，但是本實施形態之半導體裝置具有的柱狀體(貫穿孔)之數可以是1個或多個，可以對應於半導體裝置之俯視時之面積、絕緣空間之數、以及犧牲材料膜之蝕刻條件等適當地決定。
第1實施形態及第2實施形態中舉例說明絕緣膜由SiO2 製程，犧牲材料膜由SiN製程，使用H3 PO4 的蝕刻液之情況之例，但是絕緣膜與犧牲材料膜與蝕刻液之組合不限定於該例。例如絕緣膜由SiO2 製程，犧牲材料膜由多晶矽製程之情況下，蝕刻液可以使用膽鹼溶液(三甲基-2-羥乙基氫氧化銨水溶液)。
第1實施形態及第2實施形態中舉例說明，作為佈線係使用Cu形成，且基板側之面及側面被由Ti膜或TiN膜製成的阻障層覆蓋者之例，但是可以使用由已知之材料製成的佈線，不限定於上述之材料及具有結構的佈線。
第2實施形態中舉例說明襯墊層26係由Ta2 O5 膜或HfO2 膜製成者之例，但是襯墊層之材料可以與設置成為絕緣空間之孔時所使用的蝕刻液之組成對應地適當決定，襯墊層不限定於由Ta2 O5 膜或HfO2 膜製成者。
依據以上說明的至少一個實施形態，基於具有多個佈線，及佈置在相鄰的佈線間且被絕緣材料包圍的絕緣空間，該絕緣空間充滿大氣壓或壓力低於大氣壓的空氣，由此而成為低佈線電容量的半導體裝置。
對本發明之幾個實施形態進行了說明，但是這些實施形態僅為例示，並非意圖用來限定發明之範圍者。這些實施形態可以藉由其他之各種形態實施，在不脫離發明之主旨之範圍內可以進行各種省略、替換、變更。這些實施形態或其變形包含在發明之範圍或主旨內，同樣地包含在亦包含於申請專利範圍記載的發明以及其之均等之範圍內。
1,1c:第1層 1a:第1-1層 1b:第1-2層 2,2A,2B:第2層 2a:第2-1層 2b:第2-2層 3,3A,3B:第3層 3a:第3-1層 3b:第3-2層 3c:第3-3層 3d:第3-4層 3e:第3-5層 3f:第3-6層 5:阻障層 10:基板 10a:接觸焊墊 10b:絕緣區域 11a,11b:第1佈線 12a,12b,12c,12e:第2佈線 13a,13b,13c,13d,13e,13f:第3佈線 20:絕緣空間 20a,20b,20c,20d:犧牲材料膜含有層 21a,21b:第1絕緣膜 22:犧牲材料膜 22a:第1犧牲材料膜 22b:第2犧牲材料膜 23,23a,23b,23c,23d,23e,23f:第3絕緣膜 24:絕緣材料 25:柱狀體 25a:貫穿孔 26:襯墊層 100,200,300,400,500:半導體裝置
[圖1]對第1實施形態之半導體裝置進行說明之示意性剖面圖。 [圖2]對圖1所示半導體裝置的製造方法之一例進行說明之示意性剖面圖。 [圖3]對圖1所示半導體裝置的製造方法之一例進行說明之示意性剖面圖。 [圖4]對圖1所示半導體裝置的製造方法之一例進行說明之示意性剖面圖。 [圖5]對圖1所示半導體裝置的製造方法之一例進行說明之示意性剖面圖。 [圖6]對第2實施形態之半導體裝置進行說明之示意性剖面圖。 [圖7]對圖6所示半導體裝置的製造方法之一例進行說明之示意性剖面圖。 [圖8]對圖6所示半導體裝置的製造方法之一例進行說明之示意性剖面圖。 [圖9]對圖6所示半導體裝置的製造方法之一例進行說明之示意性剖面圖。 [圖10]對圖6所示半導體裝置的製造方法之一例進行說明之示意性剖面圖。 [圖11]對實施形態之半導體裝置之另一例進行說明之示意性剖面圖。 [圖12]對實施形態之半導體裝置之另一例進行說明之示意性剖面圖。 [圖13]對實施形態之半導體裝置之另一例進行說明之示意性剖面圖。
1:第1層
1a:第1-1層
1b:第1-2層
2:第2層
2a:第2-1層
2b:第2-2層
3:第3層
5:阻障層
10:基板
10a:接觸焊墊
10b:絕緣區域
11a,11b:第1佈線
12a,12b:第2佈線
20:絕緣空間
21a,21b:第1絕緣膜
23:第3絕緣膜
24:絕緣材料
25:柱狀體
100:半導體裝置
t:絕緣材料之俯視時之厚度
d:柱狀體25的直徑

Claims (5)

  1. 一種半導體裝置，係具有：多個佈線；及絕緣空間，其佈置在相鄰的佈線間，且被絕緣材料包圍；前述絕緣空間充滿大氣壓或比大氣壓低的壓力的空氣，該半導體裝置還具有：第1層，其具有第1佈線及第1絕緣膜；第2層，其佈置在前述第1層上，且具有第2佈線及第2絕緣膜；及第3層，其佈置在前述第2層上，且具有第3佈線及第3絕緣膜；佈置在前述第1佈線與前述第3佈線之間的第2絕緣膜為前述絕緣空間，該半導體裝置還具有：絕緣部，其在第1方向上向前述第3絕緣膜中延伸，且一端到達前述絕緣空間；包圍前述絕緣空間的絕緣材料的俯視時之厚度為前述絕緣部的直徑之一半以下。
  2. 如請求項1之半導體裝置，其中前述第2層具有由第2-1層與第2-2層堆疊而成的2層結構；在前述第2-1層或第2-2層具有的第2佈線、與在堆疊方向上與前述第2佈線相鄰的其他之佈線之間佈置有前述絕緣空間。
  3. 一種半導體裝置的製造方法，該製造方 法具有以下製程：設置犧牲材料膜含有層的製程，該犧牲材料膜含有層為在相鄰的佈線間佈置有犧牲材料膜者；在前述犧牲材料膜含有層上設置絕緣膜的製程，設置貫穿前述絕緣膜的貫穿孔，並經由前述貫穿孔蝕刻除去前述犧牲材料膜，由此而設置孔的蝕刻製程；經由前述貫穿孔，用絕緣材料覆蓋前述孔之內表面的絕緣覆蓋製程；及將大氣壓或壓力低於大氣壓的空氣封入前述孔內的絕緣空間形成製程；前述半導體裝置具有：第1層，其具有第1佈線及第1絕緣膜；第2層，其佈置在前述第1層上，且具有第2佈線及第2絕緣膜；及第3層，其佈置在前述第2層上，且具有第3佈線及第3絕緣膜；佈置在前述第1佈線與前述第3佈線之間的第2絕緣膜為前述絕緣空間，前述半導體裝置具有：絕緣部，其在第1方向上向前述第3絕緣膜中延伸，且一端到達前述絕緣空間；包圍前述絕緣空間的絕緣材料的俯視時之厚度為前述絕緣部的直徑之一半以下。
  4. 如請求項3之半導體裝置的製造方法，其中同時進行前述絕緣覆蓋製程及前述絕緣空間形成製程。
  5. 如請求項4之半導體裝置的製造方法，其中前述絕緣膜由SiO2製成，前述犧牲材料膜由SiN製成，在前述蝕刻製程中使用包含H3PO4的蝕刻液蝕刻除去前述犧牲材料膜。
TW109126635A 2020-03-16 2020-08-06 半導體裝置及半導體裝置的製造方法 TWI776200B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020045738A JP2021150341A (ja) 2020-03-16 2020-03-16 半導体装置および半導体装置の製造方法
JP2020-045738 2020-03-16

Publications (2)

Publication Number Publication Date
TW202143424A TW202143424A (zh) 2021-11-16
TWI776200B true TWI776200B (zh) 2022-09-01

Family

ID=77663855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126635A TWI776200B (zh) 2020-03-16 2020-08-06 半導體裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US11527477B2 (zh)
JP (1) JP2021150341A (zh)
CN (1) CN113410210B (zh)
TW (1) TWI776200B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110171823A1 (en) * 2006-05-04 2011-07-14 Hussein Makarem A Dielectric spacers for metal interconnects and method to form the same
US20140159194A1 (en) * 2012-12-10 2014-06-12 Samsung Electronics Co., Ltd. Semiconductor device
US20170047242A1 (en) * 2015-08-10 2017-02-16 Globalfoundries Inc. Methods of forming air gaps in metallization layers on integrated circuit products

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656543A (en) * 1995-02-03 1997-08-12 National Semiconductor Corporation Fabrication of integrated circuits with borderless vias
US5880026A (en) * 1996-12-23 1999-03-09 Texas Instruments Incorporated Method for air gap formation by plasma treatment of aluminum interconnects
US6577011B1 (en) * 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US7026235B1 (en) * 2002-02-07 2006-04-11 Cypress Semiconductor Corporation Dual-damascene process and associated floating metal structures
JP4574145B2 (ja) 2002-09-13 2010-11-04 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． エアギャップ形成
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
KR100552856B1 (ko) * 2004-04-23 2006-02-22 동부아남반도체 주식회사 반도체 소자의 제조방법
JP4106048B2 (ja) * 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
JP4918778B2 (ja) * 2005-11-16 2012-04-18 株式会社日立製作所 半導体集積回路装置の製造方法
JP2013229503A (ja) * 2012-04-26 2013-11-07 Ps4 Luxco S A R L 半導体装置及びその製造方法
US11984357B2 (en) * 2020-09-14 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110171823A1 (en) * 2006-05-04 2011-07-14 Hussein Makarem A Dielectric spacers for metal interconnects and method to form the same
US20140159194A1 (en) * 2012-12-10 2014-06-12 Samsung Electronics Co., Ltd. Semiconductor device
US20170047242A1 (en) * 2015-08-10 2017-02-16 Globalfoundries Inc. Methods of forming air gaps in metallization layers on integrated circuit products

Also Published As

Publication number Publication date
TW202143424A (zh) 2021-11-16
JP2021150341A (ja) 2021-09-27
CN113410210B (zh) 2024-04-09
CN113410210A (zh) 2021-09-17
US11527477B2 (en) 2022-12-13
US20210287995A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
US7564135B2 (en) Semiconductor device having self-aligned contact and method of fabricating the same
US10438809B2 (en) Method of forming a semiconductor device including a pitch multiplication
US10818671B2 (en) Semiconductor devices
JP2018152496A (ja) 半導体記憶装置
KR100695513B1 (ko) 반도체 소자의 제조방법
JP2002009174A (ja) 半導体メモリ素子及びその製造方法
US20060138561A1 (en) Semiconductor device having raised cell landing pad and method of fabricating the same
KR20140082281A (ko) 에어 스페이서를 포함하는 반도체 소자 및 그 제조 방법
JP5403398B2 (ja) コンタクト形成方法
KR101561061B1 (ko) 돌출형 소자 분리막을 가지는 반도체 소자
WO2014125950A1 (ja) 半導体装置及びその製造方法
TWI776200B (zh) 半導體裝置及半導體裝置的製造方法
JP2011023652A (ja) 半導体記憶装置
JP2018160608A (ja) 半導体装置及びその製造方法
KR100366171B1 (ko) 반도체 장치 내에 컨택트 또는 배선을 형성하는 방법
TWI720555B (zh) 半導體裝置
JP3247729B2 (ja) 半導体装置の製造方法
US20070246769A1 (en) Semiconductor device including adjacent two interconnection lines having different distances therebetween
TWI642169B (zh) 三維堆疊半導體結構之製造方法及其製得之結構
WO2014136743A1 (ja) 半導体装置およびその製造方法
JP5412071B2 (ja) 半導体装置
TWI567948B (zh) 三維堆疊半導體結構及其製造方法
TWI743781B (zh) 半導體記憶裝置及其製造方法
JP2013172103A (ja) 配線の形成方法
JP2008085102A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent