TWI774953B - 採用標準單元的裝置 - Google Patents

採用標準單元的裝置 Download PDF

Info

Publication number
TWI774953B
TWI774953B TW108115180A TW108115180A TWI774953B TW I774953 B TWI774953 B TW I774953B TW 108115180 A TW108115180 A TW 108115180A TW 108115180 A TW108115180 A TW 108115180A TW I774953 B TWI774953 B TW I774953B
Authority
TW
Taiwan
Prior art keywords
standard
pitch
cells
gate electrode
metal
Prior art date
Application number
TW108115180A
Other languages
English (en)
Other versions
TW202013651A (zh
Inventor
馬太 別爾津斯
安德魯 保羅 胡梵
克里斯多夫 艾倫 裴歐拉
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202013651A publication Critical patent/TW202013651A/zh
Application granted granted Critical
Publication of TWI774953B publication Critical patent/TWI774953B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/04—Power grid distribution networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11859—Connectibility characteristics, i.e. diffusion and polysilicon geometries
    • H01L2027/11866—Gate electrode terminals or contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

根據一個一般型態，一種採用標準單元的裝置可包括金 屬層及閘電極層，金屬層在金屬元件之間具有金屬節距，閘電極層在閘電極元件之間具有閘電極節距，其中所述閘電極節距是所述金屬節距的比。所述裝置可包括至少兩個電源軌，所述至少兩個電源軌通過通孔釘與所述金屬層耦合，其中所述通孔釘至少局部地交疊所述閘電極元件中的一者或多者。所述裝置可包括偶多個標準單元及奇多個標準單元，所述偶多個標準單元及所述奇多個標準單元各自分別定位在偶/奇放置地點中，其中所述標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘。

Description

採用標準單元的裝置 [相關申請的交叉參考]
本申請主張2018年6月15日提出申請、標題為“電網及標準單元協同設計結構以及其方法(POWER GRID AND STANDARD CELL CO-DESIGN STRUCTURE AND METHODS THEREOF)”、序號為第62/685,892號的臨時專利申請的優先權。本先前提交的申請的主題併入本文供參考。
本申請主張2018年6月18日提出申請、標題為“電網及標準單元協同設計結構以及其方法”、序號為第62/686,553號的臨時專利申請的優先權。本先前提交的申請的主題併入本文供參考。
本說明涉及積體電路設計，且更具體來說，涉及電網及標準單元協同設計結構以及其方法。
傳統上，積體電路(integrated circuit，IC)是以分層的 形式創建。在晶片製作的第一部分(或工藝前端(front-end-of-line))期間，各別的組件(電晶體、電容器等)是在晶片上製造而成。這些各別的元件時常排列在標準化單元或標準電路單元(例如，反及閘(NAND gate)、反或閘(NOR gate))中，所述標準化單元或標準電路單元可如樂高塊(Lego block)一樣以相同且可預測的反覆運算方式進行佈局及重複。
在工藝後端(back-end-of-line)中，這些元件連接到彼此以分佈訊號，並且連接到電源及地。一般來說，晶片表面上沒有足夠的空間來在單一的層中創建所有這些連接，因此晶片製造商構建出垂直互連層次。這些層是層層堆疊的(如蛋糕一樣)且包括各種導電(例如，金屬、半導體)層及非導電層。儘管較簡單的積體電路可具有僅幾個金屬層，然而複雜的IC可具有十個或更多個配線層。這些層可視需要通過通孔連接到彼此，通孔在垂直方向上穿過各層且為電訊號提供從一個層橫貫到另一個層的途徑或路徑。
[本揭露的目標]
本揭露的目標是提供採用標準單元的裝置，所述標準單元適應於放置各種層的元件。
根據一個一般型態，一種採用標準單元的裝置可包括金屬層，所述金屬層在金屬元件之間具有金屬節距。所述裝置可包括閘電極層，所述閘電極層在閘電極元件之間具有閘電極節距，其中所述閘電極節距是所述金屬節距的比。所述裝置可包括至少 兩個電源軌，所述至少兩個電源軌通過通孔釘(via staple)與所述金屬層耦合，其中和第一電源軌相關聯的第一組通孔釘不相對於和第二電源軌相關聯的第二組通孔釘對準。所述裝置可包括偶多個標準單元，所述偶多個標準單元各自分別定位在偶放置地點中，其中所述標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘。所述裝置可包括奇多個標準單元，所述奇多個標準單元中的每一者是所述偶多個標準單元中對應一者的位移版本，且所述奇多個標準單元中的每一者分別定位在奇放置地點中，其中所述標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘。
根據另一個一般型態，一種採用標準單元的裝置可包括處理器，所述處理器包括部分地由標準電路單元形成的積體電路，所述標準電路單元由電網供電。所述積體電路可包括：金屬層，在金屬元件之間具有金屬節距；閘電極層，在閘電極元件之間具有閘電極節距，其中所述閘電極節距是所述金屬節距的比；電網，通過通孔釘與所述金屬層耦合，其中所述通孔釘至少局部地交疊所述閘電極元件中的一者或多者；至少兩個電源軌，通過所述通孔釘與所述金屬層耦合，其中和第一電源軌相關聯的第一組通孔釘不相對於和第二電源軌相關聯的第二組通孔釘對準；第一多個標準電路單元，各自分別被定位成使得所述標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘；以及第二多個標準電路單元，所述第二多個標準電路單元中的每一者是所述第一多個標準電路單元中對應一者的位移版本，且所述第二多個標準電路單元中的每一者分別被定位成使得所述標準電路單元的 在所述金屬層內載送訊號的部分不連接到所述通孔釘。
根據另一個一般型態，一種採用標準單元的裝置可包括放置及佈線工具，所述放置及佈線工具被配置成在電路設計內放置標準電路單元。所述放置及佈線工具可被配置成：建立金屬層，所述金屬層在金屬元件之間具有金屬節距；建立閘電極層，所述閘電極層在閘電極元件之間具有閘電極節距，其中所述閘電極節距是所述金屬節距的比；對至少一個電源軌進行佈線，所述至少一個電源軌通過通孔釘與所述金屬層耦合，其中和第一電源軌相關聯的第一組通孔釘不相對於和第二電源軌相關聯的第二組通孔釘對準；放置偶多個標準單元，所述偶多個標準單元各自分別定位在偶放置地點中，其中所述標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘；以及放置奇多個標準單元，所述奇多個標準單元中的每一者是所述偶多個標準單元中對應一者的位移版本，且所述奇多個標準單元中的每一者分別定位在奇放置地點中，其中所述標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘。
在附圖及以下說明內容中闡述一種或多種實施方案的詳細情況。通過閱讀說明內容及圖式以及閱讀權利要求書，其他特徵將顯而易見。
實質上在各圖中的至少一個圖中示出了和/或結合各圖中的至少一個圖闡述了一種積體電路設計系統和/或方法(且更具體來說，電網及標準單元協同設計結構以及其方法)，如在權利要求書中更完整地闡述。
[本揭露的效果]
根據本揭露，提供標準單元的各種版本，所述各種版本考慮到各種層的元件。因此，提供採用標準單元的裝置，所述標準單元適應於放置各種層的元件。
100、200:系統
102:設計環境
104:合成器
106:放置及佈線工具
107:顏色檢查器/設計規則或顏色檢查器
108:遮罩產生器
109:IC製造設施
112:文件/RTL文件
114:網表
115:單元/標準單元/電路單元/標準化單元/標準化電路單元
116:文件
117:經修改GDS
118:遮罩
119:IC
202:M2部分/M2元件/金屬元件/內部元件/M2形狀
204:閘電極元件/內部元件
204’:閘電極元件
206:電源軌/正電源軌
206’:負電源軌
208、208’:通孔
210:釘/通孔釘/正釘/正通孔釘/通孔
210’:釘/通孔釘/負釘/負通孔釘/通孔
222:金屬節距
224:閘電極節距
226:通孔釘節距
232:片件/金屬片件
234:通孔/內部通孔
302:標準電路單元/偶標準電路單元
304:標準電路單元/奇標準電路單元
351:M2形狀
361、372:標準電路單元開端
374:標準電路單元
374’:單元實例/標準電路單元實例
375:負釘
376:正釘
381:M2訊號形狀
400:資訊處理系統
405:系統匯流排
410:處理器
415:組合邏輯塊
420:揮發性記憶體
430:非揮發性記憶體
440:網路介面
450:使用者介面單元
460:硬體元件
470:軟體元件
各個圖式中相同的參考符號指示相同的元件。
圖1是根據所揭露主題的系統的示例性實施例的方塊圖。
圖2A及圖2B是根據所揭露主題的系統的示例性實施例的方塊圖。
圖3A、圖3B、圖3C及圖3D是根據所揭露主題的系統的示例性實施例的方塊圖。
圖4是可包括根據所揭露主題的原理形成的器件的資訊處理系統的示意性方塊圖。
在下文中，將參照附圖更充分地闡述各種示例性實施例，在所述附圖中示出一些示例性實施例。然而，本發明所揭露主題可被實施為許多不同形式，而不應被視為僅限於本文所述示例性實施例。確切來說，提供這些示例性實施例是為了使本揭露將透徹及完整，並將向所屬領域中的技術人員充分傳達本發明所揭露主題的範圍。在圖式中，為清晰起見，可誇大各個層及各個區的尺寸及相對尺寸。
應理解，當稱一元件或層位於另一元件或層“上(on)”、“連接到(connected to)”或“耦合到(coupled to)”另一元件或層時，所述元件或層可直接位於所述另一元件或層上、直接連接到或直接耦合到所述另一元件或層，抑或可存在中間元件或層。相比之下，當稱一元件“直接位於(directly on)”另一元件或層上、“直接連接到(directly connected to)”或“直接耦合到(directly coupled to)”另一元件或層時，則不存在中間元件或層。相同的編號自始至終指代相同的元件。本文所使用用語“和/或(and/or)”包括相關列出項中的一個或多個項的任意及所有組合。
應理解，儘管在本文中可使用“第一(first)”、“第二(second)”、“第三(third)”等用語來闡述各個元件、元件、區、層和/或區段，然而這些元件、元件、區、層和/或區段不應受限於這些用語。這些用語僅用於區分各個元件、元件、區、層或區段。因此，以下論述的第一元件、元件、區、層或區段也可被稱為第二元件、元件、區、層或區段，而此並不背離本發明所揭露主題的教示內容。
為易於說明，在本文中可使用例如“在……之下(beneath)”、“在……下面(below)”、“下部的(lower)”、“在……上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。應理解，空間相對性用語旨在除圖中所繪示的取向外還囊括器件在使用或操作中的不同取向。舉例來說，如果圖中所示器件被翻轉，則被闡述為位於其他元件或特徵“下面”或“之下”的元件此時將被取向為位於所述其他元件或特徵“上方”。因 此，示例性用語“在……下面”可囊括“上方”及“下面”兩種取向。器件可具有其他取向(旋轉90度或處於其他取向)且本文所使用的空間相對性描述語相應地進行解釋。
同樣地，為易於說明，在本文中可使用例如“高(high)”、“低(low)”、“上拉(pull up)”、“下拉(pull down)”、“1”、“0”等電性用語來闡述圖中所示電壓準位或電流相對於其他電壓準位的關係或者相對於另一(其他)元件或特徵的關係。應理解，所述電性相對用語旨在除了圖中所繪示的電壓或電流之外還囊括器件在使用或操作中的不同的參考電壓。舉例來說，如果圖中所示器件或訊號被反相或使用其他參考電壓、電流或電荷，則被闡述為“高”或“被上拉”的元件此時與新的參考電壓或電流相比將為“低”或“被下拉”的。因此，示例性用語“高”可囊括相對低的電壓或電流或者相對高的電壓或電流二者。器件可以另外一種方式基於不同的電性參考框架且本文所使用的電性相對性描述語相應地加以解釋。
本文所使用術語僅是出於闡述特定示例性實施例的目的而並非旨在限制本發明所揭露主題。除非上下文清楚地另外指示，否則本文所使用單數形式“一(a、an)”及“所述(the)”旨在也包括複數形式。還應理解，當在本說明書中使用用語“包括(comprises和/或comprising)”時，是指明所陳述特徵、整數、步驟、操作、元件、元件和/或群組的存在，但不排除一個或多個其他特徵、整數、步驟、操作、元件、元件和/或其群組的存在或添加。
在本文中參照剖視圖闡述示例性實施例，所述剖視圖為 對理想示例性實施例(及中間結構)的示意性例示。由此，預期會因例如製造技術和/或容差而導致相對於例示形狀的變化。因此，示例性實施例不應被視為僅限於本文所示區的特定形狀，而是應包含由例如製造引起的形狀偏差。舉例來說，被例示為矩形的注入區通常應具有圓形特徵或曲線特徵和/或在其邊緣存在注入濃度的梯度而非從注入區到非注入區為二元變化。同樣地，通過注入而形成的掩埋區可在所述掩埋區與在進行注入時所經過的表面之間的區中引起一些注入。因此，圖中所例示的區為示意性的且其形狀並非旨在例示器件的區的實際形狀且並非旨在限制本發明所揭露主題的範圍。
除非另外定義，否則本文所使用所有用語(包括技術及科學用語)的含義均與本發明所揭露主題所屬領域中的普通技術人員所通常理解的含義相同。還應理解，用語(例如在常用詞典中所定義的用語)應被解釋為具有與其在相關技術的上下文中的含義一致的含義，且除非在本文中明確定義，否則不應將其解釋為具有理想化或過於正式的意義。
在下文中，將參照附圖詳細解釋示例性實施例。
傳統上，一直使用三種傳統方式以具有低電阻電網。將電源軌──導通正(Vdd)電源或負(Vss)電源的線路：夾置在第一金屬層(M1或“金屬一”)與第二金屬層(M2或“金屬二”)之間；夾置在M1層與第三金屬層(M3或“金屬三”)之間；或者將寬的M1軌與一些分散的M2條帶(strapping)一起使用。
然而，更多當前技術在很大程度上正在拋棄流行的M1/M2夾置體(sandwich)，這是因為當前技術經常需要M1在水 準方向上為單向的且M2在垂直方向上為單向的從而妨礙夾置。
寬的M1或M1/M3夾置式電源軌時常需要垂直的M2條帶或通路(pass-through)，所述垂直的M2條帶或通路通常被稱為“訂釘(stapling)”或“通孔釘”。在這種情形中，M3層通過從M3到M2沿M2的短部分排布的通孔且接著通過從M2到M1的另一個通孔連接到M1層。遺憾的是，此M2電源釘(或通孔釘)時常干擾單元放置，這是因為標準化單元時常使用M2訊號佈線，且單元M2訊號佈線中的這些M2訊號佈線與通孔釘衝突。因此，針對此技術問題的技術解決方案是所期望的。
圖1是根據所揭露主題的系統100的示例性實施例的方塊圖。在各種實施例中，系統100可用於電子設計自動化且可表示創建積體電路的設計過程的幾個例示性階段。在這種實施例中，系統100可包括一定數目的設計工具。
在各種實施例中，系統100可包括設計環境102，在設計環境102中，用戶(圖中未示出)可定義(例如，通過硬體描述語言等)IC的特徵及功能性。設計環境102的輸出可包括一個或多個檔112(例如，暫存器傳輸級(register transfer level，RTL)檔等)，所述一個或多個檔112在邏輯上定義IC。
在一些實施例中，這些RTL檔112可經過合成器104或合成工具。在這種實施例中，合成器104可將所期望電路行為的抽象形式(例如，RTL檔112)轉換成從邏輯門或網表114型態表示的設計實施方案。這些邏輯門可包括標準單元，且除了RTL檔112之外，合成器104也可使用標準單元115所構成的庫作為輸入。在一些實施例中，此過程可通過手來完成或手動地完成。 在另一個實施例中，所述過程可通過手動步驟與自動步驟的組合進行。
在所例示實施例中，系統100可包括放置及佈線工具106。在這種實施例中，放置及佈線工具106可被配置成接收網表114並生成IC佈局，所述IC佈局可被自動地轉換成遮罩組(mask set)。如名稱所暗示，放置及佈線工具106可被配置成以適合於製造(或設計過程中的下一階段)的次序或排列來放置網表114中所闡述的各種電路，且接著在所述各種電路之間對互連導線進行佈線。系統100中不同步驟之間的區別僅是出於示例性目的。舉例來說，合成器104與放置及佈線工具106可為單獨的步驟，如圖1中所例示，或者它們可被組合成單一的步驟或電子設計自動化工具。如對於所屬領域中的技術人員來說將顯而易見，可存在其他步驟組合，且圖1中所例示的步驟的劃分並不意在約束本發明所揭露主題的範圍。
在這種實施例中，放置及佈線工具106可利用標準化電路單元115所構成的庫。舉例來說，電路單元115所構成的庫可包括針對反及閘的單元。在這種實施例中，放置及佈線工具106可在設計中任何需要或使用這種反及閘的地方將反及閘的此範本產生實體，對反或閘、正反器(filp-flop)等同樣如此。由此，此與非單元的所有實例將在相同的層上具有相同的金屬形狀等。一般來說，放置及佈線工具106可將單元115佈局或“放置”成具有行和/或列的柵格圖案(grid pattern)。
在各種實施例中，放置及佈線工具106可被配置成使用經位移的標準化單元組，如下所述。如下所述，這些標準化單元 115可被創建成考慮到在設計電網中所可能存在的任何通孔釘的位置及間距。在這種實施例中，放置及佈線工具106可被配置成在標準化單元的各種版本之間選擇以進行放置。在這種實施例中，這些各種版本可生成相同的邏輯功能(例如，反及閘)，但在內部元件(例如，閘極、電晶體、訊號導線)的定位、放置或組成方式上可有所不同，使得對於給定的放置或佈線情況來說，不同的版本可比另一個版本更為有利。針對其他圖詳細論述了幾個示例性版本及放置考慮因素。
在各種實施例中，放置及佈線工具106可輸出檔116，檔116以層級形式展示平面幾何形狀、文本標籤及其他關於佈局的資訊。在所例示實施例中，此檔可實質上符合圖形資料系統(Graphics Data System，GDS)檔案格式或從此標準派生出的檔案格式(例如，GDSII等)。在另一個實施例中，可採用揭露工藝系統交換標準(Open Artwork System Interchange Standard，OASIS)。在又一個實施例中，可採用一些其他標準。應理解，以上僅為幾個例示性例子，所揭露主題並不受限於所述幾個例示性例子。
在所例示實施例中，系統100可包括設計規則或顏色檢查器107。在各種實施例中，顏色檢查器107可檢查和/或校正由放置及佈線工具106所創建的設計規則違例。在一些實施例中，顏色檢查器107可與放置及佈線工具106集成，但此處出於例示性目的被單獨地示出。在這種實施例中，顏色檢查器107可為經修改GDS 117。
在各種實施例中，系統100可包括遮罩產生器108，遮 罩產生器108被配置成從經修改GDS 117產生一個或多個遮罩118。遮罩產生器108可包括遮罩資料準備功能。這些遮罩118可接著通過IC製造設施109而用於製造IC 119。
圖2A及圖2B是根據所揭露主題的系統200的示例性實施例的方塊圖。在所例示實施例中，系統200包括積體電路的例示性部分。具體來說，各圖著重於幾個金屬層與閘電極的交互。閘電極可包含多晶矽或另一種導電材料(例如，金屬)。注意，此第一系列的圖中誇大了元件的尺寸以達到例示性效果。應理解，這些僅為幾個例示性示例性元件，所揭露主題並不受限於所述幾個例示性示例性元件。
在所例示實施例中，系統200可包括各種M2部分或M2元件202。在所例示實施例中，M2部分202被例示為在垂直方向上排布的白色矩形。儘管在真實電路中M2元件202的長度及形狀將一般有所變化，然而，在所例示實施例中，M2元件202被示出為幾個不同但重複的形狀。
在所例示實施例中，系統200可包含各種多晶矽(又名，“多晶(poly)”)，或者更一般來說，包括閘電極元件204。在所例示實施例中，閘電極元件204被例示為在垂直方向上排布的灰色矩形。同樣，儘管在真實電路中閘電極元件204的長度可有所不同，然而，在所例示實施例中，閘電極元件204被示出為具有均勻的長度。
在所例示實施例中，系統200可包括一個或多個電源軌206，更一般來說，所述一個或多個電源軌206可形成總電網的部分。在所例示實施例中，電源軌可包括正電源軌206(Vdd)及負 電源軌206’(Vss)，其中正與負是彼此相對的用語。在各種實施例中，這些電源軌206可被實施成M1/M3夾置體；但是，應理解，以上僅為幾個例示性例子，所揭露主題並不受限於所述幾個例示性例子。在所例示實施例中，這些電源軌206被例示為帶有粗邊界線且在水準方向上排布的透明矩形。
在所例示實施例中，系統200可包括多個通孔208(及通孔208’)或互連元件，所述多個通孔208(及通孔208’)或互連元件使得系統200的各種層能夠進行通訊，或者更準確地說，使得訊號或電源連接能夠從第一層傳到第二層。在所例示實施例中，通孔208被例示為交叉影線正方形，且對在相同的點處連接相交的兩個層(例如，電源軌206與M2元件202)，例如M2形狀或“通孔釘”210與電源軌206(且對負電源軌206’與通孔釘210’同樣如此)。
在所例示實施例中，M2層的通過通孔208連接到電源軌206的部分被稱為“通孔釘”210。如下所述，這些通孔釘及它們與標準電路單元的交互可為所揭露主題的關注點。
此外，在所例示實施例中，系統200內的元件可以可預測且規則的間隔放置。然而，每一層或元件類型(例如，金屬元件、閘電極元件)可與它們自己各自的放置規則相關聯。在一個實施例中，金屬元件202之間的距離可為金屬節距222。在一個實施例中，閘電極元件204之間的距離可為閘電極節距224。相同地，在各種實施例中，通孔釘之間的距離可為通孔釘節距226。在此上下文中，用語“節距”意指連續的對應元件、點或線之間的距離。
圖2B進一步示出標準電路單元還可具有內部通孔234，內部通孔234出於穿過晶片對訊號進行佈線的目的而連接到各種金屬層。為幫助理解，已從例示中移除電源軌206。
在所例示實施例中，金屬層(例如，M1或M3)的各種片件232被示出為帶有粗邊界、在水準方向上排布的透明矩形。在這種實施例中，金屬層的這些片件232可被配置成載送訊號而非電力。在各種實施例中，這些金屬片件232可為各種長度及形狀，但此處被示出為均勻的。
在所例示實施例中，金屬片件232可與標準電路單元的部分或元件(例如，M2部分202)相交。在這種實施例中，偶爾利用通孔234將所述兩個層電連接可為所期望的。
圖3A及圖3B是根據所揭露主題的系統200的示例性實施例的方塊圖。在所例示實施例中，示出標準電路單元的兩個版本。在圖3A中，系統200可包括標準電路單元302的第一版本或“偶”版本。
在各種實施例中，如上所述，通孔釘210(及210’)可以規則間隔(例如，通孔釘節距)出現，且可因此為可預測的。在一些實施例中，通孔釘210可不以規則間隔出現，但它們在系統內或沿電源軌的放置可以另外一種方式為可預測的。
此外，在這種實施例中，正(Vdd)釘210及負(Vss)釘210’可以不同的水準間距出現。舉例來說，在所例示實施例中，從左向右移動，正(Vdd)釘210可出現，接著閘電極元件204’可出現，且接著負(Vss)釘210’可出現。應理解，以上僅為一個例示性例子，所揭露主題並不受限於所述一個例示性例子。
在各種實施例中，跡線0可被定義為M2(或更一般來說，任何金屬或非閘電極)跡線，M2跡線與閘電極元件(例如，閘電極元件204)對準。舉例來說，在圖3A中，M2形狀351位於跡線0中，這是因為M2形狀351與閘電極元件204對準。跡線1可被定義為恰好位於多晶左側或與正釘210對準的M2跡線。而且，跡線2可被定義為恰好位於多晶右側或與負釘210’對準的M2跡線。在這種實施例中，跡線編號(例如，0、1、2)可基於重複的多晶、釘排序而一再地重複。應理解，以上僅為幾個例示性例子，所揭露主題並不受限於所述幾個例示性例子。
在所例示實施例中，應注意，正通孔釘210與負通孔釘210’不對準或不位於相同的跡線上。在所例示實施例中，正(Vdd)釘及通孔210佔用跡線1，且負(Vss)釘及通孔210’佔用跡線2。在各種實施例中，正釘的放置與負釘的放置可相反或者以另外一種方式不對準(例如，跡線1與跡線0)。通過使正釘與負釘不對準，可實現額外的設計靈活性。舉例來說，如果釘被放置在跡線1及2中，則跡線1及2的部分可能夠用於訊號佈線，如由位於釘210下面的M2形狀及位於釘210’上方的M2形狀所例示。應理解，以上僅為幾個例示性例子，所揭露主題並不受限於所述幾個例示性例子。
在這種實施例中，標準電路單元302可被設計成考慮到規則且可預測的通孔釘210。由此，標準電路單元302可被佈局成具有中空空間或者預定義區域或位置，通孔釘210將出現在所述中空空間或者預定義區域或位置中。返回到對樂高塊的類比，由於樂高塊上的凸塊是以規則圖案出現，因此標準化樂高塊可包括 孔(例如，位於方塊的底部上)以容納所述凸塊。在所述類比中，凸塊是通孔釘210且孔是標準電路單元302內容納通孔釘210的位置。
在所例示實施例中，可注意到，不僅通孔釘210是以規則間隔出現，而且M2元件202及閘電極元件204也是以規則間隔出現，或者更準確地說僅能夠以規則間隔出現。這些間隔可分別通過金屬節距及閘電極節距來確定，如上所述。注意，儘管例示示出標準電路單元302中在使用中的所有可能的M2及閘電極放置位置，然而，在各種實施例中，標準電路單元302可被設計成在各種點處不具有M2或閘電極形狀。
然而，由於金屬節距及閘電極節距(或間隔)，因此標準電路單元必須不僅與通孔釘對準，而且必須與金屬元件202及閘電極元件204對準。標準電路單元302可不放置在相對于通孔釘210來說的任何水準位置中。標準電路單元302必須在水準方向上放置在也使標準電路單元302的內部元件202及204與金屬節距及閘電極節距對準的位置中。更具體來說，如果標準電路單元302向右位移1多晶節距，則M2形狀202不與預定M2跡線對準且可能造成與釘210短路，釘210是沿電源軌206放置的規則釘陣列的部分。此外，在M2形狀202向右位移1多晶節距之後，M2形狀202可能違犯到釘210的最小所需距離或者可能因為不與預定M2跡線對準而造成M2佈線問題。在此實例中，標準電路單元302可向右位移偶數個多晶節距(例如，0、2、4等)而不在標準電路單元302的M2形狀與釘之間造成衝突。然而，標準電路單元302無法在不造成這種衝突的條件下向左或向右位移奇數個多 晶節距。由此，可能需要標準電路單元的多個版本。每一版本可實行相同的邏輯功能(例如，反或閘)，但可具有不同的內部元件放置或形狀。
在圖3B中，系統200可包括標準電路單元304的第二版本或“奇”版本。標準電路單元304可實行與標準電路單元302相同的邏輯功能，如上所述。但標準電路單元304可具有不同的內部元件放置。在所例示實施例中，奇標準電路單元304可為偶標準電路單元302的位移版本。
在這種實施例中，偶標準電路單元302可位移一定距離，直到針對通孔釘的內部位置再次與系統200的實際通孔釘210對準為止。此位移距離可通過閘電極節距與金屬節距的比來確定。在所例示實施例中，此比為3：2，其中每兩個閘電極元件出現三個金屬元件。由此，奇標準電路單元304必須在它可再次與通孔釘對準之前相對於偶標準電路單元302位移一個閘電極節距。在另一個實施例中，閘極到金屬電極節距比可為不均等的(即不為1：1，例如，3：2)或均等的(即1：1)。應理解，以上僅為幾個例示性例子，所揭露主題並不受限於所述幾個例示性例子。
在各種實施例中，儘管奇標準電路單元304可相對於偶標準電路單元302位移一定數目的閘電極節距(以與通孔釘對準)，然而奇標準電路單元304也可被翻轉。然而，將標準電路單元翻轉可能妨礙標準電路單元中為釘而保留的空間與電網中的釘之間的恰當對準。在圖3B中，示出標準電路單元304內部的M2訊號形狀381。如果此標準電路單元被在水準方向上翻轉，則M2訊號形狀381將短接到釘210。為克服此問題，可創建標準電路單 元的經翻轉版本。
在圖3C中，標準電路單元374例示圖3B中的標準電路單元304的經翻轉版本的實例。注意，在圖3B及圖3C中，標準電路單元開端被分別標示為361及372。在圖3B中，正釘210被定位成在左側緊挨著閘電極(“跡線1”)，且負釘210’被定位成在右側緊挨著閘電極(“跡線2”)。在圖3C中，經翻轉的標準電路單元374與此次序相反或顛覆此次序。正釘376被定位成在右側緊挨著閘電極(“跡線2”)，且負釘375被定位成在左側緊挨著閘電極(“跡線1”)。通過將標準電路單元374中為釘而保留的位置翻轉，標準電路單元將能夠被翻轉且避免M2訊號形狀與釘之間的衝突。
圖3D示出標準電路單元實例374’，標準電路單元實例374’是在水準方向上翻轉的標準電路單元374，如由位於所述單元右側的標準電路單元開端372所指示。由於在假設標準電路單元將被翻轉的條件下在標準電路單元374中設計了釘位置，因此單元實例374’會避免M2訊號形狀與釘210及210’之間的衝突。在實施例中，可不僅存在標準電路單元的偶地點版本及奇地點版本，而且也存在經翻轉版本及非經翻轉版本(總共4個：偶非經翻轉版本、偶經翻轉版本、奇非經翻轉版本、奇經翻轉版本)。在另一個實施例中，在標準電路單元的不同版本(例如偶標準電路單元302、奇標準電路單元304及奇經翻轉標準電路單元374)之間，閘電極元件和/或金屬元件的放置和/或形狀可有很大不同。然而，作為相同標準電路單元的版本，標準電路單元302、304及374必須實行相同的邏輯功能，且將它們自身與通孔釘節距、金屬節 距及閘電極元件節距對準。應理解，以上僅為幾個例示性例子，所揭露主題並不受限於所述幾個例示性例子。
在各種實施例中，通孔釘210及210’可(至少局部地)交疊閘電極元件204’或被閘電極元件204’(至少局部地)交疊。在一些實施例中，通孔釘210及210’可在水準方向上在閘電極元件204’之上延伸(或在閘電極元件204’之下延伸)。應理解，以上僅為一個例示性例子，所揭露主題並不受限於所述一個例示性例子。
圖4是可包括根據所揭露主題的原理形成的半導體器件的資訊處理系統400的示意性方塊圖。
參照圖4，資訊處理系統400可包括根據所揭露主題的原理製造而成的一個或多個器件。在另一個實施例中，資訊處理系統400可採用或執行根據所揭露主題的原理的一種或多種技術。
在各種實施例中，資訊處理系統400可包括計算器件，例如(舉例來說)膝上型電腦、臺式電腦、工作站、伺服器、刀片伺服器(blade server)、個人數位助理、智慧手機、平板電腦及其他適宜的電腦或者虛擬機器或虛擬機器的虛擬計算器件。在各種實施例中，資訊處理系統400可由使用者(圖中未示出)使用。
根據所揭露主題的資訊處理系統400可進一步包括中央處理器(central processing unit，CPU)、邏輯或處理器410。在一些實施例中，處理器410可包括一個或多個功能單元塊(functional unit block，FUB)或組合邏輯塊(combinational logic block，CLB)415。在這種實施例中，組合邏輯塊可包括各種布林邏輯運算(例如，反及、反或、反相、互斥或)、穩定化邏輯器件(例如，正反 器、栓鎖器)、其他邏輯器件或其組合。這些組合邏輯運算可以簡單方式或複雜方式進行配置，以對輸入訊號進行處理來實現期望結果。應理解，儘管闡述了同步組合邏輯運算的幾個例示性例子，然而所揭露主題並不受限於此且可包括非同步運算或其混合。在一個實施例中，組合邏輯運算可包括多個互補金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體。在各種實施例中，這些CMOS電晶體可被排列成用於實行邏輯運算的門；但是，應理解，可使用其他技術且所述其他技術處於所揭露主題的範圍內。
根據所揭露主題的資訊處理系統400可進一步包括揮發性記憶體420(例如，隨機存取記憶體(Random Access Memory，RAM))。根據所揭露主題的資訊處理系統400可進一步包括非揮發性記憶體430(例如，硬驅動器、光學記憶體、反及記憶體或快閃記憶體記憶體)。在一些實施例中，揮發性記憶體420、非揮發性記憶體430或它們的組合或部分可被稱為“儲存介質”。在各種實施例中，揮發性記憶體420和/或非揮發性記憶體430可被配置成以半永久形式或實質上永久形式儲存資料。
在各種實施例中，資訊處理系統400可包括一個或多個網路介面440，所述一個或多個網路介面440被配置成使資訊處理系統400成為通訊網路的一部分且通過通訊網路進行通訊。Wi-Fi協議的例子可包括但不限於電氣及電子工程師協會(Institute of Electrical and Electronics Engineers，IEEE)802.11g、IEEE 802.11n。蜂窩協議的例子可包括但不限於：IEEE 802.16m(又名，先進無線都會區網路(Metropolitan Area Network，MAN)、先進 長期演進(Long Term Evolution，LTE)、增強資料速率全球移動通訊系統(Global System for Mobile Communications，GSM)演進(Enhanced Data rates for GSM Evolution，EDGE)、演進高速封包存取(Evolved High-Speed Packet Access，HSPA+)。有線協議的例子可包括但不限於IEEE 802.3(又名乙太網)、光纖通道、電力線通訊(例如，家庭插頭(HomePlug)、IEEE 1901)。應理解，以上僅為幾個例示性例子，所揭露主題並不受限於所述幾個例示性例子。
根據所揭露主題的資訊處理系統400可進一步包括使用者介面單元450(例如，顯示卡、觸覺介面、人機介面器件)。在各種實施例中，這種使用者介面單元450可被配置成從使用者接收輸入和/或向用戶提供輸出。也可使用其他種類的器件來提供與用戶的交互；舉例來說，提供到用戶的回饋可為任意形式的感覺回饋，例如，視覺回饋、聽覺回饋或觸覺回饋；且來自用戶的輸入可以任意形式接收，包括聲學輸入、語音輸入或觸覺輸入。
在各種實施例中，資訊處理系統400可包括一個或多個其他器件或硬體元件460(例如，顯示器或監視器、鍵盤、滑鼠、相機、指紋讀取器、視頻處理器)。應理解，以上僅為幾個例示性例子，所揭露主題並不受限於所述幾個例示性例子。
根據所揭露主題的資訊處理系統400可進一步包括一條或多條系統匯流排405。在這種實施例中，系統匯流排405可被配置成對處理器410、揮發性記憶體420、非揮發性記憶體430、網路介面440、使用者介面單元450及一個或多個硬體元件460進行通訊耦合。經處理器410處理的資料或從非揮發性記憶體430外 部輸入的資料可儲存在非揮發性記憶體430中或揮發性記憶體420中。
在各種實施例中，資訊處理系統400可包括或執行一個或多個軟體元件470。在一些實施例中，軟體元件470可包括作業系統(operating system，OS)和/或應用。在一些實施例中，OS可被配置成向應用提供一種或多種服務並管理或充當應用與資訊處理系統400的各種硬體元件(例如，處理器410、網路介面440)之間的中間介質。在這種實施例中，資訊處理系統400可包括一種或多種本地應用，所述一種或多種本地應用可在本地安裝(例如，安裝在非揮發性記憶體430內)且被配置成由處理器410直接執行並與OS直接進行交互。在這種實施例中，本地應用可包括預先編譯的機器可執行代碼。在一些實施例中，本地應用可包括腳本解譯器(例如，C殼體(C shell，csh)、蘋果腳本(AppleScript)、自動熱鍵(AutoHotkey))或虛擬執行機(virtual execution machine，VM)(例如，爪哇(Java)虛擬機器、微軟公共語言運行時環境(Microsoft Common Language Runtime))，腳本解譯器及虛擬執行機被配置成將原始程式碼或目標代碼轉譯成可執行代碼，然後由處理器410來執行所述可執行代碼。
上述半導體器件可使用各種封裝技術來進行包封。舉例來說，根據所揭露主題的原理製造而成的半導體器件可使用以下中的任意一種來進行包封：層疊封裝(package on package，POP)技術、球柵陣列(ball grid array，BGA)技術、晶片尺寸封裝(chip scale package，CSP)技術、塑膠引線晶片載體(plastic leaded chip carrier，PLCC)技術、塑膠雙列直插式封裝(plastic dual in-line package，PDIP)技術、疊片包裝式裸片(die in waffle pack)技術、晶片式裸片(die in wafer form)技術、板上晶片(chip on board，COB)技術、陶瓷雙列直插封裝(ceramic dual in-line package，CERDIP)技術、塑膠公制四方扁平封裝(plastic metric quad flat package，PMQFP)技術、塑膠四方扁平封裝(plastic quad flat package，PQFP)技術、小外形積體電路(small outline integrated circuit，SOIC)技術、縮小型小外形封裝(shrink small outline package，SSOP)技術、薄型小外形封裝(thin small outline package，TSOP)技術、薄型四方扁平封裝(thin quad flat package，TQFP)技術、系統級封裝(system in package，SIP)技術、多晶片封裝(multi-chip package，MCP)技術、晶片級製造封裝(wafer-level fabricated package，WFP)技術、晶片級處理堆疊封裝(wafer-level processed stack package，WSP)技術或所屬領域中的技術人員將知曉的其他技術。
方法步驟可由一個或多個可程式化處理器執行電腦程式來實行，以通過對輸入資料進行操作並產生輸出來實行功能。方法步驟還可由專用邏輯電路(例如，現場可程式化閘陣列(field programmable gate array，FPGA)或應用專用積體電路(application-specific integrated circuit，ASIC))來實行，且裝置可被實施為專用邏輯電路。
在各種實施例中，電腦可讀介質可包括指令，所述指令在被執行時會使器件實行方法步驟的至少部分。在一些實施例中，電腦可讀介質可包括在磁性介質、光學介質、其他介質或其組合(例如，壓縮磁碟唯讀記憶體(compact disc read only memory，CD-ROM)、硬驅動器、唯讀記憶體、快閃記憶體驅動器)中。在這種實施例中，電腦可讀介質可為有形的及以非暫時方式實施的製品。
儘管已參照示例性實施例闡述了所揭露主題的原理，然而對所屬領域中的技術人員來說將顯而易見的是，在不背離這些所揭露概念的精神及範圍的條件下，可對其作出各種改變及修改。因此，應理解，以上實施例並非限制性的，而是僅為例示性的。因此，所揭露概念的範圍將由以上權利要求及其等效範圍所許可的最廣範圍的解釋來確定，而不應受上述說明約束或限制。因此，應理解，隨附權利要求旨在涵蓋落於實施例的範圍內的所有這種修改及改變。
100:系統
102:設計環境
104:合成器
106:放置及佈線工具
107:顏色檢查器/設計規則或顏色檢查器
108:遮罩產生器
109:IC製造設施
112:文件/RTL文件
114:網表
115:單元/標準單元/電路單元/標準化單元/標準化電路單元
116:文件
117:經修改GDS
118:遮罩
119:IC

Claims (20)

  1. 一種採用標準單元的裝置，包括：金屬層，在金屬元件之間具有金屬節距；閘電極層，在閘電極元件之間具有閘電極節距，其中所述閘電極節距與所述金屬節距的比是任意數；至少兩個電源軌，通過通孔釘與所述金屬層耦合，且包括第一電源軌及第二電源軌，其中和所述第一電源軌相關聯的第一組通孔釘沿著所述金屬元件的延伸方向不與相對於和所述第二電源軌相關聯的第二組通孔釘對準；偶多個標準單元，各自分別定位在偶放置地點中，其中所述偶多個標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘；以及奇多個標準單元，所述奇多個標準單元中的每一者是所述偶多個標準單元中對應一者的位移版本，且所述奇多個標準單元中的每一者分別定位在奇放置地點中，其中所述奇多個標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘。
  2. 如申請專利範圍第1項所述的裝置，其中所述偶多個標準單元中的每一者包括針對第一通孔釘的第一位置；並且其中所述奇多個標準單元中的每一者包括針對第二通孔釘的第二位置，針對所述第二通孔釘的所述第二位置相對於相應的所述偶多個標準單元中針對所述第一通孔釘的所述第一位置位移一定數目的閘電極節距。
  3. 如申請專利範圍第1項所述的裝置，其中所述通孔釘以規則間隔定位，所述規則間隔為所述金屬節距的倍數。
  4. 如申請專利範圍第1項所述的裝置，其中所述閘電極節距是所述金屬節距的不均等比。
  5. 如申請專利範圍第4項所述的裝置，其中閘電極節距對所述金屬節距的比使得每兩個閘電極元件出現三個金屬元件；並且其中所述通孔釘以一個節距出現，所述節距是每三個金屬元件的倍數。
  6. 如申請專利範圍第1項所述的裝置，其中所述通孔釘的位置至少局部地交疊所述閘電極的位置。
  7. 如申請專利範圍第1項所述的裝置，其中所述偶多個標準單元及所述奇多個標準單元中的每一者包括針對至少一個通孔釘的間距；並且其中針對所述至少一個通孔釘的所述間距的位置決定所述偶多個標準單元及所述奇多個標準單元中的每一者是否包含在所述偶多個標準單元或所述奇多個標準單元中。
  8. 如申請專利範圍第7項所述的裝置，其中所述奇多個標準單元中的每一者包括所述偶多個標準單元中對應一者的經位移的版本，所述經位移的版本使得針對所述至少一個通孔釘的所述間距的所述位置與所述至少一個通孔釘和所述閘電極節距二者對準。
  9. 如申請專利範圍第7項所述的裝置，更包括經翻轉的多個標準單元，所述經翻轉的多個標準單元包括所述偶多個標準單元的部分的鏡像版本及所述奇多個標準單元的部分的鏡像版本，其中所述經翻轉的多個標準單元中的每一者包括所述偶多個標準單元及所述奇多個標準單元中對應一者的經翻轉版本，所述經翻轉版本是以使得針對所述至少一個通孔釘的所述間距的所述位置與所述至少一個通孔釘和所述閘電極節距二者對準的方式翻轉。
  10. 一種採用標準單元的裝置，包括：處理器，包括部分地由標準電路單元形成的積體電路，所述標準電路單元由電網供電，所述積體電路包括：金屬層，在金屬元件之間具有金屬節距；閘電極層，在閘電極元件之間具有閘電極節距，其中所述閘電極節距與所述金屬節距的比是任意數；電網，通過通孔釘與所述金屬層耦合，其中所述通孔釘至少局部地交疊所述閘電極元件中的一者或多者；至少兩個電源軌，通過所述通孔釘與所述金屬層耦合，且包括第一電源軌及第二電源軌，其中和所述第一電源軌相關聯的第一組通孔釘沿著所述金屬元件的延伸方向不與相對於和所述第二電源軌相關聯的第二組通孔釘對準；第一多個標準電路單元，各自分別被定位成使得所述第一多個標準電路單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘；以及 第二多個標準電路單元，所述第二多個標準電路單元中的每一者是所述第一多個標準電路單元中對應一者的位移版本，且所述第二多個標準電路單元中的每一者分別被定位成使得所述第二多個標準電路單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘。
  11. 如申請專利範圍第10項所述的裝置，其中所述第一多個標準電路單元中的每一者包括針對第一通孔釘的第一位置、第一閘電極元件及第一金屬元件；並且其中所述第二多個標準電路單元中的每一者包括：針對第二通孔釘的第二位置，針對所述第二通孔釘的所述第二位置相對於相應的所述第一多個標準電路單元中針對所述第一通孔釘的所述第一位置位移一定數目的閘電極節距，以及第二金屬元件，以與相應的所述第一多個標準電路單元中的所述第一金屬元件不同的方式放置。
  12. 如申請專利範圍第10項所述的裝置，其中所述通孔釘以規則間隔定位，所述規則間隔為所述金屬節距的倍數。
  13. 如申請專利範圍第10項所述的裝置，其中所述閘電極節距是所述金屬節距的不均等比。
  14. 如申請專利範圍第13項所述的裝置，其中閘電極節距對所述金屬節距的比使得每兩個閘電極元件出現三個金屬元件；並且其中所述通孔釘以一個節距出現，所述節距是每三個金屬元 件的倍數。
  15. 如申請專利範圍第10項所述的裝置，其中所述第二多個標準電路單元中的每一者是相對於所述第一多個標準電路單元中對應一者位移一個閘電極節距的版本。
  16. 如申請專利範圍第10項所述的裝置，其中所述第一多個標準電路單元及所述第二多個標準電路單元中的每一者包括針對至少一個通孔釘的間距；並且其中針對所述至少一個通孔釘的所述間距的位置決定所述第一多個標準電路單元及所述第二多個標準電路單元中的每一者是否包含在所述第一多個標準電路單元或所述第二多個標準電路單元中。
  17. 如申請專利範圍第16項所述的裝置，其中所述第二多個標準電路單元中的每一者包括所述第一多個標準電路單元中對應一者的經位移的版本，所述經位移的版本使得針對所述至少一個通孔釘的所述間距的所述位置與所述至少一個通孔釘和所述閘電極節距二者對準。
  18. 如申請專利範圍第16項所述的裝置，更包括第三多個標準電路單元，所述第三多個標準電路單元包括所述第一多個標準電路單元的部分的鏡像版本及所述第二多個標準電路單元的部分的鏡像版本，其中所述第三多個標準電路單元中的每一者包括所述第一多個標準電路單元及所述第二多個標準電路單元中對應一者的經翻轉版本，所述經翻轉版本是以使得針對所述至少一個 通孔釘的所述間距的所述位置與所述至少一個通孔釘和所述閘電極節距二者對準的方式翻轉。
  19. 一種採用標準單元的裝置，包括：放置及佈線工具，被配置成在電路設計內放置標準電路單元，所述放置及佈線工具被配置成：建立金屬層，所述金屬層在金屬元件之間具有金屬節距；建立閘電極層，所述閘電極層在閘電極元件之間具有閘電極節距，其中所述閘電極節距與所述金屬節距的比是任意數；對至少兩個電源軌進行佈線，所述至少兩個電源軌通過通孔釘與所述金屬層耦合，且包括第一電源軌及第二電源軌，其中和所述第一電源軌相關聯的第一組通孔釘沿著所述金屬元件的延伸方向不與相對於和所述第二電源軌相關聯的第二組通孔釘對準；放置偶多個標準單元，所述偶多個標準單元各自分別定位在偶放置地點中，其中所述偶多個標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘；以及放置奇多個標準單元，所述奇多個標準單元中的每一者是所述偶多個標準單元中對應一者的位移版本，且所述奇多個標準單元中的每一者分別定位在奇放置地點中，其中所述奇多個標準單元的在所述金屬層內載送訊號的部分不連接到所述通孔釘。
  20. 如申請專利範圍第19項所述的裝置，其中放置及佈線工具被配置成： 將所述閘電極節距對所述金屬節距的比創建成使得每兩個閘電極元件出現三個金屬元件；並且將所述通孔釘設定成以一個節距出現，所述節距是每三個金屬元件的倍數。
TW108115180A 2018-06-15 2019-05-02 採用標準單元的裝置 TWI774953B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862685892P 2018-06-15 2018-06-15
US62/685,892 2018-06-15
US201862686553P 2018-06-18 2018-06-18
US62/686,553 2018-06-18
US16/274,229 2019-02-12
US16/274,229 US10748889B2 (en) 2018-06-15 2019-02-12 Power grid and standard cell co-design structure and methods thereof

Publications (2)

Publication Number Publication Date
TW202013651A TW202013651A (zh) 2020-04-01
TWI774953B true TWI774953B (zh) 2022-08-21

Family

ID=68840370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115180A TWI774953B (zh) 2018-06-15 2019-05-02 採用標準單元的裝置

Country Status (4)

Country Link
US (1) US10748889B2 (zh)
KR (1) KR102546623B1 (zh)
CN (1) CN110610014B (zh)
TW (1) TWI774953B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796061B1 (en) * 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
KR20210134112A (ko) 2020-04-29 2021-11-09 삼성전자주식회사 반도체 장치
TWI792882B (zh) * 2022-01-24 2023-02-11 瑞昱半導體股份有限公司 基於電源軌及供電域的用於積體電路佈局的最佳化方法及最佳化裝置
US20230237233A1 (en) * 2022-01-27 2023-07-27 International Business Machines Corporation Power staple avoidance for routing via reduction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084097A1 (en) * 2013-09-24 2015-03-26 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same
TW201614821A (en) * 2014-09-24 2016-04-16 Omnivision Tech Inc High near infrared sensitivity image sensor
US20180019207A1 (en) * 2015-10-20 2018-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
US20180166432A1 (en) * 2016-12-14 2018-06-14 Samsung Electronics Co., Ltd. Integrated circuit for reducing ohmic drop in power rails

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8791371B2 (en) * 2011-11-28 2014-07-29 International Business Machines Corporation Mesh planes with alternating spaces for multi-layered ceramic packages
US8694945B2 (en) * 2011-12-20 2014-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic place and route method for electromigration tolerant power distribution
US9035393B2 (en) * 2013-01-31 2015-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
KR102161736B1 (ko) * 2014-08-13 2020-10-05 삼성전자주식회사 시스템 온 칩, 시스템 온 칩을 포함하는 전자 장치 및 시스템 온 칩의 설계 방법
US9818651B2 (en) 2016-03-11 2017-11-14 Globalfoundries Inc. Methods, apparatus and system for a passthrough-based architecture
EP3229270A1 (en) 2016-04-06 2017-10-11 IMEC vzw Integrated circuit power distribution network
KR102403031B1 (ko) * 2017-10-19 2022-05-27 삼성전자주식회사 반도체 장치
KR102465964B1 (ko) * 2018-05-18 2022-11-10 삼성전자주식회사 다중 높이 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084097A1 (en) * 2013-09-24 2015-03-26 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same
TW201614821A (en) * 2014-09-24 2016-04-16 Omnivision Tech Inc High near infrared sensitivity image sensor
US20180019207A1 (en) * 2015-10-20 2018-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
US20180166432A1 (en) * 2016-12-14 2018-06-14 Samsung Electronics Co., Ltd. Integrated circuit for reducing ohmic drop in power rails

Also Published As

Publication number Publication date
US20190385999A1 (en) 2019-12-19
KR20190142200A (ko) 2019-12-26
CN110610014B (zh) 2024-09-03
TW202013651A (zh) 2020-04-01
US10748889B2 (en) 2020-08-18
CN110610014A (zh) 2019-12-24
KR102546623B1 (ko) 2023-06-22

Similar Documents

Publication Publication Date Title
TWI774953B (zh) 採用標準單元的裝置
US20170177779A1 (en) Integrated Circuit Implementing Scalable Meta-Data Objects
US10691859B2 (en) Integrated circuit and method of designing layout of integrated circuit
CN103544333B (zh) 半导体器件设计方法、系统和计算机程序产品
US8869089B2 (en) Semiconductor integrated circuit and method of designing the same
US11282829B2 (en) Integrated circuit with mixed row heights
CN105447221B (zh) 设计半导体装置的布局的方法
CN106934090B (zh) 时脉树架构、集成电路及其布局方法
TWI672600B (zh) 設計半導體元件布局的方法以及用於設計半導體元件的布局的基於電腦的系統
US10409947B2 (en) Method of resolving color conflicts for cell-based designs with multi-pattern lithography
Pangracious et al. Three-Dimensional Design Methodologies for Tree-based FPGA Architecture
US6781170B2 (en) Integrated circuit base transistor structure and associated programmable cell library
Schneider Transistor-Level Layout of Integrated Circuits
US8726218B2 (en) Transistor-level layout synthesis
KR20210028306A (ko) 반도체 장치의 레이아웃 설계 방법
JP5650362B2 (ja) 半導体集積回路の設計方法
US11182527B2 (en) Cell placement site optimization
JP2001358223A (ja) ハードブロックを用いたｌｓｉ回路設計方法およびｌｓｉ用ハードブロックのセル配置情報復元方法
JP2010073728A (ja) 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置
TW202026924A (zh) 由電腦實施的方法及非暫時性電腦可讀取媒體
JP2016105234A (ja) 自動設計
JP2017097768A (ja) 半導体レイアウト用検証方法及び検証装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent