CN110610014A - 采用标准单元的装置 - Google Patents

采用标准单元的装置 Download PDF

Info

Publication number
CN110610014A
CN110610014A CN201910507288.4A CN201910507288A CN110610014A CN 110610014 A CN110610014 A CN 110610014A CN 201910507288 A CN201910507288 A CN 201910507288A CN 110610014 A CN110610014 A CN 110610014A
Authority
CN
China
Prior art keywords
standard
pitch
cells
gate electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910507288.4A
Other languages
English (en)
Inventor
马太·别尔津斯
安德鲁·保罗·胡梵
克里斯多夫·艾伦·裴欧拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110610014A publication Critical patent/CN110610014A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/04—Power grid distribution networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11859—Connectibility characteristics, i.e. diffusion and polysilicon geometries
    • H01L2027/11866—Gate electrode terminals or contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

根据一个一般方面，一种采用标准单元的装置可包括金属层及栅电极层，金属层在金属元件之间具有金属节距，栅电极层在栅电极元件之间具有栅极电极节距，其中所述栅电极节距是所述金属节距的比。所述装置可包括至少两个电源轨，所述至少两个电源轨通过通孔钉与所述金属层耦合，其中所述通孔钉至少局部地交叠所述栅电极元件中的一者或多者。所述装置可包括偶多个标准单元及奇多个标准单元，所述偶多个标准单元及所述奇多个标准单元各自分别定位在偶/奇放置地点中，其中所述标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉。

Description

采用标准单元的装置
[相关申请的交叉引用]
本申请主张2018年6月15日提出申请、标题为“电网及标准单元协同设计结构以及其方法(POWER GRID AND STANDARD CELL CO-DESIGN STRUCTURE AND METHODSTHEREOF)”、序列号为第62/685,892号的临时专利申请的优先权。本先前提交的申请的主题通过引用并入本文。
本申请主张2018年6月18日提出申请、标题为“电网及标准单元协同设计结构以及其方法”、序列号为第62/686,553号的临时专利申请的优先权。本先前提交的申请的主题通过引用并入本文。
技术领域
本说明涉及集成电路设计，且更具体来说，涉及电网及标准单元协同设计结构以及其方法。
背景技术
传统上，集成电路(integrated circuit，IC)是以分层的形式创建。在芯片制作的第一部分(或工艺前端(front-end-of-line))期间，各别的组件(晶体管、电容器等)是在晶片上构造而成。这些各别的组件时常排列在标准化单元或标准电路单元(例如，与非门(NAND gate)、或非门(NOR gate))中，所述标准化单元或标准电路单元可如乐高块(Legoblock)一样以相同且可预测的迭代方式进行布局及重复。
在工艺后端(back-end-of-line)中，这些组件连接到彼此以分布信号，并且连接到电源及地。一般来说，芯片表面上没有足够的空间来在单一的层中创建所有这些连接，因此芯片制造商构建出垂直互连层次。这些层是层层堆叠的(如蛋糕一样)且包括各种导电(例如，金属、半导体)层及非导电层。尽管较简单的集成电路可具有仅几个金属层，然而复杂的IC可具有十个或更多个配线层。这些层可视需要通过通孔连接到彼此，通孔在垂直方向上穿过各层且为电信号提供从一个层横贯到另一个层的途径或路径。
[本公开的目标]
本公开的目标是提供采用标准单元的装置，所述标准单元适应于放置各种层的元件。
发明内容
根据一个一般方面，一种采用标准单元的装置可包括金属层，所述金属层在金属元件之间具有金属节距。所述装置可包括栅电极层，所述栅电极层在栅电极元件之间具有栅极电极节距，其中所述栅电极节距是所述金属节距的比。所述装置可包括至少两个电源轨，所述至少两个电源轨通过通孔钉(via staple)与所述金属层耦合，其中和第一电源轨相关联的第一组通孔钉不相对于和第二电源轨相关联的第二组通孔钉对准。所述装置可包括偶多个标准单元，所述偶多个标准单元各自分别定位在偶放置地点中，其中所述标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉。所述装置可包括奇多个标准单元，所述奇多个标准单元中的每一者是所述偶多个标准单元中对应一者的位移版本，且所述奇多个标准单元中的每一者分别定位在奇放置地点中，其中所述标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉。
根据另一个一般方面，一种采用标准单元的装置可包括处理器，所述处理器包括部分地由标准电路单元形成的集成电路，所述标准电路单元由电网供电。所述集成电路可包括：金属层，在金属元件之间具有金属节距；栅电极层，在栅电极元件之间具有栅极电极节距，其中所述栅电极节距是所述金属节距的比；电网，通过通孔钉与所述金属层耦合，其中所述通孔钉至少局部地交叠所述栅电极元件中的一者或多者；至少两个电源轨，通过所述通孔钉与所述金属层耦合，其中和第一电源轨相关联的第一组通孔钉不相对于和第二电源轨相关联的第二组通孔钉对准；第一多个标准电路单元，各自分别被定位成使得所述标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉；以及第二多个标准电路单元，所述第二多个标准电路单元中的每一者是所述第一多个标准电路单元中对应一者的位移版本，且所述第二多个标准电路单元中的每一者分别被定位成使得所述标准电路单元的在所述金属层内载送信号的部分不连接到所述通孔钉。
根据另一个一般方面，一种采用标准单元的装置可包括放置及布线工具，所述放置及布线工具被配置成在电路设计内放置标准电路单元。所述放置及布线工具可被配置成：建立金属层，所述金属层在金属元件之间具有金属节距；建立栅电极层，所述栅电极层在栅电极元件之间具有栅极电极节距，其中所述栅电极节距是所述金属节距的比；对至少一个电源轨进行布线，所述至少一个电源轨通过通孔钉与所述金属层耦合，其中和第一电源轨相关联的第一组通孔钉不相对于和第二电源轨相关联的第二组通孔钉对准；放置偶多个标准单元，所述偶多个标准单元各自分别定位在偶放置地点中，其中所述标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉；以及放置奇多个标准单元，所述奇多个标准单元中的每一者是所述偶多个标准单元中对应一者的位移版本，且所述奇多个标准单元中的每一者分别定位在奇放置地点中，其中所述标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉。
在附图及以下说明内容中阐述一种或多种实施方案的详细情况。通过阅读说明内容及附图以及阅读权利要求书，其他特征将显而易见。
实质上在各图中的至少一个图中示出了和/或结合各图中的至少一个图阐述了一种集成电路设计系统和/或方法(且更具体来说，电网及标准单元协同设计结构以及其方法)，如在权利要求书中更完整地阐述。
[本公开的效果]
根据本公开，提供标准单元的各种版本，所述各种版本考虑到各种层的元件。因此，提供采用标准单元的装置，所述标准单元适应于放置各种层的元件。
附图说明
各图中相同的参考符号指示相同的元件。
图1是根据所公开主题的系统的示例性实施例的方块图。
图2A及图2B是根据所公开主题的系统的示例性实施例的方块图。
图3A、图3B、图3C及图3D是根据所公开主题的系统的示例性实施例的方块图。
图4是可包括根据所公开主题的原理形成的器件的信息处理系统的示意性方块图。
[符号的说明]
100、200：系统；
102：设计环境；
104：合成器；
106：放置及布线工具；
107：颜色检查器/设计规则或颜色检查器；
108：掩模产生器；
109：IC构造设施；
112：文件/RTL文件；
114：网表；
115：单元/标准单元/电路单元/标准化单元/标准化电路单元；
116：文件；
117：经修改GDS；
118：掩模；
119：IC；
202：M2部分/M2元件/金属元件/内部元件/M2形状；
204：栅电极元件/内部元件；
204’：栅电极元件；
206：电源轨/正电源轨；
206’：负电源轨；
208、208’：通孔；
210：钉/通孔钉/正钉/正通孔钉/通孔；
210’：钉/通孔钉/负钉/负通孔钉/通孔；
222：金属节距；
224：栅电极节距；
226：通孔钉节距；
232：片件/金属片件；
234：通孔/内部通孔；
302：标准电路单元/偶标准电路单元；
304：标准电路单元/奇标准电路单元；
351：M2形状；
361、372：标准电路单元开端；
374：标准电路单元；
374’：单元实例/标准电路单元实例；
375：负钉；
376：正钉；
381：M2信号形状；
400：信息处理系统；
405：系统总线；
410：处理器；
415：组合逻辑块；
420：易失性存储器；
430：非易失性存储器；
440：网络接口；
450：用户接口单元；
460：硬件组件；
470：软件组件。
具体实施方式
在下文中，将参照附图更充分地阐述各种示例性实施例，在所述附图中示出一些示例性实施例。然而，本发明所公开主题可被实施为许多不同形式，而不应被视为仅限于本文所述示例性实施例。确切来说，提供这些示例性实施例是为了使本公开将透彻及完整，并将向所属领域中的技术人员充分传达本发明所公开主题的范围。在图中，为清晰起见，可夸大各个层及各个区的尺寸及相对尺寸。
应理解，当称一元件或层位于另一元件或层“上(on)”、“连接到(connected to)”或“耦合到(coupled to)”另一元件或层时，所述元件或层可直接位于所述另一元件或层上、直接连接到或直接耦合到所述另一元件或层，抑或可存在中间元件或层。相比之下，当称一元件“直接位于(directly on)”另一元件或层上、“直接连接到(directly connectedto)”或“直接耦合到(directly coupled to)”另一元件或层时，则不存在中间元件或层。相同的编号自始至终指代相同的元件。本文所使用用语“和/或(and/or)”包括相关列出项中的一个或多个项的任意及所有组合。
应理解，尽管在本文中可使用“第一(first)”、“第二(second)”、“第三(third)”等用语来阐述各个元件、组件、区、层和/或区段，然而这些元件、组件、区、层和/或区段不应受限于这些用语。这些用语仅用于区分各个元件、组件、区、层或区段。因此，以下论述的第一元件、组件、区、层或区段也可被称为第二元件、组件、区、层或区段，而此并不背离本发明所公开主题的教示内容。
为易于说明，在本文中可使用例如“在……之下(beneath)”、“在……下面(below)”、“下部的(lower)”、“在……上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。应理解，空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。举例来说，如果图中所示器件被翻转，则被阐述为位于其他元件或特征“下面”或“之下”的元件此时将被取向为位于所述其他元件或特征“上方”。因此，示例性用语“在……下面”可囊括“上方”及“下面”两种取向。器件可具有其他取向(旋转90度或处于其他取向)且本文所使用的空间相对性描述语相应地进行解释。
同样地，为易于说明，在本文中可使用例如“高(high)”、“低(low)”、“上拉(pullup)”、“下拉(pull down)”、“1”、“0”等电性用语来阐述图中所示电压电平或电流相对于其他电压电平的关系或者相对于另一(其他)元件或特征的关系。应理解，所述电性相对用语旨在除了图中所绘示的电压或电流之外还囊括器件在使用或操作中的不同的参考电压。举例来说，如果图中所示器件或信号被反相或使用其他参考电压、电流或电荷，则被阐述为“高”或“被上拉”的元件此时与新的参考电压或电流相比将为“低”或“被下拉”的。因此，示例性用语“高”可囊括相对低的电压或电流或者相对高的电压或电流二者。器件可以另外一种方式基于不同的电性参考框架且本文所使用的电性相对性描述语相应地加以解释。
本文所使用术语仅是出于阐述特定示例性实施例的目的而并非旨在限制本发明所公开主题。除非上下文清楚地另外指示，否则本文所使用单数形式“一(a、an)”及“所述(the)”旨在也包括复数形式。还应理解，当在本说明书中使用用语“包括(comprises和/或comprising)”时，是指明所陈述特征、整数、步骤、操作、元件、组件和/或群组的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
在本文中参照剖视图阐述示例性实施例，所述剖视图为对理想示例性实施例(及中间结构)的示意性例示。由此，预期会因例如制造技术和/或容差而导致相对于例示形状的变化。因此，示例性实施例不应被视为仅限于本文所示区的特定形状，而是应包含由例如制造引起的形状偏差。举例来说，被例示为矩形的注入区通常应具有圆形特征或曲线特征和/或在其边缘存在注入浓度的梯度而非从注入区到非注入区为二元变化。同样地，通过注入而形成的掩埋区可在所述掩埋区与在进行注入时所经过的表面之间的区中引起一些注入。因此，图中所例示的区为示意性的且其形状并非旨在例示器件的区的实际形状且并非旨在限制本发明所公开主题的范围。
除非另外定义，否则本文所使用所有用语(包括技术及科学用语)的含义均与本发明所公开主题所属领域中的普通技术人员所通常理解的含义相同。还应理解，用语(例如在常用词典中所定义的用语)应被解释为具有与其在相关技术的上下文中的含义一致的含义，且除非在本文中明确定义，否则不应将其解释为具有理想化或过于正式的意义。
在下文中，将参照附图详细解释示例性实施例。
传统上，一直使用三种传统方式以具有低电阻电网。将电源轨——导通正(Vdd)电源或负(Vss)电源的线路：夹置在第一金属层(M1或“金属一”)与第二金属层(M2或“金属二”)之间；夹置在M1层与第三金属层(M3或“金属三”)之间；或者将宽的M1轨与一些分散的M2条带(strapping)一起使用。
然而，更多当前技术在很大程度上正在抛弃流行的M1/M2夹置体(sandwich)，这是因为当前技术经常需要M1在水平方向上为单向的且M2在垂直方向上为单向的从而妨碍夹置。
宽的M1或M1/M3夹置式电源轨时常需要垂直的M2条带或通路(pass-through)，所述垂直的M2条带或通路通常被称为“订钉(stapling)”或“通孔钉”。在这种情形中，M3层通过从M3到M2沿M2的短部分排布的通孔且接着通过从M2到M1的另一个通孔连接到M1层。遗憾的是，此M2电源钉(或通孔钉)时常干扰单元放置，这是因为标准化单元时常使用M2信号布线，且单元M2信号布线中的这些M2信号布线与通孔钉冲突。因此，针对此技术问题的技术解决方案是所期望的。
图1是根据所公开主题的系统100的示例性实施例的方块图。在各种实施例中，系统100可用于电子设计自动化且可表示创建集成电路的设计过程的几个例示性阶段。在这种实施例中，系统100可包括一定数目的设计工具。
在各种实施例中，系统100可包括设计环境102，在设计环境102中，用户(图中未示出)可定义(例如，通过硬件描述语言等)IC的特征及功能性。设计环境102的输出可包括一个或多个文件112(例如，寄存器传输级(register transfer level，RTL)文件等)，所述一个或多个文件112在逻辑上定义IC。
在一些实施例中，这些RTL文件112可经过合成器104或合成工具。在这种实施例中，合成器104可将所期望电路行为的抽象形式(例如，RTL文件112)转换成从逻辑门或网表114方面表示的设计实施方案。这些逻辑门可包括标准单元，且除了RTL文件112之外，合成器104也可使用标准单元115所构成的库作为输入。在一些实施例中，此过程可通过手来完成或手动地完成。在另一个实施例中，所述过程可通过手动步骤与自动步骤的组合进行。
在所例示实施例中，系统100可包括放置及布线工具106。在这种实施例中，放置及布线工具106可被配置成接收网表114并生成IC布局，所述IC布局可被自动地转换成掩模组(mask set)。如名称所暗示，放置及布线工具106可被配置成以适合于制造(或设计过程中的下一阶段)的次序或排列来放置网表114中所阐述的各种电路，且接着在所述各种电路之间对互连导线进行布线。系统100中不同步骤之间的区别仅是出于示例性目的。举例来说，合成器104与放置及布线工具106可为单独的步骤，如图1中所例示，或者它们可被组合成单一的步骤或电子设计自动化工具。如对于所属领域中的技术人员来说将显而易见，可存在其他步骤组合，且图1中所例示的步骤的划分并不意在约束本发明所公开主题的范围。
在这种实施例中，放置及布线工具106可利用标准化电路单元115所构成的库。举例来说，电路单元115所构成的库可包括针对与非门的单元。在这种实施例中，放置及布线工具106可在设计中任何需要或使用这种与非门的地方将与非门的此模板实例化，对或非门、触发器(filp-flop)等同样如此。由此，此与非单元的所有实例将在相同的层上具有相同的金属形状等。一般来说，放置及布线工具106可将单元115布局或“放置”成具有行和/或列的栅格图案(grid pattern)。
在各种实施例中，放置及布线工具106可被配置成使用经位移的标准化单元组，如下所述。如下所述，这些标准化单元115可被创建成考虑到在设计电网中所可能存在的任何通孔钉的位置及间距。在这种实施例中，放置及布线工具106可被配置成在标准化单元的各种版本之间选择以进行放置。在这种实施例中，这些各种版本可生成相同的逻辑功能(例如，与非门)，但在内部元件(例如，栅极、晶体管、信号导线)的定位、放置或组成方式上可有所不同，使得对于给定的放置或布线情况来说，不同的版本可比另一个版本更为有利。针对其他图详细论述了几个示例性版本及放置考虑因素。
在各种实施例中，放置及布线工具106可输出文件116，文件116以层级形式展示平面几何形状、文本标签及其他关于布局的信息。在所例示实施例中，此文件可实质上符合图形数据系统(Graphics Data System，GDS)文件格式或从此标准派生出的文件格式(例如，GDSII等)。在另一个实施例中，可采用公开工艺系统交换标准(Open Artwork SystemInterchange Standard，OASIS)。在又一个实施例中，可采用一些其他标准。应理解，以上仅为几个例示性例子，所公开主题并不受限于所述几个例示性例子。
在所例示实施例中，系统100可包括设计规则或颜色检查器107。在各种实施例中，颜色检查器107可检查和/或校正由放置及布线工具106所创建的设计规则违例。在一些实施例中，颜色检查器107可与放置及布线工具106集成，但此处出于例示性目的被单独地示出。在这种实施例中，颜色检查器107可为经修改GDS 117。
在各种实施例中，系统100可包括掩模产生器108，掩模产生器108被配置成从经修改GDS 117产生一个或多个掩模118。掩模产生器108可包括掩模数据准备功能。这些掩模118可接着通过IC构造设施109而用于制造IC 119。
图2A及图2B是根据所公开主题的系统200的示例性实施例的方块图。在所例示实施例中，系统200包括集成电路的例示性部分。具体来说，各图着重于几个金属层与栅电极的交互。栅电极可包含多晶硅或另一种导电材料(例如，金属)。注意，此第一系列的图中夸大了元件的尺寸以达到例示性效果。应理解，这些仅为几个例示性示例性元件，所公开主题并不受限于所述几个例示性示例性元件。
在所例示实施例中，系统200可包括各种M2部分或M2元件202。在所例示实施例中，M2部分202被例示为在垂直方向上排布的白色矩形。尽管在真实电路中M2元件202的长度及形状将一般有所变化，然而，在所例示实施例中，M2元件202被示出为几个不同但重复的形状。
在所例示实施例中，系统200可包含各种多晶硅(又名，“多晶(poly)”)，或者更一般来说，包括栅电极元件204。在所例示实施例中，栅电极元件204被例示为在垂直方向上排布的灰色矩形。同样，尽管在真实电路中栅电极元件204的长度可有所不同，然而，在所例示实施例中，栅电极元件204被示出为具有均匀的长度。
在所例示实施例中，系统200可包括一个或多个电源轨206，更一般来说，所述一个或多个电源轨206可形成总电网的部分。在所例示实施例中，电源轨可包括正电源轨206(Vdd)及负电源轨206’(Vss)，其中正与负是彼此相对的用语。在各种实施例中，这些电源轨206可被实施成M1/M3夹置体；但是，应理解，以上仅为几个例示性例子，所公开主题并不受限于所述几个例示性例子。在所例示实施例中，这些电源轨206被例示为带有粗边界线且在水平方向上排布的透明矩形。
在所例示实施例中，系统200可包括多个通孔208(及通孔208’)或互连元件，所述多个通孔208(及通孔208’)或互连元件使得系统200的各种层能够进行通信，或者更准确地说，使得信号或电源连接能够从第一层传到第二层。在所例示实施例中，通孔208被例示为交叉影线正方形，且对在相同的点处连接相交的两个层(例如，电源轨206与M2元件202)，例如M2形状或“通孔钉”210与电源轨206(且对负电源轨206’与通孔钉210’同样如此)。
在所例示实施例中，M2层的通过通孔208连接到电源轨206的部分被称为“通孔钉”210。如下所述，这些通孔钉及它们与标准电路单元的交互可为所公开主题的关注点。
此外，在所例示实施例中，系统200内的元件可以可预测且规则的间隔放置。然而，每一层或元件类型(例如，金属元件、栅电极元件)可与它们自己各自的放置规则相关联。在一个实施例中，金属元件202之间的距离可为金属节距222。在一个实施例中，栅电极元件204之间的距离可为栅电极节距224。相同地，在各种实施例中，通孔钉之间的距离可为通孔钉节距226。在此上下文中，用语“节距”意指连续的对应元件、点或线之间的距离。
图2B进一步示出标准电路单元还可具有内部通孔234，内部通孔234出于穿过芯片对信号进行布线的目的而连接到各种金属层。为帮助理解，已从例示中移除电源轨206。
在所例示实施例中，金属层(例如，M1或M3)的各种片件232被示出为带有粗边界、在水平方向上排布的透明矩形。在这种实施例中，金属层的这些片件232可被配置成载送信号而非电力。在各种实施例中，这些金属片件232可为各种长度及形状，但此处被示出为均匀的。
在所例示实施例中，金属片件232可与标准电路单元的部分或元件(例如，M2部分202)相交。在这种实施例中，偶尔利用通孔234将所述两个层电连接可为所期望的。
图3A及图3B是根据所公开主题的系统200的示例性实施例的方块图。在所例示实施例中，示出标准电路单元的两个版本。在图3A中，系统200可包括标准电路单元302的第一版本或“偶”版本。
在各种实施例中，如上所述，通孔钉210(及210’)可以规则间隔(例如，通孔钉节距)出现，且可因此为可预测的。在一些实施例中，通孔钉210可不以规则间隔出现，但它们在系统内或沿电源轨的放置可以另外一种方式为可预测的。
此外，在这种实施例中，正(Vdd)钉210及负(Vss)钉210’可以不同的水平间距出现。举例来说，在所例示实施例中，从左向右移动，正(Vdd)钉210可出现，接着栅电极元件204’可出现，且接着负(Vss)钉210’可出现。应理解，以上仅为一个例示性例子，所公开主题并不受限于所述一个例示性例子。
在各种实施例中，迹线0可被定义为M2(或更一般来说，任何金属或非栅电极)迹线，M2迹线与栅电极元件(例如，栅电极元件204)对准。举例来说，在图3A中，M2形状351位于迹线0中，这是因为M2形状351与栅电极元件204对准。迹线1可被定义为恰好位于多晶左侧或与正钉210对准的M2迹线。而且，迹线2可被定义为恰好位于多晶右侧或与负钉210’对准的M2迹线。在这种实施例中，迹线编号(例如，0、1、2)可基于重复的多晶、钉排序而一再地重复。应理解，以上仅为几个例示性例子，所公开主题并不受限于所述几个例示性例子。
在所例示实施例中，应注意，正通孔钉210与负通孔钉210’不对准或不位于相同的迹线上。在所例示实施例中，正(Vdd)钉及通孔210占用迹线1，且负(Vss)钉及通孔210’占用迹线2。在各种实施例中，正钉的放置与负钉的放置可相反或者以另外一种方式不对准(例如，迹线1与迹线0)。通过使正钉与负钉不对准，可实现额外的设计灵活性。举例来说，如果钉被放置在迹线1及2中，则迹线1及2的部分可能够用于信号布线，如由位于钉210下面的M2形状及位于钉210’上方的M2形状所例示。应理解，以上仅为几个例示性例子，所公开主题并不受限于所述几个例示性例子。
在这种实施例中，标准电路单元302可被设计成考虑到规则且可预测的通孔钉210。由此，标准电路单元302可被布局成具有中空空间或者预定义区域或位置，通孔钉210将出现在所述中空空间或者预定义区域或位置中。返回到对乐高块的类比，由于乐高块上的凸块是以规则图案出现，因此标准化乐高块可包括孔(例如，位于方块的底部上)以容纳所述凸块。在所述类比中，凸块是通孔钉210且孔是标准电路单元302内容纳通孔钉210的位置。
在所例示实施例中，可注意到，不仅通孔钉210是以规则间隔出现，而且M2元件202及栅电极元件204也是以规则间隔出现，或者更准确地说仅能够以规则间隔出现。这些间隔可分别通过金属节距及栅电极节距来确定，如上所述。注意，尽管例示示出标准电路单元302中在使用中的所有可能的M2及栅电极放置位置，然而，在各种实施例中，标准电路单元302可被设计成在各种点处不具有M2或栅电极形状。
然而，由于金属节距及栅电极节距(或间隔)，因此标准电路单元必须不仅与通孔钉对准，而且必须与金属元件202及栅电极元件204对准。标准电路单元302可不放置在相对于通孔钉210来说的任何水平位置中。标准电路单元302必须在水平方向上放置在也使标准电路单元302的内部元件202及204与金属节距及栅电极节距对准的位置中。更具体来说，如果标准电路单元302向右位移1多晶节距，则M2形状202不与预定M2迹线对准且可能造成与钉210短路，钉210是沿电源轨206放置的规则钉阵列的部分。此外，在M2形状202向右位移1多晶节距之后，M2形状202可能违犯到钉210的最小所需距离或者可能因为不与预定M2迹线对准而造成M2布线问题。在此实例中，标准电路单元302可向右位移偶数个多晶节距(例如，0、2、4等)而不在标准电路单元302的M2形状与钉之间造成冲突。然而，标准电路单元302无法在不造成这种冲突的条件下向左或向右位移奇数个多晶节距。由此，可能需要标准电路单元的多个版本。每一版本可实行相同的逻辑功能(例如，非或门)，但可具有不同的内部元件放置或形状。
在图3B中，系统200可包括标准电路单元304的第二版本或“奇”版本。标准电路单元304可实行与标准电路单元302相同的逻辑功能，如上所述。但标准电路单元304可具有不同的内部元件放置。在所例示实施例中，奇标准电路单元304可为偶标准电路单元302的位移版本。
在这种实施例中，偶标准电路单元302可位移一定距离，直到针对通孔钉的内部位置再次与系统200的实际通孔钉210对准为止。此位移距离可通过栅极电极节距与金属节距的比来确定。在所例示实施例中，此比为3:2，其中每两个栅电极元件出现三个金属元件。由此，奇标准电路单元304必须在它可再次与通孔钉对准之前相对于偶标准电路单元302位移一个栅极电极节距。在另一个实施例中，栅极到金属电极节距比可为不均等的(即不为1:1，例如，3:2)或均等的(即1:1)。应理解，以上仅为几个例示性例子，所公开主题并不受限于所述几个例示性例子。
在各种实施例中，尽管奇标准电路单元304可相对于偶标准电路单元302位移一定数目的栅极电极节距(以与通孔钉对准)，然而奇标准电路单元304也可被翻转。然而，将标准电路单元翻转可能妨碍标准电路单元中为钉而保留的空间与电网中的钉之间的恰当对准。在图3B中，示出标准电路单元304内部的M2信号形状381。如果此标准电路单元被在水平方向上翻转，则M2信号形状381将短接到钉210。为克服此问题，可创建标准电路单元的经翻转版本。
在图3C中，标准电路单元374例示图3B中的标准电路单元304的经翻转版本的实例。注意，在图3B及图3C中，标准电路单元开端被分别标示为361及372。在图3B中，正钉210被定位成在左侧紧挨着栅电极(“迹线1”)，且负钉210’被定位成在右侧紧挨着栅电极(“迹线2”)。在图3C中，经翻转的标准电路单元374与此次序相反或颠覆此次序。正钉376被定位成在右侧紧挨着栅电极(“迹线2”)，且负钉375被定位成在左侧紧挨着栅电极(“迹线1”)。通过将标准电路单元374中为钉而保留的位置翻转，标准电路单元将能够被翻转且避免M2信号形状与钉之间的冲突。
图3D示出标准电路单元实例374’，标准电路单元实例374’是在水平方向上翻转的标准电路单元374，如由位于所述单元右侧的标准电路单元开端372所指示。由于在假设标准电路单元将被翻转的条件下在标准电路单元374中设计了钉位置，因此单元实例374’会避免M2信号形状与钉210及210’之间的冲突。在实施例中，可不仅存在标准电路单元的偶地点版本及奇地点版本，而且也存在经翻转版本及非经翻转版本(总共4个：偶非经翻转版本、偶经翻转版本、奇非经翻转版本、奇经翻转版本)。在另一个实施例中，在标准电路单元的不同版本(例如偶标准电路单元302、奇标准电路单元304及奇经翻转标准电路单元374)之间，栅电极元件和/或金属元件的放置和/或形状可有很大不同。然而，作为相同标准电路单元的版本，标准电路单元302、304及374必须实行相同的逻辑功能，且将它们自身与通孔钉节距、金属节距及栅电极元件节距对准。应理解，以上仅为几个例示性例子，所公开主题并不受限于所述几个例示性例子。
在各种实施例中，通孔钉210及210’可(至少局部地)交叠栅电极元件204’或被栅电极元件204’(至少局部地)交叠。在一些实施例中，通孔钉210及210’可在水平方向上在栅电极元件204’之上延伸(或在栅电极元件204’之下延伸)。应理解，以上仅为一个例示性例子，所公开主题并不受限于所述一个例示性例子。
图4是可包括根据所公开主题的原理形成的半导体器件的信息处理系统400的示意性方块图。
参照图4，信息处理系统400可包括根据所公开主题的原理构造而成的一个或多个器件。在另一个实施例中，信息处理系统400可采用或执行根据所公开主题的原理的一种或多种技术。
在各种实施例中，信息处理系统400可包括计算器件，例如(举例来说)膝上型计算机、台式计算机、工作站、服务器、刀片服务器(blade server)、个人数字助理、智能手机、平板计算机及其他适宜的计算机或者虚拟机或虚拟机的虚拟计算器件。在各种实施例中，信息处理系统400可由用户(图中未示出)使用。
根据所公开主题的信息处理系统400可进一步包括中央处理器(centralprocessing unit，CPU)、逻辑或处理器410。在一些实施例中，处理器410可包括一个或多个功能单元块(functional unit block，FUB)或组合逻辑块(combinational logic block，CLB)415。在这种实施例中，组合逻辑块可包括各种布尔逻辑运算(例如，与非、或非、非、异或)、稳定化逻辑器件(例如，触发器、锁存器)、其他逻辑器件或其组合。这些组合逻辑运算可以简单方式或复杂方式进行配置，以对输入信号进行处理来实现期望结果。应理解，尽管阐述了同步组合逻辑运算的几个例示性例子，然而所公开主题并不受限于此且可包括异步运算或其混合。在一个实施例中，组合逻辑运算可包括多个互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)晶体管。在各种实施例中，这些CMOS晶体管可被排列成用于实行逻辑运算的门；但是，应理解，可使用其他技术且所述其他技术处于所公开主题的范围内。
根据所公开主题的信息处理系统400可进一步包括易失性存储器420(例如，随机存取存储器(Random Access Memory，RAM))。根据所公开主题的信息处理系统400可进一步包括非易失性存储器430(例如，硬驱动器、光学存储器、与非存储器或闪存存储器)。在一些实施例中，易失性存储器420、非易失性存储器430或它们的组合或部分可被称为“存储介质”。在各种实施例中，易失性存储器420和/或非易失性存储器430可被配置成以半永久形式或实质上永久形式存储数据。
在各种实施例中，信息处理系统400可包括一个或多个网络接口440，所述一个或多个网络接口440被配置成使信息处理系统400成为通信网络的一部分且通过通信网络进行通信。Wi-Fi协议的例子可包括但不限于电气及电子工程师协会(Institute ofElectrical and Electronics Engineers，IEEE)802.11g、IEEE 802.11n。蜂窝协议的例子可包括但不限于：IEEE 802.16m(又名，先进无线城域网(Metropolitan Area Network，MAN)、先进长期演进(Long Term Evolution，LTE)、增强数据速率全球移动通信系统(Global System`for Mobile Communications，GSM)演进(Enhanced Data rates for GSMEvolution，EDGE)、演进高速封包存取(Evolved High-Speed Packet Access，HSPA+)。有线协议的例子可包括但不限于IEEE 802.3(又名以太网)、光纤信道、电力线通信(例如，家庭插头(HomePlug)、IEEE 1901)。应理解，以上仅为几个例示性例子，所公开主题并不受限于所述几个例示性例子。
根据所公开主题的信息处理系统400可进一步包括用户接口单元450(例如，显示适配器、触觉接口、人机接口器件)。在各种实施例中，这种用户接口单元450可被配置成从用户接收输入和/或向用户提供输出。也可使用其他种类的器件来提供与用户的交互；举例来说，提供到用户的反馈可为任意形式的感觉反馈，例如，视觉反馈、听觉反馈或触觉反馈；且来自用户的输入可以任意形式接收，包括声学输入、语音输入或触觉输入。
在各种实施例中，信息处理系统400可包括一个或多个其他器件或硬件组件460(例如，显示器或监视器、键盘、鼠标、相机、指纹读取器、视频处理器)。应理解，以上仅为几个例示性例子，所公开主题并不受限于所述几个例示性例子。
根据所公开主题的信息处理系统400可进一步包括一条或多条系统总线405。在这种实施例中，系统总线405可被配置成对处理器410、易失性存储器420、非易失性存储器430、网络接口440、用户接口单元450及一个或多个硬件组件460进行通信耦合。经处理器410处理的数据或从非易失性存储器430外部输入的数据可存储在非易失性存储器430中或易失性存储器420中。
在各种实施例中，信息处理系统400可包括或执行一个或多个软件组件470。在一些实施例中，软件组件470可包括操作系统(operating system，OS)和/或应用。在一些实施例中，OS可被配置成向应用提供一种或多种服务并管理或充当应用与信息处理系统400的各种硬件组件(例如，处理器410、网络接口440)之间的中间介质。在这种实施例中，信息处理系统400可包括一种或多种本地应用，所述一种或多种本地应用可在本地安装(例如，安装在非易失性存储器430内)且被配置成由处理器410直接执行并与OS直接进行交互。在这种实施例中，本地应用可包括预先编译的机器可执行代码。在一些实施例中，本地应用可包括脚本解释器(例如，C壳体(C shell，csh)、苹果脚本(AppleScript)、自动热键(AutoHotkey))或虚拟执行机(virtual execution machine，VM)(例如，爪哇(Java)虚拟机、微软公共语言运行时环境(Microsoft Common Language Runtime))，脚本解释器及虚拟执行机被配置成将源代码或目标代码转译成可执行代码，然后由处理器410来执行所述可执行代码。
上述半导体器件可使用各种封装技术来进行包封。举例来说，根据所公开主题的原理构造而成的半导体器件可使用以下中的任意一种来进行包封：层叠封装(package onpackage，POP)技术、球栅阵列(ball grid array，BGA)技术、芯片尺寸封装(chip scalepackage，CSP)技术、塑料引线芯片载体(plastic leaded chip carrier，PLCC)技术、塑料双列直插式封装(plastic dual in-line package，PDIP)技术、华夫包装式裸片(die inwaffle pack)技术、晶片式裸片(die in wafer form)技术、板上芯片(chip on board，COB)技术、陶瓷双列直插封装(ceramic dual in-line package，CERDIP)技术、塑料公制四方扁平封装(plastic metric quad flat package，PMQFP)技术、塑料四方扁平封装(plastic quad flat package，PQFP)技术、小外形集成电路(small outline integratedcircuit，SOIC)技术、缩小型小外形封装(shrink small outline package，SSOP)技术、薄型小外形封装(thin small outline package，TSOP)技术、薄型四方扁平封装(thin quadflat package，TQFP)技术、系统级封装(system in package，SIP)技术、多芯片封装(multi-chip package，MCP)技术、晶片级构造封装(wafer-level fabricated package，WFP)技术、晶片级处理堆叠封装(wafer-level processed stack package，WSP)技术或所属领域中的技术人员将知晓的其他技术。
方法步骤可由一个或多个可编程处理器执行计算机程序来实行，以通过对输入数据进行操作并产生输出来实行功能。方法步骤还可由专用逻辑电路(例如，现场可编程门阵列(field programmable gate array，FPGA)或应用专用集成电路(application-specificintegrated circuit，ASIC))来实行，且装置可被实施为专用逻辑电路。
在各种实施例中，计算机可读介质可包括指令，所述指令在被执行时会使器件实行方法步骤的至少部分。在一些实施例中，计算机可读介质可包括在磁性介质、光学介质、其他介质或其组合(例如，压缩盘只读存储器(compact disc read only memory，CD-ROM)、硬驱动器、只读存储器、闪存驱动器)中。在这种实施例中，计算机可读介质可为有形的及以非暂时方式实施的制品。
尽管已参照示例性实施例阐述了所公开主题的原理，然而对所属领域中的技术人员来说将显而易见的是，在不背离这些所公开概念的精神及范围的条件下，可对其作出各种改变及修改。因此，应理解，以上实施例并非限制性的，而是仅为例示性的。因此，所公开概念的范围将由以上权利要求及其等效范围所许可的最广范围的解释来确定，而不应受上述说明约束或限制。因此，应理解，随附权利要求旨在涵盖落于实施例的范围内的所有这种修改及改变。

Claims (20)

1.一种采用标准单元的装置，包括：
金属层，在金属元件之间具有金属节距；
栅电极层，在栅电极元件之间具有栅极电极节距，其中所述栅电极节距是所述金属节距的比；
至少两个电源轨，通过通孔钉与所述金属层耦合，且包括第一电源轨及第二电源轨，其中和所述第一电源轨相关联的第一组通孔钉不相对于和所述第二电源轨相关联的第二组通孔钉对准；
偶多个标准单元，各自分别定位在偶放置地点中，其中所述偶多个标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉；以及
奇多个标准单元，所述奇多个标准单元中的每一者是所述偶多个标准单元中对应一者的位移版本，且所述奇多个标准单元中的每一者分别定位在奇放置地点中，其中所述奇多个标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉。
2.根据权利要求1所述的装置，其中所述偶多个标准单元中的每一者包括针对第一通孔钉的第一位置；并且
其中所述奇多个标准单元中的每一者包括针对第二通孔钉的第二位置，针对所述第二通孔钉的所述第二位置相对于相应的所述偶多个标准单元中针对所述第一通孔钉的所述第一位置位移一定数目的栅电极节距。
3.根据权利要求1所述的装置，其中所述通孔钉以规则间隔定位，所述规则间隔为所述金属节距的倍数。
4.根据权利要求1所述的装置，其中所述栅电极节距是所述金属节距的不均等比。
5.根据权利要求4所述的装置，其中栅电极节距对所述金属节距的比使得每两个栅电极元件出现三个金属元件；并且
其中所述通孔钉以一个节距出现，所述节距是每三个金属元件的倍数。
6.根据权利要求1所述的装置，其中所述通孔钉的位置至少局部地交叠所述栅电极的位置。
7.根据权利要求1所述的装置，其中所述偶多个标准单元及所述奇多个标准单元中的每一者包括针对至少一个通孔钉的间距；并且
其中针对所述至少一个通孔钉的所述间距的位置决定所述偶多个标准单元及所述奇多个标准单元中的每一者是否包含在所述偶多个标准单元或所述奇多个标准单元中。
8.根据权利要求7所述的装置，其中所述奇多个标准单元中的每一者包括所述偶多个标准单元中对应一者的经位移的版本，所述经位移的版本使得针对所述至少一个通孔钉的所述间距的所述位置与所述至少一个通孔钉和所述栅电极节距二者对准。
9.根据权利要求7所述的装置，还包括经翻转的多个标准单元，所述经翻转的多个标准单元包括所述偶多个标准单元的部分的镜像版本及所述奇多个标准单元的部分的镜像版本，其中所述经翻转的多个标准单元中的每一者包括所述偶多个标准单元及所述奇多个标准单元中对应一者的经翻转版本，所述经翻转版本是以使得针对所述至少一个通孔钉的所述间距的所述位置与所述至少一个通孔钉和所述栅电极节距二者对准的方式翻转。
10.一种采用标准单元的装置，包括：
处理器，包括部分地由标准电路单元形成的集成电路，所述标准电路单元由电网供电，
所述集成电路包括：
金属层，在金属元件之间具有金属节距；
栅电极层，在栅电极元件之间具有栅极电极节距，其中所述栅电极节距是所述金属节距的比；
电网，通过通孔钉与所述金属层耦合，其中所述通孔钉至少局部地交叠所述栅电极元件中的一者或多者；
至少两个电源轨，通过所述通孔钉与所述金属层耦合，且包括第一电源轨及第二电源轨，其中和所述第一电源轨相关联的第一组通孔钉不相对于和所述第二电源轨相关联的第二组通孔钉对准；
第一多个标准电路单元，各自分别被定位成使得所述第一多个标准电路单元的在所述金属层内载送信号的部分不连接到所述通孔钉；以及
第二多个标准电路单元，所述第二多个标准电路单元中的每一者是所述第一多个标准电路单元中对应一者的位移版本，且所述第二多个标准电路单元中的每一者分别被定位成使得所述第二多个标准电路单元的在所述金属层内载送信号的部分不连接到所述通孔钉。
11.根据权利要求10所述的装置，其中所述第一多个标准电路单元中的每一者包括针对第一通孔钉的第一位置、第一栅电极元件及第一金属元件；并且
其中所述第二多个标准电路单元中的每一者包括：
针对第二通孔钉的第二位置，针对所述第二通孔钉的所述第二位置相对于相应的所述第一多个标准电路单元中针对所述第一通孔钉的所述第一位置位移一定数目的栅电极节距，以及
第二金属元件，以与相应的所述第一多个标准电路单元中的所述第一金属元件不同的方式放置。
12.根据权利要求10所述的装置，其中所述通孔钉以规则间隔定位，所述规则间隔为所述金属节距的倍数。
13.根据权利要求10所述的装置，其中所述栅电极节距是所述金属节距的不均等比。
14.根据权利要求13所述的装置，其中栅电极节距对所述金属节距的比使得每两个栅电极元件出现三个金属元件；并且
其中所述通孔钉以一个节距出现，所述节距是每三个金属元件的倍数。
15.根据权利要求10所述的装置，其中所述第二多个标准电路单元中的每一者是相对于所述第一多个标准电路单元中对应一者位移一个栅电极节距的版本。
16.根据权利要求10所述的装置，其中所述第一多个标准电路单元及所述第二多个标准电路单元中的每一者包括针对至少一个通孔钉的间距；并且
其中针对所述至少一个通孔钉的所述间距的位置决定所述第一多个标准电路单元及所述第二多个标准电路单元中的每一者是否包含在所述第一多个标准电路单元或所述第二多个标准电路单元中。
17.根据权利要求16所述的装置，其中所述第二多个标准电路单元中的每一者包括所述第一多个标准电路单元中对应一者的经位移的版本，所述经位移的版本使得针对所述至少一个通孔钉的所述间距的所述位置与所述至少一个通孔钉和所述栅电极节距二者对准。
18.根据权利要求16所述的装置，还包括第三多个标准电路单元，所述第三多个标准电路单元包括所述第一多个标准电路单元的部分的镜像版本及所述第二多个标准电路单元的部分的镜像版本，其中所述第三多个标准电路单元中的每一者包括所述第一多个标准电路单元及所述第二多个标准电路单元中对应一者的经翻转版本，所述经翻转版本是以使得针对所述至少一个通孔钉的所述间距的所述位置与所述至少一个通孔钉和所述栅电极节距二者对准的方式翻转。
19.一种采用标准单元的装置，包括：
放置及布线工具，被配置成在电路设计内放置标准电路单元，所述放置及布线工具被配置成：
建立金属层，所述金属层在金属元件之间具有金属节距；
建立栅电极层，所述栅电极层在栅电极元件之间具有栅极电极节距，其中所述栅电极节距是所述金属节距的比；
对至少两个电源轨进行布线，所述至少两个电源轨通过通孔钉与所述金属层耦合，且包括第一电源轨及第二电源轨，其中和所述第一电源轨相关联的第一组通孔钉不相对于和所述第二电源轨相关联的第二组通孔钉对准；
放置偶多个标准单元，所述偶多个标准单元各自分别定位在偶放置地点中，其中所述偶多个标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉；以及
放置奇多个标准单元，所述奇多个标准单元中的每一者是所述偶多个标准单元中对应一者的位移版本，且所述奇多个标准单元中的每一者分别定位在奇放置地点中，其中所述奇多个标准单元的在所述金属层内载送信号的部分不连接到所述通孔钉。
20.根据权利要求19所述的装置，其中放置及布线工具被配置成：
将所述栅电极节距对所述金属节距的比创建成使得每两个栅电极元件出现三个金属元件；并且
将所述通孔钉设定成以一个节距出现，所述节距是每三个金属元件的倍数。
CN201910507288.4A 2018-06-15 2019-06-12 采用标准单元的装置 Pending CN110610014A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862685892P 2018-06-15 2018-06-15
US62/685,892 2018-06-15
US201862686553P 2018-06-18 2018-06-18
US62/686,553 2018-06-18
US16/274,229 US10748889B2 (en) 2018-06-15 2019-02-12 Power grid and standard cell co-design structure and methods thereof
US16/274,229 2019-02-12

Publications (1)

Publication Number Publication Date
CN110610014A true CN110610014A (zh) 2019-12-24

Family

ID=68840370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910507288.4A Pending CN110610014A (zh) 2018-06-15 2019-06-12 采用标准单元的装置

Country Status (4)

Country Link
US (1) US10748889B2 (zh)
KR (1) KR102546623B1 (zh)
CN (1) CN110610014A (zh)
TW (1) TWI774953B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10796061B1 (en) * 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
KR20210134112A (ko) 2020-04-29 2021-11-09 삼성전자주식회사 반도체 장치
TWI792882B (zh) * 2022-01-24 2023-02-11 瑞昱半導體股份有限公司 基於電源軌及供電域的用於積體電路佈局的最佳化方法及最佳化裝置
US20230237233A1 (en) * 2022-01-27 2023-07-27 International Business Machines Corporation Power staple avoidance for routing via reduction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154128A1 (en) * 2011-12-20 2013-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic Place and Route Method for Electromigration Tolerant Power Distribution
US20140210014A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
US20150084097A1 (en) * 2013-09-24 2015-03-26 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7908578B2 (en) 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8791371B2 (en) * 2011-11-28 2014-07-29 International Business Machines Corporation Mesh planes with alternating spaces for multi-layered ceramic packages
KR102161736B1 (ko) * 2014-08-13 2020-10-05 삼성전자주식회사 시스템 온 칩, 시스템 온 칩을 포함하는 전자 장치 및 시스템 온 칩의 설계 방법
US9799699B2 (en) * 2014-09-24 2017-10-24 Omnivision Technologies, Inc. High near infrared sensitivity image sensor
US9793211B2 (en) * 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
US9818651B2 (en) 2016-03-11 2017-11-14 Globalfoundries Inc. Methods, apparatus and system for a passthrough-based architecture
EP3229270A1 (en) 2016-04-06 2017-10-11 IMEC vzw Integrated circuit power distribution network
KR102643003B1 (ko) * 2016-12-14 2024-03-05 삼성전자주식회사 파워 레일의 오믹 강하를 감소하는 회로 체인을 포함하는 집적 회로
KR102403031B1 (ko) * 2017-10-19 2022-05-27 삼성전자주식회사 반도체 장치
KR102465964B1 (ko) * 2018-05-18 2022-11-10 삼성전자주식회사 다중 높이 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154128A1 (en) * 2011-12-20 2013-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic Place and Route Method for Electromigration Tolerant Power Distribution
US20140210014A1 (en) * 2013-01-31 2014-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for forming an integrated circuit with a metalized resistor in a standard cell configuration
CN103972227A (zh) * 2013-01-31 2014-08-06 台湾积体电路制造股份有限公司 在标准单元结构中形成具有金属化电阻器的集成电路的方法及装置
US20150084097A1 (en) * 2013-09-24 2015-03-26 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
KR102546623B1 (ko) 2023-06-22
TWI774953B (zh) 2022-08-21
US10748889B2 (en) 2020-08-18
TW202013651A (zh) 2020-04-01
KR20190142200A (ko) 2019-12-26
US20190385999A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US10748889B2 (en) Power grid and standard cell co-design structure and methods thereof
CN103544333B (zh) 半导体器件设计方法、系统和计算机程序产品
EP3584724A1 (en) Conception of a 3d circuit comprising macros
US10409947B2 (en) Method of resolving color conflicts for cell-based designs with multi-pattern lithography
KR101971327B1 (ko) 집적 회로 배열 및 그 제조 방법
US10678977B2 (en) Semiconductor device having engineering change order (ECO) cells
US20240037309A1 (en) Multiplexer
Pangracious et al. Three-Dimensional Design Methodologies for Tree-based FPGA Architecture
US11416660B1 (en) Automatic placement of analog design components with virtual grouping
US11392743B2 (en) Multiplexer
KR102657090B1 (ko) 딥 서브-마이크론 스트레스 효과 및 근접 효과를 사용하여 고성능 표준 셀을 생성하는 방법
Schneider Transistor-Level Layout of Integrated Circuits
US11062074B2 (en) Boundary cell
US20230315968A1 (en) Boundary cell
US11182527B2 (en) Cell placement site optimization
Sabbavarapu et al. Improved Wire Length-Driven Placement Technique for Minimizing Wire Length, Area and Timing
TW202026924A (zh) 由電腦實施的方法及非暫時性電腦可讀取媒體
Borgini et al. CMOS/SOS automated universal array
Bury A Structured Approach to Gate Array Design
JP2017097768A (ja) 半導体レイアウト用検証方法及び検証装置
Van Beek Computer-aided design of MOS/LSI circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination