JP2017097768A - 半導体レイアウト用検証方法及び検証装置 - Google Patents
半導体レイアウト用検証方法及び検証装置 Download PDFInfo
- Publication number
- JP2017097768A JP2017097768A JP2015231863A JP2015231863A JP2017097768A JP 2017097768 A JP2017097768 A JP 2017097768A JP 2015231863 A JP2015231863 A JP 2015231863A JP 2015231863 A JP2015231863 A JP 2015231863A JP 2017097768 A JP2017097768 A JP 2017097768A
- Authority
- JP
- Japan
- Prior art keywords
- layout
- cell
- verification
- data
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】タップレスの半導体レイアウトで構成されたスタンダードセルの全ての機能セルを1つのレイアウトに纏めてタップセルを配置し、それに対応したネットリストデータを作成して一括でLVSを実行させて検証時間を短縮できる半導体レイアウト用検証方法を提供する。【解決手段】この方法では、タップレスの半導体レイアウトで構成されたスタンダードセルC1、C2、…、CNに対して全ての機能セルを一つのレイアウトに纏めてタップセルT1を配置してレイアウトデータを作成し、それに対応するネットリストデータはレイアウトデータの固有の端子名を上階層にして下階層に配置する。作成した機能セルの基板電位及び素子領域WELL電位専用のセルを含んだセルC1、C2、…、CNについてのレイアウトデータとそれに対応するネットリストデータとを用い、各セルC1、C2、…、CNに含まれる機能セルの全てに対するLVSの検証を一括で行う。【選択図】図4
Description
本発明は、半導体レイアウト用検証方法及び検証装置に関する。
従来、半導体レイアウトに際してデジタルレイアウト設計にはスタンダードセル、或いは基本セル、ユニットセル、ゲートセル等とも呼ばれるセルのライブラリを使用している。以下は、スタンダードセルと呼ぶことにするが、その中には少なくともセルが100前後含まれており、最近では1000近く含まれている場合もある。スタンダードセルには、レイアウトデータ及びそれに対応するネットリストデータも含まれており、それらの一致性について特性的に等価であることを確認する必要がある。このため、レイアウトデータ及びそれに対応するネットリストデータを用いて、スタンダードセルに含まれる機能セルの個数分電気的等価検証(LVS:Layout vs. Schematic)と呼ばれる検証を行う必要がある。
ここで、機能セルとはLVSの対象になるセルのことを表現しており、ネットリストデータを持っているセルのことを示す。更に近年では、個々のセルのレイアウトには基板電位が含まれていないタップレスと呼ばれるセルで構成されているスタンダードセルが増えており、これらを機能セル毎にLVSを行うためには、検証対象のセルの横にタップセルと呼ばれる基板電位及び素子領域WELL電位(以下、実施形態の説明では原則的に基板電位として略記する)をとるための専用セルをレイアウト上で隣接配置してから検証を実施する必要がある。
このようなスタンダードセルの検証に係る周知技術として、例えばマスクレイアウトデータを構成する複数のセルデータを、セルレベルにて一括して検証を行い、検証処理時間を大幅に短縮する「画像形成方法及び装置」(特許文献1参照)が挙げられる。
上述した特許文献1に係る技術は、スタンダードセルで使用するセルを一括でLVSを行うことを目的とし、セルを1つのセルに面付けして1つのセルに纏めて配置し、各セルにLVSをかけるためのセル枠をそれぞれ配置し、それに対応したネットリストデータを作成することでLVSを一括で実行する手法を提案したものである。しかしながら、こうした手法によれば、LVSを実行する時間を短縮できても、タップレスの半導体レイアウトで構成されたスタンダードセルには対応していない。
その理由は、既知のLVSの手法では、タップレスの半導体レイアウトで構成されたスタンダードセルに対する考慮がされていないためであり、タップレスのスタンダードセルに対しては、実際には適用し難いという問題がある。
本発明は、このような問題点を解決すべくなされたもので、その技術的課題は、タップレスの半導体レイアウトで構成されたスタンダードセルの全ての機能セルを1つのレイアウトに纏めてタップセルを配置し、それに対応したネットリストデータを作成して一括でLVSを実行させて検証時間を短縮できる半導体レイアウト用検証方法及び検証装置を提供することにある。
上記技術的課題を達成するため、本発明の第1の手段は、情報処理装置のデータ処理機能により構築されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルのLVSを行う半導体レイアウト用検証方法において、情報処理装置に備えられるレイアウト作成部がスタンダードセルについて、機能セルのそれぞれが基板電位及び素子領域WELL電位用の拡散領域を持たずに基板電位及び素子領域WELL電位専用のセルを別途に持つと共に、当該基板電位及び素子領域WELL電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成ステップと、情報処理装置に備えられるレイアウトデータ作成部が機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成ステップと、情報処理装置に備えられるネットリストデータ作成部がレイアウトデータ作成ステップで作成したレイアウトデータにおける入出力端子の固有の端子名を上階層に配置すると共に、当該固有の端子名に対応するレイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成ステップと、情報処理装置に備えられる検証一括実行部がネットリストデータ作成ステップで作成したネットリストデータに従ってスタンダードセルに含まれる機能セルの全てに対するLVSを一括で実行する検証一括実行ステップと、を有することを特徴とする。
また、本発明の第2の手段は、情報処理装置のデータ処理機能により構築されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルのLVSを行う半導体レイアウト用検証方法において、情報処理装置に備えられるレイアウト作成部がスタンダードセルについて、機能セルのそれぞれが基板電位及び素子領域WELL電位用の拡散領域を持たずに当該機能セルの電源・GNDとは異なる基板電位及び素子領域WELL電位制御を行うことが可能な基板電位及び素子領域WELL電位専用のセルを別途に持つと共に、当該基板電位及び素子領域WELL電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成ステップと、情報処理装置に備えられるレイアウトデータ作成部が機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成ステップと、情報処理装置に備えられるネットリストデータ作成部がレイアウトデータ作成ステップで作成したレイアウトデータにおける入出力端子の固有の端子名を上階層に配置すると共に、当該固有の端子名に対応するレイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成ステップと、情報処理装置に備えられる検証一括実行部がネットリストデータ作成ステップで作成したネットリストデータに従ってスタンダードセルに含まれる機能セルの全てに対するLVSを一括で実行する検証一括実行ステップと、を有することを特徴とする。
更に、本発明の第3の手段は、情報処理装置のデータ処理機能により実施されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルのLVSを行う半導体レイアウト用検証装置において、情報処理装置は、スタンダードセルについて、機能セルのそれぞれが基板電位及び素子領域WELL電位用の拡散領域を持たずに基板電位及び素子領域WELL電位専用のセルを別途に持つと共に、当該基板電位及び素子領域WELL電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成部と、機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成部と、レイアウトデータ作成部で作成したレイアウトデータにおける入出力端子の固有の端子名を上階層に配置すると共に、当該固有の端子名に対応するレイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成部と、ネットリストデータ作成部で作成したネットリストデータに従ってスタンダードセルに含まれる機能セルの全てに対するLVSを一括で実行する検証一括実行部と、を備えたことを特徴とする。
加えて、本発明の第4の手段は、情報処理装置のデータ処理機能により実施されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルのLVSを行う半導体レイアウト用検証装置において、情報処理装置は、スタンダードセルについて、機能セルのそれぞれが基板電位及び素子領域WELL電位用の拡散領域を持たずに当該機能セルの電源・GNDとは異なる基板電位及び素子領域WELL電位制御を行うことが可能な基板電位及び素子領域WELL電位専用のセルを別途に持つと共に、当該基板電位及び素子領域WELL電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成部と、機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成部と、レイアウトデータ作成部で作成したレイアウトデータにおける入出力端子の固有の端子名を上階層に配置すると共に、当該固有の端子名に対応するレイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成部と、ネットリストデータ作成部で作成したネットリストデータに従ってスタンダードセルに含まれる機能セルの全てに対するLVSを一括で実行する検証一括実行部と、を備えたことを特徴とする。
本発明によれば、上記処理プロセス又は構成により、タップレスの半導体レイアウトで構成されたスタンダードセルの全ての機能セルを1つのレイアウトに纏めてタップセルを配置し、それに対応したネットリストデータを作成して一括でLVSを実行させて検証時間を短縮できるようになる。上記した以外の課題、構成及び効果は、以下の実施の形態の説明により明らかにされる。
以下に、本発明の半導体レイアウト用検証方法及び検証装置について、幾つかの実施例を挙げ、図面を参照して詳細に説明する。
最初に、本発明の半導体レイアウト用検証方法の理解を容易にするため、図1に示す本発明の前提となる周知な半導体レイアウトで構成されたタップセルT1を含むスタンダードセルC1、C2、CNに対して全ての機能セルのLVSを行う場合のレイアウトデータとネットリストデータとを対応させた概略図(文献公知に係る発明でないが、一般的に知られている概略図)を参照して説明する。
図1を参照すれば、ここではパターンA、B、Cのレイアウトデータについて、セル名をC数字形式で表わしたスタンダードセルC1、C2、CN(Nはスタンダードセル中の機能セルの総数に相当する)に共通してタップセルT1が持たされている。スタンダードセルC1、C2、CNにおける電源、GND(MOS素子のドレイン電源電圧を示すVDD、MOS素子のソース電源電圧を示すVSS)はメタルで構成され、スタンダードセルC1には端子A、Oが持たされ、スタンダードセルC2、CNには端子A、B、Oが持たされている。これらのスタンダードセルC1、C2、CNに対して全ての機能セルのLVSを行う際、パターンAのスタンダードセルC1についてはネットリストデータとしてSUBCKTのC1、A、O、VDD、VSSが対応し、パターンBのスタンダードセルC2についてはネットリストデータとしてSUBCKTのC2、A、B、O、VDD、VSSが対応し、パターンCのスタンダードセルCNについてはネットリストデータとしてSUBCKTのCN、A、B、O、VDD、VSSが対応する様子を示している。実際のスタンダードセルC1、C2、CNは、例えばINV、NAND、NOR等のセル名になる。パターンAの場合、スタンダードセルC1にタップセルT1を隣接させることでスタンダードセルC1の素子領域WELL電位をとることができ、このレイアウトデータとスタンダードセルC1のネットリストデータとによりLVSを通すことができる。パターンB、Cについても同様である。このため、スタンダードセルC1、C2、CNの全てに対してLVSを実施するためには、N回のLVS実行が必要であることを示している。
図2は、図1で説明したタップセルT1とタップレスのスタンダードセルC1、C2、CNとについてのレイアウトを例示した模式図である。
図2を参照すれば、タップセルT1のレイアウトでは、図中の上部側と下部側とに2区画された拡散領域にそれぞれコンタクトが持たされ、それらのコンタクトが上端側のVDDメタル、下端側のVSSのメタルでそれぞれ接続された様子を示している。但し、図2中では素子領域WELLや注入領域を省略している。スタンダードセルC1のレイアウトは、インバータを示すものである。具体的に云えば、スタンダードセルC1のレイアウトでは、図中の上部側と下部側とに2区画された拡散領域の間に端子A、Oが持たされ、各拡散領域には2個のコンタクトが持たされ、右側のコンタクトは端子Oを含んで帯状にメタルで接続され、端子Aはポリシリコン膜で周囲が覆われた上で各拡散領域の各コンタクトの間を帯状に延在して各拡散領域を縦方向に横切るように形成されたポリシリコン膜に結合され、上部側の拡散領域の左側のコンタクトが上端側のVDDのメタル、下部側の拡散領域の左側のコンタクトが下端側のVSSのメタルでそれぞれ接続された様子を示している。
また、スタンダードセルC2のレイアウトは、NAND(否定論理積回路)を示すものである。具体的に云えば、スタンダードセルC2のレイアウトでは、図中の上部側と下部側とに2区画された拡散領域の間に端子A、O、Bが持たされ、上部側の拡散領域には3個のコンタクトが持たされ、下部側の拡散領域には2個のコンタクトが持たされ、上部側の拡散領域の左側のコンタクトが上端側のVDDのメタル、下部側の拡散領域の左側のコンタクトが下端側のVSSのメタルでそれぞれ接続されると共に、上部側の拡散領域の右側のコンタクトが上端側のVDDのメタルで接続されている。更に、端子Aはポリシリコン膜で周囲が覆われた上で上部側の拡散領域の左側のコンタクト寄りの中央のコンタクトとの間及び下部側の拡散領域の左側のコンタクト寄りとの間を帯状に延在して各拡散領域を縦方向に横切るように形成されたポリシリコン膜に結合され、端子Bはポリシリコン膜で周囲が覆われた上で上部側の拡散領域の右側のコンタクト寄りの中央のコンタクトとの間及び下部側の拡散領域の右側のコンタクト寄りとの間を帯状に延在して各拡散領域を縦方向に横切るように形成されたポリシリコン膜に結合され、更に端子Oは上部側の拡散領域の中央のコンタクトと下部側の拡散領域の右側のコンタクトとを右側の帯状のポリシリコン膜を一部跨いでメタルでそれぞれ接続された様子を示している。
更に、スタンダードセルCNのレイアウトは、NOR(否定論理和回路)を示すものである。具体的に云えば、スタンダードセルCNのレイアウトでは、図中の上部側と下部側とに2区画された拡散領域の間に端子A、O、Bが持たされ、上部側の拡散領域には2個のコンタクトが持たされ、下部側の拡散領域には3個のコンタクトが持たされ、上部側の拡散領域の左側のコンタクトが上端側のVDDのメタル、下部側の拡散領域の左側のコンタクトが上端側のVDDのメタル、下部側の拡散領域の右側のコンタクトが下端側のVSSのメタルで接続されると共に、下部側の拡散領域の左側のコンタクトが下端側のVSSのメタルで接続されている。更に、端子Aはポリシリコン膜で周囲が覆われた上で上部側の拡散領域の左側のコンタクト寄りとの間及び下部側の拡散領域の左側のコンタクト寄りの中央のコンタクトとの間を帯状に延在して各拡散領域を縦方向に横切るように形成されたポリシリコン膜に結合され、端子Bはポリシリコン膜で周囲が覆われた上で上部側の拡散領域の右側のコンタクト寄りとの間及び下部側の拡散領域の右側のコンタクト寄りの中央のコンタクトとの間を帯状に延在して各拡散領域を縦方向に横切るように形成されたポリシリコン膜に結合され、更に端子Oは上部側の拡散領域の右側のコンタクトと下部側の拡散領域の中央のコンタクトとを右側の帯状のポリシリコン膜を一部跨いでメタルでそれぞれ接続された様子を示している。
図3は、本発明の前提となる周知なタップレスのスタンダードセルC1のレイアウトをタップセルを含むスタンダードセルC101のレイアウトと対比して例示した模式図である。
図3を参照すれば、ここではスタンダードセルC101のレイアウトの場合、基板電位を取るための拡散領域が上端側のVDDのメタル、下端側のVSSのメタルに及んで配置されているのに対し、スタンダードセルC1のレイアウトは図2に示した通りのものであって、基板電位用の拡散領域がないため、タップセルT1が必要となることを示している。
そこで、本発明の半導体レイアウト用検証方法では、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルのLVSを行う場合、タップレスのスタンダードセルのレイアウトでそれぞれにタップセルを配置してから、それに対応するネットリストデータに従ってLVSを実行すると、スタンダードセルに含まれる機能セルの個数分の検証時間が必要となってしまうため、レイアウト上でスタンダードセルに含まれる全ての機能セルを一つのレイアウトに纏め、それに対応するネットリストデータを作成して1回だけLVSを実行するようにする。こうした場合、単体のLVSの検証時間よりは時間が必要となるが、図1を参照して説明したようにスタンダードセルに含まれる全ての機能セル個々のLVSを行う場合の総実行時間に比べると実行所要時間が大幅に短縮できる。因みに、こうしたデータ処理は、表示部及び操作部を備えた汎用的な情報処理装置を用いれば容易に実現できるもので、詳細は以下に説明する。
実施例1に係る半導体レイアウト用検証方法は、情報処理装置のデータ処理機能により構築されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルのLVSを行う際、まず情報処理装置に備えられるレイアウト作成部が行うレイアウト作成ステップにおいて、スタンダードセルについて、機能セルのそれぞれが基板電位用の拡散領域を持たずに基板電位専用のセルを別途に持つと共に、基板電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成する。この後、情報処理装置に備えられるレイアウトデータ作成部が行うレイアウトデータ作成ステップにおいて、機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成する。更に、情報処理装置に備えられるネットリストデータ作成部が行うネットリストデータ作成ステップにおいて、レイアウトデータ作成ステップで作成したレイアウトデータにおける入出力端子の固有の端子名を上階層に配置すると共に、固有の端子名に対応するレイアウトの検証用のネットリストデータを下階層に配置して作成する。最後に、情報処理装置に備えられる検証一括実行部が行う検証一括実行ステップにおいて、ネットリストデータ作成ステップで作成したネットリストデータに従ってスタンダードセルに含まれる機能セルの全てに対するLVSを一括で実行する。
図4は、上述した実施例1に係る半導体レイアウト用検証方法を説明するために示したレイアウトデータとネットリストデータとを対応させた概略図である。ここでは、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルを1つのレイアウトに纏めてタップセルT1を配置し、それに対応したネットリストデータを作成して一括でLVSを実行させる一形態を示している。
図4を参照すれば、レイアウトデータについては、タップセルT1とタップレスのスタンダードセルC1、C2、…、CNを隣接させて配置することにより、全ての素子領域WELL電位をとることができる。端子については、各スタンダードセルC1、C2、…、CNの入出力端子を抽出し、例えば後ろにアンダースコア“_”とセル名(C1、C2、…、CN)を付して配置し、電源、GNDの端子(VDD、VSS)も配置する。このようにして、TOPレイアウトデータを作成する。ネットリストデータは、各スタンダードセルC1、C2、…、CNの入出力端子を抽出し、レイアウトデータの場合と同様に、例えば入出力端子の後ろにはアンダースコア“_”とセル名(c1、C2、…、CN)を付して図示されるような.SUBCKT TOP記述を作成することにより、TOPネットリストデータを作成する。因みに、ネットリストデータ作成に際しては、TOPレイアウトデータにおける入出力端子の固有の端子名を上階層に配置すると共に、固有の端子名に対応するレイアウトの検証用のネットリストデータを下階層に配置して作成する。このようにして作成した機能セルの基板電位専用のセルを含んだスタンダードセルC1、C2、…、CNについてのTOPレイアウトデータとそれに対応するTOPネットリストデータとを用い、各スタンダードセルC1、C2、…、CNに含まれる機能セルの全てに対するLVSを実行すれば、LVSの検証が一括で行われることで実行所要時間を大幅に短縮することができる。
図5は、上述した実施例1に係る半導体レイアウト用検証方法に含まれるレイアウトデータ作成ステップでの変形例1を説明するために示したレイアウトデータとネットリストデータとを対応させた概略図である。ここではレイアウト作成ステップにおいて、基板電位専用のセルと機能セルとの間をそれぞれ電源・GNDメタル方向に隙間を持たせて配置を行うと共に、その隙間に隣接した素子領域WELLを追加するようにしてレイアウトを作成する様子を示している。但し、ネットリストデータについては図4に示した場合と同様であるために省略しており、レイアウトデータの端子の配置方法も図4に示した場合と同様となっている。
図4では各セルの横幅情報を抽出して隣接して配置する必要があったが、図5では各セルが重ならないように配置すれば良く、セルの間隔は空いていても問題ない。例えば各スタンダードセルC1、C2、…、CNに含まれるセルの中で最大幅の情報を抽出すれば、それ以上の間隔で配置すれば良い。セル間は拡散領域WELLで埋めることによって、タップセルT1の拡散領域WELL電位の接続が維持される。因みに、図5中では上端側がN型の拡散領域WELLを示すNWELL、下端側がP型の拡散領域WELLを示すPWELLとなっている。その他のレイアウトデータ作成ステップ、ネットリストデータ作成ステップ、検証一括実行ステップについても図4の場合と同様に行う。ここでは、スタンダードセルC1、C2、…、CNの機能セルの最大幅を把握することにより、その他の機能セルの幅を気にせずにセル同士が重ならないように配置をしたレイアウトを作成した上でLVSの検証を一括で行うことが可能となる。因みに、セル間でデザインルール違反が起きないように配置することは一般的に必要な事項である。
図6は、上述した実施例1に係る半導体レイアウト用検証方法に含まれるレイアウトデータ作成ステップでの変形例2を説明するために示したレイアウトデータとネットリストデータとを対応させた概略図である。ここではレイアウト作成ステップにおいて、基板電位専用のセルと機能セルとをそれぞれ1セル分隣接して配置した上で電源・GNDメタル方向に対して垂直方向に隙間を持たせて配置を行うと共に、その隙間に電源・GNDを段状に接続するようにしてレイアウトを作成する様子を示している。但し、ここでもネットリストデータについては図4に示した場合と同様であるために省略しており、レイアウトデータの端子の配置方法も図4に示した場合と同様となっている。
先の図4、図5ではセルの横幅情報を抽出しておく必要があるが、図6ではタップセルT1以外のセルの横幅情報は不要であり、縦幅情報とメタルの最小スペースとを把握しておけば良い。因みに、ここでは各スタンダードセルC1、C2、…、CNの上端部のVDDのメタル1を延長させた箇所に交差するように縦方向に延びて左側に存在する帯状のVDDのメタル2における各交差箇所にはビアが設けられ、下端部のVSSのメタル1を延長させた箇所に交差するように縦方向に延びて右側に存在する帯状のVSSのメタル2における各交差箇所にもビアが設けられている。その他のレイアウトデータ作成ステップ、ネットリストデータ作成ステップ、検証一括実行ステップについても図4の場合と同様に行う。ここでは、縦方向に配置した後、VDD、VSSを接続することで図4の場合と同様にLVSの検証を行うことが可能となる。即ち、基板電位専用のセルの幅、スタンダードセルC1、C2、…、CNの高さを把握することにより、セル同士が重ならない配置のレイアウトを作成した上でLVSの検証を一括で行うことが可能になる。
図7は、上述した実施例1に係る半導体レイアウト用検証方法に含まれるレイアウトデータ作成ステップでの変形例3を説明するために示したレイアウトデータとネットリストデータとを対応させた概略図である。ここではレイアウト作成ステップにおいて、電源・GNDメタル方向に配置した機能セルのそれぞれの間に規則性を有する距離以内に基板電位専用のセルを配置するようにしてレイアウトを作成する様子を示している。但し、ここでもネットリストデータについては図4に示した場合と同様であるために省略しており、レイアウトデータの端子の配置方法も図4に示した場合と同様となっている。
図4、図5では一括でLVSを実行することはできるものの、デザインルール検証を行った場合に、タップセルT1の拡散領域WELLの電位を取っている拡散領域と、タップレスのスタンダードセルC1、C2、…、CNの拡散領域とが離れ過ぎることによりデザインルールエラーが発生する。
図8は、図7に示す変形例3の適用に際して必要なタップセルと拡散領域との距離に関するデザインルールを説明するために示したレイアウトを例示した模式図であり、同図(a)は両側にタップセルT1を有するパターンに関する図、同図(b)は片側にタップセルT1を有するパターンに関する図である。
図8では、デザインルールの最大値をαとすると、同図(a)に示されるように両側にタップセルT1が存在するパターンではタップセルT1内の拡散領域と最も近いタップセルの拡散領域の最大距離Lは2α以下(即ち、L≦2α)にする必要がある。或いは図8(b)に示される片側にタップセルT1がないレイアウトのパターンでは、タップセルT1内の拡散領域とタップレスのスタンダードセルC1内の拡散領域でタップセルT1と反対側の拡散領域の最大距離Lはα以下(即ち、L≦α)にする必要がある。このため、タップレスのスタンダードセルC1を含んだ最大距離Lを満たすようにタップセルT1を配置することで、デザインルールエラーがでないレイアウトを作成することにより、一括でLVSを実行することができる。図7中では、こうした条件下で両側にタップセルT1が存在するスタンダードセルC1、C2、…、に係る区間がL≦2α、片側にタップセルT1がないスタンダードセル…、CNに係る区間がL≦αとなっている。その他のレイアウトデータ作成ステップ、ネットリストデータ作成ステップ、検証一括実行ステップについても図4の場合と同様に行う。ここではデザインルールエラーを出さないレイアウトを作成した上でスタンダードセルC1、C2、…、CNのLVSの検証を一括で行うことが可能となる。
以上に述べた実施例1に係る半導体レイアウト用検証方法を適用した半導体レイアウト用検証装置は、情報処理装置のデータ処理機能により実施され、タップレスの半導体レイアウトで構成されたスタンダードセルC1、C2、…、CNに対して全ての機能セルのLVSを行うもので、情報処理装置が上述した各ステップの処理プロセスに対応した処理機能部を持つ構成とすれば良い。具体的に云えば、情報処理装置は、スタンダードセルC1、C2、…、CNについて、機能セルのそれぞれが基板電位用の拡散領域を持たずに基板電位専用のセルを別途に持つと共に、基板電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成部と、機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成部と、レイアウトデータ作成部で作成したレイアウトデータにおける入出力端子の固有の端子名を上階層に配置すると共に、固有の端子名に対応するレイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成部と、ネットリストデータ作成部で作成したネットリストデータに従ってスタンダードセルC1、C2、…、CNに含まれる機能セルの全てに対するLVSを一括で実行する検証一括実行部と、を備えれば良い。
実施例2に係る半導体レイアウト用検証方法は、情報処理装置のデータ処理機能により構築されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルのLVSを行う際、まず情報処理装置に備えられるレイアウト作成部が行うレイアウト作成ステップにおいて、スタンダードセルについて、機能セルのそれぞれが基板電位用の拡散領域を持たずにその機能セルの電源・GNDとは異なる基板電位制御を行うことが可能な基板電位専用のセルを別途に持つと共に、基板電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するものであり、その他のレイアウトデータ作成ステップ、ネットリストデータ作成ステップ、検証一括実行ステップについては実施例1の場合と同様である。
図9は、実施例2に係る半導体レイアウト用検証方法を説明するために示したレイアウトデータとネットリストデータとを対応させた概略図である。図10は、ここでの導体レイアウト用検証方法のレイアウトデータ作成ステップでの適用に際して対象となる拡散領域と電源・GNDメタルとを持つタップセルのレイアウトを例示した模式図であり、同図(a)は拡散領域と電源・GNDメタルとが共通するレイアウトに関する図、同図(b)は拡散領域と電源・GNDメタルとが分離したレイアウトに関する図である。
まず図10(a)を参照すれば、ここでのタップセルT1は図2で説明したタップセルT1と同じセル構造で、拡散領域WELLとMOS素子の電源・GNDメタルとが共通に接続されるタイプのセル構造となっている。これに対し、図10(b)のタップセルT2は、NWELL側の電位はVDDと分離したVNWとなっており、PWELL側の電位はVSSと分離したVPWとなっている。ここでのVNW、VPWはメタル1からビアを介してメタル2に接続されたセル構造になっている。図9を参照すれば、ここでは図4に示したタップセルT1を図10(b)に示すタップセルT2に置き換えたレイアウトとなっている。図9を参照すれば、レイアウトデータについては、タップセルT2とタップレスのスタンダードセルC1、C2、…、CNを隣接させて配置することにより、全ての拡散領域WELL電位をVNW端子、VPW端子から取ることができる。端子については、各スタンダードセルC1、C2、…、CNの入出力端子を抽出し、例えば後ろにアンダースコア“_”とセル名(C1、C2、…、CN)を付して配置し、電源、GNDの端子(VDD、VSS)も配置した上、VNW端子、VPW端子も配置する。このようにしてTOPレイアウトデータを作成する。ネットリストデータは、各スタンダードセルC1、C2、…、CNの入出力端子に拡散領域WELL電位用の端子であるVNW端子、VPW端子が含まれていることが必要であり、その状態において各スタンダードセルC1、C2、…、CNの入出力端子を抽出し、レイアウトデータを作成する場合と同様に、例えば入出力端子の後ろにはアンダースコア“_”とセル名(c1、C2、…、CN)を付して図示されるような.SUBCKT TOP記述を作成することにより、TOPネットリストデータを作成する。因みに、ネットリストデータ作成に際しては、TOPレイアウトデータにおける入出力端子の固有の端子名を上階層に配置すると共に、固有の端子名に対応するレイアウトの検証用のネットリストデータを下階層に配置して作成する。このようにして作成した電源・GNDとは異なる基板電位制御を実行可能な基板電位専用セルを含んだスタンダードセルC1、C2、…、CNについてのTOPレイアウトデータとそれに対応するTOPネットリストデータとを用い、各スタンダードセルC1、C2、…、CNに含まれる機能セルの全てに対するLVSを実行すれば、LVSの検証が一括で行われることで実行所要時間を大幅に短縮できる。
図11は、上述した実施例2に係る半導体レイアウト用検証方法に含まれるレイアウトデータ作成ステップでの変形例1を説明するために示したレイアウトデータとネットリストデータとを対応させた概略図である。ここではレイアウト作成ステップにおいて、基板電位専用のセルと機能セルとの間をそれぞれ電源・GNDメタル方向に隙間を持たせて配置を行うと共に、その隙間に隣接した素子領域WELLを追加するようにしてレイアウトを作成する様子を示している。但し、ここでのネットリストデータについては図9に示した場合と同様であるために省略しており、レイアウトデータの端子の配置方法も図9に示した場合と同様となっている。
先の図9ではセルの横幅情報を抽出して隣接配置させておく必要があるが、図11では各スタンダードセルC1、C2、…、CNが重ならないように配置すれば良く、セルの間隔は空いていても問題ない。例えばスタンダードセルC1、C2、…、CNに含まれるセルの中で最大幅の情報を抽出すれば、それ以上の周期で配置すれば良い。セルの間隔は拡散領域WELLで埋めることによって、タップセルT2の拡散領域WELL電位の接続が維持される。その他のレイアウトデータ作成ステップ、ネットリストデータ作成ステップ、検証一括実行ステップについても図4の場合と同様に行う。ここでは機能セルの電源・GNDとは異なる基板電位制御を実行可能な基板電位専用セルを含んだスタンダードセルC1、C2、…、CNにおいて、スタンダードセルC1、C2、…、CNの機能セルの最大幅を把握することにより、その他の機能セルの幅を気にせずにセル同士が重ならない配置のレイアウトを作成した上でLVSの検証を一括で行うことが可能となる。因みに、ここでもセル間でデザインルール違反が起きないように配置することは一般的に必要な事項である。
図12は、上述した実施例2に係る半導体レイアウト用検証方法に含まれるレイアウトデータ作成ステップでの変形例2を説明するために示したレイアウトデータとネットリストデータとを対応させた概略図である。ここではレイアウト作成ステップにおいて、基板電位専用のセルと機能セルとをそれぞれ1セル分隣接して配置した上で電源・GNDメタル方向に対して垂直方向に隙間を持たせて配置を行うと共に、その隙間に電源・GNDを段状に接続するようにしてレイアウトを作成する様子を示している。但し、ここでもネットリストデータについては図9に示した場合と同様であるために省略しており、レイアウトデータの端子の配置方法も図9に示した場合と同様となっている。
先の図9、図11ではセルの横幅情報を抽出しておく必要があるが、図12ではタップセルT2以外のセルの横幅情報は不要であり、縦幅情報とメタルの最小スペースとを把握しておけば良い。因みに、ここでは各スタンダードセルC1、C2、…、CNの上端部のVDDのメタル1をタップセルT2の縦方向に延びた左側のVNW端子、並びに右側のVPW端子を通り越して延長させた箇所に交差するように縦方向に延びて左側に存在する帯状のVDDのメタル2における各交差箇所にはビアが設けられ、下端部のVSSのメタル1を同様にタップセルT2の縦方向に延びた左側のVNW端子、並びに右側のVPW端子を通り越して延長させた箇所に交差するように縦方向に延びて右側に存在する帯状のVSSのメタル2における各交差箇所にもビアが設けられている。その他のレイアウトデータ作成ステップ、ネットリストデータ作成ステップ、検証一括実行ステップについても図9の場合と同様に行う。ここでは、縦方向に配置した後、VDD、VSSを接続することで図9の場合と同様にLVSの検証を行うことが可能となる。即ち、機能セルの電源・GNDとは異なる基板電位制御を実行可能な基板電位専用セルを含んだスタンダードセルC1、C2、…、CNにおいて、基板電位専用セルの幅、スタンダードセルC1、C2、…、CNの高さを把握することにより、セル同士が重ならない配置のレイアウトを作成した上でLVSの検証を一括で行うことが可能になる。
図13は、図9で説明した実施例2に係る半導体レイアウト用検証方法に含まれるレイアウトデータ作成ステップでの変形例3を説明するために示したレイアウトデータとネットリストデータとを対応させた概略図である。ここではレイアウト作成ステップにおいて、電源・GNDメタル方向に配置した機能セルのそれぞれの間に規則性を有する距離以内に基板電位専用のセルを配置するようにしてレイアウトを作成する様子を示している。但し、ここでもネットリストデータについては図9に示した場合と同様であるために省略しており、レイアウトデータの端子の配置方法も図9に示した場合と同様となっている。
図9、図11では一括でLVSを実行することはできるものの、デザインルール検証を行った場合に、タップセルT2の拡散領域WELLの電位を取っている拡散領域と、タップレスのスタンダードセルC1、C2、…、CNの拡散領域とが離れ過ぎることによりデザインルールエラーが発生する。このデザインルールエラー発生をさせないためには図8(a)、(b)を参照して説明したような最大距離Lを同様に満たす必要がある。このため、タップレスのスタンダードセルC1、C2、…、CNの間に上述した最大距離Lを満たすようにタップセルT2を配置することで、デザインルールエラーがでないレイアウトを作成することにより、一括でLVSを実行することができる。図13中では、こうした条件下で両側側にタップセルT2が存在するスタンダードセルC1、C2、…、に係る区間がL≦2α、片側にタップセルT2がないスタンダードセル…、CNに係る区間がL≦αとなっている。その他のレイアウトデータ作成ステップ、ネットリストデータ作成ステップ、検証一括実行ステップについても図9の場合と同様に行う。ここでは機能セルの電源・GNDとは異なる基板電位制御を実行可能な基板電位専用セルを含んだスタンダードセルC1、C2、…、CNにおいて、デザインルールエラーを出さないレイアウトに基づいてスタンダードセルC1、C2、…、CNの全ての機能セルに対してLVSの検証を一括で行うことが可能となる。
以上に述べた実施例2に係る半導体レイアウト用検証方法を適用した半導体レイアウト用検証装置についても、基本機能は実施例1の場合と同様であり、情報処理装置が上述した各ステップの処理プロセスに対応した処理機能部を持つ構成とすれば良い。具体的に云えば、情報処理装置のレイアウトデータ作成部がスタンダードセルC1、C2、…、CNについて、機能セルのそれぞれが基板電位用の拡散領域を持たずに機能セルの電源・GNDとは異なる基板電位制御を行うことが可能な基板電位専用のセルを別途に持つと共に、基板電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成する処理機能を持つ以外は実施例1の場合と同様に構成される。
以上に述べた各実施例で説明した半導体レイアウト用検証方法によれば、タップレスの半導体レイアウトで構成されたスタンダードセルC1、C2、…、CNに対して全ての機能セルを一つのレイアウトに纏めてタップセルを配置し、それに対応したネットリストデータを作成して一括でLVSを実行することにより、拡散領域WELLが未接続というエラーを発生させることなく、また短時間でLVSの検証を行うことができる。ここでは、タップレスのセル構造のみとすると拡散領域WELLの電位が確定しないため、対象セルのネットリストデータと比較してもエラーになってしまうが、タップセルT1、T2を配置して拡散領域WELLの電位を確定させているためにエラーが起きなくなる。また、LVSのツールで検証を行う場合、ツール内部でレイアウトを検証用のネットリストデータに変換する時間やそのネットリストデータと比較対象のネットリストデータとの参照時間、更にはその結果を出力ファイルに書き込む時間等が必要となり、スタンダードセルC1、C2、…、CNの全ての機能セルを1セルずつ検証すると、検証するセルの数だけ実行時間が加算される課題があったが、全ての機能セルを一括して検証する場合、このような課題について参照する回路量には変わりないものの、レイアウトを検証用のネットリストデータに変換する時間や、その結果を出力ファイルに書き込む時間は1セル分で良いため、結果的として、セル単体の検証時間よりも時間が必要になるものの、数十〜数百セル以上ある機能セルを1個ずつ検証する場合の総実行時間に比べると検証の実行時間が顕著に短縮されることになる。
C1、C2、…、CN スタンダードセル
T1、T2 タップセル
T1、T2 タップセル
Claims (10)
- 情報処理装置のデータ処理機能により構築されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルの電気的等価検証を行う半導体レイアウト用検証方法において、
前記情報処理装置に備えられるレイアウト作成部が前記スタンダードセルについて、前記機能セルのそれぞれが基板電位及び素子領域WELL電位用の拡散領域を持たずに基板電位及び素子領域WELL電位専用のセルを別途に持つと共に、当該基板電位及び素子領域WELL電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成ステップと、
前記情報処理装置に備えられるレイアウトデータ作成部が前記機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成ステップと、
前記情報処理装置に備えられるネットリストデータ作成部が前記レイアウトデータ作成ステップで作成した前記レイアウトデータにおける前記入出力端子の前記固有の端子名を上階層に配置すると共に、当該固有の端子名に対応する前記レイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成ステップと、
前記情報処理装置に備えられる検証一括実行部が前記ネットリストデータ作成ステップで作成した前記ネットリストデータに従って前記スタンダードセルに含まれる前記機能セルの全てに対する前記電気的等価検証を一括で実行する検証一括実行ステップと、を有することを特徴とする半導体レイアウト用検証方法。 - 請求項1記載の半導体レイアウト用検証方法において、
前記レイアウト作成ステップでは、前記基板電位及び素子領域WELL電位専用のセルと前記機能セルとの間をそれぞれ前記電源・GNDメタル方向に隙間を持たせて配置を行うと共に、当該隙間に隣接した素子領域を追加するようにして前記レイアウトを作成することを特徴とする半導体レイアウト用検証方法。 - 請求項1記載の半導体レイアウト用検証方法において、
前記レイアウト作成ステップでは、前記基板電位及び素子領域WELL電位専用のセルと前記機能セルとをそれぞれ1セル分隣接して配置した上で前記電源・GNDメタル方向に対して垂直方向に隙間を持たせて配置を行うと共に、当該隙間に電源・GNDを段状に接続するようにして前記レイアウトを作成することを特徴とする半導体レイアウト用検証方法。 - 請求項1記載の半導体レイアウト用検証方法において、
前記レイアウト作成ステップでは、前記電源・GNDメタル方向に配置した前記機能セルのそれぞれの間に規則性を有する距離以内に前記基板電位及び素子領域WELL電位専用のセルを配置するようにして前記レイアウトを作成することを特徴とする半導体レイアウト用検証方法。 - 情報処理装置のデータ処理機能により構築されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルの電気的等価検証を行う半導体レイアウト用検証方法において、
前記情報処理装置に備えられるレイアウト作成部が前記スタンダードセルについて、前記機能セルのそれぞれが基板電位及び素子領域WELL電位用の拡散領域を持たずに当該機能セルの電源・GNDとは異なる基板電位及び素子領域WELL電位制御を行うことが可能な基板電位及び素子領域WELL電位専用のセルを別途に持つと共に、当該基板電位及び素子領域WELL電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成ステップと、
前記情報処理装置に備えられるレイアウトデータ作成部が前記機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成ステップと、
前記情報処理装置に備えられるネットリストデータ作成部が前記レイアウトデータ作成ステップで作成した前記レイアウトデータにおける前記入出力端子の前記固有の端子名を上階層に配置すると共に、当該固有の端子名に対応する前記レイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成ステップと、
前記情報処理装置に備えられる検証一括実行部が前記ネットリストデータ作成ステップで作成した前記ネットリストデータに従って前記スタンダードセルに含まれる前記機能セルの全てに対する前記電気的等価検証を一括で実行する検証一括実行ステップと、を有することを特徴とする半導体レイアウト用検証方法。 - 請求項5記載の半導体レイアウト用検証方法において、
前記レイアウト作成ステップでは、前記基板電位及び素子領域WELL電位専用のセルと前記機能セルとの間をそれぞれ前記電源・GNDメタル方向に隙間を持たせて配置を行うと共に、当該隙間に隣接した素子領域を追加するようにして前記レイアウトを作成することを特徴とする半導体レイアウト用検証方法。 - 請求項5記載の半導体レイアウト用検証方法において、
前記レイアウト作成ステップでは、前記基板電位及び素子領域WELL電位専用のセルと前記機能セルとをそれぞれ1セル分隣接して配置した上で前記電源・GNDメタル方向に対して垂直方向に隙間を持たせて配置を行うと共に、当該隙間に電源・GNDを段状に接続するようにして前記レイアウトを作成することを特徴とする半導体レイアウト用検証方法。 - 請求項5記載の半導体レイアウト用検証方法において、
前記レイアウト作成ステップでは、前記電源・GNDメタル方向に配置した前記機能セルのそれぞれの間に規則性を有する距離以内に前記基板電位及び素子領域WELL電位専用のセルを配置するようにして前記レイアウトを作成することを特徴とする半導体レイアウト用検証方法。 - 情報処理装置のデータ処理機能により実施されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルの電気的等価検証を行う半導体レイアウト用検証装置において、
前記情報処理装置は、前記スタンダードセルについて、前記機能セルのそれぞれが基板電位及び素子領域WELL電位用の拡散領域を持たずに基板電位及び素子領域WELL電位専用のセルを別途に持つと共に、当該基板電位及び素子領域WELL電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成部と、前記機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成部と、前記レイアウトデータ作成部で作成した前記レイアウトデータにおける前記入出力端子の前記固有の端子名を上階層に配置すると共に、当該固有の端子名に対応する前記レイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成部と、前記ネットリストデータ作成部で作成した前記ネットリストデータに従って前記スタンダードセルに含まれる前記機能セルの全てに対する前記電気的等価検証を一括で実行する検証一括実行部と、を備えたことを特徴とする半導体レイアウト用検証装置。 - 情報処理装置のデータ処理機能により実施されると共に、タップレスの半導体レイアウトで構成されたスタンダードセルに対して全ての機能セルの電気的等価検証を行う半導体レイアウト用検証装置において、
前記情報処理装置は、前記スタンダードセルについて、前記機能セルのそれぞれが基板電位及び素子領域WELL電位用の拡散領域を持たずに当該機能セルの電源・GNDとは異なる基板電位及び素子領域WELL電位制御を行うことが可能な基板電位及び素子領域WELL電位専用のセルを別途に持つと共に、当該基板電位及び素子領域WELL電位専用のセルに対して電源・GNDメタル方向に隣接して配置されたレイアウトを作成するレイアウト作成部と、前記機能セルのそれぞれの入出力端子を固有の端子名にして再配置してレイアウトデータを作成するレイアウトデータ作成部と、前記レイアウトデータ作成部で作成した前記レイアウトデータにおける前記入出力端子の前記固有の端子名を上階層に配置すると共に、当該固有の端子名に対応する前記レイアウトの検証用のネットリストデータを下階層に配置して作成するネットリストデータ作成部と、前記ネットリストデータ作成部で作成した前記ネットリストデータに従って前記スタンダードセルに含まれる前記機能セルの全てに対する前記電気的等価検証を一括で実行する検証一括実行部と、を備えたことを特徴とする半導体レイアウト用検証装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015231863A JP2017097768A (ja) | 2015-11-27 | 2015-11-27 | 半導体レイアウト用検証方法及び検証装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015231863A JP2017097768A (ja) | 2015-11-27 | 2015-11-27 | 半導体レイアウト用検証方法及び検証装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017097768A true JP2017097768A (ja) | 2017-06-01 |
Family
ID=58818017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015231863A Pending JP2017097768A (ja) | 2015-11-27 | 2015-11-27 | 半導体レイアウト用検証方法及び検証装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017097768A (ja) |
-
2015
- 2015-11-27 JP JP2015231863A patent/JP2017097768A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10553575B2 (en) | Semiconductor device having engineering change order (ECO) cells and method of using | |
US9405879B2 (en) | Cell boundary layout | |
CN104051271A (zh) | 在FinFET中扩展伪单元插入的工艺 | |
US9767240B2 (en) | Temperature-aware integrated circuit design methods and systems | |
CN105975644B (zh) | 设计半导体集成电路的方法、系统及计算机程序产品 | |
US11842131B2 (en) | Method and system for generating layout diagram for semiconductor device having engineering change order (ECO) cells | |
CN110226227A (zh) | 集成电路的电网布局设计 | |
KR20160034169A (ko) | 반도체 장치의 레이아웃 설계 방법 | |
TW202107329A (zh) | 插入虛擬邊界單元至積體電路的方法 | |
CN115223996A (zh) | 背面信号路由的系统和方法 | |
KR102546623B1 (ko) | 파워 그리드, 표준 셀 협업 설계 구조, 그리고 그것의 방법들 | |
US7051311B2 (en) | Semiconductor circuit designing method, semiconductor circuit designing apparatus, program, and semiconductor device | |
CN103218468A (zh) | 用于生成最优半导体部件布局的方法和系统 | |
JP2017097768A (ja) | 半導体レイアウト用検証方法及び検証装置 | |
KR20210028306A (ko) | 반도체 장치의 레이아웃 설계 방법 | |
US20170236870A1 (en) | Integrated Circuit System With Memory Support And Method Of Manufacture Thereof | |
US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
JP7238218B2 (ja) | マスクパターン製造装置及びマスクパターン製造方法 | |
CN109002570B (zh) | 用于单元放置的方法以及执行该方法的计算机系统 | |
CN109872990B (zh) | 半导体装置及其制造方法 | |
US11900041B2 (en) | Via coloring methods and systems | |
JP6498983B2 (ja) | 半導体集積回路の設計支援装置及び設計支援方法 | |
JP5755619B2 (ja) | 半導体集積回路の設計装置及び半導体集積回路の設計方法 | |
TW202407572A (zh) | 積體電路佈局以及用於產生積體電路佈局的方法 | |
JPH03129754A (ja) | 半導体集積回路装置の設計方法 |