TWI769868B - 用於對時鐘信號進行升頻的方法、時鐘電路和數位處理設備 - Google Patents

用於對時鐘信號進行升頻的方法、時鐘電路和數位處理設備 Download PDF

Info

Publication number
TWI769868B
TWI769868B TW110122797A TW110122797A TWI769868B TW I769868 B TWI769868 B TW I769868B TW 110122797 A TW110122797 A TW 110122797A TW 110122797 A TW110122797 A TW 110122797A TW I769868 B TWI769868 B TW I769868B
Authority
TW
Taiwan
Prior art keywords
frequency
clock
clock signal
module
clock module
Prior art date
Application number
TW110122797A
Other languages
English (en)
Other versions
TW202138953A (zh
Inventor
劉建波
馬偉彬
黃理洪
楊作興
郭海豐
Original Assignee
大陸商深圳比特微電子科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商深圳比特微電子科技有限公司 filed Critical 大陸商深圳比特微電子科技有限公司
Publication of TW202138953A publication Critical patent/TW202138953A/zh
Application granted granted Critical
Publication of TWI769868B publication Critical patent/TWI769868B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

本公開涉及用於對時鐘信號進行升頻的方法、時鐘電路和數位處理設備。更具體而言，提供了一種用於對時鐘信號進行升頻的方法，包括：採用第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令，使得第二時鐘模組輸出所述第二頻率的時鐘信號；以及在所述第二時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第二時鐘模組代替所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。

Description

用於對時鐘信號進行升頻的方法、時鐘電路和數位處理設備
本公開涉及用於對時鐘信號進行升頻的方法、時鐘電路和數位處理設備。
比特幣是一種P2P（Peer-to-Peer）形式的虛擬加密數位貨幣，其概念最初由中本聰在2008年11月1日提出，並於2009年1月3日正式誕生。比特幣的獨特之處在於，它不依靠特定貨幣機構發行，而是依據特定算法通過大量運算來產生。比特幣交易使用整個P2P網絡中眾多節點構成的分布式數據庫來確認並記錄所有的交易行為，並使用密碼學設計來確保安全性。
通常使用數位處理設備（例如比特幣礦機，或者簡稱為礦機）來進行比特幣挖礦。對於諸如礦機之類的數位處理設備而言，在數位處理設備啟動時，通常會對數位處理設備內的晶片（具體而言，其時鐘信號）以較小的頻率間隔逐步遞增升頻，使得數位處理設備內的溫度逐步緩慢上升，以避免數位處理設備在潮濕的環境中快速發熱膨脹導致晶片損壞，同時也讓數位處理設備運行更穩定。
數位處理設備內的晶片的時鐘通常由時鐘模組（例如鎖相環（PLL）或者鎖頻環（FLL）等的形式）提供。時鐘模組通常由振盪器和分頻器級聯組成，其中振盪器產生的時鐘經由分頻器分頻後給晶片使用。也就是說，為了獲得需要的頻率，需要配置時鐘模組（例如其振盪器和分頻器），以提供期望頻率的時鐘信號。
在數位處理設備逐步升頻的過程中，需要不斷地配置時鐘模組（例如其振盪器和分頻器），以提供期望的遞增頻率的時鐘信號。然而，當頻率遞增的時候，在對時鐘模組（例如其振盪器和分頻器）進行配置時，由於諸如時鐘模組中包括的子電路的穩定時間不同等原因，在輸出穩定的期望時鐘信號之前，將會出現異常的中間頻率，從而使得頻率產生突變。這樣異常的時鐘頻率突變會讓數位處理設備變得不穩定，影響甚至破壞數位處理設備內的晶片的電路。
因此，存在對改進的用於對時鐘信號進行升頻的方法和時鐘電路的需求。
根據本公開的第一方面，提供了一種用於對時鐘信號進行升頻的方法，包括：採用第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令，使得第二時鐘模組輸出所述第二頻率的時鐘信號；以及在所述第二時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第二時鐘模組代替所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
根據本公開的第二方面，提供了一種用於對時鐘信號進行升頻的方法，包括：採用第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令，使得所述第二時鐘模組輸出第一頻率的時鐘信號，並代替所述第一時鐘模組向所述晶片提供所述第一頻率的時鐘信號；使得所述第一時鐘模組輸出第二頻率的時鐘信號；以及在所述第一時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
根據本公開的第三方面，提供了一種時鐘電路，包括：第一時鐘模組和第二時鐘模組，被配置為輸出指定頻率的時鐘信號；切換模組，被配置為執行所述第一時鐘模組和所述第二時鐘模組之間的切換；以及配置模組，被配置為：採用所述第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令，使得所述第二時鐘模組輸出所述第二頻率的時鐘信號；以及在所述第二時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第二時鐘模組代替所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
根據本公開的第四方面，提供了一種時鐘電路，包括：第一時鐘模組和第二時鐘模組，被配置為輸出指定頻率的時鐘信號；切換模組，被配置為執行所述第一時鐘模組和所述第二時鐘模組之間的切換；以及配置模組被配置為：採用所述第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令，採用所述第二時鐘模組代替所述第一時鐘模組向所述晶片提供所述第一頻率的時鐘信號；使得所述第一時鐘模組輸出第二頻率的時鐘信號；以及在所述第一時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
根據本公開的第五方面，提供了一種數位處理設備，包括如以上所述的時鐘電路。
通過以下參照圖式對本公開的示例性實施例的詳細描述，本公開的其它特徵及其優點將會變得清楚。
現在將參照圖式來詳細描述本公開的各種示例性實施例。應注意到：除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對佈置、數字表達式和數值不限制本公開的範圍。
以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本公開及其應用或使用的任何限制。也就是說，本文中的用於實現散列算法的電路和方法是以示例性的方式示出，來說明本公開中的電路或方法的不同實施例，而並非意圖限制。本領域的技術人員將會理解，它們僅僅說明可以用來實施本發明的示例性方式，而不是窮盡的方式。
對於相關領域普通技術人員已知的技術、方法和設備可能不作詳細討論，但在適當情況下，所述技術、方法和設備應當被視為授權說明書的一部分。
圖1示出了根據至少一個實施例的用於對時鐘信號進行升頻的方法的流程圖100。
如圖1所示，在步驟S101處，採用第一時鐘模組向晶片提供第一頻率的時鐘信號。晶片例如可以是諸如礦機之類的數位處理設備的晶片。晶片例如可以包括接收時鐘信號進行操作的任何電路。
在一個示例中，第一時鐘模組包括第一振盪器和對第一振盪器的輸出進行分頻的第一分頻器。第一時鐘模組的第一振盪器和第一分頻器例如可以形成為鎖相環（PLL）或者鎖頻環（FLL）的形式。第一時鐘模組例如可以被配置為在第一振盪器工作在其最佳頻率範圍的情況下輸出第一頻率的時鐘信號。最佳頻率範圍指的是振盪器的性能較好的頻率範圍。最佳頻率範圍通常是振盪器特定的。
在一個具體示例中，第一振盪器的最佳頻率範圍例如為1.2GHz和2.4GHz之間，而第一頻率例如為300MHz。為了實現300MHz的第一頻率，可以按照以下方式來配置第一時鐘模組的第一振盪器和第一分頻器：第一振盪器在2400MHz的頻率下工作，第一分頻器配置為8分頻，由此可以得到第一頻率為2400MHz/8=300MHz。
在步驟S103處，接收從第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令。
在一個具體示例中，第一頻率例如可以為以上所述的300MHz，而第二頻率例如可以為301MHz。在該具體示例中，升頻的步長為1MHz。然而，本領域技術人員可以根據需要設置第二頻率與第一頻率之間的差（即升頻的步長），本公開對此不做限制。
在步驟S105處，響應於接收到指令，使得第二時鐘模組輸出第二頻率的時鐘信號。該步驟例如包括對第二時鐘模組（例如其組成構件）進行配置，使得第二時鐘模組輸出第二頻率的時鐘信號。
在一個示例中，第二時鐘模組和/或其組成構件的結構和/或性能與第一時鐘模組相同或者類似。然而本領域人員可以理解，第二時鐘模組與第一時鐘模組可以不同，本公開對此不做限制。為描述方便起見，以下假定第二時鐘模組與第一時鐘模組相同或者類似。
在一個示例中，第二時鐘模組包括第二振盪器和對第二振盪器的輸出進行分頻的第二分頻器。第二時鐘模組的第二振盪器和第二分頻器可以例如形成為鎖相環（PLL）或者鎖頻環（FLL）的形式。第二時鐘模組例如被配置為在第二振盪器工作在其最佳頻率範圍的情況下提供第二頻率的時鐘信號。最佳頻率範圍指的是振盪器的性能較好的頻率範圍。最佳頻率範圍通常是振盪器特定的。
根據本公開的一個具體示例，假定與第一時鐘模組的第一振盪器類似，第二時鐘模組的第二振盪器的最佳頻率範圍例如在1.2GHz和2.4GHz之間。當時鐘信號的頻率由第一頻率300MHz上升到第二頻率301MHz時，為了使第二時鐘模組在第二振盪器工作在最佳頻率範圍內的情況下提供第二頻率的時鐘信號，可以如下配置第二時鐘模組：第二振盪器配置為在1204MHz下工作，同時第二分頻器配置為4分頻，由此可以得到第二頻率1204/4=301MHz。
在步驟S107處，在第二時鐘模組輸出第二頻率的時鐘信號之後，採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率的時鐘信號。例如，在第二時鐘模組提供頻率穩定的時鐘信號（即穩定處於第二頻率的時鐘信號）之後，採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率的時鐘信號。
如果在升頻過程中仍然採用第一時鐘模組來向晶片提供第二頻率的時鐘信號，則由於第一時鐘模組中的各子電路（例如第一振盪器和第一分頻器等）在從接收到對第一時鐘模組進行配置的指令（例如升頻的指令）到使得指令被實際實現（即獲得穩定的目標頻率）的響應時間（或者穩定時間）不同，在升頻過程中會出現目標頻率之外的中間頻率。這種中間頻率（或者說異常的時鐘突變）會影響甚至破壞晶片中的電路的性能。
而根據本公開的至少一個實施例，在接收到時鐘信號從第一頻率升頻到第二頻率的升頻指令之後，不是將當前正在用來提供第一頻率的時鐘信號的第一時鐘模組的頻率配置為第二頻率，而是將當前未用來向晶片提供第一頻率的時鐘信號的第二時鐘模組的頻率配置為第二頻率（例如升頻操作），並且在第二時鐘模組輸出第二頻率的時鐘信號之後（例如升頻完成並輸出穩定時鐘信號之後），採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率的時鐘信號。這樣，從使用時鐘信號的晶片看來，在升頻過程中，實現的是從第一頻率的時鐘信號到第二時鐘頻率的時鐘信號的跳變，而沒有中間頻率，從而避免影響甚至破壞晶片中的電路的性能。
根據一個具體示例，如果在從300MHz升到301MHz的升頻過程中仍然採用第一時鐘模組來向晶片提供第二頻率的時鐘信號，則會發生如下情況：第一時鐘模組的第一振盪器（通常由模擬電路實現）在一段時間內相對緩慢地從2400MHz調節到1204MHz，調整的範圍比較大，調整時間比較長，而第一分頻器（通常由數位電路實現）會即時從8分頻變為4分頻，這樣得到的頻率就是由600MHz（2400MHz/4）相對緩慢地調節到301MHz（1204MHz/4）。從整個升頻過程來看，期望得到的是從300MHz到301MHz的平滑過度，然而實際得到的是從300MHz到600MHz再到301MHz的頻率跳變。這種中間頻率（或者說異常的時鐘突變）會影響甚至破壞晶片中的電路的性能。
根據本公開的至少一個實施例，在接收到時鐘信號從300MHz配置為301MHz的升頻指令之後，不是將當前正在用來向晶片提供第一頻率的時鐘信號的第一時鐘模組的頻率從300MHz配置為301MHz，而是將當前未用來向晶片提供第一頻率的時鐘信號的第二時鐘模組的頻率配置為301MHz，並且在第二時鐘模組輸出第二頻率（即301MHz）的時鐘信號之後，採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率（即301MHz）的時鐘信號。因此，從使用時鐘信號的晶片看來，在升頻過程中，發生的是時鐘信號的頻率從300MHz跳變到301MHz，而不會出現中間頻率，從而降低了晶片性能不穩定甚至損壞的可能性。
可以通過各種方式來確定第二時鐘模組輸出第二頻率的時鐘信號例如，通過檢測第二時鐘模組的頻率鎖定的狀態寄存器，檢測為頻率鎖定之後，採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率的時鐘信號，即執行從第一時鐘模組到第二時鐘模組的切換。或者，可以設置定時器並且在定時器到期之後，採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率的時鐘信號，即執行從第一時鐘模組到第二時鐘模組的切換。或者，可以對第二時鐘模組輸出的時鐘信號進行檢測，並且在確定第二時鐘模組輸出的時鐘信號為第二頻率的時鐘信號的情況下，採用第二時鐘模組代替第一時鐘模組來提供第二頻率的時鐘信號。
在一個示例中，方法100還可以包括：在採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率的時鐘信號之後，使得第一時鐘模組輸出第二頻率的時鐘信號；以及在第一時鐘模組輸出第二頻率的時鐘信號之後，採用第一時鐘模組代替第二時鐘模組向晶片提供第二頻率的時鐘信號。
例如，在第一時鐘模組的性能優於第二時鐘模組的情況下，期望的是在升頻結束之後，仍然使用第一時鐘模組來提供時鐘信號。在這種情況下，在採用第二時鐘模組向晶片提供第二頻率的時鐘信號（例如301MHz的時鐘信號）之後，可以將第一時鐘模組配置為提供第二頻率的時鐘信號，並且在第一時鐘模組輸出第二頻率的時鐘信號之後，將晶片的時鐘由第二時鐘模組切回到第一時鐘模組。例如，在第一時鐘模組輸出頻率穩定的時鐘信號（即穩定處於第二頻率的時鐘信號）之後，將晶片的時鐘由第二時鐘模組切回到第一時鐘模組。
時鐘模組的性能指標主要是指時鐘的精度，包含時鐘頻率的抖動要最小，時鐘的半週期要達到50%左右的占空比，即一個時鐘週期分為高低脈衝，每個脈衝寬度一樣，要各占一半等。時鐘模組的性能指標還可以包括功耗。另外，本領域技術人員將理解，即使設計相同的兩個時鐘模組，在同一晶片中，由於採用的器件不是同一個（即由於同一晶片上的器件性能之間的差異），也可能會有性能差異，即存在優劣之分。
與以上關於確定第二時鐘模組輸出第二頻率的時鐘信號所描述的類似，可以通過各種方式來確定第一時鐘模組輸出第二頻率的時鐘信號。
在實際升頻操作過程中，需要進行逐步的升頻。例如，在從300MH升頻到301MHz之後，需要繼續進行升頻操作。
在一個示例中，方法100還可以包括：接收將時鐘信號從第二頻率的時鐘信號升頻到第三頻率的時鐘信號的第二指令；響應於接收到第二指令，使得當前（提供第二頻率的）時鐘模組之外的時鐘模組如第一時鐘模組或第二時鐘模組輸出第三頻率的時鐘信號；以及在該模組輸出第三頻率的時鐘信號之後，採用該時鐘模組代替當前時鐘模組向晶片提供第三頻率的時鐘信號。例如，由第二時鐘模組提供第二頻率時，在第一時鐘模組輸出頻率穩定的時鐘信號（即穩定處於第三頻率的時鐘信號）之後，採用第一時鐘模組代替第二時鐘模組向晶片提供第三頻率的時鐘信號；由第一時鐘模組提供第二頻率時，在第二時鐘模組輸出具有穩定的第三頻率的時鐘信號之後，採用第二時鐘模組代替第一時鐘模組向晶片提供第三頻率的時鐘信號。後續升頻過程依次類推，不再贅述。
與以上描述類似，可以通過各種方式來確定第一時鐘模組輸出第三頻率的時鐘信號（例如，完成升頻操作）。
通過利用本公開實施例的時鐘信號的升頻方法，實現了在升頻過程中，第一時鐘模組和第二時鐘模組互為備份，避免了中間頻率的出現，從而降低了晶片的性能不穩定甚至被損壞的可能性。
圖2是示出了根據至少一個另一實施例的用於對時鐘信號進行升頻的方法200的流程圖。
與方法100的步驟S101類似，在步驟S201處，採用第一時鐘模組向晶片提供第一頻率的時鐘信號。
與方法100的步驟S103類似，在步驟S203處，接收將第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令。
由於方法200的步驟S201和S203與方法100的步驟S101和S103類似，以上對步驟S101和S103的描述同樣適用於步驟S201和S203，因此在此不再對步驟S201和S203進行詳細描述。
在步驟S205處，響應於接收到指令，使得第二時鐘模組輸出第一頻率的時鐘信號，並代替第一時鐘模組向晶片提供第一頻率的時鐘信號。例如，如果在接收到指令時第二時鐘模組輸出的時鐘信號不是第一頻率的時鐘信號，則對第二時鐘模組（例如其組成構件）進行配置，使得第二時鐘模組輸出第一頻率的時鐘信號。
在步驟S207處，使得第一時鐘模組輸出第二頻率的時鐘信號。該步驟例如包括對第一時鐘模組（例如其組成構件）進行配置，使得第一時鐘模組輸出第二頻率的時鐘信號。
在步驟S209處，在第一時鐘模組輸出第二頻率的時鐘信號之後，採用第一時鐘模組向晶片提供第二頻率的時鐘信號。例如，在第一時鐘模組輸出頻率穩定的時鐘信號（即穩定處於第二頻率的時鐘信號）之後，採用第一時鐘模組向晶片提供第二頻率的時鐘信號。
與以上描述類似，可以通過各種方式來確定第一時鐘模組輸出第二頻率的時鐘信號（例如，完成升頻操作）。
根據本公開的這一實施例，在升頻過程中，首先從由第一時鐘模組向晶片提供第一頻率的時鐘信號切換到由第二時鐘模組向晶片提供第一頻率的時鐘信號，接著對第一時鐘模組進行配置（例如升頻操作），在第一時鐘模組輸出第二頻率的時鐘信號之後（即升頻操作完成並輸出穩定時鐘信號之後），切換回第一時鐘模組，從而採用第一時鐘模組向晶片提供第二頻率的時鐘信號。因此，從使用時鐘信號的晶片看來，在升頻過程中，發生的是從第一頻率的時鐘信號到第二頻率的時鐘信號的跳變，沒有任何中間頻率，從而降低了晶片性能不穩定或者甚至損壞的可能性。
此外，本公開的這一實施例在第一時鐘模組的性能優於第二時鐘模組的性能的情況下尤其有用，因為僅採用第二時鐘模組作為升頻期間的臨時時鐘模組，而主要採用性能較好的第一時鐘模組提供時鐘模組，從而使得對晶片性能的影響較小。
圖3示出了根據本公開的至少一個實施例的時鐘電路300的方塊圖。時鐘電路300可以用於對晶片的時鐘信號進行升頻。
如圖所示，時鐘電路300包括：第一時鐘模組301、第二時鐘模組303、切換模組305以及配置模組307。
以上在描述方法100和200時對於第一時鐘模組和第二時鐘模組的描述同樣適用於時鐘電路300中的第一時鐘模組301和第二時鐘模組303，因此，在此不再對第一時鐘模組301和第二時鐘模組303進行重複描述。
在一個示例，第一時鐘模組301和第二時鐘模組303被配置為輸出指定頻率的時鐘信號。
在一個示例中，第一時鐘模組301包括第一振盪器和對第一振盪器的輸出進行分頻的第一分頻器。第一時鐘模組301被配置為在第一振盪器工作在其最佳頻率範圍的情況下提供指定頻率的時鐘信號。第一時鐘模組301例如可以是晶片內特定的時鐘模組或者晶片內任何空閒的時鐘模組。
在一個示例中，第二時鐘模組303包括第二振盪器和對第二振盪器的輸出進行分頻的第二分頻器。第二時鐘模組303被配置為在第二振盪器工作在其最佳頻率範圍的情況下提供指定頻率的時鐘信號。第二時鐘模組303例如可以是晶片內其他特定的時鐘模組或者晶片內其他空閒的時鐘模組。
在一個示例中，切換模組305被配置為實現第一時鐘模組301和第二時鐘模組303之間的切換。
在一個示例中，配置模組307被配置為：採用第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到指令，使得第二時鐘模組輸出第二頻率的時鐘信號；以及採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率的時鐘信號。
例如，切換模組305和配置模組307之間進行協作，以實現第一時鐘模組301和第二時鐘模組303之間的實際切換，即實際使用第一時鐘模組301或者第二時鐘模組303向晶片提供指定頻率的時鐘信號。例如，響應於配置模組307採用第一時鐘模組301向晶片提供第一頻率的時鐘信號（例如響應於來自配置模組307的信號），切換模組305選擇第一時鐘模組301向晶片提供第一頻率的時鐘信號，並且響應於配置模組307採用第二時鐘模組303代替第一時鐘模組301向晶片提供第二頻率的時鐘信號（例如響應於來自配置模組307的信號），切換模組305選擇第二時鐘模組303向晶片提供第二頻率的時鐘信號，反之亦然。這樣，實現了第一時鐘模組301和第二時鐘模組303之前的實際切換。
在一個示例中，配置模組307還被配置為：在採用第二時鐘模組代替第一時鐘模組向晶片提供第二頻率的時鐘信號之後，使得第一時鐘模組輸出第二頻率的時鐘信號；以及在第一時鐘模組輸出第二頻率的時鐘信號之後，採用第一時鐘模組代替第二時鐘模組向晶片提供第二頻率的時鐘信號。
與以上描述類似，可以通過切換模組305和配置模組307之間的協作實現第一時鐘模組301和第二時鐘模組303之間的實際切換，在此不再進行重複描述。
在一個示例中，配置模組307還被配置為：響應於接收到將第二頻率的時鐘信號升頻到第三頻率的時鐘信號的第二指令，使得當前（提供第二頻率的）時鐘模組之外是時鐘模組如第一時鐘模組或第二時鐘模組輸出第三頻率的時鐘信號；以及在該時鐘模組輸出第三頻率的時鐘信號之後，採用該時鐘模組代替當前時鐘模組向晶片提供第三頻率的時鐘信號。
與以上描述類似，可以通過切換模組305和配置模組307之間的協作實現第一時鐘模組301和第二時鐘模組303之間的實際切換，在此不再進行重複描述。
在以上描述中，配置模組307被描述為實現對第一時鐘模組301和第二時鐘模組303的配置（例如升頻）以及對切換模組305的控制（例如通過向切換模組305發送信號），而切換模組305被描述為執行第一時鐘模組301和第二時鐘模組303之間的實際切換，並且配置模組307和切換模組305被描述為分離的模組。然而，本領域技術人員可以理解，配置模組307和切換模組305可以由單個模組實現和/或被劃分為更多個模組，只要其能夠實現本公開的上述功能即可，本公開對此不做限制。
根據本公開的另一個實施例，與圖3類似，根據該實施例的時鐘電路包括第一時鐘模組301、第二時鐘模組303、切換模組305以及配置模組307（如圖3所示）。然而，在該實施例中，配置模組307的操作與以上描述的配置模組的操作不同。
在一個示例中，配置模組307被配置為：採用第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到指令，採用第二時鐘模組代替第一時鐘模組向晶片提供第一頻率的時鐘信號；使得第一時鐘模組輸出第二頻率的時鐘信號；以及採用第一時鐘模組向晶片提供第二頻率的時鐘信號。
在一個示例中，第一時鐘模組301包括第一振盪器和對第一振盪器的輸出進行分頻的第一分頻器。第一時鐘模組301被配置為在第一振盪器工作在其最佳頻率範圍的情況下提供指定頻率的時鐘信號。第一時鐘模組301例如可以是晶片內特定的時鐘模組或者晶片內任何空閒的時鐘模組。
在一個示例中，第二時鐘模組303包括第二振盪器和對第二振盪器的輸出進行分頻的第二分頻器。第二時鐘模組303被配置為在第二振盪器工作在其最佳頻率範圍的情況下提供指定頻率的時鐘信號。第二時鐘模組303例如可以是晶片內其他特定的時鐘模組或者晶片內其他空閒的時鐘模組。
圖4是根據本公開的至少一個實施例的數位處理設備400的示意圖。裝置400例如可以為用於執行比特幣挖礦的礦機。
如圖所示，裝置400包括以上描述的時鐘電路300以及從時鐘電路300接收時鐘信號CLK以進行操作的多個電路。
如本領域人員將理解的，本文描述的模組（例如，時鐘模組和切換模組以及配置模組）和電路（例如時鐘電路300和圖4中示出的多個電路）例如可以由專用集成電路或者FPGA等實現，本公開對此不做限制。
在這裡示出和討論的所有示例中，任何具體值應被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。
如在此所使用的，詞語“示例性的”意指“用作示例、實例或說明”，而不是作為將被精確複製的“模型”。在此示例性描述的任意實現方式並不一定要被解釋為比其它實現方式優選的或有利的。而且，本公開不受在上述技術領域、背景技術、發明內容或具體實施方式中所給出的任何所表述的或所暗示的理論所限定。
如在此所使用的，詞語“基本上”意指包含由設計或製造的缺陷、器件或元件的容差、環境影響和/或其它因素所致的任意微小的變化。詞語“基本上”還允許由寄生效應、噪音以及可能存在於實際的實現方式中的其它實際考慮因素所致的與完美的或理想的情形之間的差異。
上述描述可以指示被“連接”或“耦合”在一起的元件或節點或特徵。如在此所使用的，除非另外明確說明，“連接”意指一個元件/節點/特徵與另一種元件/節點/特徵在電學上、機械上、邏輯上或以其它方式直接地連接（或者直接通信）。類似地，除非另外明確說明，“耦合”意指一個元件/節點/特徵可以與另一元件/節點/特徵以直接的或間接的方式在機械上、電學上、邏輯上或以其它方式連結以允許相互作用，即使這兩個特徵可能並沒有直接連接也是如此。也就是說，“耦合”意圖包含元件或其它特徵的直接連結和間接連結，包括利用一個或多個中間元件的連接。
還應理解，“包括/包含”一詞在本文中使用時，說明存在所指出的特徵、整體、步驟、操作、單元和/或組件，但是並不排除存在或增加一個或多個其它特徵、整體、步驟、操作、單元和/或組件以及/或者它們的組合。
本領域技術人員應當意識到，在上述操作之間的邊界僅僅是說明性的。多個操作可以結合成單個操作，單個操作可以分佈於附加的操作中，並且操作可以在時間上至少部分重疊地執行。而且，另選的實施例可以包括特定操作的多個實例，並且在其他各種實施例中可以改變操作順序。但是，其它的修改、變化和替換同樣是可能的。因此，本說明書和圖式應當被看作是說明性的，而非限制性的。
雖然已經通過示例對本公開的一些特定實施例進行了詳細說明，但是本領域的技術人員應該理解，以上示例僅是為了進行說明，而不是為了限制本公開的範圍。在此公開的各實施例可以任意組合，而不脫離本公開的精神和範圍。本領域的技術人員還應理解，可以對實施例進行多種修改而不脫離本公開的範圍和精神。本公開的範圍由所附申請專利範圍來限定。
100,200:方法 300:時鐘電路 301:第一時鐘模組 303:第二時鐘模組 305:切換模組 307:配置模組 400:數位處理設備 CLK:時鐘信號
構成說明書的一部分的圖式描述了本公開的實施例，並且連同說明書一起用於解釋本公開的原理。
參照圖式，根據下面的詳細描述，可以更加清楚地理解本公開，其中：
圖1示出了根據至少一個實施例的用於對時鐘信號進行升頻的方法的流程圖。
圖2示出了根據至少一個另一實施例的用於對時鐘信號進行升頻的方法的流程圖。
圖3示出了根據本公開的至少一個實施例的時鐘電路的方塊圖。
圖4是根據本公開的至少一個實施例的數位處理設備的示意圖。
注意，在以下說明的實施方式中，有時在不同的圖式之間共同使用同一圖式標記來表示相同部分或具有相同功能的部分，而省略其重複說明。在本說明書中，使用相似的標號和字母表示類似項，因此，一旦某一項在一個圖式中被定義，則在隨後的圖式中不需要對其進行進一步討論。
為了便於理解，在圖式等中所示的各結構的位置、尺寸及範圍等有時不表示實際的位置、尺寸及範圍等。因此，所公開的發明並不限於圖式等所公開的位置、尺寸及範圍等。此外，圖式不必按比例繪製，一些特徵可能被放大以示出具體組件的細節。
100:方法

Claims (13)

  1. 一種用於對時鐘信號進行升頻的方法，包括：採用第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令並且響應於確定直接使所述第一時鐘模組輸出第二頻率的時鐘信號會使得所述第一時鐘模組輸出所述第一頻率和所述第二頻率之外的中間頻率：使得第二時鐘模組輸出所述第二頻率的時鐘信號；以及在所述第二時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第二時鐘模組代替所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
  2. 如請求項1所述用於對時鐘信號進行升頻的方法，還包括：在採用所述第二時鐘模組代替所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號之後，使得所述第一時鐘模組輸出所述第二頻率的時鐘信號；以及在所述第一時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第一時鐘模組代替所述第二時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
  3. 如請求項1或2所述用於對時鐘信號進行升頻的方法，還包括：接收將所述第二頻率的時鐘信號升頻到第三頻率的時鐘信號的第二指令；響應於接收到所述第二指令，使得當前提供第二頻率的時鐘模組外的其他時鐘模組輸出所述第三頻率的時鐘信號；以及 在所述其他時鐘模組輸出所述第三頻率的時鐘信號之後，採用所述其他時鐘模組代替所述當前提供第二頻率的時鐘模組向所述晶片提供所述第三頻率的時鐘信號。
  4. 如請求項1或2所述用於對時鐘信號進行升頻的方法，其中所述第一時鐘模組包括第一振盪器和對所述第一振盪器的輸出進行分頻的第一分頻器，所述第一時鐘模組被配置為在所述第一振盪器工作在其最佳頻率範圍的情況下提供所述頻率的時鐘信號；所述第二時鐘模組包括第二振盪器和對所述第二振盪器的輸出進行分頻的第二分頻器，所述第二時鐘模組被配置為在所述第二振盪器工作在其最佳頻率範圍的情況下提供所述第二頻率的時鐘信號。
  5. 一種用於對時鐘信號進行升頻的方法，包括：採用第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令並且響應於確定直接使所述第一時鐘模組輸出第二頻率的時鐘信號會使得所述第一時鐘模組輸出所述第一頻率和所述第二頻率之外的中間頻率：使得第二時鐘模組輸出第一頻率的時鐘信號，並代替所述第一時鐘模組向所述晶片提供所述第一頻率的時鐘信號；使得所述第一時鐘模組輸出第二頻率的時鐘信號；以及在所述第一時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
  6. 如請求項5所述用於對時鐘信號進行升頻的方法，其中所述第一時鐘模組包括第一振盪器和對所述第一振盪器的輸出進行分頻的第一分頻 器，所述第一時鐘模組被配置為在所述第一振盪器工作在其最佳頻率範圍的情況下提供第一頻率的時鐘信號和第二頻率的時鐘信號；所述第二時鐘模組包括第二振盪器和對所述第二振盪器的輸出進行分頻的第二分頻器，所述第二時鐘模組被配置為在所述第二振盪器工作在其最佳頻率範圍的情況下提供所述第一頻率的時鐘信號。
  7. 一種時鐘電路，包括：第一時鐘模組和第二時鐘模組，被配置為輸出指定頻率的時鐘信號；切換模組，被配置為執行所述第一時鐘模組和所述第二時鐘模組之間的切換；以及配置模組，被配置為：採用所述第一時鐘模組向晶片提供第一頻率的時鐘信號；接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令並且響應於確定直接使所述第一時鐘模組輸出第二頻率的時鐘信號會使得所述第一時鐘模組輸出所述第一頻率和所述第二頻率之外的中間頻率：使得所述第二時鐘模組輸出所述第二頻率的時鐘信號；以及在所述第二時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第二時鐘模組代替所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
  8. 如請求項7所述的時鐘電路，其中所述配置模組還被配置為：在採用所述第二時鐘模組代替所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號之後，使得所述第一時鐘模組輸出所述第二頻率的時鐘信號；以及 在所述第一時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第一時鐘模組代替所述第二時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
  9. 如請求項7或8所述的時鐘電路，其中所述配置模組還被配置為：響應於接收到將所述第二頻率的時鐘信號升頻到第三頻率的時鐘信號的第二指令，使得當前提供第二頻率的時鐘模組外的其他時鐘模組輸出所述第三頻率的時鐘信號；以及在所述其他時鐘模組輸出所述第三頻率的時鐘信號之後，採用所述其他時鐘模組代替所述當前提供第二頻率的時鐘模組向所述晶片提供所述第三頻率的時鐘信號。
  10. 如請求項7或8所述的時鐘電路，其中所述第一時鐘模組包括第一振盪器和對所述第一振盪器的輸出進行分頻的第一分頻器，所述第一時鐘模組被配置為在所述第一振盪器工作其最佳頻率範圍的情況下提供所述頻率的時鐘信號；所述第二時鐘模組包括第二振盪器和對所述第二振盪器的輸出進行分頻的第二分頻器，所述第二時鐘模組被配置為在所述第二振盪器工作其最佳頻率範圍的情況下提供所述第二頻率的時鐘信號。
  11. 一種時鐘電路，包括：第一時鐘模組和第二時鐘模組，被配置為輸出指定頻率的時鐘信號；切換模組，被配置為執行所述第一時鐘模組和所述第二時鐘模組之間的切換；以及配置模組，被配置為：採用所述第一時鐘模組向晶片提供第一頻率的時鐘信號； 接收將所述第一頻率的時鐘信號升頻到第二頻率的時鐘信號的指令；響應於接收到所述指令並且響應於確定直接使所述第一時鐘模組輸出第二頻率的時鐘信號會使得所述第一時鐘模組輸出所述第一頻率和所述第二頻率之外的中間頻率：使得所述第二時鐘模組輸出第一頻率的時鐘信號，並代替所述第一時鐘模組向所述晶片提供所述第一頻率的時鐘信號；使得所述第一時鐘模組輸出第二頻率的時鐘信號；以及在所述第一時鐘模組輸出所述第二頻率的時鐘信號之後，採用所述第一時鐘模組向所述晶片提供所述第二頻率的時鐘信號。
  12. 如請求項11所述的時鐘電路，其中所述第一時鐘模組包括第一振盪器和對所述第一振盪器的輸出進行分頻的第一分頻器，所述第一時鐘模組被配置為在所述第一振盪器工作在其最佳頻率範圍的情況下提供所述第一頻率的時鐘信號和所述第二頻率的時鐘信號；所述第二時鐘模組包括第二振盪器和對所述第二振盪器的輸出進行分頻的第二分頻器，所述第二時鐘模組被配置為在所述第二振盪器工作在其最佳頻率範圍的情況下提供所述第一頻率的時鐘信號。
  13. 一種數位處理設備，包括如請求項7至12中任一項所述的時鐘電路。
TW110122797A 2020-06-23 2021-06-22 用於對時鐘信號進行升頻的方法、時鐘電路和數位處理設備 TWI769868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010582032.2 2020-06-23
CN202010582032.2A CN111541451B (zh) 2020-06-23 2020-06-23 用于对时钟信号进行升频的方法和时钟电路

Publications (2)

Publication Number Publication Date
TW202138953A TW202138953A (zh) 2021-10-16
TWI769868B true TWI769868B (zh) 2022-07-01

Family

ID=71970016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122797A TWI769868B (zh) 2020-06-23 2021-06-22 用於對時鐘信號進行升頻的方法、時鐘電路和數位處理設備

Country Status (5)

Country Link
US (1) US11742866B2 (zh)
CN (1) CN111541451B (zh)
CA (1) CA3164052C (zh)
TW (1) TWI769868B (zh)
WO (1) WO2021259235A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111541451B (zh) 2020-06-23 2021-10-29 深圳比特微电子科技有限公司 用于对时钟信号进行升频的方法和时钟电路
CN114448399A (zh) * 2020-10-30 2022-05-06 阿里巴巴集团控股有限公司 时钟电路、计算装置和片上系统
CN114765455A (zh) * 2021-01-14 2022-07-19 深圳比特微电子科技有限公司 处理器和计算系统
CN113688081A (zh) * 2021-07-06 2021-11-23 平头哥(上海)半导体技术有限公司 时钟电路、计算装置和片上系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067758A (zh) * 2007-06-14 2007-11-07 华南理工大学 一种嵌入式系统的能耗管理方法
CN101931384A (zh) * 2009-06-22 2010-12-29 张中行 可实时调整频率升降的省电式触发控制装置及方法
TW201331748A (zh) * 2011-12-12 2013-08-01 Samsung Electronics Co Ltd 系統晶片以及其操作方法
TW201342209A (zh) * 2011-12-29 2013-10-16 Intel Corp 在多核心處理器中的非對稱核心之間遷移執行緒
TW201428482A (zh) * 2010-12-22 2014-07-16 Via Tech Inc 多核心微處理器之共享電源的分散式管理
CN104076863A (zh) * 2014-07-01 2014-10-01 大唐微电子技术有限公司 一种时钟切换装置
TW201643714A (zh) * 2015-02-13 2016-12-16 英特爾股份有限公司 在多核心處理器中執行電源管理

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870299A (en) * 1988-03-28 1989-09-26 Chen Ben W Dynamic switching circuit for multiple asynchronous clock sources
US5142247A (en) * 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
CN1093703C (zh) * 1997-06-26 2002-10-30 华为技术有限公司 控制时钟信号切换时相位瞬变的设备和方法
JPH11143573A (ja) * 1997-11-10 1999-05-28 Fujitsu Ltd クロック供給方法及び情報処理装置
CN1156995C (zh) * 2000-07-11 2004-07-07 深圳市中兴通讯股份有限公司 数字通讯系统中可热插拔主备无抖动切换方法及装置
CN1315018C (zh) * 2002-08-15 2007-05-09 联发科技股份有限公司 时钟脉冲切换系统及其时钟脉冲切换方法
WO2007095996A1 (en) * 2006-02-23 2007-08-30 Mentor Graphics Corp. Cross-bar switching in an emulation environment
CN101072029B (zh) * 2006-05-12 2011-04-13 豪威国际控股有限公司 一种单芯片上多种精确时钟产生电路及其实现方法
US7502267B2 (en) * 2006-09-22 2009-03-10 Winbond Electronics Corporation Clock frequency doubler method and apparatus for serial flash testing
US20080219331A1 (en) * 2007-03-07 2008-09-11 Matsushita Electric Industrial Co., Ltd. Methods and apparatus for reducing the effects of DAC images in radio frequency transceivers
CN102118160B (zh) * 2009-12-30 2013-10-23 意法半导体研发(深圳)有限公司 产生时钟信号的电路和方法
CN101854171A (zh) * 2010-05-21 2010-10-06 中兴通讯股份有限公司 多频点模拟锁相环电路
CN102013920A (zh) * 2010-12-03 2011-04-13 中兴通讯股份有限公司 一种时分双工基站的时钟备份方法及系统
US8462578B2 (en) * 2011-05-23 2013-06-11 Freescale Semiconductor, Inc. Charge pump circuit with fast start-up
CN102868398B (zh) * 2011-07-05 2014-12-17 联发科技（新加坡）私人有限公司 时钟信号产生装置以及使用于时钟信号产生装置的方法
CN102904562B (zh) * 2011-07-26 2015-02-25 宏碁股份有限公司 多重取样频率电路及方法
CN102445916B (zh) * 2011-09-15 2014-04-02 福建星网锐捷网络有限公司 一种可编程控制器、时钟频率控制的方法及系统
CN102981803B (zh) * 2012-11-30 2015-05-27 飞天诚信科技股份有限公司 一种提升基于iso14443协议非接触卡数据处理速度的方法
CN103888136B (zh) * 2012-12-20 2017-01-25 澜起科技（上海）有限公司 广播系统芯片的无晶体时钟产生系统
CN103780097B (zh) * 2014-02-25 2017-12-29 成都芯源系统有限公司 开关型功率变换器、时钟模块、控制电路及相关控制方法
CN105425898B (zh) * 2015-11-13 2018-08-14 青岛中星微电子有限公司 一种低功耗嵌入式系统
CN106066817B (zh) * 2016-05-30 2023-04-07 珠海市一微半导体有限公司 时钟监控电路及其方法
CN109194308B (zh) * 2018-11-09 2024-09-20 深圳市金科泰通信设备有限公司 多频率自动切换的晶振电路
CN110221650B (zh) * 2019-06-18 2021-04-09 中国人民解放军国防科技大学 一种适用于高性能网络处理器芯片的时钟发生器
CN111541451B (zh) * 2020-06-23 2021-10-29 深圳比特微电子科技有限公司 用于对时钟信号进行升频的方法和时钟电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067758A (zh) * 2007-06-14 2007-11-07 华南理工大学 一种嵌入式系统的能耗管理方法
CN101931384A (zh) * 2009-06-22 2010-12-29 张中行 可实时调整频率升降的省电式触发控制装置及方法
TW201428482A (zh) * 2010-12-22 2014-07-16 Via Tech Inc 多核心微處理器之共享電源的分散式管理
TW201331748A (zh) * 2011-12-12 2013-08-01 Samsung Electronics Co Ltd 系統晶片以及其操作方法
TW201342209A (zh) * 2011-12-29 2013-10-16 Intel Corp 在多核心處理器中的非對稱核心之間遷移執行緒
CN104076863A (zh) * 2014-07-01 2014-10-01 大唐微电子技术有限公司 一种时钟切换装置
TW201643714A (zh) * 2015-02-13 2016-12-16 英特爾股份有限公司 在多核心處理器中執行電源管理

Also Published As

Publication number Publication date
CA3164052C (en) 2024-04-02
CN111541451A (zh) 2020-08-14
CN111541451B (zh) 2021-10-29
WO2021259235A1 (zh) 2021-12-30
US20220352898A1 (en) 2022-11-03
US11742866B2 (en) 2023-08-29
TW202138953A (zh) 2021-10-16
CA3164052A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
TWI769868B (zh) 用於對時鐘信號進行升頻的方法、時鐘電路和數位處理設備
US7321269B2 (en) High frequency ring oscillator with feed-forward paths
US8081023B2 (en) Phase shift circuit with lower intrinsic delay
JP2009165109A (ja) 半導体素子、クロック同期化回路、及び、クロック同期化回路の駆動方法
US7151398B2 (en) Clock signal generators having programmable full-period clock skew control
KR100362841B1 (ko) 고주파수위상동기루프회로
US11290089B2 (en) Generation of pulse width modulated (PWM) pulses
CN104821824A (zh) 系统就绪时钟分配芯片
JP7060471B2 (ja) 相互注入位相同期回路
JP2010093771A (ja) Ｄｌｌ回路
US8786315B2 (en) Phase frequency detector
Cheng et al. A difference detector PFD for low jitter PLL
JP3670615B2 (ja) 位相比較器およびクロックリカバリ回路
US6977539B1 (en) Clock signal generators having programmable full-period clock skew control and methods of generating clock signals having programmable skews
KR20100129017A (ko) 지연 동기 루프 및 이를 포함하는 전자 장치
JP2006515096A (ja) クロック信号を生成する回路及び方法
KR100672033B1 (ko) 두 개의 입력 기준 클럭을 가지는 지연동기루프회로, 이를포함하는 클럭 신호 발생 회로 및 클럭 신호 발생 방법
US10560053B2 (en) Digital fractional frequency divider
KR20070071142A (ko) 지연 고정 루프 기반의 주파수 체배기
JP3797345B2 (ja) 遅延調整回路
Cheng et al. A 2.2 GHz programmable DLL-based frequency multiplier for SOC applications
JP3853268B2 (ja) 多相出力クロック発生回路
JP3772668B2 (ja) 位相同期ループを用いた発振回路
CN108418581B (zh) 一种用于生成时钟信号的电路
JP2002111484A (ja) Ｐｌｌ回路及び半導体集積回路