CN106066817B - 时钟监控电路及其方法 - Google Patents

时钟监控电路及其方法 Download PDF

Info

Publication number
CN106066817B
CN106066817B CN201610373841.6A CN201610373841A CN106066817B CN 106066817 B CN106066817 B CN 106066817B CN 201610373841 A CN201610373841 A CN 201610373841A CN 106066817 B CN106066817 B CN 106066817B
Authority
CN
China
Prior art keywords
clock
module
frequency
low
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610373841.6A
Other languages
English (en)
Other versions
CN106066817A (zh
Inventor
戴剑锋
何再生
邵要华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Amicro Semiconductor Co Ltd
Original Assignee
Zhuhai Amicro Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Amicro Semiconductor Co Ltd filed Critical Zhuhai Amicro Semiconductor Co Ltd
Priority to CN201610373841.6A priority Critical patent/CN106066817B/zh
Publication of CN106066817A publication Critical patent/CN106066817A/zh
Application granted granted Critical
Publication of CN106066817B publication Critical patent/CN106066817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开一种时钟监控电路及相应的时钟监控方法，通过设置两个低频时钟源模块(一个是芯片内部的低频时钟模块，另外一个是外挂的低频时钟源模块)，利用双时钟源模块提供系统的时钟可靠性，同时系统本身具备由低频时钟源升频的高频时钟模块，高频时钟模块的输入时钟源可以是外部低频时钟或者内部低频时钟，此高频模块在输入的低频时钟源停止工作以后还可以通过模块本身的自激振荡维持比低频高两倍以上的时钟频率。当时钟监控模块监测到外部时钟模块出现异常或者是内部时钟低频模块出现异常时，时钟监控模块就会输出相应的标志位跟中断给时钟异常处理模块，时钟异常处理模块就会相应把高频输入模块的时钟源切换成另外一个低频时钟模块。

Description

时钟监控电路及其方法
技术领域
本发明涉及电子电路技术领域，具体涉及一种时钟监控电路及相应的时钟监控方法。
背景技术
当前的电子产品经常工作于各种恶劣的环境里，比如电磁干扰、电源干扰、静电干扰等，这就要求我们在设计电子产品时，必须在芯片设计阶段跟电路板设计阶段充分考虑时钟系统的可靠性。其中，在电路板设计阶段可以通过PCB布线、采用抗干扰性强的元件及合理的电路设计来提高可靠性，但是在芯片设计时，必须要从最开始的系统设计阶段就规划好可靠的时钟系统，以便提高可靠性，但是即使这样，芯片的时钟源还是存在出现异常的风险。所以，有必要考虑一套时钟源的异常处理机制，来避免时钟源出现异常而导致整个电子产品死机。
发明内容
本发明旨在提供一种时钟监控电路及相应的时钟监控方法，以保障在时钟系统的时钟源出现异常时，切换时钟的时钟源，使得芯片能一直保持正常工作或者出现故障后可以快速恢复工作。本发明通过以下技术方案实现：
一种时钟监控电路，包括外部低频时钟模块、内部低频时钟模块、高频时钟模块、时钟监控模块、时钟异常处理模块、电子工作系统及时钟源选择模块；外部低频时钟模块和内部低频时钟模块的输出分别接时钟源选择模块的两个输入端；时钟异常处理模块的输出连接时钟源选择模块的选择控制端，控制时钟源选择模块选用外部低频时钟或内部低频时钟；外部低频时钟模块和内部低频时钟模块的输出还分别接入时钟监控模块，时钟监控模块对时钟源选择模块所选择的低频时钟进行监控并针对异常低频时钟向时钟异常处理模块输出时钟异常指示信号和时钟异常中断信号；时钟源选择模块的输出连接高频时钟模块，高频时钟模块为时钟监控模块、时钟异常处理模块和电子工作系统提供大于当前低频时钟源频率两倍以上的高频时钟信号。
作为具体的技术方案，所述高频时钟模块包括鉴频鉴相器、电荷泵、压控振荡器及分频器；鉴频鉴相器的第一输入端接入时钟源选择模块选择的低频时钟信号，鉴频鉴相器的输出连接电荷泵的输入，电荷泵的输出连接压控振荡器的输入，压控振荡器的输出作为高频时钟模块的输出，压控振荡器的输出同时通过分频器接入鉴频鉴相器的第二输入端。
作为具体的技术方案，所述时钟监控模块包括二选一选择器、低频时钟信号检测单元和时钟异常分析单元；时钟监控模块的二选一选择器的两个输入，二选一选择器的选择控制端连接时钟源选择模块的选择控制端，二选一选择器的输出连接低频时钟信号检测单元，低频时钟信号检测单元的输出连接时钟异常分析单元的输入，时钟异常分析单元的输出连接时钟异常处理模块的信号接收端。
作为进一步的技术方案，所述时钟监控电路还包括时钟监控使能模块，该时钟监控使能模块的使能信号输出端连接时钟监控模块的使能控制端。
一种时钟监控方法，包括：
(1)通过一外部低频时钟模块提供第一低频时钟信号，通过一内部低频时钟模块提供第二低频时钟信号；
(2)通过时钟源选择模块选择第一低频时钟信号或第二低频时钟信号作为当前时钟源；
(3)通过高频时钟模块将选择的所述当前时钟源加工为大于当前时钟源频率两倍以上的高频时钟信号，作为电子工作系统、时钟监控模块及异常处理模块的输入时钟；
(4)时钟监控模块采用高频时钟模块提供的高频时钟信号对当前时钟源进行监控，如果监控到当前时钟源异常，则向时钟异常处理模块输出时钟异常指示信号和时钟异常中断信号并进入步骤(5)，否则维持监控；
(5)时钟异常处理模块通过查询时钟异常指示信号或者通过中断处理服务程序检测到当前时钟源异常，启动另外一个低频时钟模块，等待该另一个低频时钟模块工作正常后通知时钟源选择模块将该另一个低频时钟模块的时钟信号切换为高频时钟模块的当前时钟源，返回步骤(3)。
作为具体的技术方案，所述步骤(3)的具体实现方法为：高频时钟模块内设置有鉴频鉴相器、电荷泵、压控振荡器、分频器；通过鉴频鉴相器检测输入的当前时钟源信号和通过分频器反馈回来的所述高频时钟信号的频率和相位差，并将检测出的相位差信号通过电荷泵转换成电压信号输出，并控制压控振荡器的输出频率稳定在设定的频率值。
作为具体的技术方案，所述步骤(4)的具体实现方法为：所述时钟监控模块包括二选一选择器、低频时钟信号检测单元和时钟异常分析单元；通过二选一选择器、根据时钟源选择模块的选择控制信号选择第一低频时钟信号或第二低频时钟信号作为当前时钟源；通过低频时钟信号检测单元监控当前时钟源的上升沿跟下降沿，时钟异常分析单元根据低频时钟信号检测单元的监控结果分析当前时钟源信号是否存在异常。
作为具体的技术方案，所述低频时钟信号检测单元监控到上升沿时开始计时，监控到下降沿停止计时，当监控到上升沿到下降沿的时间间隔超过当前时钟源信号的正常时钟周期范围或者低频时钟信号检测单元一直检测到当前时钟源信号一直停留在固定的电平超过正常时钟周期范围，则判定当前低频时钟异常。
作为进一步的技术方案，所述步骤(4)的执行受一个时钟监控使能模块的控制。
本发明通过设置两个低频时钟源模块(一个是芯片内部的低频时钟模块，另外一个是外挂的低频时钟源模块)，利用双时钟源模块提供系统的时钟可靠性，同时系统本身具备由低频时钟源升频的高频时钟模块，高频时钟模块的输入时钟源可以是外部低频时钟或者内部低频时钟，此高频模块在输入的低频时钟源停止工作以后还可以通过模块本身的自激振荡维持比低频高两倍以上的时钟频率。当时钟监控模块监测到外部时钟模块出现异常或者是内部时钟低频模块出现异常时，时钟监控模块就会输出相应的标志位跟中断给时钟异常处理模块，时钟异常处理模块就会相应把高频输入模块的时钟源切换成另外一个低频时钟模块。
附图说明
图1为本发明实施例提供的时钟监控电路的构成图。
图2为本发明实施例提供的时钟监控电路中高频时钟模块的构成图。
具体实施方式
如图1所示，本实施例提供的时钟监控电路包括外部低频时钟模块1、内部低频时钟模块2、高频时钟模块3、时钟监控模块4、时钟异常处理模块5、电子工作系统6、时钟监控使能模块7及时钟源选择模块8。其中，时钟监控模块4包括二选一选择器、低频时钟信号检测单元9和时钟异常分析单元10。
外部低频时钟模块1和内部低频时钟模块2的输出分别接时钟源选择模块8的两个输入端，时钟源选择模块8的选择控制端连接时钟异常处理模块5的输出。外部低频时钟模块1和内部低频时钟模块2的输出还分别接时钟监控模块4的二选一选择器的两个输入，二选一选择器的选择控制端连接时钟源选择模块8的选择控制端，二选一选择器的输出连接低频时钟信号检测单元9，低频时钟信号检测单元9的输出连接时钟异常分析单元10的输入，时钟异常分析单元10的输出连接时钟异常处理模块5的信号接收端。时钟源选择模块8的输出连接高频时钟模块3，高频时钟模块3的输出分别连接时钟异常处理模块5和电子工作系统6。时钟监控使能模块7的输出连接时钟监控模块4的使能控制端。
外部低频时钟模块1和内部低频时钟模块2为系统的高频时钟模块3提供所用的时钟源，通过时钟源选择模块8设置同一时刻只能选择两者之一作为高频时钟模块3的时钟源。选择的时钟源做为高频时钟模块3的输入时钟源，高频时钟模块3产生大于输入时钟源频率两倍以上的时钟频率，作为整个电子工作系统6、时钟监控模块4及异常处理模块5的输入时钟。时钟监控模块4采用高频时钟模块3提供的时钟监控外部低频时钟模块1或者内部低频时钟模块2产生的低频时钟。时钟监控模块4内部的低频时钟信号检测单元9负责监控输入时钟的上升沿跟下降沿，时钟异常分析单元10根据低频时钟信号检测单元9的监控结果分析输入时钟监控模块4的低频时钟信号是否存在异常，低频时钟信号检测单元9监控到上升沿时开始计时，监控到下降沿停止计时，当监控到上升沿到下降沿的时间间隔超过输入低频时钟的正常时钟周期范围或者低频时钟信号检测9一直检测到输入的时钟一直停留在固定的电平超过正常时钟周期范围，则代表低频时钟异常(低频时钟异常时，高频时钟模块3还是能保持有高于2倍的低频时钟信号，以便保证时钟监控模块4工作正常)，则异常分析模块10就输出时钟异常指示和时钟异常中断。
如果时钟源选择模块8选择外部低频时钟模块1的低频时钟做为系统时钟，时钟监控使能模块7使能时钟监控模块4，时钟监控模块4就开始监控外部时钟模块1的时钟信号，如果检测到外部低频时钟模块1的低频时钟的周期一直保持在正常时钟周期范围以内，则时钟监控模块4就不发出钟异常指示和时钟异常中断，然而如果检测到外部低频时钟模块1的低频时钟的周期一直超过正常时钟周期范围或者时钟频率一直停留在某一个固定的电平超过一段时间，时钟监控模块4就会发出时钟异常指示和时钟异常中断给时钟异常处理模块5，时钟异常处理模块5通过查询时钟异常指示或者通过中断处理服务程序检测到外部低频时钟模块1异常，那么时钟异常处理模块5就可以立即启动内部时钟模块2，等待内部低频时钟模块2工作正常后立即通知时钟源选择模块8将高频时钟模块4的时钟源切换到内部低频时钟模块2。相反如果系统起初选用的时钟源为内部低频时钟模块2，使能时钟监控模块4就可以监控内部低频时钟模块2，如果内部低频时钟模块2出现异常，相应地时钟异常处理模块5就可以立即通知时钟源选择模块8将高频时钟模块3的时钟源切换到外部低频时钟模块1。
如图2所示，高频时钟模块3包括鉴频鉴相器12、电荷泵13、压控振荡器14、分频器15。鉴频鉴相器12的第一输入端接入时钟源选择模块8选择的低频时钟信号，鉴频鉴相器12的输出连接电荷泵13的输入，电荷泵13的输出连接压控振荡器14的输入，压控振荡器14的输出作为高频时钟模块3的输出，压控振荡器14的输出同时通过分频器15接入鉴频鉴相器12的第二输入端。
在本发明中，无论低频时钟模块是否出现异常都要保证高频时钟模块3输出的时钟是低频时钟的两倍以上。其中，压控振荡器14的振荡频率受到电荷泵13输出的电压控制，而振荡频率与控制电压之间成线性关系。鉴频鉴相器12的作用是检测输入的低频信号跟通过分频器15反馈回来的输出信号的频率跟相位差，并将检测出的相位差信号通过电荷泵13转换成电压信号输出，从而控制压控振荡器14的输出频率稳定在用户想要设定的频率值。本发明中，如果输入的低频时钟信号出现异常或者停振后固定在一个固定的电平，压控振荡器14也能保持输出2倍于正常的低频信号。
本实施例的有益效果在于：
1、使用两个低频时钟源，一个内部的，一个外部的，保证时钟源的可靠性。
2、可以同时监控内部和外部低频时钟源，当监控到当前使用的时钟源出现问题，时钟异常处理模块就把时钟源切换到另外一个时钟源。
3、高频时钟信号从低频时钟源模块升频而来，不需要芯片内部或者外部重新产生一个高频时钟。
4、高频时钟模块在低频时钟源出现异常以后，会维持自激震荡，维持给时钟异常处理模块跟时钟监控模块提供时钟。
上述实施例仅表达了本发明的一种典型实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。对本领域的技术人员来说，在不脱离本发明的构思前提下，所做出的若干变形或改进，都属于本发明的揭露范围。

Claims (9)

1.一种时钟监控电路，其特征在于：包括外部低频时钟模块、内部低频时钟模块、高频时钟模块、时钟监控模块、时钟异常处理模块、电子工作系统及时钟源选择模块；外部低频时钟模块和内部低频时钟模块的输出分别接时钟源选择模块的两个输入端；时钟异常处理模块的输出连接时钟源选择模块的选择控制端，控制时钟源选择模块选用外部低频时钟或内部低频时钟；外部低频时钟模块和内部低频时钟模块的输出还分别接入时钟监控模块，时钟监控模块对时钟源选择模块所选择的低频时钟进行监控并针对异常低频时钟向时钟异常处理模块输出时钟异常指示信号和时钟异常中断信号；时钟源选择模块的输出连接高频时钟模块，高频时钟模块为时钟监控模块、时钟异常处理模块和电子工作系统提供大于当前低频时钟源频率两倍以上的高频时钟信号。
2.根据权利要求1所述的时钟监控电路，其特征在于：所述高频时钟模块包括鉴频鉴相器、电荷泵、压控振荡器及分频器；鉴频鉴相器的第一输入端接入时钟源选择模块选择的低频时钟信号，鉴频鉴相器的输出连接电荷泵的输入，电荷泵的输出连接压控振荡器的输入，压控振荡器的输出作为高频时钟模块的输出，压控振荡器的输出同时通过分频器接入鉴频鉴相器的第二输入端。
3.根据权利要求1所述的时钟监控电路，其特征在于：所述时钟监控模块包括二选一选择器、低频时钟信号检测单元和时钟异常分析单元；时钟监控模块的二选一选择器的两个输入分别接外部低频时钟模块和内部低频时钟模块的输出，二选一选择器的选择控制端连接时钟源选择模块的选择控制端，二选一选择器的输出连接低频时钟信号检测单元，低频时钟信号检测单元的输出连接时钟异常分析单元的输入，时钟异常分析单元的输出连接时钟异常处理模块的信号接收端。
4.根据权利要求1、2或3所述的时钟监控电路，其特征在于：所述时钟监控电路还包括时钟监控使能模块，该时钟监控使能模块的使能信号输出端连接时钟监控模块的使能控制端。
5.一种时钟监控方法，其特征在于：包括：
（1）通过一外部低频时钟模块提供第一低频时钟信号，通过一内部低频时钟模块提供第二低频时钟信号；
（2）通过时钟源选择模块选择第一低频时钟信号或第二低频时钟信号作为当前时钟源；
（3）通过高频时钟模块将选择的所述当前时钟源加工为大于当前时钟源频率两倍以上的高频时钟信号，作为电子工作系统、时钟监控模块及异常处理模块的输入时钟；
（4）时钟监控模块采用高频时钟模块提供的高频时钟信号对当前时钟源进行监控，如果监控到当前时钟源异常，则向时钟异常处理模块输出时钟异常指示信号和时钟异常中断信号并进入步骤（5），否则维持监控；
（5）时钟异常处理模块通过查询时钟异常指示信号或者通过中断处理服务程序检测到当前时钟源异常，启动另外一个低频时钟模块，等待该另一个低频时钟模块工作正常后通知时钟源选择模块将该另一个低频时钟模块的时钟信号切换为高频时钟模块的当前时钟源，返回步骤（3）。
6.根据权利要求5所述的时钟监控方法，其特征在于：所述步骤（3）的具体实现方法为：高频时钟模块内设置有鉴频鉴相器、电荷泵、压控振荡器、分频器；通过鉴频鉴相器检测输入的当前时钟源信号和通过分频器反馈回来的所述高频时钟信号的频率和相位差，并将检测出的相位差信号通过电荷泵转换成电压信号输出，并控制压控振荡器的输出频率稳定在设定的频率值。
7.根据权利要求5所述的时钟监控方法，其特征在于：所述步骤（4）的具体实现方法为：所述时钟监控模块包括二选一选择器、低频时钟信号检测单元和时钟异常分析单元；通过二选一选择器、根据时钟源选择模块的选择控制信号选择第一低频时钟信号或第二低频时钟信号作为当前时钟源；通过低频时钟信号检测单元监控当前时钟源的上升沿跟下降沿，时钟异常分析单元根据低频时钟信号检测单元的监控结果分析当前时钟源信号是否存在异常。
8.根据权利要求7所述的时钟监控方法，其特征在于：所述低频时钟信号检测单元监控到上升沿时开始计时，监控到下降沿停止计时，当监控到上升沿到下降沿的时间间隔超过当前时钟源信号的正常时钟周期范围或者低频时钟信号检测单元一直检测到当前时钟源信号一直停留在固定的电平超过正常时钟周期范围，则判定当前低频时钟异常。
9.根据权利要求5至8任意一项所述的时钟监控方法，其特征在于：所述步骤（4）的执行受一个时钟监控使能模块的控制。
CN201610373841.6A 2016-05-30 2016-05-30 时钟监控电路及其方法 Active CN106066817B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610373841.6A CN106066817B (zh) 2016-05-30 2016-05-30 时钟监控电路及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610373841.6A CN106066817B (zh) 2016-05-30 2016-05-30 时钟监控电路及其方法

Publications (2)

Publication Number Publication Date
CN106066817A CN106066817A (zh) 2016-11-02
CN106066817B true CN106066817B (zh) 2023-04-07

Family

ID=57420196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610373841.6A Active CN106066817B (zh) 2016-05-30 2016-05-30 时钟监控电路及其方法

Country Status (1)

Country Link
CN (1) CN106066817B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108089631B (zh) * 2017-12-11 2023-10-27 深圳市博巨兴微电子科技有限公司 一种用于微控制器芯片的时钟侦测电路
CN108491286B (zh) * 2018-01-16 2023-04-11 深圳市博巨兴微电子科技有限公司 一种mcu芯片保护方法
CN111541451B (zh) 2020-06-23 2021-10-29 深圳比特微电子科技有限公司 用于对时钟信号进行升频的方法和时钟电路
CN112114616B (zh) * 2020-08-04 2022-10-25 深圳市宏电技术股份有限公司 一种实时时钟的切换方法、电子设备及计算机存储介质
CN114285408A (zh) * 2020-09-27 2022-04-05 广州慧睿思通科技股份有限公司 双时钟源切换方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002073200A (ja) * 2000-09-01 2002-03-12 Yazaki Corp 制御ユニット及び、多重通信システム
CN101373969A (zh) * 2007-08-20 2009-02-25 天津南大强芯半导体芯片设计有限公司 一种时钟恢复电路及其工作方法与应用
CN101526829A (zh) * 2008-03-06 2009-09-09 中兴通讯股份有限公司 无毛刺时钟切换电路
CN102694616A (zh) * 2012-06-11 2012-09-26 福建星网锐捷网络有限公司 时钟检测电路、时钟电路及时钟异常检测方法
JP2013114589A (ja) * 2011-11-30 2013-06-10 Seiko Epson Corp マイクロコントローラー
CN104834581A (zh) * 2015-05-11 2015-08-12 江苏宏云技术有限公司 一种晶体振荡器的停振监测电路
CN205750769U (zh) * 2016-05-30 2016-11-30 珠海市一微半导体有限公司 时钟监控电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002073200A (ja) * 2000-09-01 2002-03-12 Yazaki Corp 制御ユニット及び、多重通信システム
CN101373969A (zh) * 2007-08-20 2009-02-25 天津南大强芯半导体芯片设计有限公司 一种时钟恢复电路及其工作方法与应用
CN101526829A (zh) * 2008-03-06 2009-09-09 中兴通讯股份有限公司 无毛刺时钟切换电路
JP2013114589A (ja) * 2011-11-30 2013-06-10 Seiko Epson Corp マイクロコントローラー
CN102694616A (zh) * 2012-06-11 2012-09-26 福建星网锐捷网络有限公司 时钟检测电路、时钟电路及时钟异常检测方法
CN104834581A (zh) * 2015-05-11 2015-08-12 江苏宏云技术有限公司 一种晶体振荡器的停振监测电路
CN205750769U (zh) * 2016-05-30 2016-11-30 珠海市一微半导体有限公司 时钟监控电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE1588时钟同步系统应用分析与现场测试;刘巍等;《电力自动化设备》;20120228;第1-5页 *

Also Published As

Publication number Publication date
CN106066817A (zh) 2016-11-02

Similar Documents

Publication Publication Date Title
CN106066817B (zh) 时钟监控电路及其方法
US8476860B2 (en) Electric power converter
US8593013B2 (en) Switching control method capable of continuously providing power and related apparatus and power supply system
US7971076B2 (en) Circuitry and method for monitoring a supply voltage
JP5947633B2 (ja) 信号伝達回路、集積回路およびそれを含む電気機器
CN205750769U (zh) 时钟监控电路
JP4000001B2 (ja) クロック制御装置およびクロック制御方法
JP5267055B2 (ja) 電源電圧出力回路
CN116054798A (zh) 一种多电压域上下电复位中时序亚稳态消除方法及装置
US6804793B2 (en) Manipulating an integrated circuit clock in response to early detection of an operation known to trigger an internal disturbance
CN112311359A (zh) 脉波宽度调变控制电路以及脉波宽度调变信号的控制方法
JPH11308102A (ja) 位相同期回路
CN105527560A (zh) 芯片差异性的监测方法及监测电路
JP2017063134A (ja) 半導体パワーモジュール及び電動機用駆動システム
US20050128667A1 (en) Power source apparatus supplying multiple output
TW201813303A (zh) 用於產生時脈之電子電路及其方法
JP5451273B2 (ja) 電源監視回路、該電源監視回路に用いられる電源監視方法及び電源監視制御プログラム、並びに電子機器
JP2008176578A (ja) 冗長演算システムよび演算部
EP3254904B1 (en) Vehicle control device
WO2011052112A1 (ja) システムクロック監視装置およびモータ制御システム
CN110932719B (zh) 开关电源的时钟信号切换方法
KR100557607B1 (ko) 클럭 발생 장치
US20230152371A1 (en) Clock monitor circuit and microcontroller and control method thereof
US20060001320A1 (en) Power supply trouble detecting apparatus and electronic circuit
US20220140928A1 (en) System synchronization method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant