TWI765456B - 使用記憶體裝置之類比儲存 - Google Patents

使用記憶體裝置之類比儲存 Download PDF

Info

Publication number
TWI765456B
TWI765456B TW109143381A TW109143381A TWI765456B TW I765456 B TWI765456 B TW I765456B TW 109143381 A TW109143381 A TW 109143381A TW 109143381 A TW109143381 A TW 109143381A TW I765456 B TWI765456 B TW I765456B
Authority
TW
Taiwan
Prior art keywords
memory cells
memory
memory cell
different
read
Prior art date
Application number
TW109143381A
Other languages
English (en)
Other versions
TW202129648A (zh
Inventor
馬蒂亞 波尼亞迪
伊諾珊卓 托托里
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202129648A publication Critical patent/TW202129648A/zh
Application granted granted Critical
Publication of TWI765456B publication Critical patent/TWI765456B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文中描述用於類比儲存資訊的方法、系統及裝置。此類方法、系統及裝置適用於電子神經生物學模仿架構中之類神經連接權重儲存。一種記憶體裝置可包括複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之一各別程式化靈敏度的該各別程式化靈敏度。可在一多疊層記憶體陣列之不同疊層上提供記憶體胞元。一各別記憶體胞元之一儲存元件材料可具有不同於該多疊層記憶體陣列中之一不同疊層上之另一各別記憶體胞元之一各別儲存元件材料之另一厚度或組合物的一厚度及/或一組合物。該記憶體裝置可進一步包括讀取電路系統，該讀取電路系統經組態以類比地讀取在該等各別記憶體胞元中程式化的各別資訊，且基於自該等各別記憶體胞元類比地讀取的該各別資訊的一組合來提供一輸出。

Description

使用記憶體裝置之類比儲存
以下大體上係關於記憶體裝置，且更具體而言係關於使用記憶體裝置之類比儲存。
記憶體裝置廣泛地用於在諸如電腦、無線通信裝置、相機、數位顯示器及其類似物之各種電子裝置中儲存資訊。藉由程式化記憶體裝置之不同狀態來儲存資訊。舉例而言，二進制裝置具有兩種狀態，通常用邏輯「1」或邏輯「0」表示。在其他系統中，可儲存多於兩種狀態。為了存取所儲存資訊，電子裝置之組件可在記憶體裝置讀取或感測所儲存狀態。為了儲存資訊，電子裝置之組件可在記憶體裝置中寫入或程式化狀態。
存在各種類型的記憶體裝置，包括磁性硬碟、隨機存取記憶體(RAM)、替換記憶體(ROM)、動態RAM(DRAM)、同步動態RAM(SDRAM)、鐵電RAM(FeRAM)、磁RAM(MRAM)、電阻RAM(RRAM)，快閃記憶體、相變記憶體(PCM)及其他者。記憶體裝置可為揮發性或非揮發性。即使在無外部電源的情況下，非揮發性記憶體，例如，FeRAM，亦可維持其所儲存邏輯狀態達延長時間段。揮發性記憶體胞元可隨時間丟失其儲存狀態，除非其由外部電源週期性地再新。
在數個應用中，以類比形式而非數位形式儲存資訊可較方便。舉例而言，模仿神經生物學架構(亦被稱為神經網路)的電子裝置可利用學習技術產生之類比儲存來模擬類神經連接權重儲存。通常，記憶體裝置的程式化及讀取靈敏度不足。
根據本發明之實施例，提供一種裝置。該裝置包含：複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度；及讀取電路系統，其經組態以讀取在各別記憶體胞元中程式化的各別類比資訊，且基於自各別記憶體胞元讀取的各別類比資訊的組合來提供輸出。
根據本發明之實施例，提供一種方法。該方法包含存取複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度。該方法亦包含將一或多個程式化脈衝施加至複數個記憶體胞元。該方法進一步包含至少部分地基於施加一或多個程式化脈衝，將各別類比資訊儲存在每一各別記憶體胞元中。
根據本發明之實施例，提供一種方法。該方法包含存取複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度。該方法包含自每一各別記憶體胞元讀取在各別記憶體胞元中程式化的類比資訊。該方法亦包含組合自每一各別記憶體胞元讀取的類比資訊。該方法進一步包含基於組合類比資訊來提供輸出。
根據本發明之實施例，提供一種方法。該方法包含形成複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度。該方法亦包含形成耦接至複數個記憶體胞元之讀取電路系統，該讀取電路系統經組態以讀取各別記憶體胞元且基於自各別記憶體胞元讀取的各別類比資訊的組合來提供輸出。
根據本發明之實施例，提供一種系統。該系統包含記憶體陣列、輸入組件、程式化組件及讀取組件。該記憶體陣列包含複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度。輸入組件經組態以在訓練階段期間接收訓練刺激。程式化組件經組態以基於所接收到的刺激施加一或多個程式化脈衝以對複數個記憶體胞元中之各別類比資訊進行程式化。讀取組件經組態以讀取在各別記憶體胞元中程式化的各別類比資訊。讀取組件進一步經組態以基於自各別記憶體胞元讀取的各別類比資訊的組合來提供輸出。輸出對應於與訓練階段期間接收到的刺激相關聯的類神經連接權重。
類比資訊儲存通常可比數位資訊儲存較方便。舉例而言，在神經網路中，類神經連接權重可係指兩個節點(例如，神經元)之間的連接的強度或振幅。藉由神經網路傳輸的資訊的性質及內容可部分地基於節點之間形成的類神經連接的性質(例如，類神經連接權重)。除其他外，神經形態系統及裝置亦可經設計為實現用傳統電腦架構可能無法實現的結果。舉例而言，神經形態系統可用於實現與生物系統較通常相關聯的結果，諸如學習、視覺(vision或visual)處理、聽覺處理、高階計算或其他過程或其組合。更大體而言，在不涉及神經網路的其他非揮發性記憶體應用中，類比資訊儲存亦為期望的特徵。
本文描述經組態以儲存類比資訊的系統、裝置及方法。在一些實施例中，但非限制性，類比資訊儲存能力適合於模仿神經系統中可能存在的神經生物學結構及/或儲存類神經連接權重。儘管通常用於儲存數位資訊，但在一些實施例中，記憶體胞元，且特定而言非揮發性記憶體胞元在行為上本質上為類似的，因此其可操作從而以類比形式儲存資訊。如自下文描述中將顯而易見，根據本發明之實施例，例如相對於原本可使用一個記憶體胞元獲得的範圍，可實現擴展的類比儲存範圍。
記憶體裝置可包括至少一個記憶體單元，該至少一個記憶體單元經組態以儲存一值，諸如類比值。記憶體單元可包括第一記憶體胞元(例如，第一記憶體胞元)及一或多個其他記憶體胞元(例如，第二記憶體胞元)。記憶體單元中之記憶體胞元各自具有不同於記憶體單元中之其他記憶體胞元之程式化靈敏度的程式化靈敏度。因此，當暴露於一或多個相同的程式化脈衝時，記憶體單元中之不同記憶體胞元具有不同的回應且經不同地程式化。舉例而言，在神經網路系統之訓練階段的情況下，將相同程式化脈衝序列施加至記憶體單元之記憶體胞元。基於在訓練階段期間施加之程式化脈衝的數目，由於不同的程式化靈敏度，記憶體單元之每一記憶體胞元將儲存不同於由記憶體單元中之其他記憶體胞元儲存之類比資訊的類比資訊。讀取電路經組態以存取記憶體單元中之記憶體胞元並讀取在每一記憶體胞元中程式化的類比資訊。可藉由組合自記憶體單元之每一記憶體胞元讀取的類比資訊來產生輸出。在一些實施例中，輸出可取決於學習階段施加期間施加的程式化脈衝，且其可表示類神經連接權重。
在一些實施例中，可在諸如3D記憶體陣列的多疊層記憶體陣列中獲得記憶體胞元的各別(例如，不同的)程式化靈敏度。舉例而言，記憶體單元之記憶體胞元可在3D陣列之不同疊層上。不同疊層上之記憶體胞元可在儲存材料之厚度及/或組合物方面彼此不同，或在其他狀況下，在記憶體胞元之一些元件(諸如儲存元件及選擇裝置)的不同相對位置方面彼此不同。
下文在圖1中之記憶體裝置的情況下進一步描述上文所引入的本發明之特徵。然後在圖2至圖9中描述用於記憶體裝置之類比儲存記憶體單元的具體實例。在圖10至圖12中說明形成、操作及存取例如程式化及/或讀取記憶體裝置中之類比儲存記憶體單元的方法。參考與使用記憶體裝置之類比儲存有關的設備圖、系統圖及流程圖，進一步說明及描述本發明之此等及其他特徵。
圖1說明根據本發明之實施例的記憶體裝置的例示性圖，該記憶體裝置包括三維記憶體胞元陣列，該三維記憶體胞元陣列支援使用記憶體裝置之類比儲存。記憶體裝置100亦可被稱作電子記憶體設備。圖1為記憶體裝置100之各種組件及特徵的說明性表示。如此，應瞭解，記憶體裝置100的之組件及特徵經展示為說明功能相互關係，而非其在記憶體裝置100內的實際實體位置。在圖1之說明性實例中，記憶體裝置100包括三維(3D)記憶體陣列102。3D記憶體陣列102包括可為可程式化以儲存不同狀態之記憶體胞元105。在一些實施例中，每一記憶體胞元105可為可程式化以儲存兩個狀態，表示為邏輯0及邏輯1。在一些實施例中，記憶體胞元105可經組態以儲存多於兩個的邏輯狀態。在一些實例中，記憶體胞元105可經組態以儲存多於兩個邏輯狀態中之一者。根據一些實施例，記憶體胞元可經組態以儲存類比資訊。在一些實施例中，記憶體胞元105可包括自選擇記憶體胞元。應理解，記憶體胞元105亦可包括另一類型的記憶體胞元，例如3D XPointTM記憶體胞元、包括儲存組件及選擇組件的PCM記憶體胞元、CBRAM記憶體胞元、FeRAM記憶體胞元或快閃記憶體胞元。儘管圖1中包括的一些元件用數位指示符標記，但其他對應的元件未經標記，儘管其為相同或將被理解為係相似的，以便為了增加所描繪的特徵的可見性及清晰度。
3D記憶體陣列102可包括彼此上下形成的兩個或多於兩個二維(2D)記憶體陣列。與2D陣列相比，此可增加可在單獨晶粒或基板上置放或形成的記憶體胞元的數目，此反而可降低生產成本或提高記憶體裝置的效能，或兩者。記憶體陣列102可包括兩個層級的記憶體胞元105，且因此可被認為係3D記憶體陣列；然而，層級數目不限於兩個，且在一些狀況下可為一個或多於兩個。每一層級可經對準或定位，使得記憶體胞元105可在每一層級上彼此對準(精確地，重疊或近似)，從而形成記憶體胞元堆疊145。
在一些實施例中，記憶體胞元105之每一列連接至字線110，且記憶體胞元105之每一行連接至數位線115 (有時被稱為數位線)。字線110及數位線115兩者亦可統稱為存取線。此外，存取線可充當用於記憶體裝置100之一疊層處之一或多個記憶體胞元105 (例如，用於存取線下面的記憶體胞元105)的字線110以及用作記憶體裝置之另一疊層處之一或多個記憶體胞元105 (例如，用於存取線上面的記憶體胞元105)的數位線115。因此，對字線及數位線或其類比物之參考為可互換的，而不會失去理解或操作。字線110及數位線115可大體上彼此垂直，且可支撐記憶體胞元陣列。
通常，一個記憶體胞元105可位於兩個存取線(諸如字線110及數位線115)的相交點處。此相交點可被稱為記憶體胞元105之位址。目標記憶體胞元105可為位於經賦能(例如，經啟動)字線110及經賦能(例如，經啟動)數位線115之相交點處的記憶體胞元105；亦即，字線110及數位線115皆可經賦能，以便在其相交點處讀取或寫入記憶體胞元105。與同一字線110或數位線115電子通信(例如，連接至同一字線110或數位線115)之其他記憶體胞元105可被稱為非目標記憶體胞元105。
如圖1中所展示，記憶體胞元堆疊145中之兩個記憶體胞元105可共用共同導線，諸如數位線115。亦即，數位線115可與上部記憶體胞元105-b及下部記憶體胞元105-a耦接。其他組態為可能，例如，第三層(未展示)可與上部記憶體胞元105-b共用字線110。
在一些狀況下，電極可將記憶體胞元105耦接至字線110或數位線115。術語「電極」可係指電子導體，且可包括在記憶體裝置100之元件或組件之間提供導電路徑的跡線、導線、導電線、導電層或其類似物。因此，在一些狀況下，術語電極可係指存取線，諸如字線110或數位線115，以及在一些狀況下可係指用作存取線與記憶體胞元105之間的電接點的額外導電元件。在一些實施例中，記憶體胞元105可包含位於第一電極與第二電極之間的硫屬化物材料。第一電極可將硫屬化物材料耦接至字線110，且第二電極可將硫屬化物材料耦接至數位線115。第一電極及第二電極可為相同材料(例如，碳)或不同的材料。在其他實施例中，記憶體胞元105可直接與一或多個存取線耦接，且可省略除存取線以外的電極。
藉由啟動或選擇字線110及數位線115，可對記憶體胞元105執行諸如讀取及寫入的操作。啟動或選擇字線110或數位線115可包括將電壓施加至各別線。字線110及數位線115可由導電材料製成，諸如金屬(例如，銅(Cu)、鋁(Al)、金(Au)、鎢(W)、鈦(Ti))、金屬合金、碳、導電摻雜半導體，或其他導電材料、合金、化合物或其類似物。
在一些架構中，記憶體胞元之邏輯儲存裝置(例如，CBRAM記憶體胞元中之電阻性組件，FeRAM記憶體胞元中之電容性組件)可藉由選擇組件與數位線電隔離。字線110可連接至並可控制選擇組件。舉例而言，選擇組件可為電晶體，且字線110可連接至電晶體之閘極。替代地，選擇組件可為可變電阻組件，其可包含硫屬化物材料。啟動字線110可導致記憶體胞元105的邏輯儲存裝置與其對應的數位線115之間的電連接或閉合電路。然後可存取數位線以讀取或寫入記憶體胞元105。在選擇記憶體胞元105時，所得信號可用於判定所儲存邏輯狀態。在一些狀況下，第一邏輯狀態可對應於無電流或穿過記憶體胞元105的微不足道小電流，而第二邏輯狀態可對應於有限電流。
在一些狀況下，記憶體胞元105可包括具有兩個端子的自選擇記憶體胞元，且可省略單獨的選擇組件。如此，自選擇記憶體胞元之一個端子可電連接至字線110，而自選擇記憶體胞元之另一端子可電連接至數位線115。
可藉由列解碼器120及行解碼器130控制存取記憶體胞元105。舉例而言，列解碼器120可自記憶體控制器140接收列位址，且基於所接收的列位址來啟動適當的字線110。類似地，行解碼器130可自記憶體控制器140接收行位址並啟動適當的數位線115。舉例而言，記憶體陣列102可包括：多個字線110，經標記為WL_T1至WL_TM耦接至記憶體胞元在頂部疊層上)，及WL_B1至WL_BM (耦接至記憶體胞元在底部疊層上)；及多個數位線115，經標記為DL_1至DL_N (耦接至記憶體胞元在頂部疊層及底部疊層兩者上)，其中M及N取決於陣列大小。因此，藉由啟動字線110及數位線115 (例如，WL_2及DL_3)，可存取其相交點處之記憶體胞元105。
當存取記憶體胞元105 (例如，與記憶體控制器140、列解碼器120及/或行解碼器130協作)時，感測組件125可讀取(例如，感測)記憶體胞元105，以判定由記憶體胞元105儲存的邏輯狀態。舉例而言，感測組件125可經組態以回應於讀取操作而感測穿過記憶體胞元105的電流或電荷，或感測由將記憶體胞元105與感測組件125或其他中間組件(例如，在記憶體胞元105與感測組件125之間的信號產生組件)耦接在一起而產生的電壓。舉例而言，可將電壓施加至記憶體胞元105 (使用對應字線110及位元線115)，且所產生電流的存在可取決於記憶體胞元105的所施加電壓及臨限電壓。在一些狀況下，可施加多於一個電壓。另外，若所施加電壓未導致電流流動，則可施加其他電壓，直至感測部件125偵測到電流為止。在一些狀況下，電壓的量值可增加，直至偵測到電流為止。在其他狀況下，可順序施加所判定電壓，直至偵測到電流為止。同樣地，可將電流施加至記憶體胞元105，且產生電流的電壓的量值可取決於記憶體胞元105之電阻或臨限電壓。
感測組件125可藉由判定記憶體胞元105之臨限電壓來判定由記憶體胞元105儲存的邏輯狀態。舉例而言，感測組件125可判定產生電流的電壓，以判定記憶體胞元105之臨限電壓。感測組件125可比較產生電流之電壓與參考電壓(例如，分界讀取電壓Vdm)。感測組件125可基於產生電流的電壓係高於抑或低於參考電壓來判定由記憶體胞元105儲存的邏輯狀態。在另一實例中，感測組件125可將所判定電壓施加至記憶體胞元105。感測組件125可基於電流是否以所判定電壓流動穿過記憶體胞元105來判定由記憶體胞元105儲存的邏輯狀態。
在一些實施例中，可存取記憶體胞元105以擷取其中程式化的類比資訊。感測組件125可判定中間狀態，例如，在設定狀態與重設狀態之間的記憶體胞元的狀態。在一些實例中，設定狀態可對應於記憶體胞元之低臨限值/低電阻/高電導率狀態，且重設狀態可對應於高臨限值/高電阻/低電導率狀態。當處於中間狀態時，記憶體胞元105可具有在設定狀態與重設狀態中之對應值之間的臨限值/電阻/導電率。舉例而言，此可在發生部分程式化時發生，如將參考圖2b進行較詳細論述。感測組件125可在以讀取電壓加偏壓於記憶體胞元105時量測流動穿過該記憶體胞元之電流，該讀取電壓可使用對應字線110及位元線115施加至記憶體胞元105。在一些狀況下，讀取電壓可為亞臨限電壓，例如，小於與記憶體胞元105的設定或重設狀態相關聯的預期臨限電壓的電壓。藉由施加亞臨限電壓，讀取操作為非破壞性的，例如，記憶體胞元105不改變狀態且其未被干擾。
感測組件125可向一或多個組件(例如，向行解碼器130、輸入/輸出組件135、記憶體控制器140)提供指示(例如，至少部分地基於)由記憶體胞元105儲存的邏輯狀態的輸出信號。在一些實例中，可將所偵測到的邏輯狀態提供至主機裝置(例如，將記憶體裝置100用於資料儲存的裝置，在嵌入式應用中與記憶體裝置100耦接的處理器)，其中此信號可直接自輸入/輸出組件135或經由記憶體控制器140提供。
感測組件125可包括各種電晶體或放大器，以偵測及放大信號之差，此可被稱為鎖存。可藉由行解碼器130將記憶體胞元105之所偵測到邏輯狀態輸出作為輸出135。在一些狀況下，感測組件125可為行解碼器130或列解碼器120的一部分。或者，感測組件125可連接至行解碼器130或列解碼器120或與其進行電子通信。熟習此項技術者將瞭解，感測組件可與行解碼器或列解碼器相關聯，而不會失去其功能目的。
感測組件125可存取較多記憶體胞元105，且基於先前經程式化至記憶體胞元105並自記憶體胞元105擷取的類比資訊的組合來提供輸出。在一些實例中，感測組件可並行或順序地感測3D記憶體陣列102的不同疊層上之記憶體胞元105，該記憶體胞元屬於類比儲存記憶體單元(在圖1中未明確識別)。記憶體單元之記憶體胞元105不需要在相同的單元堆疊145上。
在一些記憶體架構中，存取記憶體胞元105可降級或破壞由一或多個記憶體胞元105儲存的邏輯狀態，且可執行重寫或再新操作以將原始邏輯狀態傳回至記憶體胞元105。舉例而言，在包括用於邏輯儲存之材料部分的架構中，感測操作可引起記憶體胞元105之原子組態或分佈的改變，從而改變記憶體胞元105之電阻或臨限特性。因此，在一些實例中，儲存在記憶體胞元105中之邏輯狀態可在存取操作之後進行重寫。
可藉由類似地啟動相關字線110及數位線115來設定或寫入記憶體胞元105，且可在記憶體胞元105中儲存至少一個邏輯值。行解碼器130或列解碼器120可接受欲寫入至記憶體胞元105的例如輸入/輸出135的資料。在數位儲存的狀況下，通常，將適當振幅及持續時間的一個(或幾個)程式化脈衝施加至記憶體胞元105以將其狀態自設定狀態修改為重設狀態，或反之亦然。
對於類比程式化，方便地，可將一系列程式化脈衝施加至記憶體胞元105，以漸進地修改其狀態。不受任何理論解釋的束縛，在一些狀況下，狀態修改可意味著相變，例如，微觀結構自非晶至結晶的改變，實現重設至設定轉變。相變可經由成核及晶體生長程序發生，該等成核及晶體生長程序可僅涉及儲存元件材料的一部分，從而導致中間狀態。具有不同程式化靈敏度的記憶體胞元105可對相同程式化刺激做出不同的回應。舉例而言，具有不同厚度及/或組合物的記憶體胞元可在不同數目個的程式化脈衝之後開始自一個狀態(例如，重設/高臨限)轉變為另一狀態(例如，設定/低臨限)並以不同速率修改或改變其狀態。在神經模仿系統中，可以不同的程式化靈敏度將相同的程式化刺激施加至記憶體胞元105，以在其中儲存對應但不同的類比資訊(例如類神經連接權重)。例如藉由讀取其亞臨限電流來讀回先前程式化至類比記憶體單元中之每一記憶體胞元105的類比資訊，可對判定類神經連接權重(或無論如何為類比資訊)有用。由於類比記憶體單元中之多個記憶體胞元105具有不同的程式化靈敏度，因此可相對於單個記憶體胞元可用的範圍擴展可儲存/擷取的類比範圍。
在一些實例中，讀取記憶體胞元105可為非破壞性的。亦即，在讀取記憶體胞元105之後，可不需要重寫記憶體胞元105的邏輯狀態。舉例而言，在包括用於邏輯儲存的材料部分的架構中，感測記憶體胞元105可不會破壞邏輯狀態，且因此，記憶體胞元105在存取之後可不需要重寫。舉例而言，PCM或自選擇記憶體中之亞臨限電流量測不會修改記憶體胞元的狀態。然而，在一些實例中，在不存在或存在其他存取操作的情況下，可需要或可不需要再新記憶體胞元105的邏輯狀態。舉例而言，可藉由施加適當的寫入或再新脈衝或偏壓以維持所儲存邏輯狀態，以週期性的間隔再新由記憶體胞元105儲存的邏輯狀態。再新記憶體胞元105可減少或消除讀取干擾錯誤或邏輯狀態損壞。
圖2a說明根據本發明之實施例的記憶體陣列之實例，該記憶體陣列支援使用記憶體裝置之類比儲存，且圖2b及圖2c說明用於類比儲存的圖2a中之記憶體胞元的電量的曲線圖。更具體而言，圖2a說明支援類比儲存的記憶體陣列200的一部分。記憶體陣列200可為參考圖1所描述之記憶體陣列102的部分之實例。圖2a的圖式描繪沿著數位線的方向的記憶體陣列200的剖面。為了簡單起見，描繪記憶體陣列200的單個疊層，因此記憶體陣列200可被認為係2D陣列；然而，記憶體陣列200具有多於一個疊層(例如，3D陣列-未在圖2a中展示，但參考其他圖自隨後論述將清楚3D記憶體陣列的擴展)。
在圖2a的剖面中，數位線(DL) 215在圖式平面中自左至右延展，而字線210延展至頁面中；參考圖1，數位線215及字線210可為數位線115及字線110之實例。僅展示三個字線210 (WL_B1、WL_B2及WL_BM)，但在一些實施例中可存在較多個字線。
記憶體胞元205 (其可為圖1中之記憶體胞元105之實例)經置放在字線210與數位線215的交叉點處，且其可各自包括底電極(BE) 221、選擇元件(SD) 231、中間電極(ME) 222、儲存元件(MD) 232及頂部電極(TE) 223。底部電極221位於選擇器元件231與字線210之間；中間電極222位於選擇器元件231與儲存元件232之間，且頂部電極223位於儲存或記憶體元件232與數位線215之間。
記憶體胞元205可為交叉點PCM記憶體胞元，其中儲存元件232可包含硫屬化物材料，該硫屬化物材料經組態以在結晶狀態(例如，設定狀態)與非晶狀態(例如，重設狀態)之間改變狀態。在一些實施例中，設定狀態為低臨限值、低電阻率狀態，而重設狀態為高臨限值、高電阻率狀態。儲存元件232 (在一些狀況下亦被稱為記憶體元件)與在字線210與數位線215之間的選擇元件231串聯耦接。選擇元件231可包含不經歷相變並且不有助於記憶體胞元205中之資訊儲存的硫屬化物材料。選擇元件可有助於使陣列中之未定址記憶體胞元大體上絕緣；舉例而言，選擇元件231可使穿過與經定址記憶體胞元205相同的字線或相同的數位線上的記憶體胞元的任何電流歸零或大體上減小。在一些實施例中(未展示)，記憶體胞元205可僅包含充當儲存元件及選擇元件兩者的一個含有硫屬化物的元件；例如，在一些狀況下，選擇元件可為不必要的。
儲存及/或選擇元件可包含硫屬化物材料或其他合金，包括硒(Se)、碲(Te)、砷(As)、銻(Sb)、碳(C)、鍺(Ge)、矽(Si)，或銦(In)，或其各種組合物。在一些實例中，主要具有硒(Se)、砷(As)及鍺(Ge)的硫屬化物材料可被稱為SAG合金。在一些實例中，SAG合金亦可包括矽(Si)，且此類硫屬化物材料可被稱為SiSAG合金。在一些其他實例中，SAG合金亦可含有銦(In)，且此類硫屬化物材料在一些狀況下可被稱為InSAG合金。在一些實例中，硫屬化物可包括額外元素，諸如氫(H)、氧(O)、氮(N)、氯(Cl)或氟(F)，每一者呈原子或分子形式。
圖2b說明曲線291的曲線圖200b，表示圖2a中之用於類比儲存的記憶體胞元的臨限電壓(在垂直Y軸上)或讀取電流(在左側的第二垂直向下定向的Y軸上)隨程式化脈衝的數目(在水平X軸上，以對數標度)而變。在記憶體胞元205 (例如，如圖2a中所描繪的PCM記憶體胞元)的程式化操作期間，可將預調節脈衝施加至該記憶體胞元。橫跨數位線215及字線210施加預調節程式化電壓。程式化電壓超過記憶體胞元205的臨限電壓，且其可導致儲存元件232中之硫屬化物材料熔化。藉由快速移除程式化電壓，可將硫屬化物材料淬火，將其微觀結構凍結在非晶或重設狀態。當處於其重設狀態時，記憶體胞元205具有高臨限值及高電阻率(例如，相對低電導率)，如由圖2b之曲線圖200b中之曲線291上之點A所表示。
若經程式化以儲存數位資訊，則通常用振幅超過其臨限值的唯一程式化脈衝加偏壓於記憶體胞元；程式化脈衝不足以引起儲存元件232中之硫屬化物材料的熔化(或完全熔化)。以相對較慢的速度移除程式化電壓允許儲存材料中之成核及晶體生長，該儲存材料因此可轉變成由低臨限值及低電阻率(例如，相對高電導率)表徵的晶體微觀相。此情況由圖2b中之曲線圖200b之線291上之點C描繪。
為了獲得類比資訊儲存，根據一些實施例，在如上文所描述已將其預調節至重設狀態(例如，其為曲線291上之點A)之後，將較低振幅及/或較小持續時間的程式化脈衝序列施加至記憶體胞元205。每一程式化脈衝將僅導致部分程式化(例如，與先前的理論解釋保持一致，亦即無約束力，程式化脈衝序列中之每一序列皆可引起成核及/或生長的速率降低)。因此，隨著脈衝數目的增加，記憶體胞元205之狀態在曲線291上自點A平移至點C。當處於中間狀態(例如，由曲線291上之點B表示)時，記憶體胞元205相對於對應重設(點A)及設定(點C)值具有中間臨限電壓及/或中間電阻率/電導率；垂直虛線之間的區域R表示記憶體胞元對程式化脈衝的最大程式化靈敏度的範圍。
用特定技術(例如用包含給定組合物及給定厚度的硫屬化物材料的儲存元件232)形成的記憶體胞元205具有與該技術嚴格相關的程式化靈敏度。舉例而言，圖2b中之曲線291描繪VT脈衝特性，其中至少需要約10個程式化脈衝來顯著地修改開始(重設)狀態A，且其中在另一些約40個脈衝之後發生至結束(設定)狀態C的完全轉變—亦即，程式化在總計約50個程式化脈衝之後基本上飽和。上文所描述之脈衝數目，例如，約10至50個，用於將臨限電壓自重設A修改為設定C的狀態，僅為實例；開始/完成重設設定轉變的實際脈衝數目取決於諸多因素，既與記憶體胞元結構有關(例如，儲存元件232的組合物、各種元件的實際尺寸以及其他記憶體胞元參數)及脈衝本身(例如，脈衝振幅)。在一些實施例中，轉變範圍R的位置及寬度可經調整，從而作用於此類結構及/或電參數中之一或多者。
舉例而言，在一些實施例中，程式化脈衝可為學習階段的一部分，諸如，海伯(Hebbian)學習演算法。在圖2b中所描繪之實例中，記憶體胞元具有限制於約10個脈衝與約50個脈衝之間的範圍R的靈敏度；在此範圍R之外，記憶體胞元基本上對程式化刺激不敏感(在事件數目過低且記憶體胞元205保持處於重設狀態A的意義上，或在事件數目過高且記憶體胞元205飽和至設定狀態C的意義上)。並非如原則上可能一般基於個別狀況使該技術適應不同的學習範圍(例如，不同的程式化靈敏度)，而是此處描述如何擴展用於類比儲存之裝置的靈敏度範圍。
現在轉至圖2c，曲線292、293及294分別表示當記憶體胞元205處於重設狀態A (曲線292)、處於設定狀態C (曲線294)及處於中間狀態B (曲線293)時的記憶體胞元205的電流-電壓(I-V)特性。施加至記憶體胞元205之電壓(例如，橫跨數位線215及字線210)在水平X軸上表示，且在各別狀態下流動穿過該記憶體胞元的量測電流以對數標度在垂直Y軸上表示。此等I-V特性經限制於當該記憶體胞元處於各別狀態時小於或等於該記憶體胞元之臨限電壓的所施加電壓。因此，當所施加電壓達到A (重設)、C(設定)或B (Int)時，記憶體胞元205達到臨限值且I-V特性之隨後分支未展示。
為了讀取記憶體胞元205的狀態，橫跨記憶體胞元205之數位線215及字線210施加讀取電壓V_read 。讀取電壓V_read為亞臨限電壓，因此該記憶體胞元並不會達到臨限值，無論其狀態如何。換言之，讀取操作為非破壞性操作，且在判定記憶體胞元之狀態之後不必對記憶體胞元進行重新程式化。例如在圖1之感測組件125中，量測流動穿過經定址記憶體胞元205的電流。幾種當前的讀取方案為可能的，且可使用其中之任一者。舉例而言，在一些實例中，可將記憶體胞元中流動之電流與一或多個參考電流進行比較。另外，記憶體胞元電流可以電流I_Int形式轉換為表示經程式化至記憶體胞元且自其擷取之類比資訊的數位信號(具有所要粒度位準)，該電流I_Int可自最小值I_reset(對應於重設狀態A)改變至最大值I_set (對應於設定狀態C)。
記憶體陣列200之記憶體胞元205可藉由沈積導電字線材料、底部電極材料、選擇器元件材料、中間電極材料、硫屬化物基儲存材料(諸如硫屬化物基材料及頂部電極材料)來形成。圖案化(例如使用光微影技術)在第一方向上成直線。可藉由填充線之間的溝槽，平坦化並沈積導電位元線材料來繼續製作。在垂直於第一方向之第二方向上對線進行圖案化以便形成支柱(每一者包含記憶體胞元205)可完成處理。已省略詳細的處理細節，以免模糊實例製作技術。若欲形成多個疊層，則可重複上文所描述處理步驟以形成3D結構。
在一些實施例中，記憶體胞元操作基於處理參數。舉例而言，設定C及重設A臨限電壓可取決於儲存元件材料232之厚度及組合物；處於設定、重設及中間狀態(分別為I_set、I_reset及I_int)讀取電流以及程式化靈敏度範圍R亦可基於處理參數。可藉由標準技術，例如藉由CMOS技術來形成耦接至記憶體胞元205且經組態以基於自記憶體胞元讀取之類比資訊來提供輸出的讀取電路。
與上文參考圖2a、2b及2c所描述之彼等態樣相似的態樣亦適用於其他實施例，如將參考圖3至圖5對該等實施例進行描述。
圖3a說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的三維記憶體陣列之實例，且圖3b說明圖3a中之記憶體胞元的電量的曲線圖。更具體而言，圖3a說明支援類比儲存的記憶體陣列300a的一部分。記憶體陣列300a可為參考圖1所描述之記憶體陣列102的部分之實例。圖3a的圖式描繪沿著數位線的方向的記憶體陣列300a的剖面，且類似於圖2a中之記憶體陣列200。然而，記憶體陣列300a為具有兩個重疊的疊層的3D記憶體陣列，每一疊層包含2D記憶體陣列。頂部疊層與底部疊層數位線315共用。在一些實施例中可存在更多疊層(未展示)。
在圖3a的剖面中，數位線(DL) 315在圖式的平面中自左至右延展，而字線310延展至頁面中；參考圖1及/或圖2a，數位線315及字線310可為數位線115及/或215及字線110及/或210之實例。展示三個底部字線310b (WL_B1、WL_B2及WL_BM)及三個頂部字線310t (WL_T1、WL_T2及WL_TM)，但在一些實施例中可存在更多字線。
記憶體胞元305b及305t (其可為圖1中之記憶體胞元105及/或圖2a中之記憶體胞元205之實例)經置放在字線310與數位線315的交叉點處，且類似於參考圖2a所描述之記憶體胞元205，其可各自包括底電極(BE) 321、選擇元件(SD) 331、中間電極(ME) 322、儲存元件(MD) 332及頂部電極(TE) 323。
在底部疊層之記憶體胞元305b中，底部電極(BEb) 321b位於選擇器元件(SDb) 331b與字線(WL_Bx) 310b之間；中間電極(MEb) 322b位於選擇器元件(SDb) 331b與儲存元件(PMb) 332b之間，且頂部電極(TEb) 323b位於儲存或記憶體元件(PMb) 332b與數位線(DL) 315之間。在頂部疊層之記憶體胞元305t中，底部電極(BEt) 321t位於選擇器元件(SDt) 331t與數位線(DL) 315之間；中間電極(MEt) 322t位於選擇器元件(SDt) 331t與儲存元件(PMt) 332t之間，且頂部電極(TEt) 323t位於儲存或記憶體元件(PMt) 332t與字線(WL_Tx) 310t之間。在其他實施例中，可交換選擇器元件與儲存元件的相對位置。
其中之記憶體陣列300a及記憶體胞元305以與參考圖1、圖2a至圖2c所描述之陣列102與200以及記憶體胞元105與205類似的方式操作。為了簡潔起見，此處不重複描述。應理解，上文所描述之態樣及概念經適當修改後適用於此處所描述之實施例。
圖3b說明曲線391b及391t的曲線圖300b，表示圖3a中之用於擴展範圍類比儲存的記憶體胞元305b及305t的臨限電壓(在垂直Y軸上)或讀取電流(在左側的第二垂直向下定向的Y軸上)隨程式化脈衝的數目(在水平X軸上，以對數標度)而變。以類似於記憶體胞元205的方式且如參考圖2b所論述，可將預調節脈衝施加至記憶體胞元305b及305t以將其中之每一者重設為各別Ab及At重設狀態。在一些實施例中，預調節重設脈衝可具有足夠振幅以將儲存材料加熱超過熔化溫度，且然後在非晶相中對其進行淬火。記憶體胞元305b及305t的重設狀態Ab及At可由各別高臨限電壓及高電阻率/低電導率值來表徵。記憶體胞元305b及305t的重設臨限電壓值及電阻率/電導率值可彼此不同。如上文所描述，在一些實施例中，兩個記憶體胞元可在不同疊層上；因此，感測組件可具有不同電路以讀取儲存在不同疊層上之記憶體胞元中之類比資訊，例如，針對每一期望的定量電流值對讀取電路進行最佳化。
可使用施加至記憶體胞元(例如，施加至記憶體胞元305b及305t中之一或多者)的一系列程式化脈衝來發生類比資訊程式化。在一些應用中，例如在海伯學習階段期間，以不同的程式化靈敏度將相同的脈衝序列施加至記憶體胞元305b及305t。每一程式化脈衝將導致記憶體胞元的部分程式化。基於所接收到的程式化脈衝的數目，記憶體胞元305b及305t的狀態在曲線391b或391t上自點Ab或At(對應於初始重設狀態)向點Cb或Ct(對應於記憶體胞元305b及305t的各別設定狀態)平移。當處於中間狀態(例如，由曲線391b及391t上之點Bb及Bt表示)時，記憶體胞元305b及305t相對於對應重設(點Ab及At)及設定(點Cb及Ct)值具有各別中間臨限電壓及/或中間電阻率/電導率。
由於記憶體胞元305b及305t的各別程式化靈敏度，自各別重設狀態至設定狀態的轉變以不同數目的脈衝發生。轉變亦跨越不同的範圍Rb及Rt(例如，垂直虛線之間的區域表示記憶體胞元對程式化脈衝的最大程式化靈敏度範圍：在圖3b中所描繪之實例中，對於記憶體胞元305b自約10至約50個脈衝，且對於記憶體胞元305t自約50至約100個脈衝)。轉變範圍Rb及Rt中之實際脈衝數目(例如，用於臨限電壓以開始/完成自重設狀態至設定狀態的轉變的脈衝數目)可取決於幾個因素。在一些實施例中，可調節作用在一或多個結構及/或電參數上的每一範圍的位置及寬度，以確保兩個範圍為連續的或部分重疊。在一些實施例中，將記憶體胞元30b設定為(或大體上設定為)相同數目個脈衝，對於該等脈衝，記憶體胞元305t開始進行轉變。通常根據對程式化脈衝數目的對數相依性來發生轉變，如在圖3b中大致描繪，但在其他實例中可觀察到不同的相依性。
可執行例如記憶體胞元305b及記憶體胞元305t的各別記憶體胞元的讀取操作。讀取操作可包含讀取類比資訊。在一些狀況下，讀取類比資訊可包含存取複數個記憶體胞元，包含加偏壓於耦接至在多疊層記憶體陣列之不同疊層上之各別記憶體胞元的各別存取線。另外或替代地，讀取可包含至少部分地基於加偏壓於各別存取線來偵測在耦接至各別記憶體胞元之一或多個各別存取線上產生的一或多個信號，且至少部分地基於一或多個信號來判定由各別記憶體胞元儲存的類比值。在一些實施例中，讀取可包含偵測與耦接至各別記憶體胞元的至少一個各別存取線相關聯的亞臨限電流，例如，如參考圖2c之描述所論述，為簡潔起見，此處不再重複。
根據一些實施例，底部疊層上之記憶體胞元305b及頂部疊層上之記憶體胞元305t在各別程式化靈敏度方面彼此不同。換言之，底部疊層上之記憶體胞元305b具有第一程式化靈敏度，例如，程式化脈衝的數目的範圍Rb，其中記憶體胞元305b的臨限電壓及/或電阻率及/或電導率藉由中間臨限電壓/電阻率/電導率值自對應重設值改變至設定值。頂部疊層上之記憶體胞元305t具有第二程式化靈敏度，例如，記憶體胞元305b的臨限電壓及/或電阻率及/或電導率藉由不同於底部疊層中之記憶體胞元305b的第一範圍Rb的程式化脈衝數目的第二範圍Rt中之中間臨限電壓/電阻率/導電率自對應的重設值改變為設定值。
在一些實施例中，底部疊層中之第一記憶體胞元305b之第一儲存元件332b包含不同於頂部疊層上之第二記憶體胞元305t之儲存元件332t (例如，第二儲存元件332t)中之第二儲存材料的第一儲存材料。在一些實例中，第一儲存元件332b及第二儲存元件332t (分別屬於第一記憶體胞元305b及第二記憶體胞元305t)可包含具有不同組合物的第一硫屬化物基儲存材料及第二硫屬化物基儲存材料。在一些實施例中，儲存元件332b及332t中之儲存材料的組合物可在構成材料的一或多種元素及/或材料中之元素的相對百分比方面不同。僅舉幾個非限制性實例，儲存元件332b及332t中之一者可包含GeTe，而另一者可包含InTe。其他材料可用於形成不同疊層上之記憶體胞元的儲存材料，諸如SbTe、InSb、AsTe及其他。在其他實例中，包含Ge、Sb及/或Te的不同原子百分比組合物的Ge-Sb-Te合金(亦被稱為GST)可導致多疊層陣列的不同疊層上記憶體胞元的儲存元件的程式化靈敏度不同。另外或替代地，相同或相似硫屬化物儲存材料的不同摻雜位準可導致不同的程式化靈敏度，諸如在第一記憶體胞元中使用3% In摻雜GST合金作為儲存材料，而在多疊層記憶體陣列的不同疊層上之第二記憶體胞元中使用9% In摻雜GST合金作為儲存材料。
在一些實施例中，記憶體胞元305b及305t可在其他額外或替代態樣彼此不同。舉例而言，在一些實施例中(圖3a中未描繪)，記憶體元件332b及332t可具有不同的各別厚度。厚度差異可與上文所論述組合物差異組合，例如以最佳化程式化靈敏度範圍R1與R2的重疊，或其可為唯一或至少主要的差異，如將參考圖5a及圖5b較詳細論述。
可根據與上文參考圖2a的記憶體胞元205所描述之技術相似的技術，在彼此之頂部上形成多個記憶體胞元305疊層。可為不同疊層上的記憶體胞元選擇不同的處理參數；例如，底部疊層中之記憶體胞元305b之儲存元件332b可包含含硫屬化物的材料，該材料之組合物及/或厚度不同於頂部疊層之記憶體胞元305t之儲存元件332t，因此致使記憶體胞元305b及305t在各別程式化靈敏度方面不同。應注意，記憶體陣列製造程序很容易適應於形成具有不同材料組合物(及/或材料厚度)的儲存材料；實際上，在每一疊層處的儲存材料形成獨立於其他處理步驟，特定而言在多疊層陣列的不同疊層處的儲存材料形成步驟，使得可根據需要進行調諧。
亦可形成耦接至記憶體胞元305b及305t的讀取電路系統，該讀取電路系統經組態以讀取各別記憶體胞元並基於自各別記憶體胞元讀取的各別類比資訊的組合來提供輸出。讀取電路系統可根據標準製作技術中之一者(例如，CMOS技術)形成。可在讀取階段期間存取不同疊層上之記憶體胞元，例如具有各別程式化靈敏度的記憶體胞元，以讀取其中程式化的類比資訊。記憶體胞元，例如，底部疊層中之記憶體胞元305b及頂部疊層中之記憶體胞元305t兩者具有相似於參考圖2c所描述彼等特性的電流-電壓(I-V)特性，且此處不再對其進行報告。可由感測電路系統以非破壞性方式，例如藉由量測對應亞臨限電流(分別為I_set、I_reset及I_int)，來讀取以設定狀態、重設狀態及中間狀態儲存的類比資訊。
讀取電路系統經組態以組合自類比儲存單元的各別記憶體胞元(例如，自記憶體胞元305b及對應記憶體胞元305t)讀取的類比資訊，以基於該組合提供輸出。舉例而言，類比轉數位(A2D)轉換器可將類比讀取電流(I_set、I_int、I_reset)轉換為每一記憶體胞元具有所要精度(例如，以4位元編碼)的數位形式。可基於兩個類比資訊的組合來提供輸出(在所描繪實例中，但在一些實施例中可提供具有不同組合物的記憶體胞元的多於兩個疊層)，例如，與類比儲存單元之每一記憶體胞元相對應的4位元組合；總程式化靈敏度範圍隨著其跨越Rb及Rt而大大增加(應注意，對程式化脈衝的數目具有對數靈敏度)。
藉由存取類比儲存單元中之記憶體胞元305b及305t並施加一或多個程式化脈衝，可在學習階段(例如，海伯訓練)期間對包含具有不同程式化靈敏度的記憶體胞元的類比儲存單元進行訓練。可將相同的程式化脈衝施加至類比儲存單元之記憶體胞元。由於每一記憶體胞元具有不同的程式化靈敏度，因此將類比資訊儲存在各別記憶體胞元中包含回應於將一或多個脈衝程式化施加至記憶體胞元，以不同於其他各別記憶體胞元之其他各別狀態改變速率的各別速率來改變每一各別記憶體胞元的狀態。換言之，基於各別程式化靈敏度將類比儲存單元中之不同記憶體胞元程式化至不同狀態。
圖4a說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的記憶體陣列之三維實例，且圖4b說明圖4a中之記憶體胞元的電量的曲線圖。更具體而言，圖4a說明支援類比儲存的記憶體陣列400a的一部分。記憶體陣列400a可為參考圖1所描述之記憶體陣列102的部分之實例。圖4a之圖式描繪沿著數位線的方向的記憶體陣列400a的剖面，且類似於圖2a及圖3a中之記憶體陣列200及300a。記憶體陣列400a具有與記憶體陣列300a共同的幾個態樣，因此將在所有對應態樣中極其簡潔且參考上文描述對其進行描述。
在圖4a的剖面中，數位線(DL) 415在圖式的平面中自左至右延展，而字線410延展至頁面中；參考圖1及/或圖2a，數位線415及字線410可為數位線115及/或215及字線110及/或210之實例。展示三個底部字線410b (WL_B1、WL_B2及WL_BM)及三個頂部字線410t (WL_T1、WL_T2及WL_TM)，但在一些實施例中可存在更多字線。
可為圖1中之記憶體胞元105及/或圖2a中之記憶體胞元205之實例的記憶體胞元405b及405t經置放在字線410與數位線415的交叉點處，且類似於參考圖2a及圖3a所描述之記憶體胞元205及305，其可各自包括底部電極(BE) 421、選擇元件(SD) 431、中間電極(ME) 422、儲存元件(MD) 432及頂部電極(TE) 423；在每一標籤中，字母b係指底部疊層之元件/組件，且字母t識別頂部疊層之元件/組件。記憶體陣列400a與記憶體陣列300a之間的主要區別在於，底部陣列上之記憶體胞元405b之儲存元件432b包含具有第一厚度Th_0之儲存材料，該第一厚度不同於頂部陣列上之記憶體胞元405t之儲存元件432t之儲存材料的第二厚度Th_1。在一些實施例中，Th_0可在20 nm至60 nm的範圍內，例如約40 nm，且Th_1可在25 nm至80 nm的範圍內，例如約50 nm，其中對應厚度增加在5 nm至40 nm的範圍內，例如約10 nm。在一些實施例中，可獲得具有顯著不同程式化靈敏度的記憶體胞元，其中儲存材料之厚度增加數%。在一些實施例中，儲存元件432b及432t的儲存材料可為相同材料。
實際上已發現，即使儲存材料為相同材料，儲存材料的厚度變化亦可導致程式化靈敏度的差異。對應地，根據一些實施例，類比儲存單元可包含複數個記憶體胞元，例如，在3D記憶體陣列400a之不同疊層上之記憶體胞元405b及405t，具有不同於該單元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度。例如如將參考圖6較詳細描述之讀取電路系統可經組態以讀取在各別記憶體胞元中程式化的各別類比資訊，且基於自各別記憶體胞元讀取之各別類比資訊的組合來提供輸出。記憶體胞元可分別具有包含具有第一厚度之儲存材料的第一儲存元件及包含具有不同於第一厚度的第二厚度之儲存材料的第二儲存元件。
圖4b說明曲線491b及491t的曲線圖400b，表示圖4a中之用於擴展範圍類比儲存的記憶體胞元405b及405t的臨限電壓(在垂直Y軸上)或讀取電流(在左側的第二垂直向下定向的Y軸上)隨程式化脈衝的數目(在水平X軸上，以對數標度)而變。以類似於記憶體胞元305b及305t的方式且如參考圖3b所論述，可將預調節脈衝施加至記憶體胞元405b及405t以將其中之每一者重設為各別Ab及At重設狀態。在一些實施例中，預調節重設脈衝可具有足夠振幅以將儲存材料加熱超過熔化溫度，且然後在非晶相中對其進行淬火。
在圖4b中，記憶體胞元405b及405t的重設狀態Ab及At可由各別高臨限電壓及高電阻率/低電導率值來表徵。如所描繪，基於各別儲存元件之儲存材料之各別厚度Th_0與Th_1的差異，記憶體胞元405b及405t的重設臨限電壓值及電阻/電導值可彼此不同。類似地，基於各別厚度Th_0及Th_1的差異，當處於各別設定狀態(例如，分別為Cb及Ct)時，記憶體胞元405b及405t可具有不同的臨限電壓。另外，記憶體胞元405b及405t的程式化靈敏度可不同，例如，如在圖4b中所描繪，其中記憶體胞元自重設狀態轉變至設定狀態的各別範圍Rb及Rt可不同。藉由在適當厚度(例如，Th_0及Th_1)的不同疊層上形成各別儲存材料，可能調整程式化靈敏度，以使得範圍Rb及Rt不會完全重疊及/或不間隔開，例如其基本上彼此毗鄰。舉例而言，在一些實施例中，將記憶體胞元40b設定為(或大體上設定為)相同數目個脈衝，對於該等脈衝，記憶體胞元405t開始自重設狀態轉變至設定狀態。在一些實施例中，可在同一類比儲存單元中提供多於兩個的記憶體胞元，例如，提供4個、8個或8個以上的記憶體胞元疊層，每一疊層具有包含不同厚度之儲存材料的儲存元件。
已進一步發現，在一些實施例中，程式化靈敏度的差異可在3D記憶體陣列之不同疊層上之記憶體胞元中獲得，諸如類似於圖3a及圖4a中所描繪之記憶體陣列的3D交叉點記憶體陣列，具有儲存材料相同且厚度相同的儲存元件，不同奇偶性的疊層上之記憶體胞元，例如，第一疊層上及與第一疊層毗鄰的第二疊層上之記憶體胞元。再次參考圖3a中之圖式，例如，認為記憶體胞元305b (在底部疊層上)及記憶體胞元305t (在頂部疊層上，其毗鄰於底部疊層，或在3D陣列中緊在底部疊層之後，例如具有不同奇偶性)情況如此：各別儲存元件332b及332t的儲存材料為相同的材料且具有相同厚度。不受任何理論的約束，在對應字線與位元線之間施加程式化脈衝期間，可在記憶體胞元305b及305t中，且特定而言在各別儲存元件332b及332t中建立不同的熱分佈。舉例而言，記憶體胞元305b及305t的程式化回應在相同程式化脈衝下可為不同的，例如，施加在底部字線WL_B1 310與共用數位線DL 315之間且施加在頂部字線WL_T1 310與共用數位線DL 315之間的相同電壓差。
換言之，在程式化脈衝期間，當施加正的程式化脈衝(例如，相對於施加至字線的電壓，將較高電壓施加至數位線)時，程式化電流可自數位線(例如，圖3a中之DL 315)至字線(例如，底部疊層之記憶體胞元305b中之一者中之WL_Bx或頂部疊層之記憶體胞元305t中之一者中之WL_Tx)流動穿過記憶體胞元。如圖3a中所描繪，電流流動穿過各別記憶體胞元305b及305t，該等記憶體胞元相對於電流的方向具有不同的內部結構定向。此外，儲存元件332b較之底部記憶體胞元305b中之字線WL_Bx 310b較靠近於數位線DL 315，而儲存元件332t較之頂部記憶體胞元305t中之數位線DL 315較靠近於字線WL_Tx 310t。可能基於此等差異，底部記憶體胞元305b及頂部記憶體胞元305t中之成核及晶體生長速率可不同，從而導致不同的程式化靈敏度(例如，自重設Ab及At狀態轉變至設定Cb及Ct狀態的不同範圍Rb及Rt)。
因此，提供一裝置或類比儲存記憶體單元，其包含複數個記憶體胞元(305b及305t)，每一各別記憶體胞元具有不同於其他記憶體胞元(分別為305t及305b)之各別程式化靈敏度(Rt及Rb)的各別程式化靈敏度(Rb及Rt)。記憶體胞元305b及305t可在多疊層記憶體陣列的不同疊層上。類比儲存單元中之第一記憶體胞元305b可具有在第一字線WL_Bx 310b與第一數位線DL 315之間的第一中間電極322b，在第一字線WL_Bx 310b與第一中間電極322b之間的第一選擇元件331b，及在第一中間電極322b與第一數位線DL 315之間的第一儲存元件332b，第一儲存元件332b具有第一厚度及第一組合物；類比儲存單元中之第二記憶體胞元305t可具有在第二數位線DL 315與第二字線WL_Tx 310t之間的第二中間電極322t，在第二數位線DL 315與第二中間電極322t之間的第二選擇元件331t，及在第二中間電極322t與第二字線WL_Tx 310t之間的第二儲存元件332t，其中第二儲存元件332t具有等於第一厚度之第二厚度及等於第一組合物之第二組合物。裝置亦可包含讀取電路系統，該讀取電路系統經組態以讀取在各別記憶體胞元中程式化的各別類比資訊，且基於自各別記憶體胞元讀取的各別類比資訊的組合來提供輸出。在一些實例中，可藉由非破壞性讀取來實施讀取各別類比資訊，諸如在亞臨限電壓偏壓下的電流量測值。在海伯學習階段期間，可施加相同的程式化脈衝序列在記憶體胞元305b及305t中對類比資訊進行程式化。
圖5a說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的三維記憶體陣列之實例，且圖5b說明圖5a中之記憶體胞元的電量的曲線圖。更具體而言，圖5a說明支援類比儲存的記憶體陣列500a的一部分。記憶體陣列500a可為參考圖1所描述之記憶體陣列102的部分之實例。圖5a的圖式描繪沿著數位線的方向的記憶體陣列500a的剖面，且類似於分別圖2a，圖3a及圖4a中之記憶體陣列200、300a及400a。記憶體陣列500a具有與記憶體陣列300a及/或400a共同的幾個態樣，因此將在所有對應態樣中極其簡潔且參考上文描述對其進行描述。在圖5a中描繪四個疊層(疊層0、疊層1、疊層2及疊層3)，但疊層的數目不限於此實例。
在圖5a的剖面中，數位線515(例如，在疊層1與疊層2之間共用的底部數位線DL_B 515_B，以及在疊層2與疊層3之間共用的頂部數位線DL_T 515_T)在圖式之平面中自左至右延展，而字線510 (例如，疊層0的底部字線WL_Bx 510_Bx、疊層1與疊層2之間共用的中間字線WL_Mx 510_Mx以及疊層3之頂部字線WL_Tx 510_Tx)延展至頁面中。數位線515及字線510可為參考圖1的數位線115及字線110之實例。
記憶體胞元505_0、505_1、505_2及505_3可為圖1中之記憶體胞元105之實例；其經置放在各別疊層中之字線510與數位線515的交叉點處(字線及/或數位線可由毗鄰疊層共用)。毗鄰的疊層亦可被稱為不同奇偶性的疊層，因此，例如，疊層0與疊層1為不同奇偶性疊層，如同疊層1與疊層2或疊層2與疊層3。舉例而言，相同奇偶性的疊層可為疊層0與疊層2或疊層1與疊層3。類似於參考圖2a、3a及4a所描述之記憶體胞元205、305及405，記憶體胞元505可各自包括底部電極(BE) 521、選擇元件(SD) 531、中間電極(ME) 522、儲存元件(PM) 532及頂部電極(TE) 523；在每一標籤中，字母後綴係指對應疊層的元件/組件(例如，疊層0的_0，依此類推)。
在記憶體陣列500a中，不同疊層之記憶體胞元505可表徵為儲存元件，該儲存元件包含具有各別組合物的儲存材料，該組合物可為與不同疊層之記憶體胞元中之儲存元件之儲存材料的組合物相同或不同的組合物。另外或替代地，不同疊層的記憶體胞元505可表徵為儲存元件，其包含具有各別厚度(Th_0、Th_1、Th_2及Th_3)的儲存材料，該厚度可為與不同疊層之記憶體胞元中之儲存元件之儲存材料的厚度相同或不同的厚度。換言之，不同疊層上之記憶體胞元可具有由相同組合物形成且具有相同或不同的厚度的各別儲存元件，或其可具有由相同或不同組合物形成且具有相同的厚度的各別儲存元件，或其任何組合。如上文所論述，可基於此類組合物及/或厚度差異來區分不同疊層上之記憶體胞元之程式化靈敏度，亦考慮到可歸因於不同疊層奇偶性的差異。藉由讀取在不同疊層上之各別記憶體胞元中程式化的各別類比資訊(且因此具有不同的程式化靈敏度)，可能基於各別類比資訊的組合來提供輸出。
在無任何限制的情況下，且僅舉幾個實例，在一個實施例中，記憶體陣列500a之一個疊層上之記憶體胞元(例如，記憶體胞元505_1)可具有與不同疊層上之記憶體胞元具有相同組合物及厚度的儲存元件(諸如例如，記憶體胞元505_2)；因此，在此實例中，532_1及532_2的組合物為相同的，且厚度Th_1與厚度Th_2相同。同時，一個疊層中之記憶體胞元(例如，記憶體胞元505_0)可具有與不同疊層中之記憶體胞元(諸如例如，記憶體胞元505_1)具有相同組合物及不同厚度的儲存元件；因此，在此實例中繼續，532_0及532_1的組合物相同，而厚度Th_0小於厚度Th_1及Th_2。此外，疊層3上之記憶體胞元505_3可具有儲存元件，該儲存元件具有與記憶體陣列500a中之所有其他記憶體胞元之儲存元件之組合物相同的組合物，但具有不同於所有其他記憶體胞元的厚度Th_3，特定而言Th_3可大於Th_2、Th_1及Th_0。
考慮到先前實施例的描述，記憶體胞元505_0、505_1、505_2及505_3可皆具有不同的程式化靈敏度，如將在下文參考圖5b對其進一步論述。實際上，記憶體胞元505_0及505_1包含相同材料及不同厚度(Th_0 ＜Th_1)的儲存元件，因此其至少在視圖上以及對於參考圖4a及圖4b所論述的彼等態樣為不同的。可將相同推理應用於記憶體胞元505_1 (及/或505_2)及505_3，其包含相同材料及不同厚度(Th_1 ＜Th_3及/或Th_2 ＜Th_3)的儲存元件。此外，記憶體胞元505_1及505_2包含具有相同材料及厚度(Th_1 = Th_2)的儲存元件，但其在程式化脈衝期間相對於電流流動的相對定向不同，因此其至少在視圖上且針對參考圖3a及圖3b所論述的彼等態樣為不同的。
總之，且參考圖5b，當臨限電壓藉由中間狀態B_0自重設狀態A_0轉變至設定狀態C_0 (例如，圖5b中之自約5至約10個程式化脈衝—曲線591_0)時，疊層0上之記憶體胞元505_0可具有在範圍R_0中之各別程式化靈敏度。當臨限電壓藉由中間狀態B_1自重設狀態A_1轉變至設定狀態C_1 (例如，自約50個程式化脈衝至約100個程式化脈衝—曲線591_1)時，疊層1上之記憶體胞元505_1可具有在範圍R_1中之各別程式化靈敏度。當臨限電壓藉由中間狀態B_2自重設狀態A_2轉變至設定狀態C_2 (例如，自約10至約50個程式化脈衝—曲線591_2)時，疊層2上之記憶體胞元505_2可具有在範圍為R_2中之各別程式化靈敏度，且當臨限電壓藉由中間狀態B_3自重設狀態A_3轉變至設定狀態C_3 (例如，自約100至約500個程式化脈衝—圖5b中之曲線591_3)時，疊層3上之記憶體胞元505_3可具有在R_3範圍中之各別程式化靈敏度。如上文所闡釋，可藉由選擇適當的儲存材料組合物及/或厚度(Th_0至Th_3)在製作程序期間修整程式化靈敏度範圍R_0至R_3中之每一者。在一些實施例中，轉變範圍R_0至R_3的位置及寬度可經調整以確保範圍為連續的或部分重疊的；換言之，例如，可將記憶體胞元505_0設定(或大體上設定)為與記憶體胞元505_2開始轉變的脈衝數目相同的數目，可將記憶體胞元505_2設定(或大體上設定)為與記憶體胞元505_1開始轉變的脈衝數目相同的數目，且記憶體胞元505_1可設定(或基本上設定)為與記憶體胞元505_3開始轉變的脈衝數目相同的數目。
記憶體胞元505_0至505_3可經認為係相同的類比儲存單元或裝置的一部分，且在一些實施例中，可在諸如海伯學習階段的學習階段期間以相同的程式化脈衝序列進行程式化。可自記憶體胞元505_0至505_3中之每一者非破壞性地讀取類比資訊，例如，在亞臨限偏壓條件下量測電流。可並行或順序地讀取記憶體胞元505。可至少部分地基於類比資訊讀取的組合來提供輸出。舉例而言，每一記憶體胞元505_0至505_3的所量測亞臨限電流可轉換成具有所要粒度的數位信號，且所轉換數位信號可組合。
圖6說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的讀取電路之實例。在圖6中描繪記憶體胞元605、感測電路625、組合電路655及輸出635；其可為圖1中之記憶體胞元105、感測電路125及I/O 135之實例。記憶體胞元605b及605t可為底部記憶體胞元305b或405b以及頂部記憶體胞元305t或405t之實例，或在任何狀況下，為根據本文中所描述之任何實施例具有不同程式化靈敏度的記憶體胞元之實例(例如，其中儲存元件包含不同組合物及/或厚度之儲存材料或相對於類比儲存單元或裝置中之各別記憶體胞元之其他元件以不同方式置放)。
感測電路625b及625t分別耦接至記憶體胞元605b及605t。感測電路625經組態以非破壞性地讀取儲存在記憶體胞元605中之類比資訊。在一些實施例中，感測電路625量測記憶體胞元605之亞臨限電流，例如，當位元線至字線的電壓低於記憶體胞元之臨限電壓時流動穿過各別記憶體胞元的電流。在一些實施例中，感測電路625可為在不同時間耦接至記憶體胞元605b及605t的唯一電路。
組合電路655可組合由感測電路625b及625t自記憶體胞元605b及605t讀取的各別類比資訊，並提供輸出635。在一些實施例中，感測電路625可包含類比轉數位(A2D)轉換器，該類比轉數位轉換器可以二進位數字對表示在各別記憶體胞元605中流動的亞臨限電流的值進行編碼；作為實例，在記憶體胞元605b及605t中之每一者中程式化的類比資訊的讀取可以4位元(或不同數目個位元，在其他實例中具有不同的A2D粒度)的形式傳輸至組合電路655；然後，組合電路655可將兩個串組合成較長位元串(例如，含8個位元的串)，其表示整體地儲存在類比記憶體單元中之類比資訊。換言之，讀取電路系統600可經組態以讀取在各別記憶體胞元中程式化的各別類比資訊，且基於自各別記憶體胞元讀取的各別類比資訊的組合來提供輸出。
類比記憶體單元的讀取操作可經組態以藉由偵測來自複數個記憶體胞元605之權重(或亞臨限電流)來偵測儲存在類比記憶體胞元605中之類比值。類比值可為所偵測到的權重的組合。
控制器(例如，記憶體控制器140)可選擇類比記憶體單元605以進行讀取操作。在一些狀況下，控制器可選擇類比記憶體單元605的一或多個記憶體胞元以進行讀取操作。控制器亦可識別或選擇與記憶體胞元605相關聯的一或多個數位線及/或字線。
控制器可向記憶體胞元605提供輸入。輸入可包含施加至所選擇記憶體胞元(例如，施加至耦接至所選擇記憶體胞元的字線及數位線)的讀取電壓值。在一些狀況下，字線全部經加偏壓至相同讀取電壓，而數位線全部經加偏壓至相同讀取電壓。在一些狀況下，控制器可分別將一或多個字線及/或一或多個數位線加偏壓至不同於其他字線及/或數位線的電壓。
控制器可偵測在與記憶體胞元605耦接之一或多個數位線上產生的一或多個信號。可基於將輸入施加至與記憶體胞元605耦接之字線及數位線來產生信號。信號可包含電流信號(例如，I_set、I_reset及I_int)。可在與記憶體胞元605耦接之每一數位線上偵測到個別信號或個別權重。
控制器可基於偵測在與記憶體胞元耦接之數位線上產生的信號來判定儲存在類比記憶體單元中之類比值。控制器可組合每一數位線上之信號或權重以產生總權重。類比值可基於總權重。
圖7展示根據本發明之實施例的支援使用記憶體裝置之類比儲存的裝置的方塊圖。方塊圖700中之記憶體系統701可被稱為電子記憶體設備，且包括記憶體控制器740、記憶體胞元705及感測組件725，其可為參考圖1所描述之記憶體控制器140、記憶體胞元105及感測組件125之實例。記憶體系統701亦可包括組合組件735。記憶體系統701之組件可彼此電子通信，且可執行參考圖1至圖6所描述之功能。在一些實例中，感測組件725及組合組件735可為記憶體控制器740之組件。
記憶體控制器740可與其他組件結合，在整個記憶體系統701上施加電壓，將資料寫入至記憶體胞元705，自記憶體胞元705讀取資料，且通常操作記憶體系統701，如圖1至圖6所描述。記憶體控制器740可包括加偏壓組件750及時序組件755。記憶體控制器740可與字線710、位元線715及感測組件725(如參考圖1所描述，其可為字線110、位元線115及感測組件125之實例)進行電子通信。
記憶體控制器740可經組態以藉由向彼等各種節點施加電壓來啟動字線710或位元線715。舉例而言，加偏壓組件750可經組態以將電壓施加至字線710及/或位元線715以讀取或寫入記憶體胞元705，如本文中所描述。在一些實例中，記憶體控制器740可包括列解碼器、行解碼器或兩者，如參考圖1所描述。此可使得記憶體控制器740能夠存取一或多個記憶體胞元705。另外，加偏壓組件750可為感測組件725的操作提供電壓電位且管理組合組件735。
在一些實例中，記憶體控制器740可使用時序組件755執行其操作。舉例而言，時序組件755可控制各種字線及/或位元線選擇的時序，包括本文中所論述的用於切換及施加電壓以執行諸如讀取及寫入的記憶體功能的時序。在一些實例中，時序組件755可控制加偏壓組件750的操作。
基於各別儲存元件中之儲存材料的組合物及/或厚度，記憶體胞元705可具有不同的程式化靈敏度。舉例而言，位於一個疊層上之記憶體胞元可具有第一程式化靈敏度，且位於不同疊層上之記憶體胞元可具有與第一程式化靈敏度不同的第二程式化靈敏度，如在參考圖3a至圖5b所描述之一些實例中。如本文中所描述，可將不同疊層上之記憶體胞元分組為具有擴展程式化靈敏度的類比儲存單元。
在程式化階段期間，記憶體控制器可向複數個記憶體胞元705施加程式化脈衝序列，並修改其中所儲存的類比資訊。舉例而言，在海伯學習階段期間，控制器可藉由WL 710及BL 715加偏壓來存取類比儲存單元中之記憶體胞元705。每一各別記憶體胞元具有與複數個記憶體胞元中之其他記憶體胞元的各別程式化靈敏度不同的各別程式化靈敏度；在一些實例中，記憶體胞元可位於多疊層記憶體陣列的不同疊層上。控制器可至少部分地基於施加一或多個程式化脈衝，將一或多個程式化脈衝施加至複數個記憶體胞元，且將各別類比資訊儲存在每一各別記憶體胞元中。回應於施加一或多個程式化脈衝，每一記憶體胞元可以與其他記憶體胞元之其他狀態改變速率不同的各別速率改變狀態，從而致使各別類比資訊儲存。在一些實施例中，儲存在類比記憶體儲存單元之記憶體胞元中之類比資訊的組合可表示類神經連接權重。
在讀取階段期間，感測組件725可讀取儲存在記憶體胞元705中之類比資訊(例如，藉由數位線)。在一些實例中，感測組件725經組態以至少部分地基於藉由加偏壓組件750對耦接至各別記憶體胞元之一或多個各別存取線加偏壓來偵測在該等各別存取線上產生的一或多個信號。感測組件725亦可經組態以至少部分地基於偵測到一或多個信號來判定由各別記憶體胞元儲存的類比值。在一些狀況下，當在亞臨限條件下加偏壓於記憶體胞元時，例如，在位元線715與字線710之間的電壓差小於記憶體胞元705之臨限電壓的情況下，感測組件725量測流動穿過記憶體胞元705之電流。感測組件725經組態以向組合組件735提供自記憶體胞元705讀取的類比資訊。在一些實施例中，感測組件725對所偵測到的信號(例如，亞臨限電流)實施類比轉數位(A2D)編碼。
組合組件735經組態以接收由感測組件725自記憶體胞元705讀取的類比資訊，組合該資訊並基於各別類比資訊的組合提供輸出。記憶體控制器740可與感測組件725及組合組件735協作，且基於自記憶體胞元705讀取的各別類比資訊的組合來提供輸出。在一些實例中，輸出可表示類神經連接權重。
圖8展示根據本發明之實施例的支援使用記憶體裝置之類比儲存的裝置的方塊圖。
在方塊圖800中，裝置815由諸如參考圖1所描述之記憶體控制器140的控制器實施或執行。類比儲存裝置815可包括加偏壓組件820、時序組件825、輸入/輸出組件830、程式化組件840、讀取組件845及組合組件835。此等組件中之每一者可彼此直接或間接地通信(例如，經由一或多個匯流排)。
輸入/輸出組件830可為圖1中之輸入/輸出135之實例。裝置815可與諸如主機裝置(未展示)的其他裝置交換命令、位址及資料。舉例而言，在海伯學習階段期間，裝置815可藉由輸入/輸出組件830接收可對應於類神經連接的刺激的程式化指令及資料。在另一實例中，在存取階段期間，裝置815可在輸入/輸出組件830處接收讀取指令及對應位址，且其可在輸入/輸出組件830處提供具有存取(例如，讀取)操作的結果的輸出。
程式化組件840可在諸如類比儲存程式化及/或海伯學習階段的程式化階段期間存取諸如圖1中之記憶體胞元105的記憶體胞元。在一些實例中，與加偏壓組件820及時序組件825協作，程式化組件840可加偏壓於諸如字線110及位元線115的存取線，且向經定址記憶體胞元施加一或多個程式化脈衝。
讀取組件845可與加偏壓組件820及時序組件825協作選擇類比記憶體單元之至少一個記憶體胞元以進行讀取操作，該記憶體單元包括具有不同於其他記憶體胞元之程式化靈敏度的各別程式化靈敏度的複數個記憶體胞元。類比記憶體單元中之記憶體胞元可位於多疊層記憶體陣列(諸如3D XPoint記憶體陣列)的不同疊層上。如本文中所描述，記憶體胞元可在包含不同厚度及/或組合物的儲存材料的各別儲存元件中彼此不同。讀取組件845可包含經組態以讀取在各別記憶體胞元中程式化的各別類比資訊的讀取電路系統。
組合組件835可組合由讀取組件845自記憶體單元之各別記憶體胞元讀取的各別類比資訊，且基於類比資訊的組合提供輸出。在一些實例中，組合組件835及讀取組件845可在單一組件中實施。組合組件835提供的輸出可由裝置815使用及/或藉由輸入/輸出組件830與諸如主機裝置(未展示)的外部裝置交換。在一些實例中，輸出可表示如本文中所描述之類神經連接權重。
圖9為根據本發明之實施例的支援使用記憶體裝置之類比儲存的系統的方塊圖。系統900包括裝置905，其可為或包括印刷電路板以連接或實體支撐各種組件。在一些實例中，裝置905可為電腦、膝上型電腦、筆記型電腦、平板電腦、行動電話或其類似物。
裝置905包括一或多個記憶體胞元陣列920，其可為參考圖1所描述之記憶體陣列102以及圖2至圖5中之陣列200、300a，400a及500a之實例。記憶體胞元可包含類比記憶體單元，該類比記憶體單元包括具有不同於該單元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度的複數個記憶體胞元。在一些實施例中，記憶體胞元920可包含記憶體胞元105、205、305b、305t、405b、405t、505_0、505_1、505_2及/或505_3之實例，如先前圖中或根據本申請案的其他實施例所描述。舉例而言，如本文中所描述，類比儲存單元之記憶體胞元可位於多疊層記憶體陣列的不同疊層上，且其可包含具有不同厚度及/或組合物的儲存材料的各別儲存元件，如本文中所描述。
裝置905亦可包括記憶體控制器915、處理器930、BIOS組件925、周邊組件940及輸入/輸出(I/O)控制器935。裝置905之組件可藉由匯流排910彼此進行電子通信。
處理器930可經組態以藉由記憶體控制器915來操作記憶體陣列920。在一些狀況下，處理器930可執行參考圖1所描述之記憶體控制器140的功能。在其他狀況下，記憶體控制器140及/或915可整合至處理器930中。處理器930可為通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其可為此等類型之組件的組合，且處理器930可執行本文中所描述之各種功能，包括類比儲存及擷取，諸如類神經連接權重儲存及讀取。處理器930可例如經組態以執行儲存在記憶體陣列920中之電腦可讀指令，以致使裝置905執行各種功能或任務，包括神經模仿處理。
BIOS組件925可為包括作為韌體操作的基本輸入/輸出系統(BIOS)的軟體組件，其可初始化並運行系統900之各種硬體組件。BIOS組件925亦可管理處理器930與各種組件(例如，周邊組件940、輸入/輸出控制器935等等)之間的資料流。BIOS組件925可包括儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之程式或軟體。
周邊組件940可為可整合至裝置905中的任何輸入或輸出裝置，或此類裝置的介面。實例可包括磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、串列或並列埠或周邊卡插槽，類似周邊組件互連(PCI)或加速圖形埠(AGP)插槽。
I/O控制器935可管理處理器930與周邊組件940、輸入裝置945或輸出裝置950之間的資料通信。輸入/輸出控制器935亦可管理未整合至裝置905中之周邊裝置。在一些狀況下，I/O控制器935可表示至外部周邊裝置的實體連接或埠。
輸入945可表示在裝置905外部之裝置或信號，其向裝置905或其組件提供輸入。此可包括使用者介面或與其他裝置介接或介接在其他裝置之間。在一些狀況下，輸入945可為經由周邊組件940與裝置905介接的周邊裝置，或可由輸入/輸出控制器935管理。
輸出950可表示在裝置905外部之裝置或信號，其經組態以自裝置905或其組件中之任何者接收輸出。輸出950之實例可包括顯示器、音訊揚聲器、列印裝置，另一處理器或印刷電路板等。在一些狀況下，輸出950可為經由周邊組件940與裝置905介接之周邊組件，或可由輸入/輸出控制器935管理。
記憶體控制器915、裝置905及記憶體胞元920的組件可由經設計為實施其功能的電路系統組成。此可包括經組態以實施本文中所描述之功能的各種電路元件，例如，導電線、電晶體、電容器、電感器、電阻器、放大器，或其他主動或非主動元件。
圖10至圖12說明根據本發明之實施例的用於使用記憶體裝置之類比儲存的方法。
圖10展示說明用於類比儲存的方法1000的流程圖；在一些實施例中，例如在神經模仿電子處理的情況下，類比儲存可用於類神經連接權重儲存。方法1000的操作可由如本文中所描述之控制器或其組件實施。舉例而言，方法1000的操作可由如參考圖1、圖7及/或圖9所描述之記憶體控制器140、740及/或915執行。在一些實例中，控制器可執行一組程式碼來控制裝置之功能元件以執行下文所描述之功能。另外或替代地，控制器可使用特殊用途硬體來執行下文所描述之功能之態樣。
在1010處，控制器可存取複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度。1010的操作可根據本文中所描述之方法執行。在某些實例中，1010的操作之態樣可由如參考圖8所描述之驅動組件840來執行。
在1020，控制器可將一或多個程式化脈衝施加至複數個記憶體胞元。1020的操作可根據本文中所描述之方法執行。在某些實例中，1020的操作之態樣可由如參考圖8所描述之驅動組件840來執行。
在1030處，控制器可至少部分地基於施加一或多個程式化脈衝，將各別類比資訊儲存在每一各別記憶體胞元中。1030的操作可根據本文中所描述之方法執行。在某些實例中，815的操作之態樣可由如參考圖8所描述之驅動組件840來執行。
在一些實施例中，可在將複數個記憶體胞元預調節為非晶記憶體狀態之後執行操作1010至1030。在一些實施例中，存取複數個記憶體胞元包含加偏壓於耦接至多疊層記憶體陣列之不同疊層上之各別記憶體胞元的個別存取線(例如，字線及數位線)。在一些實施例中，儲存各別類比資訊包含回應於將一或多個程式化脈衝施加至複數個記憶體胞元，以與其他各別記憶體胞元之其他各別狀態改變速率不同的各別速率改變每一各別記憶體胞元的狀態。在一些實施例中，儲存類神經連接權重值可基於將各別類別資訊儲存在每一各別記憶體胞元中。
描述用於執行方法1000的設備。該設備可包括：用於存取複數個記憶體胞元的構件，複數個記憶體胞元中之每一各別記憶體胞元具有不用於複數個記憶體胞元中之其他記憶體胞元的各別程式化靈敏度不同的個別程式化靈敏度；用於將一或多個程式化脈衝施加至複數個記憶體胞元的構件；及用於至少部分地基於施加一或多個程式化脈衝來將各別類別資訊儲存在每一各別記憶體胞元中的構件。
描述用於執行方法1000的另一設備。該設備可包括複數個記憶體胞元及與該記憶體胞元電子通信的記憶體控制器，其中該記憶體控制器可操作以存取類比記憶體單元之至少一個記憶體胞元以進行寫入操作，該類比記憶體單元包含：複數個記憶體胞元，該複數個記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度；向該複數個記憶體胞元施加一或多個程式化脈衝，及至少部分地基於施加一或多個程式化脈衝將各別類比資訊儲存在每一各別記憶體胞元中。
上文所描述之方法及設備的一些實例可進一步包含用於加偏壓於耦接至在多疊層記憶體陣列之不同疊層上之各別記憶體胞元的各別存取線的程序、特徵、構件或指令。在上文所描述方法及設備的一些實例中，類比儲存單元中之記憶體胞元可包含儲存元件，該等儲存元件在儲存材料組合物及/或厚度方面或在相對於各別記憶體胞元之其他元件(例如，電極及/或選擇元件)的相對安置方面彼此不同。在上文所描述方法及設備的一些實例中，儲存各別類比資訊可包含：回應於將一或多個程式化脈衝施加至複數個記憶體胞元，以不同於其他各別記憶體胞元之其他各別狀態改變速率的各別速率改變每一各別記憶體胞元的狀態。在上文所描述方法及設備的一些實例中，各別改變速率可基於記憶體胞元之各別記憶體元件中之記憶體材料的各別組合物及/或厚度。上文所描述方法及設備的一些實例可進一步包含用於將複數個記憶體胞元預調節為非晶記憶體狀態的程序、特徵、構件或指令。上文所描述方法及設備的一些實例可進一步包含用於基於在每一各別記憶體胞元中儲存各別類比資訊來儲存類神經連接權重值的程序、特徵、構件或指令。在上文所描述方法及設備的一些實例中，類神經連接權重可由儲存在單元之各別記憶體胞元中之類比資訊的組合物來表示。在上文所描述方法及設備的一些實例中，可在諸如海伯學習階段的訓練階段期間將一或多個程式化脈衝並行地施加至複數個記憶體胞元。
圖11展示根據本發明之具體實例說明用於使用記憶體裝置之類比儲存的方法1100的流程圖。方法1100的操作可由如本文中所描述之控制器或其組件實施。舉例而言，方法1100的操作可由如參考圖1、圖7及/或圖9所描述之記憶體控制器140、740及/或915執行。在一些實例中，控制器可執行一組程式碼來控制裝置之功能元件以執行下文所描述之功能。另外或替代地，控制器可使用特殊用途硬體來執行下文所描述之功能之態樣。
在1110處，控制器可存取複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度。1110的操作可根據本文中所描述之方法執行。在某些實例中，1110的操作之態樣可由如參考圖8所描述之讀取組件來執行。
在1120處，控制器可自每一各別記憶體胞元讀取在各別記憶體胞元中程式化的類比資訊。1120的操作可根據本文中所描述之方法執行。在某些實例中，1120的操作之態樣可由如參考圖8所描述之讀取組件來執行。
在1130處，控制器可組合自每一各別記憶體胞元讀取的類比資訊。1130的操作可根據本文中所描述之方法執行。在某些實例中，1130的操作之態樣可由組合組件與如參考圖8所描述之讀取組件協作來執行。
在1140處，控制器可基於組合類比資訊來提供輸出。1140的操作可根據本文中所描述之方法執行。在某些實例中，1140的操作之態樣可由組合組件可能與如參考圖8所描述之I/O組件協作來執行。
描述用於執行方法1100的設備。該設備可包括用於存取類比記憶體單元之至少一個記憶體胞元以進行讀取操作的構件，該類比記憶體單元包含複數個記憶體胞元，該複數個記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度；用於自經程式化在各別記憶體胞元中每一各別記憶體胞元中之類比資訊讀取的構件；用於組合自每一各別記憶體胞元讀取的類比資訊的構件以及用於基於組合類比資訊提供輸出的構件。
描述用於執行方法1100的另一設備。該設備可包括記憶體胞元及與該記憶體胞元電子通信的記憶體控制器，其中該記憶體控制器可操作以選擇類比記憶體單元之至少一個記憶體胞元以進行讀取操作，該類比記憶體單元包含複數個記憶體胞元，該複數個記憶體胞元具有不同於該複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度；用於自經程式化在各別記憶體胞元中之每一各別記憶體胞元類比資訊讀取的構件；用於組合自每一各別記憶體胞元讀取的類比資訊的構件，及用於基於組合類比資訊提供輸出的構件。
上文所描述方法及設備的一些實例可進一步包括用於至少部分地基於加偏壓於各別存取線來偵測在耦接至各別記憶體胞元之一或多個各別存取線上產生的一或多個信號的程序、特徵、構件或指令。在一些狀況下，程序、特徵、構件或指令經組態以至少部分地基於偵測到一或多個信號及/或偵測到與耦接至各別記憶體胞元(例如，對記憶體胞元執行非破壞性讀取)的至少一個各別存取線相關聯的亞臨限電流來判定由各別記憶體胞元儲存的類比值。
上文所描述方法及設備的一些實例可進一步包括用於進行以下操作的程序、特徵、構件或指令：加偏壓於具有第一程式化靈敏度的第一記憶體胞元之第一字線及第一數位線，及加偏壓於具有不同於第一程式化靈敏度之第二程式化靈敏度的第二記憶體胞元之第二字線及第二數位線；在一些實施例中，可存在多於兩個記憶體胞元。程式化靈敏度的差異可基於包含在第一記憶體胞元及第二記憶體胞元之各別儲存元件中之儲存材料的組合及/或厚度的不同，且在一些實施例中，記憶體胞元可位於多疊層記憶體陣列之不同疊層上。程序、特徵、構件或指令可經組態用於自每一記憶體胞元讀取儲存在其中之對應類比資訊，且用於基於所讀取類比資訊的組合來提供輸出。
圖12展示根據本發明之具體實例說明用於使用記憶體裝置之類比儲存的方法1200的流程圖。方法1200的操作可在如本文中所描述之製造階段期間實施。舉例而言，如參考圖2、圖3a、圖4a及圖5a所描述，可執行方法1100的操作以形成記憶體陣列200、300a、400a及/或500a。在一些實例中，記憶體陣列200、300a，400a及/或500a可形成在諸如矽晶圓的半導體基板上方；然而，其他基板亦為可能的。
在1210處，形成複數個記憶體胞元，複數個記憶體胞元中之每一各別記憶體胞元具有不同於複數個記憶體胞元中之其他記憶體胞元之各別程式化靈敏度的各別程式化靈敏度。1210的操作可使用諸如材料沈積的形成技術來執行。材料沈積(例如，導電及/或絕緣層沈積)之實例包括化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(ALD)、分子束磊晶(MBE)及其他沈積技術。在一些實例中，1210的操作亦可使用光微影技術來界定圖案來執行。1210的操作亦可使用選擇性或非選擇性移除技術(諸如乾式蝕刻及/或濕式蝕刻技術及其他技術)以及清潔技術來執行。1210的操作亦可使用其他半導體處理技術(諸如化學機械拋光(CMP)、熱處理等)來執行。
在1220處，形成耦接至複數個記憶體胞元之讀取電路系統，該讀取電路系統經組態以讀取各別記憶體胞元且基於自各別記憶體胞元讀取的各別類比資訊的組合來提供輸出。根據本文中所描述之實施例，1220的操作可根據諸如CMOS積體電路製造技術的半導體製造處理來執行。在一些實例中，讀取電路系統包含如參考圖8所描述之讀取組件及組合組件。可在矽晶圓上之裝置中形成其他組件及電路。
圖12中以虛線框及線表示的其餘方法區塊包含根據一些實施例的額外可選方法步驟。在1230處，根據一個實施例，形成複數個記憶體胞元包含形成多疊層記憶體陣列，各別記憶體胞元在多疊層記憶體陣列的不同疊層上。例如，參考圖3a及圖4a，形成(至少)兩個疊層記憶體陣列300a/400a，其中記憶體胞元305b/405b及305t/405t分別在底部疊層及頂部疊層上。多於2個疊層為可能的。舉例而言，參考圖5a，形成四疊層記憶體陣列500a，其中記憶體胞元505_0、505_1、505_2及505_3分別位於疊層0、疊層1、疊層2及疊層3上。較多或較少疊層為可能的。
另外，在1240處，對於多疊層記憶體陣列的每一疊層，可視情況形成底部存取線材料、頂部存取線材料及在底部存取線材料與頂部存取線材料之間的儲存元件材料，儲存元件材料包含硫屬化物。在一些狀況下，例如，在第一奇偶性的疊層中，底部存取線可為字線，且頂部存取線可為位元線，或反之亦然，例如，在其他狀況下，在具有不同於第一奇偶性的奇偶性的疊層中，底部存取線可為位元線，且頂部存取線可為字線。選擇元件材料亦可形成在儲存元件材料與頂部存取線之間。在一些狀況下，例如，取決於疊層的奇偶性，選擇元件材料可耦接在儲存元件材料與字線之間，或其可耦接在儲存元件材料與記憶體胞元之位元線之間。
另外，在1250處，針對多疊層記憶體陣列中之一個疊層形成儲存元件材料可視情況包含形成各別含硫屬化物材料，含硫屬化物材料具有不同於多疊層記憶體陣列中之另一疊層之各別含硫屬化物材料之另一厚度或組合物的厚度及/或組合物。
換言之，形成具有彼此不同的各別程式化靈敏度的記憶體胞元。考慮例如陣列300a及400a的底部及頂部疊層上的記憶體胞元305b/405b及305t/405t。程式化靈敏度可例如基於包含不同厚度及/或組合物的儲存材料的記憶體胞元305b/405b及305t/405t的各別儲存元件(332b/432b及332t/432t)而不同。類似的考慮適用於圖5a中之實例4疊層記憶體陣列500a，分別考慮了多個疊層＝疊層1、疊層2及疊層3上的記憶體胞元505_0、505_1、505_2及505_3。舉例而言，如參考圖6所描述，亦形成讀取電路系統，該讀取電路系統經組態以讀取各別記憶體胞元，且特定而言儲存在其中之類比資訊。在一些實施例中，讀取電路系統可執行非破壞性讀取，諸如在亞臨限偏壓條件下的電流量測值。讀取電路系統與亦根據本文中描述而製作的組合電路系統協作可組合自類比儲存單元的記憶體胞元讀取的類比資訊，且基於該組合提供輸出。在一些狀況下，如上文所描述，輸出可表示在訓練程序(諸如，海伯學習階段)期間儲存在類比記憶體單元中之類神經連接權重。
應注意，上文所描述之方法描述可能實施方案，且可重新配置或以其他方式修改操作及步驟，且其他實施方案為可能的。此外，可組合來自方法中之兩者或多於兩者的實施例。
可使用各種不同技術及技藝中之任一者來表示本文中所描述之資訊及信號。舉例而言，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其任何組合來表示可貫穿以上描述所提及之資料、指令、命令、資訊、信號、位元、符號及碼片。一些圖式可將信號說明為單個信號；然而，熟習此項技術者將理解，信號可表示信號之匯流排，其中匯流排可具有各種位元寬度。
術語「電子通信」及「耦接」係指支援組件之間的電子流的組件之間的關係。此可包括組件之間的直接連接，或可包括中間組件。彼此進行電子通信或耦接的組件可主動地交換電子或信號(例如，在勵磁電路中)或可不主動地交換電子或信號(例如，在去勵磁電路中)，但可經組態及可操作以在勵磁電路時交換電子或信號。舉例而言，經由開關(例如，電晶體)實體連接的兩個組件處於電子通信中，或可耦接而不管開關的狀態(亦即，斷開抑或閉合)。
如本文中所使用，術語「大體上」意指經修改之特性(例如，由術語大體上修飾之動詞或形容詞)無需為絕對的，但足夠接近以便達成該特性之優點。
如本文中所使用，術語「電極」可係指電導體，且在一些狀況下，可用作與記憶體胞元或記憶體陣列的其他組件的電接觸。電極可包括跡線、導線、導電線、導電層或其類似物，其在記憶體陣列的元件或組件之間提供導電路徑。
硫屬化物材料可為包括元素S、Se及Te中之至少一者的材料或合金。本文中所論述的相變材料可為硫屬化物材料。硫屬化物材料可包括S、Se、Te、Ge、As、Al、Sb、Au、銦(In)、鎵(Ga)、錫(Sn)、鉍(Bi)、鈀(Pd)、鈷(Co)、氧(O)、銀(Ag)、鎳(Ni)、鉑(Pt)。實例硫屬化物材料及合金可包括但不限於Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd，或Ge-Te-Sn-Pt。如本文中所使用，帶連字符化學組合物符號指示特定化合物或合金中包括的元素，且意欲表示涉及所指示元素的所有化學計量。舉例而言，Ge-Te可包括GexTey，其中x及y可為任何正整數。電阻可變材料的其他實例可包括二進位金屬氧化物材料或包括兩種或多於兩種金屬(例如轉變金屬、鹼土金屬及/或稀土金屬)的混合價氧化物。實施例並不限於特定電阻可變材料或與記憶體胞元的記憶體元件相關聯的材料。舉例而言，可變電阻材料的其他實例可用於形成記憶體元件，且可包括硫屬化物材料、巨磁阻材料或聚合物基材料及其他材料。
術語「隔離」係指其中電子目前不能夠在其之間流動之組件之間的關係；若組件之間存在開路，則組件彼此隔離。舉例而言，當開關斷開時，由開關實體連接之兩個組件可彼此隔離。
如本文中所使用，術語「短路」係指組件之間的關係，其中經由啟動所討論的兩個組件之間的單個中間組件在組件之間建立導電路徑。舉例而言，當兩個組件之間的開關閉合時，短接於第二組件的第一組件可與第二組件交換電子。因此，短路可為使電子通信中之組件(或線)之間能夠進行電荷流動的動態操作。
本文中所論述的裝置，包括電子裝置，可形成在半導體基板上，諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等。在一些狀況下，基板為半導體晶圓。在其他狀況下，基板可為絕緣體上矽(SOI)基板，諸如玻璃上矽(SOG)或藍寶石上矽(SOS)，或另一基板上之半導體材料之磊晶層。可藉由使用各種化學物質(包括但不限於磷、硼或砷)摻雜來控制基板或基板之子區域的導電性。可在基板之初始形成或生長期間藉由離子植入或藉由任何其他摻雜手段執行摻雜。
本文中所論述之一或多個電晶體可表示場效電晶體(FET)且包含三端子裝置，包括源極、汲極及閘極。端子可藉由導電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的且可包含重摻雜(例如，退化)半導體區域。源極及汲極可由輕摻雜半導體區域或溝渠分開。若溝渠為n型(亦即，多數載子為電子)，則FET可被稱作為n型FET。若溝渠為p型(即，多數載子為電洞)，則FET可被稱作為p型FET。溝渠可由絕緣閘極氧化物覆蓋。可藉由將電壓施加至閘極來控制溝渠電導率。舉例而言，分別將正電壓或負電壓施加至n型FET或p型FET可致使溝渠變為導電的。當將大於或等於電晶體之臨限電壓之電壓施加至電晶體閘極時，電晶體可「接通」或「啟動」。當將小於電晶體之臨限電壓之電壓施加至電晶體閘極時，電晶體可「斷開」或「撤銷啟動」。
本文中所闡明之描述結合隨附圖式描述實例組態，且並不表示可被實施或在申請專利範圍之範疇內之所有實例。本文中所使用之術語「例示性」意指「用作實例、例項或說明」，而非意指「較佳」或「優於其他實例」。出於提供對所描述技術的理解的目的，詳細描述包括特定細節。然而，可在無此等特定細節的情況下實踐此等技術。在一些情況下，以方塊圖形式展示眾所周知的結構及裝置以便避免混淆所描述實例之概念。
在附圖中，相似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤之後加上短劃線及區分相似組件之第二標籤來區分相同類型的各種組件。若在本說明書中僅僅使用第一參考標籤，則描述適用於具有相同第一參考標籤之相似組件中之任一者，而不管第二參考標籤。
可使用各種不同技術及技藝中之任一者來表示本文中所描述之資訊及信號。舉例而言，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其任何組合來表示可貫穿以上描述所提及之資料、指令、命令、資訊、信號、位元、符號及碼片。
因此，結合本文中之揭示內容所描述之各種說明性區塊及模組可運用經設計以執行本文中所描述之功能的以下各項來予以實施或執行：一般用途處理器、DSP、ASIC、FPGA或其他可程式化邏輯裝置、離散門或電晶體邏輯、離散硬體組件，或其任何組合。通用處理器可為微處理器，但在替代方案中，處理器可為任何習知處理器、控制器、微控制器或狀態機。亦可將處理器實施為計算裝置之組合(例如，數位信號處理器(DSP)與微處理器之組合、多個微處理器、結合DSP核心之一或多個微處理器或任何其他此類組態)。
本文中所描述之功能可以硬體、由處理器執行的軟體、韌體或任一組合來實施。若以由處理器執行之軟體予以實施，則該等功能可作為一或多個指令或程式碼而儲存於存電腦可讀媒體上或經由電腦可讀媒體進行傳輸。其他實例及實施在本發明及隨附申請專利範圍之範疇內。舉例而言，歸因於軟體之性質，可使用由處理器執行之軟體、硬體、韌體、硬連線或此等中之任一者的組合來實施上文所描述之功能。實施功能之特徵亦可實體上位於各種位置處，包括經分佈使得在不同實體部位處實施功能之部分。此外，如本文中(包括在申請專利範圍中)所使用，如在項目清單(例如，後面接以諸如「中之至少一者」或「中之一或多者」的片語之項目清單)中所使用之「或」指示包括性清單，使得(例如)A、B或C中之至少一者之清單意指A或B或C或AB或AC或BC或ABC(亦即，A及B及C)。如本文中所使用，片語「基於」不應被認作對條件之閉集的參考。舉例而言，被描述為「基於條件A」之例示性步驟可基於條件甲及條件乙兩者而不脫離本發明之範疇。換言之，如本文中所使用，片語「基於」應在方式上被認作與片語「至少部分地基於」相同。
提供本文中之描述以使得熟習此項技術者能夠製作或使用本發明。在不脫離本發明之範疇的情況下，對本發明之各種修改對於熟習此項技術者而言將易於顯而易見，且本文中所定義之通用原理可應用於其他變化。因此，本發明並不限於本文中所描述之實例及設計，而是應符合與本文中所揭示之原理及新穎特徵相一致的最廣泛範疇。
100:記憶體裝置 102:三維(3D)記憶體陣列 105:記憶體胞元 110:字線 115:數位線 120:列解碼器 125:感測組件 130:行解碼器 135:輸入/輸出組件 140:記憶體控制器 145:記憶體胞元堆疊 200:記憶體陣列 200b:曲線圖 205:記憶體胞元 210:字線 215:數位線 221:底電極(BE) 222:中間電極(ME) 223:頂部電極(TE) 231:選擇元件(SD) 232:儲存元件(MD) 291:曲線 292:曲線 293:曲線 294:曲線 300a:記憶體陣列 300b:曲線圖 305b:記憶體胞元 305t:記憶體胞元 310:字線 310b:頂部字線/字線(WL_Bx) 310t:底部字線/字線(WL_Tx) 315:數位線(DL) 321b:底部電極(BEb) 321t:底部電極(BEt) 322b:中間電極(MEb) 322t:中間電極(MEt) 323b:頂部電極(TEb) 323t:頂部電極(TEt) 331b:選擇器元件(SDb) 331t:選擇器元件(SDt) 332b:記憶體元件(PMb) 332t:儲存元件(PMt)/儲存或記憶體元件(PMt) 391b:曲線 391t:曲線 400a:記憶體陣列 400b:曲線圖 405b:記憶體胞元 405t:記憶體胞元 410:字線 410b:底部字線 410t:頂部字線 415:數位線(DL) 432b:儲存元件 432t:儲存元件 491b:曲線 491t:曲線 500a:記憶體陣列 505_0:記憶體胞元 505_1:記憶體胞元 505_2:記憶體胞元 505_3:記憶體胞元 510:字線 510_Bx:底部字線WL_Bx 510_Mx:中間字線WL_Mx 510_Tx:頂部字線WL_Tx 515:數位線 515_B:底部數位線DL_B 515_T:頂部數位線DL_T 591_0:曲線 591_1:曲線 591_2:曲線 591_3:曲線 600:讀取電路系統 605b:記憶體胞元 605t:記憶體胞元 625b:感測電路 625t:感測電路 635:輸出 655:組合電路 700:方塊圖 701:記憶體系統 705:記憶體胞元 710:字線 715:位元線 725:感測組件 735:組合組件 740:記憶體控制器 750:加偏壓組件 755:時序組件 800:方塊圖 815:裝置 820:加偏壓組件 825:時序組件 830:輸入/輸出組件 835:組合組件 840:程式化組件 845:讀取組件 900:系統 905:裝置 910:匯流排 915:記憶體控制器 920:記憶體胞元陣列 925:基本輸入/輸出系統(BIOS)組件 930:處理器 935:輸入/輸出(I/O)控制器 940:周邊組件 945:輸入裝置 950:輸出裝置 1000:方法 1010:操作步驟 1020:操作步驟 1030:操作步驟 1100:方法 1110:操作步驟 1120:操作步驟 1130:操作步驟 1140:操作步驟 1200:方法 1210:操作步驟 1220:操作步驟 1230:操作步驟 1240:操作步驟 1250:操作步驟 A:點/重設狀態 Ab:重設狀態 At:重設狀態 A_0:重設狀態 A_1:重設狀態 A_2:重設狀態 A_3:重設狀態 B:點/中間狀態 Bb:點/中間狀態 Bt:點/中間狀態 B_0:中間狀態 B_1:中間狀態 B_2:中間狀態 B_3:中間狀態 C:點/設定狀態 Cb:設定狀態 Ct:設定狀態 C_0:設定狀態 C_1:設定狀態 C_2:設定狀態 C_3:設定狀態 I_set:電流信號 I_int:電流信號 I_reset:電流信號 R:範圍 Rb:範圍 Rt:範圍 R_0:範圍 R_1:範圍 R_2:範圍 R_3:範圍 Th_0:第一厚度 Th_1:第二厚度 Th_2:厚度 Th_3:厚度 V_read:讀取電壓 WL_B1:字線 WL_B2:字線 WL_BM:字線 WL_T1:頂部字線 WL_T2:頂部字線 WL_TM:頂部字線
圖1說明根據本發明之實施例的記憶體裝置的例示性圖，該記憶體裝置包括三維記憶體胞元陣列，該三維記憶體胞元陣列支援使用記憶體裝置之類比儲存。
圖2a說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的記憶體陣列之實例，且圖2b及圖2c說明圖2a中用於類比儲存的記憶體胞元的電量的曲線圖。
圖3a說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的三維記憶體陣列之實例，且圖3b說明圖3a中之記憶體胞元的電量的曲線圖。
圖4a說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的記憶體陣列之三維實例，且圖4b說明圖4a中之記憶體胞元的電量的曲線圖。
圖5a說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的三維記憶體陣列之實例，且圖5b說明圖5a中之記憶體胞元的電量的曲線圖。
圖6說明根據本發明之實施例的支援使用記憶體裝置之類比儲存的讀取電路之實例。
圖7展示根據本發明之實施例的支援使用記憶體裝置之類比儲存的裝置的方塊圖。
圖8展示根據本發明之實施例的支援使用記憶體裝置之類比儲存的裝置的方塊圖。
圖9為根據本發明之實施例的支援使用記憶體裝置之類比儲存的系統的方塊圖。
圖10至圖12說明根據本發明之實施例的用於使用記憶體裝置之類比儲存的方法。
400a:記憶體陣列
400b:曲線圖
405b:記憶體胞元
405t:記憶體胞元
410:字線
410b:底部字線
410t:頂部字線
415:數位線(DL)
432b:儲存元件
432t:儲存元件
491b:曲線
491t:曲線
Ab:重設狀態
At:重設狀態
Bb:點/中間狀態
Bt:點/中間狀態
Cb:設定狀態
Ct:設定狀態
Rb:範圍
Rt:範圍
Th_0:第一厚度
Th_1:第二厚度
WL_B1:字線
WL_B2:字線
WL_BM:字線
WL_T1:頂部字線
WL_T2:頂部字線
WL_TM:頂部字線

Claims (26)

  1. 一種記憶體裝置，其包含：複數個記憶體胞元，該複數個記憶體胞元中之每一各別(each respective)記憶體胞元具有一各別程式化靈敏度，其不同於該複數個記憶體胞元中之其他記憶體胞元之該各別程式化靈敏度；及讀取電路系統，其經組態以讀取在該等各別記憶體胞元中程式化的各別類比資訊，且基於自該等各別記憶體胞元讀取的該各別類比資訊的一組合來提供一輸出。
  2. 如請求項1之記憶體裝置，其包含一多疊層記憶體陣列，該等各別記憶體胞元在該多疊層記憶體陣列之不同疊層上。
  3. 如請求項2之記憶體裝置，其中一第一記憶體胞元之一第一儲存元件包含一第一儲存材料，且一第二記憶體胞元之一第二儲存元件包含不同於該第一儲存材料的一第二儲存材料。
  4. 如請求項2之記憶體裝置，其中一第一記憶體胞元之一第一儲存元件包含具有第一厚度的一儲存材料，且一第二記憶體胞元之一第二儲存元件包含具有不同於該第一厚度的一第二厚度的該儲存材料。
  5. 如請求項2之記憶體裝置，其中該等各別記憶體胞元包含一第一記憶體胞元，其包含： 一第一中間電極，其在一第一字線與一第一數位線之間，一第一選擇元件，其在該第一字線與該第一中間電極之間，及一第一儲存元件，其在該第一中間電極與該第一數位線之間，該第一儲存元件具有一第一厚度及一第一組合物，及一第二記憶體胞元，其包含：一第二中間電極，其在一第二數位線與一第二字線之間，一第二選擇元件，其在該第二數位線與該第二中間電極之間，及一第二儲存元件，其在該第二中間電極與該第二字線之間，該第二儲存元件具有等於該第一厚度之一第二厚度及等於該第一組合物之一第二組合物。
  6. 如請求項1之記憶體裝置，其中該讀取電路經組態以至少部分地基於該等各別記憶體胞元之一各別電阻、一各別電導或一各別臨限電壓來讀取各別類比資訊。
  7. 如請求項6之記憶體裝置，其中該讀取電路經組態以非破壞性地讀取在該等各別記憶體胞元中程式化的各別類比資訊。
  8. 如請求項1之記憶體裝置，其中該複數個記憶體胞元中之每一各別記憶體胞元經組態以回應於在一類比程式化操作期間將一或多個程式化脈衝施加至該等記憶體胞元而以不同於其他各別記憶體胞元之其他各別狀態改變速率的一各別速率來改變狀態。
  9. 如請求項1之記憶體裝置，其中該複數個記憶體胞元經組態以儲存一類神經連接權重。
  10. 一種用於類比儲存之方法，該方法包含：存取複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有一各別程式化靈敏度，其不同於該複數個記憶體胞元中之其他記憶體胞元之該各別程式化靈敏度；將一或多個程式化脈衝施加至該複數個記憶體胞元；及至少部分地基於該施加該一或多個程式化脈衝，將各別類比資訊儲存在每一各別記憶體胞元中。
  11. 如請求項10之方法，其中存取該複數個記憶體胞元包含：加偏壓於耦接至在一多疊層記憶體陣列之不同疊層上之各別記憶體胞元的各別存取線。
  12. 如請求項10之方法，其中儲存各別類比資訊包含：回應於將該一或多個程式化脈衝施加至該複數個記憶體胞元而以不同於其他各別記憶體胞元之其他各別狀態改變速率的一各別速率來改變每一各別記憶體胞元的狀態。
  13. 如請求項10之方法，其進一步包含：將該複數個記憶體胞元預調節為一非晶記憶體狀態。
  14. 如請求項10之方法，其進一步包含：基於將各別類比資訊儲存在每一各別記憶體胞元中來儲存一類神經連接權重值。
  15. 一種用於讀取記憶體之方法，該方法包含：存取複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有一各別程式化靈敏度，其不同於該複數個記憶體胞元中之其他記憶體胞元之該各別程式化靈敏度；自每一各別記憶體胞元讀取在該等各別記憶體胞元中程式化的類比資訊；組合自每一各別記憶體胞元讀取的該類比資訊；及基於組合該類比資訊來提供一輸出。
  16. 如請求項15之方法，其中存取該複數個記憶體胞元包含：加偏壓於耦接至在一多疊層記憶體陣列之不同疊層上之各別記憶體胞元的各別存取線。
  17. 如請求項16之方法，其中讀取包含：至少部分地基於加偏壓於耦接至該等各別記憶體胞元之一或多個各別存取線來偵測在該等各別存取線上產生的一或多個信號；且至少部分地基於偵測到該一或多個信號來判定由該各別記憶體胞元儲存的類比值。
  18. 如請求項17之方法，其中偵測一或多個信號包含：偵測與耦接至各別記憶體胞元的至少一個各別存取線相關聯的一亞臨限電流。
  19. 如請求項15之方法，其進一步包含基於該輸出判定一類神經連接權重值。
  20. 一種用於製造記憶體之方法，該方法包含：形成複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有各別程式化靈敏度，其不同於該複數個記憶體胞元中之其他記憶體胞元之該各別程式化靈敏度；及形成耦接至該複數個記憶體胞元之讀取電路系統，該讀取電路系統經組態以讀取該等各別記憶體胞元且基於自該等各別記憶體胞元讀取的各別類比資訊的一組合來提供一輸出。
  21. 如請求項20之方法，其中形成該複數個記憶體胞元包含：形成一多疊層記憶體陣列，該等各別記憶體胞元在該多疊層記憶體陣列的不同疊層上。
  22. 如請求項21之方法，其中形成該多疊層記憶體陣列包含：對於每一疊層進行以下操作：形成一底部存取線材料，形成一頂部存取線材料，及在該底部存取線材料與該頂部存取線材料之間形成一儲存元件材 料，該儲存元件材料包含硫屬化物。
  23. 如請求項22之方法，其中針對該多疊層記憶體陣列中之一個疊層形成該儲存元件材料包含：形成一各別含硫屬化物材料，含硫屬化物材料具有不同於該多疊層記憶體陣列中之另一疊層之一各別含硫屬化物材料之另一厚度或組合物的一厚度及/或一組合物。
  24. 一種記憶體系統，其包含：一記憶體陣列，其包含複數個記憶體胞元，該複數個記憶體胞元中之每一各別記憶體胞元具有一各別程式化靈敏度，其不同於該複數個記憶體胞元中之其他記憶體胞元之該各別程式化靈敏度；一輸入組件，其經組態以在一訓練階段期間接收訓練刺激；一程式化組件，其經組態以基於該等所接收到的刺激施加一或多個程式化脈衝以將各別類比資訊在該複數個記憶體胞元中程式化，一讀取組件，其經組態以讀取在該等各別記憶體胞元中程式化的該各別類比資訊，該讀取組件進一步經組態以基於自該等各別記憶體胞元讀取的該各別類比資訊的一組合來提供一輸出；其中該輸出對應於與該訓練階段期間接收到的該等刺激相關聯的一類神經連接權重(synaptic weight)。
  25. 如請求項24之記憶體系統，其中該記憶體陣列包含一多疊層記憶體陣列，該等各別記憶體胞元位於該多疊層記憶體陣列的不同疊層上。
  26. 如請求項25之記憶體系統，其中在該多疊層記憶體陣列之一疊層上之一各別記憶體胞元包含一各別儲存元件材料，該各別儲存元件材料具有不同於該多疊層記憶體陣列中之一不同疊層上之另一各別記憶體胞元之一各別儲存元件材料之另一厚度或組合物的一厚度及/或一組合物。
TW109143381A 2020-01-28 2020-12-09 使用記憶體裝置之類比儲存 TWI765456B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/IB2020/000015 2020-01-28
PCT/IB2020/000015 WO2021152338A1 (en) 2020-01-28 2020-01-28 Analog storage using memory device

Publications (2)

Publication Number Publication Date
TW202129648A TW202129648A (zh) 2021-08-01
TWI765456B true TWI765456B (zh) 2022-05-21

Family

ID=77079495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143381A TWI765456B (zh) 2020-01-28 2020-12-09 使用記憶體裝置之類比儲存

Country Status (7)

Country Link
US (1) US12080365B2 (zh)
EP (1) EP4097722A1 (zh)
JP (1) JP2023513023A (zh)
KR (1) KR20220113451A (zh)
CN (1) CN114902338A (zh)
TW (1) TWI765456B (zh)
WO (1) WO2021152338A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220246847A1 (en) * 2021-01-29 2022-08-04 Intel Corporation Elemental composition tuning for chalcogenide based memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315541A (en) * 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
US9536581B2 (en) * 2014-11-21 2017-01-03 Panasonic Intellectual Property Management Co., Ltd. Tamper-resistant non-volatile memory device
US20180358094A1 (en) * 2016-02-17 2018-12-13 Micron Technology, Inc. Memory cell architecture for multilevel cell programming
US10460816B2 (en) * 2017-12-08 2019-10-29 Sandisk Technologies Llc Systems and methods for high-performance write operations
US20190378566A1 (en) * 2018-06-06 2019-12-12 Micron Technology, Inc. Weight storage using memory device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594685A (en) * 1994-12-16 1997-01-14 National Semiconductor Corporation Method for programming a single EPROM or flash memory cell to store multiple bits of data that utilizes a punchthrough current
US5557567A (en) * 1995-04-06 1996-09-17 National Semiconductor Corp. Method for programming an AMG EPROM or flash memory when cells of the array are formed to store multiple bits of data
CA2229611C (en) * 1995-08-21 2006-04-11 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US6163862A (en) * 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
US6259627B1 (en) * 2000-01-27 2001-07-10 Multi Level Memory Technology Read and write operations using constant row line voltage and variable column line load
JP2001243772A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd ダイナミック・ランダム・アクセス・メモリ（ｄｒａｍ）
CN103280239B (zh) * 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
US7638396B2 (en) * 2007-03-20 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for fabricating a semiconductor device
US20090067722A1 (en) * 2007-09-07 2009-03-12 Kla-Tencor Corporation Memory cell and page break inspection
US7864573B2 (en) * 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8071972B2 (en) * 2008-10-20 2011-12-06 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory
US20100228515A1 (en) * 2009-03-06 2010-09-09 Texas Instruments Inc Multi-frame test signals modulated by digital signal comprising source for testing analog integrated circuits
KR20110015907A (ko) * 2009-08-10 2011-02-17 삼성전자주식회사 저항체를 이용한 멀티 레벨 메모리 장치
JP5578984B2 (ja) * 2009-12-03 2014-08-27 キヤノン株式会社 光電変換装置、焦点検出装置及び撮像システム
US8243511B2 (en) * 2010-09-27 2012-08-14 Seagate Technology Llc Reuse of information from memory read operations
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
JP2015525378A (ja) * 2012-04-13 2015-09-03 コーニンクレッカ フィリップス エヌ ヴェ データ生成システム及び照明装置
US8873309B2 (en) * 2012-10-15 2014-10-28 Marvell World Trade Ltd. Apparatus and method for repairing resistive memories and increasing overall read sensitivity of sense amplifiers
US9136001B2 (en) * 2012-10-22 2015-09-15 Apple Inc. Signal-to-Noise Ratio (SNR) estimation in analog memory cells based on optimal read thresholds
WO2014113572A1 (en) * 2013-01-16 2014-07-24 Maxlinear, Inc. Dynamic random access memory for communications systems
US9058869B2 (en) * 2013-02-07 2015-06-16 Seagate Technology Llc Applying a bias signal to memory cells to reverse a resistance shift of the memory cells
US10089170B1 (en) * 2016-06-15 2018-10-02 Seagate Technology Llc Open block management
US10339324B2 (en) * 2016-12-22 2019-07-02 Apple Inc. Tamper-proof storage using signatures based on threshold voltage distributions
US10262730B1 (en) 2017-10-16 2019-04-16 Sandisk Technologies Llc Multi-state and confined phase change memory with vertical cross-point structure
US10607687B2 (en) * 2017-12-28 2020-03-31 Micron Technology, Inc. Apparatuses and methods for sense line architectures for semiconductor memories
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
US10713158B2 (en) 2018-06-28 2020-07-14 Western Digital Technologies, Inc. Non-volatile storage system with dynamic allocation of applications to memory based on usage monitoring
US10777275B2 (en) * 2018-09-26 2020-09-15 Intel Corporation Reset refresh techniques for self-selecting memory
TWI731338B (zh) * 2019-05-30 2021-06-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US10930707B2 (en) * 2019-07-02 2021-02-23 Micron Technology, Inc. Memory device with a split pillar architecture
US11557347B2 (en) * 2019-08-23 2023-01-17 Micron Technology, Inc. Temperature-based memory management
US20210090652A1 (en) * 2019-09-25 2021-03-25 Intel Corporation Techniques to generate & adjust program current pulses for cross-point nonvolatile memory
US10957387B1 (en) * 2019-11-18 2021-03-23 Intel Corporation Multi-level cell (MLC) techniques and circuits for cross-point memory
US11017878B1 (en) * 2019-12-18 2021-05-25 Micron Technology, Inc. Memory device with a dynamic fuse array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315541A (en) * 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
US9536581B2 (en) * 2014-11-21 2017-01-03 Panasonic Intellectual Property Management Co., Ltd. Tamper-resistant non-volatile memory device
US20180358094A1 (en) * 2016-02-17 2018-12-13 Micron Technology, Inc. Memory cell architecture for multilevel cell programming
US10460816B2 (en) * 2017-12-08 2019-10-29 Sandisk Technologies Llc Systems and methods for high-performance write operations
US20190378566A1 (en) * 2018-06-06 2019-12-12 Micron Technology, Inc. Weight storage using memory device

Also Published As

Publication number Publication date
WO2021152338A1 (en) 2021-08-05
KR20220113451A (ko) 2022-08-12
JP2023513023A (ja) 2023-03-30
US20230114966A1 (en) 2023-04-13
CN114902338A (zh) 2022-08-12
EP4097722A1 (en) 2022-12-07
US12080365B2 (en) 2024-09-03
TW202129648A (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
JP7137615B2 (ja) クロスポイントメモリアレイ内の自己整列されたメモリデッキ
KR102151660B1 (ko) 3차원 메모리 어레이를 위한 단열
KR102419543B1 (ko) 메모리 디바이스를 사용한 가중치 저장
CN110137347B (zh) 存储器装置及用于形成存储组件的方法
TW201933365A (zh) 多層自選擇記憶體裝置
CN108806746A (zh) 混合式交叉点存储器装置及其操作方法
CN111465988A (zh) 存取自选择存储器装置的技术
KR20200090269A (ko) 임베디드 리프레시에 의한 드리프트 완화
US20090224224A1 (en) Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
CN111527548A (zh) 极性经调节的存储器单元写入操作
US20230058092A1 (en) Neural network memory
US20100032642A1 (en) Method of Manufacturing a Resistivity Changing Memory Cell, Resistivity Changing Memory Cell, Integrated Circuit, and Memory Module
KR20170098673A (ko) 메모리 소자
US20090268505A1 (en) Method of Operating an Integrated Circuit, and Integrated Circuit
US20090146131A1 (en) Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
TWI765456B (zh) 使用記憶體裝置之類比儲存
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
JP2022528193A (ja) メモリデバイスのためのマルチコンポーネントセルアーキテクチャ
TWI762151B (zh) 用於記憶體裝置中之線之可組態電阻率
CN114270374B (zh) 神经网络存储器
CN110827896B (zh) 用于操作基于隔离的存储器的方法和设备
US20090225580A1 (en) Integrated Circuit, Memory Module, and Method of Manufacturing an Integrated Circuit