CN111527548A - 极性经调节的存储器单元写入操作 - Google Patents

极性经调节的存储器单元写入操作 Download PDF

Info

Publication number
CN111527548A
CN111527548A CN201880083539.4A CN201880083539A CN111527548A CN 111527548 A CN111527548 A CN 111527548A CN 201880083539 A CN201880083539 A CN 201880083539A CN 111527548 A CN111527548 A CN 111527548A
Authority
CN
China
Prior art keywords
voltage
memory cell
write
memory
write operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880083539.4A
Other languages
English (en)
Other versions
CN111527548B (zh
Inventor
王虹美
L·克雷斯皮
D·马哈拉那比斯
F·佩里兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111527548A publication Critical patent/CN111527548A/zh
Application granted granted Critical
Publication of CN111527548B publication Critical patent/CN111527548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述用于极性经调节的存储器单元写入操作的方法、系统和装置。可通过执行写入操作向存储器单元写入逻辑状态，所述写入操作包含：跨所述存储器单元施加具有第一极性的第一写入电压，并且在施加所述写入操作的所述第一写入电压之后，跨所述存储器单元施加第二写入电压，所述写入操作的所述第二写入电压具有不同于所述第一极性的第二极性。在一些实例中，与具有单个极性的电压的写入操作相比，在存储器单元上执行跨所述存储器单元具有不同电压极性的写入操作可允许在较短时间内完成这类写入操作。

Description

极性经调节的存储器单元写入操作
交叉引用
本专利申请案主张王(Wang)等人在2017年12月28日申请的标题为“极性经调节的存储器单元写入操作(Polarity-Conditioned Memory Cell Write Operations)”的美国专利申请案第15/857,188号的优先权，所述专利申请案让渡给本受让人并且明确地以全文引用的方式并入本文中。
背景技术
下文大体上涉及写入存储器单元的逻辑状态，且更具体来说，涉及极性经调节的存储器单元写入操作。
存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，通常标示为逻辑1或逻辑0。在其它系统中，可存储大于两个的状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储的状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如PCM的非易失性存储器即使在无外部电源存在的情况下仍可维持所存储的逻辑状态很长一段时间。除非通过外部电源进行周期性地刷新，否则例如DRAM的易失性存储器可随着时间推移丢失所存储的状态。
改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、提高可靠性、增强数据保持、降低功率消耗或降低制造成本，以及其它考虑因素。在一些存储器装置中，特定电压极性可用于在存储器单元上执行写入操作。然而，跨存储器单元由单个电压极性组成的存储器单元上的写入操作可与有限性能相关联。
附图说明
图1说明根据本公开的实例的支持极性经调节的存储器单元写入操作的存储器阵列的实例。
图2说明根据本公开的实例的支持极性经调节的存储器单元写入操作的存储器阵列的实例。
图3到5说明根据本公开的实例的支持极性经调节的存储器单元写入操作的时序图的实例。
图6示出根据本公开的实例的支持极性经调节的存储器单元写入操作的装置的框图。
图7说明根据本公开的实例的包含支持极性经调节的存储器单元写入操作的存储器阵列的系统的框图。
图8到12说明根据本公开的实例用于极性经调节的存储器单元写入操作的方法。
具体实施方式
根据本公开的实例，可通过执行写入操作，包含跨存储器单元施加具有不同极性的写入电压，向存储器单元写入逻辑状态。当与跨存储器单元由单个电压极性组成的写入操作相比时，执行包含跨存储器单元施加具有不同极性的电压的写入操作可改进存储器阵列性能。举例来说，跨存储器单元施加电压可致使跨存储器单元的一部分的成分偏析，且这类成分偏析可减小逻辑状态可写入到存储器单元的速率(例如，存储器单元的部分经历成分偏析)。跨存储器单元施加具有不同极性的电压可阻止或减小存储器单元的部分中的这类成分偏析。因此，在一些实例中，与具有单个极性的电压的写入操作相比，执行具有具不同极性的电压的写入操作可允许更快地(例如，在更短持续时间内)完成写入操作，以及其它独特优点。
在一个实例中，一种方法可包含在存储器单元上执行写入操作，所述存储器单元可与第一存取线和第二存取线耦合。所述方法可包含跨存储器单元施加写入操作的第一写入电压，所述写入操作的所述第一写入电压具有第一极性，并且在施加所述写入操作的所述第一写入电压之后，跨所述存储器单元施加所述写入操作的第二写入电压，所述写入操作的所述第二写入电压具有不同于所述第一极性的第二极性。在一些实例中，施加所述写入操作的所述第一写入电压是与电流在第一方向上流过所述存储器单元相关联，且施加所述第二写入电压是与电流在不同于所述第一方向的第二方向上流过所述存储器单元相关联。在一些实例中，所述第一极性与所述第二极性相反。在各种实例中，施加所述写入操作的所述第一写入电压或施加所述写入操作的所述第二写入电压包含跨所述存储器单元施加电压的阶跃式改变，跨所述存储器单元施加电压的斜坡式改变，或跨所述存储器单元施加随着时间推移的某一其它分布曲线的电压。
在一些实例中，施加所述写入操作的第一写入电压是与形成所述存储器单元的相变材料的更无序原子配置(例如，非晶相或更非晶组成)相关联，且施加所述写入操作的第二写入电压是与形成所述存储器单元的相变材料的更有序原子配置(例如，结晶相或更结晶组成)相关联。在一些实例中，所述存储器单元可包含由例如硫族化物材料的相变存储器材料组成的存储器元件。
所述写入操作的一些实例可包含在施加所述写入操作的所述第一写入电压之前，跨所述存储器单元施加所述写入操作的第三写入电压，所述写入操作的所述第三写入电压具有所述第二极性。在一些实例中，所述写入操作的所述第二写入电压与所述写入操作的所述第三写入电压相比具有较低量值。在一些实例中，施加所述写入操作的所述第三写入电压是与形成所述存储器单元的相变材料的非晶相有关联，且施加所述写入操作的所述第一写入电压和施加所述写入操作的所述第二写入电压是与形成所述存储器单元的所述相变材料的结晶相有关联。
所述写入操作的一些实例可包含在施加所述写入操作的所述第二写入电压之后，跨所述存储器单元施加所述写入操作的第四写入电压，所述第四写入电压不同于所述写入操作的所述第二写入电压。所述写入操作的所述第四写入电压可具有所述第二极性。在一些实例中，所述写入操作的所述第二写入电压是与所述存储器单元的相变存储器材料的结晶相的成核相关联，且所述第四写入电压是与所述存储器单元的所述相变存储器材料的所述结晶相的生长相关联。一些实例可另外包含在施加所述写入操作的所述第四写入电压之后，跨所述存储器单元施加所述写入操作的第五写入电压，所述第五写入电压不同于所述写入操作的所述第四写入电压，所述写入操作的所述第五写入电压具有所述第二极性。在一些实例中，所述施加所述第五写入电压可与所述存储器单元的相变存储器材料的结晶相的回置相关联。
在另一实例中，一种方法可包含识别存储器单元，确定将写入到所述存储器单元的逻辑状态，以及使用写入操作将所述逻辑状态写入到所述存储器单元。所述写入操作可包含跨所述存储器单元施加第一写入电压，所述第一写入电压具有第一极性，以及至少部分地基于施加所述第一写入电压，跨所述存储器单元施加第二写入电压，所述第二写入电压具有不同于所述第一极性的第二极性。在一些实例中，施加所述第一写入电压是与形成所述存储器单元的一部分的第一材料相有关联，且施加所述第二写入电压是与形成所述存储器单元的所述部分的第二材料相有关联。一些实例可另外包含在施加所述第一写入电压之前，跨所述存储器单元施加第三写入电压，所述第三写入电压具有所述第二极性。
在支持极性经调节的存储器单元写入操作的存储器阵列的上下文中参照图1和2进一步描述上文引入的本公开的特征。接着参照图3到5描述具体实例，其说明支持极性经调节的存储器单元写入操作的时序图。参照图6到12进一步描述本公开的这些和其它特征，其说明支持极性经调节的存储器单元写入操作的设备图、系统图和流程图。
图1说明根据本公开的各种实例的支持极性经调节的存储器单元写入操作的存储器阵列100的实例。存储器阵列100也可以被称为电子存储器设备。存储器阵列100包含可编程以存储不同逻辑状态的存储器单元105。每一存储器单元105可为可编程的以存储可标示为逻辑0和逻辑1的两个逻辑状态。在一些情况下，存储器单元105可被配置成存储多于两个逻辑状态。在一些实例中，存储器单元105可为自选存储器单元。
在一些实例中，存储器单元105可存储表示可编程逻辑状态的电荷(例如，将电荷存储在电容器中)。在一个实例中，带电荷和不带电荷电容器可分别表示两个逻辑状态。在另一实例中，带正电和带负电电容器可分别表示两个逻辑状态。DRAM或FeRAM架构可使用此类设计，且所采用的电容器可包含具有线性或顺电极化性质的介电材料作为绝缘体。在一些实例中，铁电存储器单元105可包含具有铁电材料作为介电材料的电容器，其可支持非线性极化性质。在一些实例中，电容器的不同电荷量可表示不同逻辑状态(例如，支持相应存储器单元105中的多于两个逻辑状态)。
在一些实例中，存储器单元105可包含可以被称作存储器元件、存储器存储元件、自选存储器元件或自选存储器存储元件的材料部分，所述材料部分可具有表示不同逻辑状态的可变且可配置电阻。举例来说，可呈结晶原子配置或非晶原子配置形式(例如，能够在存储器阵列100的环境工作温度范围内维持结晶态或非晶态)的材料可取决于原子配置而具有不同电阻。材料的更结晶态(例如，单晶、基本结晶的相对大晶粒集)可具有相对低电阻，且可被替代地称作“设置(SET)”逻辑状态。材料的更非晶态(例如，完全非晶态，基本非晶的相对小晶粒的某一分布)可具有相对高电阻，且可被替代地称作“重置(RESET)”逻辑状态。因此，施加到此存储器单元105的电压可导致不同电流，这取决于存储器单元105的材料部分是处于更结晶态还是更非晶态。因此，由向存储器单元105施加读取电压产生的电流的量值可用于确定由存储器单元105存储的逻辑状态。
在一些实例中，存储器元件可经配置有各种比率的结晶和非晶区域(例如，不同程度的原子有序和无序)，这可导致中间电阻，所述中间电阻可表示不同逻辑状态(例如，支持相应存储器单元105中的多于两个的逻辑状态)。另外，在一些实例中，材料或存储器元件可具有多于两个原子配置，例如非晶配置和两个不同的结晶配置。尽管本文参考不同原子配置的电阻进行描述，但存储器装置可使用存储器元件的某一其它特性来确定与原子配置或原子配置的组合对应的所存储的逻辑状态。
在一些情况下，更非晶态中的存储器元件可与阈值电压相关联，其中当跨存储器元件超过阈值电压时，电流流过存储器元件。当跨处于更非晶态的存储器元件施加小于阈值电压的电压时，电流可能不流过所述存储器元件。在一些情况下，处于更结晶态的存储器元件可能并不与阈值电压相关联(例如，可与阈值电压零相关联)，且当前可响应于跨存储器元件而非零电压而流过存储器元件。在一些情况下，处于更非晶态和更结晶态两者的材料可与阈值电压相关联。举例来说，自选存储器可增强存储器单元在不同编程状态之间的阈值电压差(例如，借助于不同组组成布)。如在下文进一步详细论述，可通过将存储器元件随着时间推移加热到支持形成特定原子配置或原子配置的组合的温度分布曲线，设置具有这类存储器元件的存储器单元105的逻辑状态。
存储器阵列100可以是三维(3D)存储器阵列，其中二维(2D)存储器层(例如，“层级”)彼此上下地形成。与2D阵列相比，这类层布置可增加可形成于单个裸片或衬底上的存储器单元105的数目，继而可减小生产成本，或增加存储器阵列的性能，或这两者。根据图1中所描绘的实例，存储器阵列100包含两个层级的存储器单元105且因此可被视为3D存储器阵列。根据本公开的存储器阵列100的其它实例可具有单层，或大于两层。在一些实例中，每一层级可经对齐或定位成使得存储器单元105可跨层级彼此大致对齐，从而形成存储器单元堆叠145。
在存储器阵列100的实例中，每一行的存储器单元105连接到多个第一存取线110(例如，字线)中的一个，且每一列的存储器单元105连接到第二多个存取线115(例如，位线)中的一个。存取线110和115可基本上彼此垂直以产生存取线阵列。如图1中所示，存储器单元堆叠145中的两个存储器单元105可通过单独存取线110被存取，且共享共同存取线115。也就是说，存取线115可与上部存储器单元105-a的底部电极和下部存储器单元105-b的顶部电极耦合(例如，电子通信)。其它配置可为可能的。举例来说，第三层可与下部层共享存取线110。
一般来说，一个存储器单元105可位于存取线110和存取线115的交点处(例如，耦合于存取线110与存取线115之间)。此交点可被称作存储器单元105的地址。目标存储器单元105可为位于通电存取线110和通电存取线115的交点处的存储器单元105。换句话说，存取线110和存取线115可通电或以其它方式被选择以便读取或写入其交点处的存储器单元105。与相同存取线110或115电子通信(例如，连接到相同存取线110或115)的其它存储器单元105可以被称作非目标存储器单元105。
在一些实例中，电极可与存储器单元105和存取线110耦合(例如，耦合于存储器单元105和存取线110之间)，或与存储器单元105和存取线115耦合(例如，耦合于存储器单元105和存取线115之间)。术语电极可指电导体，或组件之间的其它电接口，且在一些情况下，可用作存储器单元105的电触头。电极可包含提供存储器阵列100的元件或组件之间的导电路径的迹线、电线、导电线、导电层、导电衬垫等。
可通过激活或以其它方式选择存取线110和115，在存储器单元105上执行例如读取和写入的操作。对字线、位线、数字线或其类似物的引用可互换，且不影响理解或操作。激活或选择存取线110或存取线115可包含将电压施加到相应存取线。存取线110和存取线115可由例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)等)、金属合金、碳、导电掺杂半导体或其它导电材料、合金、化合物等导电材料制成。
在一些架构中，单元的逻辑存储部分(例如，电容器或电阻性存储器元件)可通过选择组件与存取线电隔离。举例来说，存取线110可连接到这类选择组件(例如，存储器单元105的选择组件)并且可控制这类选择组件。在一些实例中，选择组件可为晶体管且存取线110可连接到晶体管的栅极。激活存取线110因而可致使存储器单元105的逻辑存储部分和其对应的存取线115之间的电连接或闭合电路。接着可存取存取线115以读取或写入存储器单元105。在选择存储器单元105之后，可使用合成信号确定存储器单元105所存储的逻辑状态。举例来说，可跨存储器单元105应用电压，且可使用所得电流将存储器单元105的相变材料的原子配置(例如，电阻状态)区分开。在一些情况下，第一逻辑状态可对应于无电流或可忽略的小当前，而第二逻辑状态可对应于一些有限电流。
存取存储器单元105可受到行解码器120和列解码器130控制。举例来说，行解码器120可从存储器控制器140接收行地址并且基于所接收的行地址激活或以其它方式选择适当的存取线110。类似地，列解码器130可从存储器控制器140接收列地址并且激活或以其它方式选择适当的存取线115。
存储器控制器140可通过各种组件(例如，行解码器120、列解码器130和感测组件125)控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作或放电操作)。在一些情况下，行解码器120、列解码器130和感测组件125中的一或多个可与存储器控制器140处于相同位置。存储器控制器140可产生行地址信号和列地址信号以便激活所要存取线110和存取线115。存储器控制器140也可产生或控制在存储器阵列100的操作期间使用的各个电压或电流。举例来说，存储器控制器140可在存取一或多个存储器单元105之后将放电电压施加到存取线110或存取线115。
一般来说，根据本公开的所施加电压、电流或电荷的振幅、形状或持续时间可经调整或变化，并且可针对在操作存储器阵列100时论述的各个操作为不同的。此外，可同时存取存储器阵列100内的一个、多个或所有存储器单元105。举例来说，可在其中所有存储器单元105或存储器单元105的群组被设置为单个逻辑状态的重置操作期间同时存取存储器阵列100的多个或所有存储器单元105。
当存取存储器单元105时，可通过感测组件125读取(例如，感测)存储器单元105以确定存储器单元105的所存储的状态。举例来说，在存取存储器单元105之后，存储器单元105的逻辑存储部分可放电，或以其它方式准许电流流经其对应的存取线115。这类电流可由从存储器阵列100的一或多个电压源(未示出)向存储器单元105施偏压或施加电压引起，其中这类电压源可为感测组件125、存储器控制器140的部分，或某一其它组件(例如，偏压组件)。在一些实例中，存储器单元105的放电可致使存取线115的电压改变，感测组件125可将所述与参考电压进行比较以便确定存储器单元105的所存储的状态。在一些实例中，电压可施加到存储器单元105(例如，使用对应存取线110和存取线115)且所得电流的存在可取决于存储器单元105的存储器元件的所施加电压和电阻状态。
在一些情况下，可当读取存储器单元105时施加多于一个电压(例如，读取操作的多个电压)。举例来说，如果施加的读取电压不引起电流流动，那么可施加其它读取电压直到感测组件125检测到电流。通过评估引起电流流动的读取电压，可确定存储器单元105的所存储的逻辑状态。在一些情况下，读取电压的量值可斜坡式变高直到感测组件125检测到电流流动。在其它情况下，可连续施加预定读取电压，直到检测到电流。同样地，读取电流可施加到存储器单元105，且用以产生读取电流的电压的量值可取决于存储器单元105的电阻或总阈值电压。
感测组件125可包含各种晶体管或放大器以便检测并放大读取信号(例如，存储器阵列100的组件之间共享的读取电压、读取电流或读取电荷)的差，这在一些实例中可以被称作锁存。感测组件125可被配置成响应于读取操作而感测穿过存储器单元105的电流或电荷并且提供指示存储器单元105所存储的逻辑状态的输出信号。感测组件125可包含在包含存储器阵列100的存储器装置中。举例来说，感测组件125可与存储器的可耦合到存储器阵列100的其它读取和写入电路、解码电路或寄存器包含在一起。在一些实例中，存储器单元105的所检测到的逻辑状态可通过列解码器130输出为输出135。在一些实例中，感测组件125可为列解码器130或行解码器120的部分。在一些实例中，感测组件125可连接到列解码器130或行解码器120或以其它方式与列解码器130或行解码器120电子通信。
在一些实例中，当跨具有存储第一逻辑状态(例如，设置状态，其与更结晶原子配置相关联)的存储器元件的存储器单元105施加读取脉冲(例如，读取电压)时，归因于读取脉冲超过存储器单元105的阈值电压而引起存储器单元传导电流。响应于此或基于此，作为确定所存储逻辑状态的部分，感测组件125可因此检测到电流穿过存储器单元105。当读取脉冲施加到具有存储第二逻辑状态(例如，重置状态，其与更非晶原子配置相关联)的存储器元件的存储器单元105(这可在跨具有存储第一逻辑状态的存储器元件的存储器单元105施加读取脉冲之前或之后发生)时，由于读取脉冲不超过存储器单元的阈值电压，存储器单元105可能不传导电流。作为确定所存储逻辑状态的部分，感测组件125可因此检测到几乎没有电流穿过存储器单元105。
在一些实例中，可定义阈值电流以用于感测由存储器单元105存储的逻辑状态。阈值电流可设置为高于当存储器单元105响应于读取脉冲未达到阈值时可穿过存储器单元105的电流，但等于或低于当存储器单元105响应于读取脉冲而达到阈值时穿过存储器单元105的预期电流。举例来说，阈值电流可高于相关联存取线110或115的泄漏电流。在一些实例中，可基于由受读取脉冲驱动的电流产生的电压(例如，跨并联电阻)而确定由存储器单元105存储的逻辑状态。举例来说，可相对于参考电压比较所得电压，所得电压小于对应于第一逻辑状态的参考电压且所得电压大于对应于第二逻辑状态的参考电压。
在一些存储器架构中，存取存储器单元105可降级或破坏所存储的逻辑状态，且可执行重新写入或刷新操作以将原始逻辑状态传回到存储器单元105。在DRAM或FeRAM中，举例来说，存储器单元105的电容器可在感测操作期间部分或完全放电，从而破坏存储的逻辑状态。在PCM中，举例来说，感测操作可使存储器单元105的原子配置改变，从而改变存储器单元105的电阻状态。因此，在一些实例中，可在存取操作之后重写存储于存储器单元105中的逻辑状态。另外，激活单个存取线110或115可导致与存取线110或115耦合的所有存储器单元105放电。因此，在存取操作之后可重写与存取操作的存取线110或115耦合的若干或所有存储器单元105(例如，存取行的所有单元或存取列的所有单元)。
在一些实例中，读取存储器单元105可以是非破坏性的。也就是说，在读取存储器单元105之后，存储器单元105的逻辑状态可能不需要被重写。举例来说，在例如PCM的非易失性存储器中，存取存储器单元105可能不会毁坏逻辑状态，且因此存储器单元105可能不需要在存取之后重写。然而，在各种实例中，在不存在存取操作的情况下，可能需要或可能不需要刷新存储器单元105的逻辑状态。举例来说，可通过施加适当写入或刷新脉冲按周期性间隔刷新存储器单元105所存储的逻辑状态以便维持所存储的逻辑状态。刷新存储器单元105可减少或消除由于电荷泄漏或存储器元件的原子配置随着时间推移的改变而导致的读取干扰错误或逻辑状态损坏。
可通过激活或以其它方式选择相关存取线(例如，存取线110和存取线115)来向存储器单元105写入逻辑状态。换句话说，可通过经由对应于存储器单元105的存取线110和存取线115的写入操作将逻辑值存储于存储器单元105中。列解码器130或行解码器120可接受待写入到存储器单元105的数据(例如，经由输入/输出135)。在PCM的情况下，可通过传送电流穿过存储器单元105的存储器元件来加热所述存储器元件，从而写入存储器单元105。用以将电流施加到存储器单元105的电压可取决于存储器元件的各种阈值电压，且在一些情况下，取决于与选择组件相关联的阈值电压。
在一些情况下，可当向存储器单元105写入逻辑状态时施加多于一个电压。举例来说，当写入具有与不同逻辑状态相关联的不同原子配置的存储器元件时，可施加写入电压以使得由相关电流流过存储器单元所引起的加热致使从一个原子配置转变到另一原子配置。在一个实例中，为写入与更结晶原子配置相关联的逻辑状态，写入操作的第一写入电压可与初始地形成无序原子配置(例如，提供足够高的温度以将材料基本上“熔融”为相对随机且有时不稳定的原子分布)相关联，且写入操作的第二写入电压可与形成更结晶原子配置(例如，提供相对中等温度，其支持相对有序原子配置的稳定形式的成核和生长)相关联。
为编程具有自选存储器元件的存储器单元105，可跨存储器单元105施加不同极性的编程脉冲(例如，写入脉冲、写入信号、写入电流或写入电压)。举例来说，为编程逻辑1状态，可跨存储器单元105施加具有第一极性的电压，且为编程逻辑0状态，可跨存储器单元105施加具有第二极性(例如，不同极性)的电压。在一些情况下，第一极性和第二极性可为跨存储器单元105相反的极性。
在一些实例中，存储器单元105(例如，具有自选存储器存储元件的存储器单元)的阈值电压可取决于用以向存储器单元105编程(例如，写入)特定逻辑状态的极性。举例来说，当向存储器单元105编程跨存储器单元105的电压时，存储器单元105内的元件可沿着所施加电压极性的方向隔开，从而致使成分偏析(例如，离子迁移)。离子可取决于极性和组成而朝向存储器单元105的特定电极迁移。举例来说，在具有自选存储器元件的存储器单元105中，一些离子可朝向存储器单元105的负电极迁移。在具有自选存储器元件的存储器单元105的一个实例中，硒和砷离子拥挤在自选存储器元件的一部分处可影响传导性质，且因此影响存储器单元105的阈值电压。
为读取具有自选存储器存储元件的存储器单元105，可跨存储器单元105施加电压且所得电流或电流开始流动时的阈值电压可表示特定逻辑状态。在一些实例中，读取存储器单元105可支持感测离子朝向哪个电极迁移。举例来说，具有已被编程有一个极性的自选存储器元件的存储器单元105可具有某些电阻性质且因此一个阈值电压。具有自选存储器元件的相同存储器单元105可被编程有不同极性，这可引起所述单元的不同电阻性质且因此不同阈值电压。
可通过将写入电压施加到相关联存取线110或存取线115中的一个或两个，将逻辑状态写入到存储器单元105。举例来说，可通过跨存储器单元105施加具有第一极性(例如，正极性)的写入电压，将逻辑状态写入到存储器单元105。为施加具有正极性的写入电压，第一电压(例如，正电压)可施加到相关联存取线115，且相关联存取线110可接地或具有以其它方式相对较低电压或负电压。在其它实例中，可通过跨存储器单元105施加具有不同极性(例如负极性)的写入电压，将逻辑状态写入到存储器单元105。为施加具有负极性的写入电压，第二电压(例如，正电压)可施加到存取线110且存取线115可接地或具有以其它方式相对较低电压或负电压。在写入存储器单元105之后，可施加后续读取电压以读取存储器单元105的所存储的状态。
根据本公开的实例，写入操作可分成跨存储器单元105具有不同电压极性的不同部分。在一些实例中，可通过执行包含以下步骤的写入操作来将逻辑状态写入到存储器单元105：跨存储器单元105施加具有第一极性的第一写入电压(例如，第一写入信号部分)，并且跨存储器单元105施加具有第二极性(例如，不同于第一极性，例如相反极性)的第二写入电压(例如，第二写入信号部分)。
在一些实例中，这类写入操作可包含通过在写入操作期间在存取线110和存取线115之间切换电压施加的极性，通过对应存取线110和对应存取线115跨存储器单元105施加多个写入电压。在一个实例中，写入操作可包含施加第一写入电压，其中存取线110处的电压高于存取线115处的电压，随后施加第二写入电压，其中存取线110处的电压低于存取线115处的电压。在另一实例中，根据本公开的写入操作可包含施加第一写入电压，其中存取线110处的电压低于存取线115处的电压，随后施加第二写入电压，其中存取线110处的电压高于存取线115处的电压。
与跨存储器单元仅包含相同极性的写入电压的写入操作相比，在存储器单元105上执行包含施加跨存储器单元105具有相反极性或跨存储器单元105具有其它不同极性的至少两个写入电压的写入操作可支持跨存储器单元105的成分偏析减少。在一些实例中，与仅包含相同极性的写入电压的写入操作相比，在存储器单元105上执行包含跨存储器单元105施加不同极性的写入操作可实现更快速的写入操作，以及其它独特优点。
在一些实例中，可在存储器单元105上执行跨存储器单元105具有不同极性的连续写入操作。举例来说，第一写入操作可包含将具有第一极性的第一逻辑状态写入到存储器单元105。第二写入操作可包含将第二逻辑状态写入到存储器单元105，所述第二逻辑状态可与第一逻辑状态相同或不同，具有不同于第一极性(例如，与第一极性相反)的第二极性。可(例如，通过存储器控制器)至少部分地基于识别第一极性(例如，确定先前写入操作的极性)确定第二写入操作的第二极性。在各种实例中，第一写入操作与第二写入操作可或可不通过一或多个读取操作或其它存取操作分隔开。此外，如本文中所描述，第一写入操作或第二写入操作中的一个或两个可各自包含施加具有不同极性的两个或更多个电压。在此类实例中，第一写入操作可以被称作前向或反向写入操作中的一个，且第二写入操作可以被称作前向或反向写入操作中的另一个。
与跨存储器单元105施加相同极性的连续写入操作相比，在存储器单元105上执行跨存储器单元105具有相反极性或跨存储器单元105具有其它不同极性的连续写入操作也可支持跨存储器单元105的成分偏析减少。在一些实例中，与包含相同极性的写入电压的连续写入操作相比，在存储器单元105上执行跨存储器单元105具有不同极性的连续写入操作可实现更快速的写入操作，以及其它独特优点。
在存储器单元105上执行写入操作(例如，具有跨存储器单元105以单个极性施加的一或多个电压的写入操作，或具有跨存储器单元105以多于一个极性施加的一或多个电压的写入操作)之后，可执行读取操作以读取存储器单元105的所存储的状态。在一些实例中，读取操作可包含跨存储器单元105施加具有不同极性的不同读取电压。在一些实例中，可通过跨存储器单元105施加具有第一极性(其可为正极性或负极性)的第一读取电压，读取存储器单元105。
在一些实例中，第一读取电压的量值可小于先前写入操作的写入电压的量值。在施加第一读取电压之后，读取操作可另外包含跨存储器单元105施加具有不同于第一极性的第二极性的第二读取电压。第二极性可为与第一极性相反的极性，或以其它方式不同的极性。因此，在一些实例中，跨存储器单元105的第一极性可为正极性可为正极性，且第二极性可为负极性。在其它实例中，跨存储器单元105的第一极性可为负极性且第二极性可为正极性。与跨存储器单元仅包含相同极性的读取电压的读取操作相比，在存储器单元105上执行包含施加跨存储器单元105具有相反极性或跨存储器单元105具有以其它方式不同的极性的至少两个读取电压的读取操作可支持存储器单元105跨的成分偏析减少。
在一些实例中，存储器控制器140可为可操作的以如上文所描述施加读取和写入电压(例如，通过启用存取线110或115，或以其它方式使一或多个电压源与存储器单元105耦合)。举例来说，存储器控制器140可为可操作的以执行包含不同极性的写入电压的写入操作。换句话说，存储器控制器140可为可操作的以首先跨存储器单元105施加具有第一极性的第一写入电压，并且随后在施加第一写入电压之后跨存储器单元105施加具有第二极性(例如，与第一极性相反)的第二写入电压。
在一些实例中，存储器控制器140可被配置成存储或以其它方式识别先前读取或写入操作(例如，针对一或多个存储器单元105)的极性。在一些实例中，存储器控制器140可被配置成至少部分地基于从先前读取或写入操作存储的或以其它方式识别的极性来确定写入操作的极性。举例来说，存储器控制器140可至少部分地基于从相同存储器单元105上的先前读取或写入操作存储的或以其它方式识别的极性来确定存储器单元105上的写入操作的极性。
在一些实例中，存储器控制器140可为可操作的以执行包含不同极性的读取电压的读取操作。换句话说，存储器控制器140可为可操作的以首先跨存储器单元105施加具有第一极性的第一读取电压，且随后在施加第一读取电压之后跨存储器单元105施加具有第二极性(例如，与第一极性相反)的第二读取电压。在一些实例中，存储器控制器140可被配置成至少部分地基于从先前读取或写入操作所存储的或以其它方式识别的极性确定读取操作的极性。举例来说，存储器控制器140可至少部分地基于从相同存储器单元105上的先前读取或写入操作所存储的或以其它方式识别的极性确定存储器单元105上的读取操作的极性。通过存储器控制器140施加不同极性的读取电压可有助于感测组件125至少部分地基于不同极性的电压的施加来确定存储器单元105的逻辑状态。在一些实例中，存储器控制器140可激活感测组件125，或发送指示到感测组件125，以确定存储器单元105的逻辑状态。
在根据本公开的各种实例中，可使用不同存取线或不同电压源来支持具有不同电压极性的读取或写入操作。举例来说，第三存取线(未示出)可耦合到存储器单元105以使得在穿过存储器单元的第一方向上施加读取或写入操作的第一电压，且在第二不同方向(例如，正交方向)上施加读取或写入操作的第二电压。因此，根据本公开跨存储器单元施加具有不同极性的电压无需限于相反极性。而是，在一些实例中，施加这类电压可更广泛地指电场在2D或3D坐标系的不同方向上施加到存储器单元105，这可或可不与提供穿过存储器单元105的电流相关联。
图2说明根据本公开的各种实例的支持极性经调节的存储器单元写入操作的存储器阵列200的实例。存储器阵列200可为参考图1的存储器阵列100的实例。存储器阵列200包含多个存储器单元(例如，存储器单元105-a)、多个存取线110(例如，存取线110-a)和多个存取线110(例如，存取线115-a)，其可为参考图1所描述的存储器单元105、存取线110和存取线115的实例。在一些情况下，可通过在彼此上下地堆叠多个存储器阵列200来形成3D存储器阵列。在一些实例中，两个堆叠式阵列可具有共同导电线以使得每一层级可共享参考图1所描述的存取线110或存取线115。
在存储器阵列200的实例中，存储器单元105-a包含可为如本文中所描述的相变存储器元件的实例的存储器元件220。存储器单元105-a还包含第一电极205-a(例如，耦合于存储器元件220与存取线115-a之间)，其可以被称作顶部电极，以及第二电极205-b(例如，耦合于存储器元件220与存取线110-a之间)，其可以被称作底部电极。在一些实例中，存储器单元105-a还可包含选择器装置215。在此类实例中，存储器单元105-a可包含电极205-c(例如，耦合于存储器元件220与选择器装置215之间)，其可以被称作中间电极。
根据本公开的实例，存储器单元105-a可通过配置存储器元件220的原子配置(例如，电阻)来存储逻辑状态。在一些情况下，此配置可包含传送与写入操作相关联的电流穿过存储器单元105-a以加热存储器单元105-a(例如，加热存储器元件220)，这可完全或部分地形成存储器元件220中的不同原子配置(例如，形成非晶相，或形成结晶相，或形成非晶相和结晶相的组合)。
存储器阵列200可被称作交叉点架构。其也可被称作柱结构，其中柱可与第一导电线(例如，存取线110-a)和第二导电线(例如，存取线115-a)接触。举例来说，如图2中所示，柱可包含第二电极205-b(例如，底部电极)、选择器装置215、第三电极205-c(例如，中间电极)、存储器元件220和第一电极205-a(电极205)。此柱架构可相比于其它存储器架构以更低的生产成本提供相对高密度的数据存储。
在一些实例中，可通过将电压施加到存取线110-a或存取线115-a中的一个或两个，跨存储器单元105-a施加写入电压。可跨存储器单元105-a施加具有正极性或负极性的写入电压。举例来说，当施加具有正极性的写入电压时，正电压可施加到存取线115-a且存取线110-a可接地或具有以其它方式相对低于施加到存取线115-a的正电压的电压。当施加具有负极性的写入电压时，正电压可施加到存取线110-a且存取线115-a可接地或以其它方式相对低于施加到存取线110-a的正电压。
在一些实例中，存取线110-a和存取线115-a可在存取存储器单元105-a之前维持在第一电压(例如，可阻止或以其它方式限制存储器单元放电的禁止电压)下。举例来说，存取线110-a和存取线115-a两者可维持在等同于接地或虚拟接地的禁止电压下(例如，存取线110-a和存取线115-a可与接地电压源或虚拟接地电压源耦合)。为存取存储器单元105-a，存取线110-a或存取线115-a中的一个或两个可通过施加电压到其而通电，且跨目标存储器单元105-a施加的所得电压可以被称作单元存取电压。在一些实例中，施加到存取线110-a和存取线115-a的存取电压与接地或虚拟接地相比可具有相反极性，使得施加到存取线110-a和存取线115-a的电压的量值跨存储器单元105-a叠加。
在一些实例中，禁止电压可为中间电压(例如，中间偏压电压)。在一些实例中，代替施加相对于虚拟接地的正存取线存取电压和负存取线存取电压，可将相对于这类中间电压的电压施加到存取线110或115。举例来说，可使用正电压源(例如，参考接地或虚拟接地)操作存储器阵列200，且中间电压可处于正电压源和接地或虚拟接地之间。
在一些实例中，施加到存取线110或115的电压可在存储器单元105-a上执行存取操作之前维持在中间电压下。在实例存取操作期间，施加到存取线115-a的电压可增加(例如，增加到正供应轨)，而施加到存取线110-a的电压可减小(例如，减小到虚拟接地)，从而产生跨存储器单元105-a的电压(例如，具有正极性)。
在一些情况下，选择器装置215可串联连接于存储器元件220和导电线(例如，存取线110-a或存取线115-a中的至少一个)之间。举例来说，如存储器阵列200中所描绘，选择器装置215位于第二电极205-b(例如，底部电极)与第三电极205-c(例如，中间电极)之间。因此，选择器装置215串联位于存储器元件220和存取线110-a之间(例如，耦合于存储器元件220和存取线110-a之间)。其它配置是可能的。举例来说，选择器装置215可串联位于存储器元件220和存取线115-a之间。在其它实例中，选择器装置215可能并非存储器单元105的部分，而是可以其它方式耦合于存储器单元105与存取线(例如，存取线110或115)之间。
选择器装置215可辅助选择特定存储器单元105，或可有助于阻止杂散电流流过与所选存储器单元105相邻的未被选择的存储器单元105。选择器装置215也可减小跨非目标存储器单元105的偏压(例如，电压)。举例来说，选择器装置215可具有阈值电压，以使得当满足或超过阈值电压时，有电流流过选择器装置215。
选择器装置215可为电非线性组件(例如，非欧姆组件)，例如金属-绝缘体-金属(MIM)结、双向阈值开关(OTS)，或金属-半导体-金属(MSM)开关，以及其它类型的二端子选择组件，例如二极管。在一些情况下，选择器装置215包含硫族化物膜，例如硒(Se)、砷(As)和锗(Ge)的合金。选择器装置215可通过例如第三电极205-c的电极与存储器元件220物理上间隔开。因而，第三电极205-c可电浮动，也就是说，电荷可在第三电极205-c处累积，这是因为其可能并不直接连接到电地面或虚拟地面，或能够电接地的另一组件。
存储器阵列200可由材料形成和移除(例如，增材和减材操作)的各种组合形成。举例来说，可沉积对应于存取线110或115、电极205、选择器装置215或存储器元件220的材料层。可选择性地移除材料，接着产生所要特征，例如存储器阵列200中描绘的柱结构。举例来说，可使用光刻法来界定特征以图案化光致抗蚀剂，且接着可通过例如蚀刻等技术移除材料。接着可例如沉积材料层并且进行选择性地蚀刻以形成存储器阵列200中描绘的线型结构，从而形成存取线115。在一些情况下，可形成或沉积电绝缘区或层。电绝缘区可包含氧化物或氮化物材料，例如氧化硅、氮化硅或其它电绝缘材料。
各种技术可用以形成存储器阵列200的材料或组件。这些技术可包含例如化学气相沉积(CVD)、金属-有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、溅镀沉积、原子层沉积(ALD)或分子束外延(MBE)，以及其它薄膜生长技术。可使用数种技术来移除材料，所述技术可包括例如化学蚀刻(还被称作“湿式蚀刻”)、等离子蚀刻(还被称作“干式蚀刻”)或化学机械平坦化。
如上文所论述，存储器阵列200的存储器单元105可包含与可配置原子配置(例如，可配置电阻)相关联的存储器元件220。支持可配置电阻的材料可包含例如金属氧化物、硫属化物等等。硫族化物材料是包含元素硫(S)、碲(Te)或硒(Se)中的至少一个的材料或合金。多种硫族化物合金可用于支持存储器元件220的可配置电阻。举例来说，存储器元件220可包含锗-锑-碲合金(Ge-Sb-Te)。也可在存储器元件220中采用此处未明确地叙述的其它硫族化物合金。
PCM系统可利用某些相变材料的原子配置之间(例如，更结晶态和更非晶态之间)的相对大的电阻差。举例来说，处于结晶状态中的这类材料可具有布置于相对有序或周期性结构中的原子，其可与相对低电阻相关联(例如，处于设置状态)。相比之下，处于非晶状态中的这类材料可不具有或具有相对小的周期性原子结构(例如，相对随机原子结构)，其可与相对高电阻相关联(例如，处于重置状态中)。
材料的更非晶态和更结晶态之间的电阻差可为显著的。举例来说，材料在处于非晶状态中时的电阻可比所述材料在处于其结晶状态时的电阻大一或多个数量级。在一些情况下，非晶状态可与阈值电压相关联，使得电流可能不流过材料直到超过阈值电压。在一些情况下，材料可具有非晶部分和结晶部分的分布，且所述材料的电阻可介于与完全结晶状态相关联的电阻和与完全非晶状态相关联的电阻之间。在一些实例中，材料可用于除二进制存储应用以外的存储应用(例如，存储于材料中的可能逻辑状态的数目可大于两个)。
为将特定逻辑状态写入到存储器单元105-a，可以优先形成与特定逻辑状态相关联的特定原子配置或原子配置的组合的方式加热存储器元件220。在一些实例中，可通过传送电流穿过存储器单元105-a来提供这类加热。由电流流过有限电阻所引起的加热可以被称作焦耳或欧姆加热。存储器单元105-a中的焦耳加热因此可与电极205、存储器元件220、选择器装置215或其各种组合的电阻相关。在其它实例中，可通过除焦耳加热以外的手段(例如，通过使用激光或其它辐射、摩擦或声学振动)加热存储器元件220。
形成于存储器元件220的材料中的原子配置可与随着时间推移通过写入操作的材料的温度相关。举例来说，为设置与更非晶原子配置相关联的高电阻状态(例如，重置状态)，可首先将材料加热到高于与形成材料的无序原子配置相关联的可以被称作熔融温度或临界温度的温度的温度。当所述材料高于熔融温度或临界温度时，所述材料可处于相对无序的原子配置中。为了在完成写入操作之后维持无序原子配置，可相对快速地移除施加到存储器元件220的加热，使得材料的温度相对快速地下降(例如，由于通过电极205或存取线110或115的热消散)。因此，通过存储器元件220的相对快速冷却，所述材料的元素可能不具有足以变得大体有序的时间(例如，不具有基本结晶的时间)，且所述材料可相对“锁闭”或“冻结”于与更非晶态相关联的无序配置中。“更非晶”状态或原子配置可指完全非晶状态，或具有相对极少结晶度(例如，材料元素的相对极少和/或相对极小部分具有原子周期性)的大体非晶状态。
在一些实例中，在重置操作中施加到存储器元件220的电流或电压可与“重置脉冲”相关联或以其它方式被称为“重置脉冲”，且移除重置脉冲可致使存储器元件220足够快速冷却，从而形成220中的更非晶态。因此，在一些实例中，针对重置状态的写入操作可包含单个重置脉冲(例如，单个写入电流或电压施加)，且无写入操作的后续写入脉冲。
在另一实例中，为设置与更结晶原子配置相关联的低电阻状态(例如，设置状态)，也可将材料首先加热到高于与形成材料的无序原子配置相关联的温度(例如，熔融温度或临界温度)的温度。为了形成更有序原子配置(例如，更结晶态)，可相对缓慢地移除施加到存储器元件220的加热，使得材料的温度相对缓慢地下降。相对缓慢的冷却可支持形成材料的元素的相对有序状态，这可以被称作结晶相的“成核”和“生长”，或简单地称作“结晶”。换句话说，通过从与形成无序状态相关联的高温相对缓慢地冷却，可在存储器元件220中形成更结晶态以写入低电阻状态。“更结晶”状态或原子配置可指完全结晶状态(例如，单晶)，或具有相对显著的结晶度的基本结晶状态(例如，材料元素的相对大的部分具有原子周期性)。
取决于冷却速率，结晶原子结构的成核可在存储器元件220的相对更多或更少部分处发生，这可致使存储器元件形成结晶材料的离散部分，所述离散部分可以被称作“晶粒”。在一些实例中，整个存储器元件220中的这类晶粒的相对大小和/或晶粒的相对数目可造成存储器元件220中的不同电阻级。在一些实例中，结晶原子配置的相对粒度可特定地配置成支持存储器元件中的两个或更多个逻辑状态。
在一些实例中，在设置操作中施加到存储器元件220的初始电流也可与“重置脉冲”相关联或以其它方式被称为“重置脉冲”(例如，在重置写入操作中施加的相同脉冲)。然而，在设置操作中，重置脉冲可后跟着跨存储器元件220后续施加可与“设置脉冲”相关联或以其它方式被称为“设置脉冲”的电流或电压，其中设置脉冲可支持存储器元件220的冷却缓慢到足以形成存储器元件220中的更结晶态。因此，在一些实例中，用于设置状态的写入操作可包含重置脉冲(例如，单个写入电流或电压施加)并且还包含后续设置脉冲。
在一些实例中，存储器元件220可包含可配置以使用不均匀的组组成布(例如，离子分布)指示存储于存储器单元105-a中的逻辑状态的材料(例如，硫族化物存储器组件)。举例来说，取决于施加到既定存储器单元的编程脉冲的极性，离子可朝向特定电极迁移。存储于这类存储器单元105中的逻辑状态可基于硫族化物存储器组件中的离子分布。在一些实例中，这类存储器单元105可以被称作自选存储器的存储器单元105。
在其中存储器元件220被配置成使用不均匀组成分布指示存储于存储器单元105-a中的逻辑状态的实例中，存储器元件220的阈值电压可基于用以编程存储器单元105-a的写入操作(例如，写入脉冲或写入信号)的极性可变。举例来说，当存储器单元105-a被编程有第一极性(例如，正极性)时，存储器元件220可具有某些电阻性质和/或电性质且因此具有第一阈值电压。当存储器单元105-a被编程有第二极性(例如，负极性)时，存储器元件220可具有不同的电阻性质和/或电性质且因此具有第二阈值电压(例如，不同于第一阈值电压)。存储器元件220的这些电特征可由基于写入操作的特性(包含写入操作的所施加电压或电流的极性、量值和/或形状)发生的离子迁移的差异所导致。
电流流过存储器元件220以支持这类加热和冷却分布曲线可由跨存储器单元105-a(例如，经由存取线110和存取线115)施加电压所引起。在一些实例中，所施加电压可基于存储器元件220的阈值电压、选择器装置215的阈值电压或其组合。举例来说，如果存储器元件220处于重置状态，那么除非所施加电压大于选择器装置215和存储器元件220的阈值电压的总和，否则电流可能不流过存储器单元105-a。
在施加写入电压(例如，重置脉冲，或重置脉冲和设置脉冲)之后，可通过跨存储器单元105-a施加读取电压来读取存储器单元105-a。与施加写入电压类似，施加读取电压可引起电流跨存储器单元105-a流动。电流的量值可取决于存储器元件220的电阻(例如，如写入到更非晶态或写入到更结晶态，或如写入到一个组成分布或另一组成分布)，且相应地，电流的量值可用于确定存储器单元105-a所存储的逻辑状态。
图3说明根据本公开的各种实例的支持极性经调节的存储器单元写入操作的时序图300的实例。时序图300包含表示时间的水平轴线，以及表示跨存储器单元105(例如，参考图2所描述的存储器单元105-a)的电势(例如，电压)的竖直轴线。时序图说明持续时间305、持续时间310和持续时间315。在一些实例中，持续时间305、持续时间310和持续时间315可共同与写入操作(例如，将特定逻辑状态写入到存储器单元105)相关联。在一些实例中，持续时间305和持续时间315可说明两个不同的写入操作(例如，将两个逻辑状态写入到存储器单元105，所述两个逻辑状态可为相同或不同逻辑状态)。虽然时序图300示出具有相反极性(例如，正极性或负极性)的电压，但时序图300可更一般地说说明包含以下步骤的写入操作：施加具有不同极性的电压，例如在不同(例如，不平行)方向上跨存储器单元105施加电场。
正在通过时序图300的写入操作被写入的存储器单元105可在一些实例中包含存储器元件220(例如，参考图2所描述的存储器元件220)，且可与第一存取线(例如，如参考图1和2所描述的存取线110)和第二存取线(例如，如参考图1和2所描述的存取线115)耦合。因此，所述时序图可说明与根据特定电阻状态、特定原子配置或特定组成分布将逻辑状态写入到存储器单元105相关联的写入操作。在一些实例中，正在通过时序图300的写入操作被写入的存储器单元105可另外包含选择器装置215(例如，参考图2所描述的选择器装置215)，或存储器单元105可为自选存储器的存储器单元105的实例。
可通过执行根据时序图300的写入操作来将逻辑状态写入到存储器单元105，所述写入操作可包含经由第一存取线和第二存取线施加写入电压。由时序图300说明的写入电压可驱动穿过存储器单元105的电流，这可致使随着时间推移的温度分布曲线以为存储器单元105的存储器元件220配置原子配置或原子配置的组合(例如，更结晶态、更非晶态，或结晶态和非晶态的组合)。存储器元件220的组成(例如，非晶程度和/或结晶度，或晶粒的粒度)可对应于不同逻辑状态(例如，逻辑1、逻辑0)。
电流流过存储器单元105的方向可取决于在时序图300期间施加的写入电压的极性。举例来说，为以正电流写入到存储器单元105，可通过以下步骤跨存储器单元105施加具有第一极性(例如，正极性)的电压：将正写入电压或其它相对高写入电压施加到第二存取线，并且将接地或虚拟接地电压施加到第一存取线，或将某一其它相对较低电压(例如，负电压，或更小正电压)施加到第一存取线。跨存储器单元105施加具有正极性的写入电压可引起正电流跨存储器单元105流动。
为以负电流写入到存储器单元105，可通过以下步骤跨存储器单元105施加具有第二极性(例如，负极性或其它相对低极性)的电压：将负写入电压施加到第二存取线，并且将接地或虚拟接地电压施加到第一存取线，或将某一其它相对较高电压(例如，正电压，或更小负电压)施加到第一存取线。跨存储器单元105施加具有正极性的写入电压可引起正电流跨存储器单元105流动。跨存储器单元105施加具有不同极性的电压的其它实例可用于支持根据本公开的极性经调节的存储器单元写入操作。
时序图300包含与跨存储器单元105施加写入操作的第一电压306相关联的持续时间305，所述第一电压306在一些实例中可以被称作第一写入电压、第一写入脉冲、第一写入信号、第一写入信号部分等等。在一些实例中，写入操作的第一电压306可与跨存储器单元105驱动电流相关联，所述电流可以被称作第一写入电流。在一些实例中，在持续时间305期间施加的写入操作的第一电压306可与形成存储器元件220的无序原子配置(例如，将存储器元件加热到高于熔融温度或其它临界温度)相关联。高温下的无序原子配置可为不稳定状态。在一些实例中，第一电压306可以被称作重置电压、重置脉冲或重置信号，并且可为与当将更非晶态写入到存储器单元105时施加的电压相同的电压。在其它实例中，第一电压306可不同于当将更非晶态写入到存储器单元105时施加的电压，且可以被称作伪重置电压、伪重置脉冲或预调节脉冲。
根据本公开的写入操作的一些实例还可包含与停留时间相关联的持续时间310，其可对应于其间跨存储器单元施加零净电压311的持续时间。在根据本公开的写入操作的其它实例中，可省略持续时间310。换句话说，一些写入操作可从写入操作的第一写入电压直接继续到写入操作的第二写入电压。
时序图300包含与跨存储器单元105施加写入操作的第二电压316相关联的持续时间315，所述第二电压316在一些实例中可以被称作第二写入电压、第二写入脉冲、第二写入信号、第二写入信号部分等等。在一些实例中，写入操作的第二电压316可与跨存储器单元105驱动电流相关联，所述电流可以被称作第二写入电流。
在一些实例中，在持续时间315期间施加的写入操作的第二电压316可与形成存储器元件220的有序原子配置(例如，更结晶态)相关联。举例来说，在持续时间315期间施加的第二电压316可支持存储器元件220的相对缓慢冷却，从而支持存储器元件220中的结晶(例如，结晶相成核和生长)。在一些实例中，第二电压316的量值可小于第一电压306的量值。在一个实例中，第二电压316可驱动电流穿过存储器元件220，以提供小于从存储器元件220(例如，穿过电极205)的热量消散速率的欧姆加热量，使得存储器元件220的温度在持续时间315期间下降，但下降速率比当不在持续时间315期间施加第二电压316时的下降速率慢。因此，在一些实例中，在持续时间315期间施加的欧姆加热量可低于在持续时间305期间施加的欧姆加热量，进而允许存储器元件220的温度在持续时间315期间下降。
在一些实例中，第二电压316可以被称作设置电压、设置脉冲或设置信号。因此，在一些实例中，在持续时间305期间施加的第一电压306与在持续时间315期间施加的第二电压316的组合可对应于与以更结晶态写入存储器单元相关联的逻辑状态的写入操作
在一些实例中，在持续时间315期间施加的写入操作的第二电压316可和第一电压306一样与形成存储器元件220的无序原子配置(例如，通过将存储器元件加热到高于熔融温度或其它临界温度)相关联。高温下的无序原子配置可为不稳定状态。因此，在一些实例中，第一电压306和第二电压316可单独地或共同被称作重置电压、重置脉冲或重置信号，且可对应于与以更非晶态写入存储器单元相关联的逻辑状态的写入操作(例如，在允许存储器元件220在持续时间315期间施加第二电压之后快速冷却的情况下)。
在另一实例中，持续时间305和持续时间315可指不同写入操作，其各自与将逻辑状态(例如，相同逻辑状态，或不同逻辑状态)写入到存储器单元105相关联。持续时间305可与跨存储器单元105施加具有第一极性(例如，正极性)的第一电压306相关联，其可以特定电阻状态、原子配置或组成分布写入存储器单元105的一部分(例如，存储器元件220)。在一些实例中，执行时序图300的操作的存储器装置的一部分可被配置成存储或以其它方式识别第一电压306的极性(例如，先前写入操作的极性)，并且至少部分地基于第一电压306的所识别极性(例如，不同于先前写入操作的极性)确定第二电压316的极性。持续时间315因此可与跨存储器单元105施加具有不同于第一极性的第二极性(例如，负极性)的第二电压316相关联，其可以特定电阻状态、原子配置或组成分布写入存储器单元105的一部分(例如，存储器元件220)。在此实例中，持续时间310可与第一写入操作和第二写入操作之间的时间相关联，在其期间可发生存储器单元105的一或多个读取操作或其它存取操作。
虽然第一电压306和第二电压316各自说明为电压的阶跃式改变，但根据本公开的写入操作(例如，极性经调节的存储器单元写入操作)的各种实例可包含以随着时间推移的不同分布曲线施加一或多个电压。举例来说，第一电压306或第二电压316中的一个或两个可作为电压阶跃式改变、电压斜坡式改变、电压三角形改变、电压指数式改变、电压对数式改变或任何其它分布曲线被施加。
此外，由时序图300说明的电压可指包含存储器单元105的电路的各个部分。举例来说，所说明的电压可指跨存储器单元105的端子、跨存储器单元的存储器元件220、存储器单元的电极205之间、第一存取线(例如，存取线115)的方位与第二存取线(例如，存取线110)的方位之间的电压，或与存储器单元105耦合的源电压(例如，与存储器单元105电子通信的两个电压源之间的差)。
与执行由单个电压极性组成的写入操作的情况相比，执行可由时序图300说明的具有不同电压极性的写入操作可与存储器阵列的较高性能相关联。举例来说，跨存储器单元105施加电压可与跨存储器单元105(例如，跨存储器元件220)的成分偏析相关联，这可影响特定逻辑状态写入到存储器单元105的速率或可靠性。当执行根据本公开具有不同极性的写入操作时，可缓解这类元素偏析。因此，举例来说，与具有单个极性电压的写入操作相比，这类写入操作可被配置成在较短时间内完成，并且还具有其它优点。
此外，与执行具有相同电压极性的连续写入操作相比，执行也可由时序图300说明的具有不同电压极性的连续写入操作可与存储器阵列的较高性能相关联。举例来说，跨存储器单元105施加电压可与跨存储器单元105(例如，跨存储器元件220)的成分偏析相关联，这可影响特定逻辑状态写入到存储器单元105的速率或可靠性。当执行根据本公开具有不同极性的连续写入操作时，可缓解这类元素偏析。因此，与具有相同极性电压的连续写入操作相比，这类连续写入操作可被配置成在较短时间内完成，并且还具有其它优点。
在另一实例(未示出)中，如所属领域的一般技术人员将理解，跨存储器单元105的写入电压(例如，第一电压306和第二电压316)的极性可反向。举例来说，可替代地跨存储器单元105施加具有负极性的第一电压306，且可替代地跨存储器单元105施加具有正极性的第二电压316。在一些实例中，具有不同极性的第一序列的第一写入操作(例如，如由时序图300说明)可以被称作“前向”写入操作，且具有与不同极性的第一序列相反的极性(例如，与时序图300中说明的那些极性相反的极性)的第二序列的第二写入操作可以被称作“反向”写入操作。此外，不同极性的第一序列可施加到存储器阵列中的第一组存储器单元105(例如，第一层存储器单元105)，且具有与不同极性的第一序列相反的极性的第二序列的第二写入操作可施加到存储器阵列中的第二组存储器单元105(例如，第二层存储器单元105)。在这些各种实例中，可在存储器阵列中实现上文所描述的相同益处(例如，缓解跨存储器单元105的元素偏析)。
在一些实例中，与时序图300的操作相关联的存储器装置可被配置成存储或以其它方式识别先前写入操作的方向(例如，先前写入操作是前向写入操作还是反向写入操作)，使得后续写入操作在不同于先前操作的方向上。举例来说，存储器装置可确定在识别存储器单元105上的先前写入操作是前向写入操作之后，在存储器单元105上执行反向写入操作，或存储器装置可确定在识别存储器单元105上的先前写入操作是反向写入操作之后，在存储器单元105上执行前向写入操作。
在由时序图300说明的例如施加写入电压的写入操作之后，随后可以后续读取操作来读取(例如，感测)被写入的存储器单元105。读取操作可包含跨存储器单元施加一或多个电压(例如，一或多个读取电压)，并基于对施加一或多个电压的响应来确定所存储的逻辑状态。
在各种实例中，后续读取操作中的读取电压可具有跨存储器单元105的一极性，所述极性至少部分地基于跨相同存储器单元105的先前写入操作的极性。举例来说，后续读取操作的第一读取电压的极性可为跨存储器单元105与在持续时间315期间的第二电压316的极性相比相反或以其它方式不同的极性。举例来说，如时序图中所描绘，因为在持续时间315期间施加的写入操作的第二电压316以负极性施加，所以后续读取操作的第一读取电压可以正极性跨存储器单元105施加。在一些实例中，施加具有与先前写入电压的极性相反的极性的读取电压可引起当读取存储器单元时相对高的阈值电压。
在另一实例中，后续读取操作的第一读取电压的极性可与在持续时间315期间的第二写入电压的极性相同。举例来说，如时序图中所描绘，因为在持续时间315期间施加的写入操作的第二电压316以负极性施加，所以后续读取操作的第一读取电压也可以负极性跨存储器单元105施加。在一些实例中，施加与先前写入电压具有相同极性的读取电压可引起当读取存储器单元时相对低的阈值电压。
图4说明根据本公开的各种实例的支持极性经调节的存储器单元写入操作的时序图400的实例。时序图400包含表示时间的水平轴线，以及表示跨存储器单元105(例如，参考图2所描述的存储器单元105-a)的电势(例如，电压)的竖直轴线。时序图说明持续时间405、持续时间410和持续时间415，其可共同与写入操作(例如，将特定逻辑状态写入到存储器单元105)相关联。虽然时序图400示出具有相反极性(例如，正极性或负极性)的电压，但时序图400可更一般地说说明包含施加具有不同极性的电压，例如跨存储器单元105在不同(例如，不平行)方向上施加电场的写入操作。
正在通过时序图400的写入操作被写入的存储器单元105可在一些实例中包含存储器元件220(例如，参考图2所描述的存储器元件220)，且可与第一存取线(例如，如参考图1和2所描述的存取线110)和第二存取线(例如，如参考图1和2所描述的存取线115)耦合。因此，所述时序图可说明与根据特定电阻状态、特定原子配置或特定组成分布将逻辑状态写入到存储器单元105相关联的写入操作。在一些实例中，正在通过时序图400的写入操作被写入的存储器单元105可另外包含选择器装置215(例如，参考图2所描述的选择器装置215)，或存储器单元105可为自选存储器的存储器单元105的实例。
可通过执行根据时序图400的写入操作来将逻辑状态写入到存储器单元105，所述写入操作可包含经由第一存取线和第二存取线施加写入电压。由时序图400说明的写入电压可驱动穿过存储器单元105的电流，这可致使随着时间推移的温度分布曲线以为存储器单元105的存储器元件220配置原子配置或原子配置的组合(例如，更结晶态、更非晶态，或结晶态和非晶态的组合)。存储器元件220的组成(例如，非晶程度和/或结晶度，或晶粒的粒度)可对应于不同逻辑状态(例如，逻辑1、逻辑0)。
电流流过存储器单元105的方向可取决于在时序图400期间施加的写入电压的极性。举例来说，为以正电流写入到存储器单元105，可通过以下步骤跨存储器单元105施加具有第一极性(例如，正极性)的电压：将正写入电压或其它相对高写入电压施加到第二存取线，并且将接地或虚拟接地电压施加到第一存取线，或将某一其它相对较低电压(例如，负电压，或更小正电压)施加到第一存取线。跨存储器单元105施加具有正极性的写入电压可引起正电流跨存储器单元105流动。
为以负电流写入到存储器单元105，可通过以下步骤跨存储器单元105施加具有第二极性(例如，负极性或其它相对低极性)的电压：将负写入电压施加到第二存取线，并且将接地或虚拟接地电压施加到第一存取线，或将某一其它相对较高电压(例如，正电压，或更小负电压)施加到第一存取线。跨存储器单元105施加具有正极性的写入电压可引起正电流跨存储器单元105流动。跨存储器单元105施加具有不同极性的电压的其它实例可用于支持根据本公开的极性经调节的存储器单元写入操作。
时序图400包含与跨存储器单元105施加写入操作的第一电压406相关联的持续时间405，所述第一电压406在一些实例中可以被称作第一写入电压、第一写入脉冲、第一写入信号、第一写入信号部分等等。在一些实例中，写入操作的第一电压406可与跨存储器单元105驱动电流相关联，所述电流可以被称作第一写入电流。在一些实例中，在持续时间405期间施加的写入操作的第一电压406可与形成存储器元件220的无序原子配置(例如，将存储器元件加热到高于熔融温度或其它临界温度)相关联。高温下的无序原子配置可为不稳定状态。在一些实例中，第一电压406可以被称作重置电压、重置脉冲或重置信号，并且可为与当将更非晶态写入到存储器单元105时施加的电压相同的电压。在其它实例中，第一电压406可不同于当将更非晶态写入到存储器单元105时施加的电压，且可以被称作伪重置电压、伪重置脉冲或预调节脉冲。
时序400包含与跨存储器单元105施加写入操作的第二电压411相关联的持续时间410，所述第二电压411在一些实例中可以被称作第二写入电压、第二写入脉冲、第二写入信号、第二写入信号部分等等。在一些实例中，写入操作的第二电压411可与跨存储器单元105驱动电流相关联，所述电流可以被称作第二写入电流。
时序图400还包含与跨存储器单元105施加写入操作的第三电压416相关联的持续时间415，所述第三电压416可以被称作第三写入电压、第三写入脉冲、第三写入信号、第三写入信号部分等等。在一些实例中，写入操作的第三电压416可与跨存储器单元105驱动电流相关联，所述电流可以被称作第三写入电流。
在一些实例中，写入操作的第二电压411和第三电压416可与形成存储器元件220的有序原子配置(例如，更结晶态)相关联。举例来说，第二电压411和第三电压416的共同施加可支持存储器元件220的相对缓慢冷却，从而支持存储器元件220中的结晶(例如，结晶相成核和生长)。在一些实例中，第二电压411或第三电压416中的一个或两个的量值可小于第一电压406的量值。在一个实例中，第二电压411和第三电压416可驱动穿过存储器元件220的电流，以提供小于从存储器元件220(例如，穿过电极205)的热量消散速率的欧姆加热量，使得存储器元件220的温度在持续时间410和持续时间415期间下降，但下降速率比当不在持续时间410和持续时间415期间施加第二电压411和第三电压416时的下降速率慢。因此，在一些实例中，在持续时间410和持续时间415期间施加的欧姆加热量可低于在持续时间405期间施加的欧姆加热量，进而允许存储器元件220的温度在持续时间410和持续时间415期间下降。
在一些实例中，第二电压411和第三电压416可单独地或共同被称作设置电压、设置脉冲或设置信号。因此，在一些实例中，在持续时间405期间施加的第一电压406、在持续时间410期间施加的第二电压411和在持续时间415期间施加的第三电压416的组合可对应于与以更结晶态写入存储器单元相关联的逻辑状态的写入操作。
在一些实例中，写入操作的第二电压411和第三电压416可和第一电压406一样与形成存储器元件220的无序原子配置(例如，通过将存储器元件加热到高于熔融温度或其它临界温度)相关联。高温下的无序原子配置可为不稳定状态。因此，在一些实例中，第一电压406、第二电压411和第三电压416可单独地或共同被称作重置电压、重置脉冲或重置信号，且可对应于与以更非晶态写入存储器单元相关联的逻辑状态的写入操作(例如，在允许存储器元件220在持续时间415期间施加第二电压之后快速冷却的情况下)。
虽然第一电压406、第二电压411和第三电压416各自说明为电压的阶跃式改变，但根据本公开的写入操作(例如，极性经调节的存储器单元写入操作)的各种实例可包含以随着时间推移的不同分布曲线施加一或多个电压。举例来说，第一电压406、第二电压411或第三电压416中的任何一或多个可作为电压阶跃式改变、电压斜坡式改变、电压三角形改变、电压指数式改变、电压对数式改变或任何其它分布曲线被施加。
此外，由时序图400说明的电压可指包含存储器单元105的电路的各个部分。举例来说，所说明的电压可指跨存储器单元105的端子、跨存储器单元的存储器元件220、存储器单元的电极205之间、第一存取线(例如，存取线115)的方位与第二存取线(例如，存取线110)的方位之间的电压，或与存储器单元105耦合的源电压(例如，与存储器单元105电子通信的两个电压源之间的差)。
与执行由单个电压极性组成的写入操作的情况相比，执行具有不同电压极性的写入操作(例如由时序图400说明的实例写入操作)可与存储器阵列的较高性能相关联。举例来说，跨存储器单元105施加电压可与跨存储器单元105(例如，跨存储器元件220)的成分偏析相关联，这可影响特定逻辑状态写入到存储器单元105的速率或可靠性。当执行根据本公开具有不同极性的写入操作时，可缓解这类元素偏析。因此，举例来说，与具有单个极性电压的写入操作相比，这类写入操作可被配置成在较短时间内完成，并且还具有其它优点。
在另一实例(未示出)中，如所属领域的一般技术人员将理解，跨存储器单元105的写入电压(例如，第一电压406、第二电压411或第三电压416)的极性可反向。举例来说，可替代地跨存储器单元105施加具有负极性的第一电压406，可替代地跨存储器单元105施加具有正极性的第二电压411，且可替代地跨存储器单元105施加具有负极性的第三电压416。在一些实例中，具有不同极性的第一序列的第一写入操作(例如，如由时序图400说明)可以被称作“前向”写入操作，且具有与不同极性的第一序列相反的极性(例如，与时序图400中说明的那些极性相反的极性)的第二序列的第二写入操作可以被称作“反向”写入操作。此外，不同极性的第一序列可施加到存储器阵列中的第一组存储器单元105(例如，第一层存储器单元105)，且具有与不同极性的第一序列相反的极性的第二序列的第二写入操作可施加到存储器阵列中的第二组存储器单元105(例如，第二层存储器单元105)。在这些各种实例中，可在存储器阵列中实现上文所描述的相同益处(例如，缓解跨存储器单元105的元素偏析)。
在一些实例中，与时序图400的操作相关联的存储器装置可被配置成存储或以其它方式识别先前写入操作的方向(例如，先前写入操作是前向写入操作还是反向写入操作)，使得后续写入操作在不同于先前操作的方向上。举例来说，存储器装置可确定在识别存储器单元105上的先前写入操作是前向写入操作之后，在存储器单元105上执行反向写入操作，或存储器装置可确定在识别存储器单元105上的先前写入操作是反向写入操作之后，在存储器单元105上执行前向写入操作。
在由时序图400说明的例如施加写入电压的写入操作之后，随后可以后续读取操作来读取(例如，感测)被写入的存储器单元105。读取操作可包含跨存储器单元施加一或多个电压(例如，一或多个读取电压)，并基于对施加一或多个电压的响应来确定所存储的逻辑状态。
在各种实例中，后续读取操作中的读取电压可具有跨存储器单元105的一极性，所述极性至少部分地基于跨相同存储器单元105的先前写入操作的极性。举例来说，后续读取操作的第一读取电压的极性可为跨存储器单元105与在持续时间415期间的第三电压416的极性相比相反或以其它方式不同的极性。举例来说，如时序图中所描绘，因为在持续时间415期间施加的写入操作的第三电压416以负极性施加，所以后续读取操作的第一读取电压可以正极性跨存储器单元105施加。在一些实例中，施加具有与先前写入电压的极性相反的极性的读取电压可引起当读取存储器单元时相对高的阈值电压。
在另一实例中，后续读取操作的第一读取电压的极性可与在持续时间415期间的第二写入电压的极性相同。举例来说，如时序图中所描绘，因为在持续时间415期间施加的写入操作的第三电压416以正极性施加，所以后续读取操作的第一读取电压也可以正极性跨存储器单元105施加。在一些实例中，施加与先前写入电压具有相同极性的读取电压可引起当读取存储器单元时相对低的阈值电压。
图5说明根据本公开的各种实例的支持极性经调节的存储器单元写入操作的时序图500的实例。时序图500包含表示时间的水平轴线，以及表示跨存储器单元105(例如，参考图2所描述的存储器单元105-a)的电势(例如，电压)的竖直轴线。时序图说明持续时间505、持续时间510、持续时间515、持续时间520和持续时间525，其可共同与写入操作(例如，将特定逻辑状态写入到存储器单元105)相关联。虽然时序图500示出具有相反极性(例如，正极性或负极性)的电压，但时序图500可更一般地说说明包含施加具有不同极性的电压，例如跨存储器单元105在不同(例如，不平行)方向上施加电场的写入操作。
正在通过时序图500的写入操作被写入的存储器单元105可在一些实例中包含存储器元件220(例如，参考图2所描述的存储器元件220)，且可与第一存取线(例如，如参考图1和2所描述的存取线110)和第二存取线(例如，如参考图1和2所描述的存取线115)耦合。因此，所述时序图可说明与根据特定电阻状态、特定原子配置或特定组成分布将逻辑状态写入到存储器单元105相关联的写入操作。在一些实例中，正在通过时序图500的写入操作被写入的存储器单元105可另外包含选择器装置215(例如，参考图2所描述的选择器装置215)，或存储器单元105可为自选存储器的存储器单元105的实例。
可通过执行根据时序图500的写入操作来将逻辑状态写入到存储器单元105，所述写入操作可包含经由第一存取线和第二存取线施加写入电压。由时序图500说明的写入电压可驱动穿过存储器单元105的电流，这可致使随着时间推移的温度分布曲线以为存储器单元105的存储器元件220配置原子配置或原子配置的组合(例如，更结晶态、更非晶态，或结晶态和非晶态的组合)。存储器元件220的组成(例如，非晶程度和/或结晶度，或晶粒的粒度)可对应于不同逻辑状态(例如，逻辑1、逻辑0)。
电流流过存储器单元105的方向可取决于在时序图500期间施加的写入电压的极性。举例来说，为以正电流写入到存储器单元105，可通过以下步骤跨存储器单元105施加具有第一极性(例如，正极性)的电压：将正写入电压或其它相对高写入电压施加到第二存取线，并且将接地或虚拟接地电压施加到第一存取线，或将某一其它相对较低电压(例如，负电压，或更小正电压)施加到第一存取线。跨存储器单元105施加具有正极性的写入电压可引起正电流跨存储器单元105流动。
为以负电流写入到存储器单元105，可通过以下步骤跨存储器单元105施加具有第二极性(例如，负极性或其它相对低极性)的电压：将负写入电压施加到第二存取线，并且将接地或虚拟接地电压施加到第一存取线，或将某一其它相对较高电压(例如，正电压，或更小负电压)施加到第一存取线。跨存储器单元105施加具有正极性的写入电压可引起正电流跨存储器单元105流动。跨存储器单元105施加具有不同极性的电压的其它实例可用于支持根据本公开的极性经调节的存储器单元写入操作。
时序图500包含与跨存储器单元105施加写入操作的第一电压506相关联的持续时间505，所述第一电压506在一些实例中可以被称作第一写入电压、第一写入脉冲、第一写入信号、第一写入信号部分等等。在一些实例中，写入操作的第一电压506可与跨存储器单元105驱动电流相关联，所述电流可以被称作第一写入电流。在一些实例中，在持续时间505期间施加的写入操作的第一电压506可与形成存储器元件220的无序原子配置(例如，将存储器元件加热到高于熔融温度或其它临界温度)相关联。高温下的无序原子配置可为不稳定状态。在一些实例中，第一电压506可以被称作重置电压、重置脉冲或重置信号，并且可为与当将更非晶态写入到存储器单元105时施加的电压相同的电压。在其它实例中，第一电压506可不同于当将更非晶态写入到存储器单元105时施加的电压，且可以被称作伪重置电压、伪重置脉冲或预调节脉冲。
根据本公开的写入操作的一些实例还可包含与停留时间相关联的持续时间510，其可对应于其间跨存储器单元施加零净电压511的持续时间。在根据本公开的写入操作的其它实例中，可省略持续时间510。换句话说，一些写入操作可从写入操作的第一写入电压直接继续到写入操作的第二写入电压。
时序500包含与跨存储器单元105施加写入操作的第二电压516相关联的持续时间515，所述第二电压516在一些实例中可以被称作第二写入电压、第二写入脉冲、第二写入信号、第二写入信号部分等等。在一些实例中，写入操作的第二电压516可与跨存储器单元105驱动电流相关联，所述电流可以被称作第二写入电流。
时序图500还包含与跨存储器单元105施加写入操作的第三电压521相关联的持续时间520，所述第三电压521可以被称作第三写入电压、第三写入脉冲、第三写入信号、第三写入信号部分等等。在一些实例中，写入操作的第三电压521可与跨存储器单元105驱动电流相关联，所述电流可以被称作第三写入电流。
时序图500还包含与跨存储器单元105施加写入操作的第四电压526相关联的持续时间525，所述第四电压526可以被称作第四写入电压、第四写入脉冲、第四写入信号、第四写入信号部分等等。在一些实例中，写入操作的第四电压526可与跨存储器单元105驱动电流相关联，所述电流可以被称作第四写入电流。
在一些实例中，写入操作的第二电压516、第三电压521和第四电压526可与形成存储器元件220的有序原子配置(例如，更结晶态)相关联。举例来说，第二电压516、第三电压521和第四电压526的共同施加可支持存储器元件220的相对缓慢冷却，从而支持存储器元件220中的结晶(例如，结晶相成核和生长)。在一些实例中，第二电压516、第三电压521或第四电压526中的任何一或多个的量值可小于第一电压506的量值。
在一个实例中，第二电压516、第三电压521和第四电压526可驱动电流穿过存储器元件220，以提供小于从存储器元件220(例如，穿过电极205)的热量消散速率的欧姆加热量，使得存储器元件220的温度在持续时间515、持续时间520和持续时间525期间下降，但下降速率比当不在持续时间410和持续时间415期间施加第二电压411和第三电压416时的下降速率慢。因此，在一些实例中，在持续时间410和持续时间415期间施加的欧姆加热量可低于在持续时间405期间施加的欧姆加热量，进而允许存储器元件220的温度在持续时间410和持续时间415期间下降。
在一些实例中，第二电压516、第三电压521和第四电压526可与形成更结晶态的不同部分相关联。举例来说，第二电压516可与结晶相的成核相关联，第三电压521可与结晶相的生长相关联，且第四电压526可与结晶相的回置相关联。在一些实例中，第二电压516、第三电压521和第四电压526可单独地或共同被称作设置电压、设置脉冲或设置信号。
虽然第一电压506、第二电压516、第三电压521和第四电压526各自说明为电压阶跃式改变，但写入操作(例如，极性经调节的存储器单元写入操作)的各种实例可包含施加具有随着时间推移的不同分布曲线的一或多个电压。举例来说，第一电压506、第二电压516、第三电压521和第四电压526中的任何一或多个可作为电压阶跃式改变、电压斜坡式改变、电压三角形改变、电压指数式改变、电压对数式改变或任何其它分布曲线被施加。
此外，由时序图500说明的电压可指包含存储器单元105的电路的各个部分。举例来说，所说明的电压可指跨存储器单元105的端子、跨存储器单元的存储器元件220、存储器单元的电极205之间、第一存取线(例如，存取线115)的方位与第二存取线(例如，存取线110)的方位之间的电压，或与存储器单元105耦合的源电压(例如，与存储器单元105电子通信的两个电压源之间的差)。
与执行由单个电压极性组成的写入操作的情况相比，执行具有不同电压极性的写入操作(例如由时序图500说明的实例写入操作)可与存储器阵列的较高性能相关联。举例来说，跨存储器单元105施加电压可与跨存储器单元105(例如，跨存储器元件220)的成分偏析相关联，这可影响特定逻辑状态写入到存储器单元105的速率或可靠性。当执行根据本公开具有不同极性的写入操作时，可缓解这类元素偏析。因此，举例来说，与具有单个极性电压的写入操作相比，这类写入操作可被配置成在较短时间内完成，并且还具有其它优点。
在另一实例(未示出)中，如所属领域的一般技术人员将理解，跨存储器单元105的写入电压(例如，第一电压506、第二电压516、第三电压521和第四电压526)的极性可反向。举例来说，可替代地跨存储器单元105施加具有正极性的第一电压506，且可替代地跨存储器单元105施加具有负极性的第二电压516、第三电压521和第四电压526。在一些实例中，具有不同极性的第一序列的第一写入操作(例如，如由时序图500说明)可以被称作“前向”写入操作，且具有与不同极性的第一序列相反的极性(例如，与时序图500中说明的那些极性相反的极性)的第二序列的第二写入操作可以被称作“反向”写入操作。此外，不同极性的第一序列可施加到存储器阵列中的第一组存储器单元105(例如，第一层存储器单元105)，且具有与不同极性的第一序列相反的极性的第二序列的第二写入操作可施加到存储器阵列中的第二组存储器单元105(例如，第二层存储器单元105)。在这些各种实例中，可在存储器阵列中实现上文所描述的相同益处(例如，缓解跨存储器单元105的元素偏析)。
在一些实例中，与时序图500的操作相关联的存储器装置可被配置成存储或以其它方式识别先前写入操作的方向(例如，先前写入操作是前向写入操作还是反向写入操作)，使得后续写入操作在不同于先前操作的方向上。举例来说，存储器装置可确定在识别存储器单元105上的先前写入操作是前向写入操作之后，在存储器单元105上执行反向写入操作，或存储器装置可确定在识别存储器单元105上的先前写入操作是反向写入操作之后，在存储器单元105上执行前向写入操作。
在由时序图500说明的例如施加写入电压的写入操作之后，随后可以后续读取操作来读取(例如，感测)被写入的存储器单元105。读取操作可包含跨存储器单元施加一或多个电压(例如，一或多个读取电压)，并基于对施加一或多个电压的响应来确定所存储的逻辑状态。
在各种实例中，后续读取操作中的读取电压可具有跨存储器单元105的一极性，所述极性至少部分地基于跨相同存储器单元105的先前写入操作的极性。举例来说，后续读取操作的第一读取电压的极性可为跨存储器单元105与在持续时间525期间的第四电压526的极性相比相反或以其它方式不同的极性。举例来说，如时序图中所描绘，因为第四电压526以正极性施加，所以后续读取操作的第一读取电压可以负极性跨存储器单元105施加。在一些实例中，施加具有与先前写入电压的极性相反的极性的读取电压可引起当读取存储器单元时相对高的阈值电压。
在另一实例中，后续读取操作的第一读取电压的极性可与在持续时间515期间的第二写入电压的极性相同。举例来说，如时序图中所描绘，因为写入操作的第四电压526以正极性施加，所以后续读取操作的第一读取电压也可跨存储器单元105以正极性施加。在一些实例中，施加与先前写入电压具有相同极性的读取电压可引起当读取存储器单元时相对低的阈值电压。
图6示出根据本公开的实例的支持极性经调节的存储器单元写入操作的存储器控制器605的框图600。存储器控制器605可以是参考图1所描述的存储器控制器140的方面的实例。存储器控制器605可包含偏压组件610、定时组件615、施加组件620、确定组件625、减小组件630和接地组件635这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。
施加组件620可将写入电压施加到与第一存取线和第二存取线耦合的存储器单元。在一些实例中，存储器单元包含存储器存储元件和选择器装置。在一些情况下，施加组件620或偏压组件610可选择存取线(例如，与将被读取或写入的存储器单元耦合的存取线110或存取线115)，或选择、启用第一存取线或第二存取线，或以其它方式使电压源与第一存取线或第二存取线耦合(例如，以执行本文中所描述的各种电压应用)。
在一些情况下，施加组件620可跨与第一存取线和第二存取线耦合的存储器单元施加写入操作的第一电压，写入操作的第一写入电压具有第一极性，并且在施加写入操作的第一写入电压之后，跨存储器单元施加写入操作的第二写入电压，写入操作的第二写入电压具有不同于第一极性的第二极性。
在一些情况下，第一极性与第二极性相反。在一些情况下，施加所述写入操作的所述第一写入电压是与电流在第一方向上流过所述存储器单元相关联，且施加所述第二写入电压是与电流在不同于所述第一方向的第二方向上流过所述存储器单元相关联。
在一些情况下，施加所述第一写入电压是与形成所述存储器单元的一部分的第一材料相有关联，且施加所述第二写入电压是与形成所述存储器单元的所述部分的第二材料相有关联。举例来说，在一些情况下，施加所述写入操作的所述第一写入电压是与形成所述存储器单元的相变材料的非晶相有关联，且施加所述写入操作的所述第二写入电压是与形成所述存储器单元的所述相变材料的结晶相有关联。
在一些情况下，施加组件620可在施加所述写入操作的所述第一写入电压之前，跨所述存储器单元施加所述写入操作的第三写入电压，所述写入操作的所述第三写入电压具有所述第二极性。在一些情况下，施加所述写入操作的所述第三写入电压是与形成所述存储器单元的相变材料的非晶相有关联，且施加所述写入操作的所述第一写入电压和施加所述写入操作的所述第二写入电压是与形成所述存储器单元的所述相变材料的结晶相有关联。在一些情况下，所述写入操作的所述第二写入电压与所述写入操作的所述第三写入电压相比具有较低量值。
在一些情况下，施加组件620可在施加所述写入操作的所述第二写入电压之后，跨所述存储器单元施加所述写入操作的第四写入电压，所述第四写入电压不同于所述写入操作的所述第二写入电压，所述写入操作的所述第四写入电压可具有所述第二极性。在一些情况下，所述写入操作的所述第二写入电压是与所述存储器单元的相变存储器材料的结晶相的成核相关联，且所述第四写入电压是与所述存储器单元的所述相变存储器材料的所述结晶相的生长相关联。
在一些情况下，施加组件620可在施加所述写入操作的所述第四写入电压之后，跨所述存储器单元施加所述写入操作的第五写入电压，所述第五写入电压不同于所述写入操作的所述第四写入电压，所述写入操作的所述第五写入电压具有所述第二极性。在一些情况下，所述第五写入电压与所述存储器单元的相变存储器材料的结晶相的回置相关联。在各种实例中，施加所述写入操作的写入电压包含跨所述存储器单元施加电压的阶跃式改变或跨所述存储器单元施加电压的斜坡式改变。
在一些情况下，施加组件620可被配置成存储或以其它方式识别先前写入操作的方向(例如，先前写入操作是前向写入操作还是反向写入操作)，使得后续写入操作在不同于先前操作的方向上。
定时组件615可执行各种定时操作，例如触发本文中所描述的各种读取或写入操作。
确定组件625可确定存储器单元的逻辑状态(例如，至少部分地基于施加读取电压)。在其它实例中，确定组件625可至少部分地基于施加读取脉冲确定存储器单元的逻辑状态。确定组件625也可确定将写入一存储器单元的逻辑状态。
减小组件630可在确定存储器单元的逻辑状态之后减小电压。
接地组件635可在施加读取电压或写入电压之后使第一存取线或第二存取线中的至少一个接地。
图7示出根据本公开的实例的包含支持极性经调节的存储器单元写入操作的装置705的系统700的图式。装置705可为如上文例如参考图1和2所描述的存储器阵列100或200的组件的实例或包含所述组件。装置705可包含用于双向语音和数据通信的组件，包含用于发射和接收通信的组件，包含存储器控制器715、存储器单元720、基本输入/输出系统(BIOS)组件725、处理器730、I/O控制器735和外围组件740。这些组件可经由一或多个总线(例如，总线710)电子通信。
存储器控制器715可以操作本文中描述的一或多个存储器单元。具体地，存储器控制器715可被配置成支持通过嵌入式刷新的漂移缓解。在一些情况下，存储器控制器715可包含行解码器、列解码器或这两者，如本文中所描述(未示出)。
存储器单元720可存储如本文中所描述的信息(即，呈存储器单元720中的相应存储器单元所存储的逻辑状态形式)。存储器单元720可包含各种存储器类型或技术。在一些实例中，存储器单元720可包含DRAM或FeRAM架构。在一些实例中，存储器单元720可包含PCM架构。在一些实例中，存储器单元720可包含自选存储器架构。
BIOS组件725是包含作为固件操作的BIOS的软件组件，所述固件可初始化且运行各种硬件组件。BIOS组件725可管理处理器与例如外围组件、输入/输出控制组件等各种其它组件之间的数据流。BIOS组件725可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器730可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、现场可编程门阵列(FPGA)、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况下，处理器730可被配置成使用存储器控制器操作存储器阵列。在其它情况下，存储器控制器可集成到处理器730中。处理器730可被配置成执行存储于存储器中的计算机可读指令以执行各种功能(例如，支持通过嵌入式刷新的漂移缓解的功能或任务)。
I/O控制器735可管理装置705的输入和输出信号。I/O控制器735还可管理未集成到装置705中的外围装置。在一些情况下，I/O控制器735可表示到外部外围装置的物理连接或端口。在一些情况下，I/O控制器735可利用例如
Figure BDA0002553150560000332
Figure BDA0002553150560000331
或另一已知操作系统的操作系统。在其它情况下，I/O控制器735可表示调制解调器、键盘、鼠标、触摸屏或类似装置，或与调制解调器、键盘、鼠标、触摸屏或类似装置交互。在一些情况下，I/O控制器735可实施为处理器的部分。在一些情况下，用户可经由I/O控制器735或经由I/O控制器735所控制的硬件组件与装置705交互。
外围组件740可包含任何输入或输出装置，或用于这类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。
输入745可表示在装置705外部的装置或信号，其将输入提供到装置705或其组件。这可以包含用户接口或与其它装置的接口或在其它装置之间的接口。在一些情况下，输入745可由I/O控制器735管理，且可经由外围组件740与装置705交互。
输出750还可表示在装置705外部的装置或信号，其被配置成从装置705或任何其组件接收输出。输出750的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在某些情况下，输出750可以是经由外围组件740与装置705介接的外围元件。在一些情况下，输出750可由I/O控制器735管理。
装置705的组件可包含被设计成进行其功能的电路。此可包含被配置成执行本文中所描述的功能的各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。装置705可为计算机、服务器、手提式计算机、笔记本计算机、平板计算机、移动电话、可佩戴电子装置、个人电子装置等。或者，装置705可为这类装置的部分或方面。
图8示出说明根据本公开的实例的用于极性经调节的写入操作的方法800的流程图。方法800的操作可通过如本文中所描述的存储器控制器或其组件实施或促进。举例来说，方法800的操作可由如参考图1到7所描述的存储器控制器来执行。在一些实例中，存储器控制器可执行指令集以控制所述装置的功能元件执行本文中所描述的功能(例如，激活与目标存储器单元通信的存取线，启用或控制电压源，将电压源耦合到与目标存储器单元105通信的存取线，与感测组件通信等)。另外或替代地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。在一些情况下，存储器单元包括硫族化物材料。
在805处，存储器控制器可跨与第一存取线和第二存取线耦合的存储器单元施加写入操作的第一电压，写入操作的第一写入电压具有第一极性。可根据本文中所描述的方法执行805的操作。在某些实例中，805的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在810处，存储器控制器可在施加写入操作的第一写入电压之后，跨存储器单元施加写入操作的第二写入电压，写入操作的第二写入电压具有不同于第一极性的第二极性。可根据本文中所描述的方法执行810的操作。在某些实例中，810的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法800。所述设备可包含用于以下操作的特征、装置、电路或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：跨与第一存取线和第二存取线耦合的存储器单元施加写入操作的第一写入电压，所述写入操作的所述第一写入电压具有第一极性；和在施加所述写入操作的所述第一写入电压之后，跨所述存储器单元施加所述写入操作的第二写入电压，所述写入操作的所述第二写入电压具有不同于所述第一极性的第二极性。在一些实例中，所述设备可包含与第一存取线和第二存取线耦合的存储器控制器，且存储器控制器可为可操作的以执行所描述的操作。
本文中所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置、电路或指令：在施加所述写入操作的所述第一写入电压之前，跨所述存储器单元施加所述写入操作的第三写入电压，所述写入操作的所述第三写入电压具有所述第二极性。
在本文中所描述的方法800和设备的一些实例中，所述写入操作的所述第二写入电压与所述写入操作的所述第三写入电压相比具有较低量值。
在本文中所描述的方法800和设备的一些实例中，施加所述写入操作的所述第三写入电压是与形成所述存储器单元的相变材料的非晶相有关联，且施加所述写入操作的所述第一写入电压和施加所述写入操作的所述第二写入电压是与形成所述存储器单元的所述相变材料的结晶相有关联。
在本文中所描述的方法800和设备的一些实例中，施加所述写入操作的所述第一写入电压是与形成所述存储器单元的相变材料的非晶相有关联，且施加所述写入操作的所述第二写入电压是与形成所述存储器单元的所述相变材料的结晶相有关联。
在本文中所描述的方法800和设备的一些实例中，施加所述写入操作的所述第一写入电压是与电流在第一方向上流过所述存储器单元相关联，且施加所述第二写入电压是与电流在不同于所述第一方向的第二方向上流过所述存储器单元相关联。
在本文中所描述的方法800和设备的一些实例中，所述第一极性与所述第二极性相反。
在本文中所描述的方法800和设备的一些实例中，施加所述写入操作的所述第一写入电压可包含跨所述存储器单元施加电压的阶跃式改变或跨所述存储器单元施加电压的斜坡式改变。
本文中所描述的方法800和设备的一些实例可另外包含用于以下操作的操作、特征、装置、电路或指令：在施加所述写入操作的所述第二写入电压之后，跨所述存储器单元施加所述写入操作的第四写入电压，所述第四写入电压不同于所述写入操作的所述第二写入电压，所述写入操作的所述第四写入电压具有所述第二极性。
在本文中所描述的方法800和设备的一些实例中，所述写入操作的所述第二写入电压是与所述存储器单元的相变存储器材料的结晶相的成核相关联，且所述第四写入电压是与所述存储器单元的所述相变存储器材料的所述结晶相的生长相关联。
本文中所描述的方法800和设备的一些实例可另外包含在施加所述写入操作的所述第四写入电压之后，跨所述存储器单元施加所述写入操作的第五写入电压，所述第五写入电压不同于所述写入操作的所述第四写入电压，所述写入操作的所述第五写入电压具有所述第二极性。
在本文中所描述的方法800和设备的一些实例中，所述第五写入电压是与所述存储器单元的相变存储器材料的结晶相的回置相关联。
在一些情况下，施加所述写入操作的所述第一写入电压是与形成所述存储器单元的相变材料的非晶相有关联，且施加所述写入操作的所述第二写入电压是与形成所述存储器单元的所述相变材料的结晶相有关联。在一些情况下，施加所述写入操作的所述第一写入电压是与电流在第一方向上流过所述存储器单元相关联，且施加所述第二写入电压是与电流在不同于所述第一方向的第二方向上流过所述存储器单元相关联。在各种实例中，施加所述写入操作的所述第一写入电压或第二写入电压包含跨所述存储器单元施加电压的阶跃式改变或跨所述存储器单元施加电压的斜坡式改变。
图9示出说明根据本公开的实施例的用于极性经调节的存储器单元写入操作的方法900的流程图。方法900的操作可通过如本文中所描述的存储器控制器或其组件实施或促进。举例来说，方法900的操作可由如参考图1到7所描述的存储器控制器来执行。在一些实例中，存储器控制器可执行指令集以控制所述装置的功能元件执行本文中所描述的功能(例如，激活与目标存储器单元通信的存取线，启用或控制电压源，将电压源耦合到与目标存储器单元105通信的存取线，与感测组件通信等)。另外或替代地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。在一些情况下，存储器单元包括硫族化物材料。
在905处，存储器控制器可在施加写入操作的第一写入电压之前，跨存储器单元施加写入操作的第三写入电压，所述写入操作的所述第三写入电压具有所述第二极性。可根据本文中所描述的方法执行905的操作。在某些实例中，905的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在910处，存储器控制器可跨与第一存取线和第二存取线耦合的存储器单元施加写入操作的第一电压，写入操作的第一写入电压具有第一极性。可根据本文中所描述的方法执行910的操作。在某些实例中，910的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在915处，存储器控制器可在施加写入操作的第一写入电压之后，跨存储器单元施加写入操作的第二写入电压，写入操作的第二写入电压具有不同于第一极性的第二极性。可根据本文中所描述的方法执行915的操作。在某些实例中，915的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
图10示出说明根据本公开的实施例的用于极性经调节的存储器单元写入操作的方法1000的流程图。方法1000的操作可通过如本文中所描述的存储器控制器或其组件实施或促进。举例来说，方法1000的操作可由如参考图1到7所描述的存储器控制器来执行。在一些实例中，存储器控制器可执行指令集以控制所述装置的功能元件执行本文中所描述的功能(例如，激活与目标存储器单元通信的存取线，启用或控制电压源，将电压源耦合到与目标存储器单元105通信的存取线，与感测组件通信等)。另外或替代地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。在一些情况下，存储器单元包括硫族化物材料。
在1005处，存储器控制器可跨与第一存取线和第二存取线耦合的存储器单元施加写入操作的第一电压，写入操作的第一写入电压具有第一极性。可根据本文中所描述的方法执行1005的操作。在某些实例中，1005的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在1010处，存储器控制器可在施加写入操作的第一写入电压之后，跨存储器单元施加写入操作的第二写入电压，写入操作的第二写入电压具有不同于第一极性的第二极性。在一些实例中，第二写入电压是与所述存储器单元的相变存储器材料的结晶相的成核相关联。可根据本文中所描述的方法执行1010的操作。在某些实例中，1010的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在一些实例中，存储器控制器也可在施加写入操作的第一写入电压之前，跨存储器单元施加写入操作的第三写入电压，写入操作的第三写入电压具有第二极性。
在1015处，存储器控制器可在施加所述写入操作的所述第二写入电压之后，跨所述存储器单元施加所述写入操作的第四写入电压，所述第四写入电压不同于所述写入操作的所述第二写入电压，所述写入操作的所述第四写入电压具有所述第二极性。在一些实例中，第四写入电压是与存储器单元的相变存储器材料的结晶相的生长相关联。可根据本文中所描述的方法执行1015的操作。在某些实例中，1015的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在1020处，存储器控制器可在施加所述写入操作的所述第四写入电压之后，跨所述存储器单元施加所述写入操作的第五写入电压，所述第五写入电压不同于所述写入操作的所述第四写入电压，所述写入操作的所述第五写入电压具有所述第二极性。在一些实例中，所述第五写入电压是与所述存储器单元的相变存储器材料的结晶相的回置相关联。可根据本文中所描述的方法执行1020的操作。在某些实例中，1020的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
图11示出说明根据本公开的实施例的用于极性经调节的存储器单元写入操作的方法1100的流程图。方法1100的操作可通过如本文中所描述的存储器控制器或其组件实施或促进。举例来说，方法1100的操作可由如参考图1到7所描述的存储器控制器来执行。在一些实例中，存储器控制器可执行指令集以控制所述装置的功能元件执行本文中所描述的功能(例如，激活与目标存储器单元通信的存取线，启用或控制电压源，将电压源耦合到与目标存储器单元105通信的存取线，与感测组件通信等)。另外或替代地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。在一些情况下，存储器单元包括硫族化物材料。
在1105处，存储器控制器可识别存储器单元。可根据本文中所描述的方法执行1105的操作。在某些实例中，1105的操作的方面可由如参考图5到7所描述的确定组件执行。
在1110处，存储器控制器可确定将写入到存储器单元的逻辑状态。可根据本文中所描述的方法执行1110的操作。在某些实例中，1110的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。在确定将写入到存储器单元的逻辑状态之后，方法1100可包含使用(例如，如参考1115和1120所描述的)写入操作将逻辑状态写入到存储器单元。
在1115处，存储器控制器可跨所述存储器单元施加第一写入电压，所述第一写入电压具有第一极性。在一些情况下，施加所述第一写入电压是与形成所述存储器单元的一部分的第一材料相有关联。可根据本文中所描述的方法执行1115的操作。在某些实例中，1115的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在1120处，存储器控制器可至少部分地基于施加所述第一写入电压，跨存储器单元施加第二写入电压，所述第二写入电压具有不同于第一极性的第二极性。在一些情况下，施加所述第二写入电压是与形成所述存储器单元的所述部分的第二材料相有关联。可根据本文中所描述的方法执行1120的操作。在某些实例中，1120的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1100。所述设备可包含用于以下操作的特征、装置、电路或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：识别存储器单元；确定将写入到所述存储器单元的逻辑状态；使用写入操作将所述逻辑状态写入到所述存储器单元，所述写入操作可包含跨所述存储器单元施加第一写入电压，所述第一写入电压具有第一极性；和至少部分地基于施加所述第一写入电压，跨所述存储器单元施加第二写入电压，所述第二写入电压具有不同于所述第一极性的第二极性。在一些实例中，所述设备可包含与存储器单元耦合的存储器控制器，且存储器控制器可为可操作的以执行所描述的操作。
在本文中所描述的方法1100和设备的一些实例中，施加第一电压是与形成所述存储器单元的一部分的第一材料相有关联，且施加第二写入电压是与形成所述存储器单元的所述部分的第二材料相有关联。
本文中所描述的方法1100和设备的一些实例可另外包含用于以下操作的操作、特征、装置、电路或指令：在施加所述第一写入电压之前，跨存储器单元施加第三写入电压，所述第三写入电压具有第二极性。
图12示出说明根据本公开的实施例的用于极性经调节的存储器单元写入操作的方法1200的流程图。方法1200的操作可通过如本文中所描述的存储器控制器或其组件实施或促进。举例来说，方法1200的操作可由如参考图1到7所描述的存储器控制器来执行。在一些实例中，存储器控制器可执行指令集以控制所述装置的功能元件执行本文中所描述的功能(例如，激活与目标存储器单元通信的存取线，启用或控制电压源，将电压源耦合到与目标存储器单元105通信的存取线，与感测组件通信等)。另外或替代地，存储器控制器可使用专用硬件执行下文所描述的功能的方面。在一些情况下，存储器单元包括硫族化物材料。
在一些情况下，所述方法还可包含识别存储器单元。在一些情况下，所述方法还可包含确定将写入到存储器单元的逻辑状态。在一些情况下，所述方法还可包含跨存储器单元施加第一写入电压，所述第一电压具有第一极性。在一些情况下，所述方法还可包含至少部分地基于施加第一写入电压，跨存储器单元施加第二写入电压，所述第二写入电压具有不同于第一极性的第二极性。在一些情况下，所述写入操作另外包含：在施加第一写入电压之前，跨存储器单元施加第三写入电压，所述第三写入电压具有第二极性。
在1205处，存储器控制器可识别存储器单元。可根据本文中所描述的方法执行1205的操作。在某些实例中，1205的操作的方面可由如参考图5到7所描述的确定组件执行。
在1210处，存储器控制器可确定将写入到存储器单元的逻辑状态。可根据本文中所描述的方法执行1210的操作。在某些实例中，1210的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。在确定将写入到存储器单元的逻辑状态之后，方法1200可包含使用(例如，如参考1215、1220和1225所描述的)写入操作将逻辑状态写入到存储器单元。
在1215处，存储器控制器可跨存储器单元施加第一写入电压，所述第一写入电压具有第一极性。在一些情况下，施加所述第一写入电压是与形成所述存储器单元的一部分的第一材料相有关联。可根据本文中所描述的方法执行1215的操作。在某些实例中，1215的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在1220处，存储器控制器可跨存储器单元施加第二写入电压，所述第二写入电压具有不同于第一极性的第二极性。在一些情况下，施加第一写入电压是与形成所述存储器单元的所述部分的第二相有关联。可根据本文中所描述的方法执行1220的操作。在某些实例中，1220的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
在1225处，存储器控制器可至少部分地基于施加第一写入电压，跨存储器单元施加第三写入电压，第二写入电压具有第一极性。在一些实例中，施加第一写入电压是与形成存储器单元的所述部分的第二相有关联。可根据本文中所描述的方法执行1220的操作。在某些实例中，1220的操作的方面可由如参考图5到7所描述的施加组件、另一组件或存储器控制器执行。
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。另外，可组合来自方法的两个或更多个的实例。
本文中的描述提供实例且并不限制在权利要求书中所阐述的范围、适用性或实例。可以在不脱离本公开的范围的情况下对论述的元件的功能和布置作出改变。各种实例可在适当时省略、替代或添加各种程序或组件。并且，可在其它实例中组合相对于一些实例描述的特征。
可使用多种不同技术和技艺中的任一种表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
如本文中所使用，术语“虚拟接地”是指保持大约零伏特(0V)电压的电路的节点，或更通常来说，表示可或可不直接与地耦合的电路或包含所述电路的装置的参考电压。因此，虚拟接地的电压可在稳定状态下暂时波动且回到大约0V，或虚拟0V。可使用如由运算放大器和电阻器组成的分压器的各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0V，或装置的某一其它参考电压。
术语“电子通信”和“耦合”是指支持组件之间的电子流的组件之间的关系。这可包含组件之间的直接连接或或耦合或可包含中间组件。换句话说，“与……连接”或“与……耦合”的组件与彼此电子通信。在电子通信中的组件可(例如，在带电电路中)主动地交换电子或信号或(例如，在断电电路中)可不主动地交换电子或信号，但可经配置且可操作以在电路通电后交换电子或信号。借助于实例，经由开关(例如，晶体管)物理上连接或耦合的两个组件电子通信而与开关的状态(即，断开或闭合)无关。
术语“隔离”是指其中电子当前不能够在组件之间流动的所述组件之间的关系；如果组件之间存在断开电路，那么所述组件彼此隔离。举例来说，通过开关物理地耦合的两个组件可在关断开关时与彼此隔离。
如本文中所使用，术语“短接”是指其中在组件之间经由激活所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。举例来说，短接到第二组件的第一组件可在两个组件之间的开关闭合时与第二组件交换电子。因此，短接可为建立电子通信中的组件(或线)之间的电压和/或电荷流的施加的动态操作。
如本文中所使用，术语“电极”可指电导体，且在一些情况下，可用作到存储器单元或存储器阵列的其它组件的电接点。电极可包括迹线、导线、导电线、导电层等，其提供存储器阵列100的元件或组件之间的导电路径。
如本文中所使用，术语“端子”无需表明电路元件的物理边界或连接点。实际上，“端子”可指与电路元件相关的电路的参考点，其还可被称作“节点”或“参考点”。
本文中使用的术语“层”是指几何结构的分层或薄片。每一层可具有三个维度(例如，高度、宽度和深度)并且可覆盖表面中的一些或全部。举例来说，层可为其中两个维度大于第三维度的三维结构，例如薄膜。层可以包含不同元件、组件和/或材料。在一些情况下，一个层可由两个或更多个子层组成。在一些附图中，出于说明的目的来描绘三维层的两个维度。然而，所属领域的技术人员将认识到，层在本质上为三维的。
硫族化物材料可以是包含元素S、Se和Te中的至少一个的材料或合金。本文中论述的相变材料可以是硫族化物材料。硫族化物材料可包含S、Se、Te、Ge、As、Al、Sb、Au、铟(In)、镓(Ga)、锡(Sn)、铋(Bi)、钯(Pd)、钴(Co)、氧(O)、银(Ag)、镍(Ni)、铂(Pt)的合金。实例硫族化物材料和合金可包含但不限于Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文所使用的加连字符的化学组合物符号指示特定化合物或合金中包含的元素，并且旨在表示涉及所指示元素的所有化学计算量。举例来说，Ge-Te可包含GexTey，其中x和y可以是任何正整数。可变电阻材料的其它实例可包含二元金属氧化物材料或混合价氧化物，包含两种或更多种金属，例如过渡金属、碱土金属和/或稀土金属。实例不限于与存储器单元的存储元件相关联的一或多种特定可变电阻材料。举例来说，可变电阻材料的其它实例可用以形成存储单元并可包括硫族化物材料、庞磁阻材料、或聚合物基材料等等。
本文中所论述的包含参考图1和2描述的存储器阵列100和200的装置可形成于例如硅、锗、硅-锗合金、砷化镓、氮化镓等的半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文中所论述的晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极与漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，大部分载流子为电子)，那么FET可以被称作n型FET。如果沟道是p型(即，大部分载流子为电洞)，那么FET可以被称作p型FET。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“被激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。出于提供对所描述的技术的理解的目的，具体实施方式包含特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图的形式展示众所周知的结构和装置以便避免混淆所描述实例的概念。
在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。
结合本文中的公开内容所描述的各种说明性块、组件和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，数字信号处理器(DSP)与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心结合，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求书中)所使用，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。
如本文中所使用，术语“大体上”是指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特性的优点。
如本文中所使用，词组“基于”不应理解为提及一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文描述以使得所属领域的技术人员能够制造或使用本公开。所属领域的技术人员将易于了解对本公开的各种修改，且本文中界定的一般原理可应用于其它变体而不脱离本公开的范围。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (20)

1.一种方法，其包括：
跨与第一存取线和第二存取线耦合的存储器单元施加写入操作的第一写入电压，所述写入操作的所述第一写入电压具有第一极性；和
在施加所述写入操作的所述第一写入电压之后，跨所述存储器单元施加所述写入操作的第二写入电压，所述写入操作的所述第二写入电压具有不同于所述第一极性的第二极性。
2.根据权利要求1所述的方法，其另外包括：
在施加所述写入操作的所述第一写入电压之前，跨所述存储器单元施加所述写入操作的第三写入电压，所述写入操作的所述第三写入电压具有所述第二极性。
3.根据权利要求2所述的方法，其中所述写入操作的所述第二写入电压与所述写入操作的所述第三写入电压相比具有较低量值。
4.根据权利要求2所述的方法，其中施加所述写入操作的所述第三写入电压是与形成所述存储器单元的相变材料的非晶相有关联，且施加所述写入操作的所述第一写入电压和施加所述写入操作的所述第二写入电压是与形成所述存储器单元的所述相变材料的结晶相有关联。
5.根据权利要求1所述的方法，其中施加所述写入操作的所述第一写入电压是与形成所述存储器单元的相变材料的非晶相有关联，且施加所述写入操作的所述第二写入电压是与形成所述存储器单元的所述相变材料的结晶相有关联。
6.根据权利要求1所述的方法，其中施加所述写入操作的所述第一写入电压是与电流在第一方向上流过所述存储器单元相关联，且施加所述第二写入电压是与电流在不同于所述第一方向的第二方向上流过所述存储器单元相关联。
7.根据权利要求1所述的方法，其中所述第一极性与所述第二极性相反。
8.根据权利要求1所述的方法，其中施加所述写入操作的所述第一写入电压包括：
跨所述存储器单元施加电压的阶跃式改变或跨所述存储器单元施加电压的斜坡式改变。
9.根据权利要求1所述的方法，其另外包括：
在施加所述写入操作的所述第二写入电压之后，跨所述存储器单元施加所述写入操作的第四写入电压，所述第四写入电压不同于所述写入操作的所述第二写入电压，所述写入操作的所述第四写入电压具有所述第二极性。
10.根据权利要求9所述的方法，其中所述写入操作的所述第二写入电压是与所述存储器单元的相变存储器材料的结晶相的成核相关联，且所述第四写入电压是与所述存储器单元的所述相变存储器材料的所述结晶相的生长相关联。
11.根据权利要求9所述的方法，其另外包括：
在施加所述写入操作的所述第四写入电压之后，跨所述存储器单元施加所述写入操作的第五写入电压，所述第五写入电压不同于所述写入操作的所述第四写入电压，所述写入操作的所述第五写入电压具有所述第二极性。
12.根据权利要求11所述的方法，其中所述第五写入电压是与所述存储器单元的相变存储器材料的结晶相的回置相关联。
13.根据权利要求1所述的方法，其中所述存储器单元包括硫族化物材料。
14.一种存储器装置，其包括：
存储器单元；
第一存取线，其与所述存储器单元耦合；
第二存取线，其与所述存储器单元耦合；和
存储器控制器，其与所述第一存取线和所述第二存取线耦合，所述存储器控制器可操作以：
跨所述存储器单元施加写入操作的第一写入电压，所述写入操作的所述第一写入电压具有第一电压极性；和
在施加所述写入操作的所述第一写入电压之后，跨所述存储器单元施加所述写入操作的第二写入电压，所述写入操作的所述第二写入电压具有不同于所述第一电压极性的第二极性。
15.根据权利要求14所述的存储器装置，其中所述存储器控制器可操作以：
在施加所述写入操作的所述第一写入电压之前，跨所述存储器单元施加所述写入操作的第三写入电压，所述写入操作的所述第三写入电压具有所述第二极性。
16.根据权利要求15所述的存储器装置，其中所述写入操作的所述第二写入电压与所述写入操作的所述第三写入电压相比具有较低量值。
17.根据权利要求14所述的存储器装置，其中所述存储器单元包括硫族化物材料。
18.一种方法，其包括：
识别存储器单元；
确定将写入到所述存储器单元的逻辑状态；和
使用写入操作将所述逻辑状态写入到所述存储器单元，所述写入操作包括：
跨所述存储器单元施加第一写入电压，所述第一写入电压具有第一极性；和
至少部分地基于施加所述第一写入电压，跨所述存储器单元施加第二写入电压，所述第二写入电压具有不同于所述第一极性的第二极性。
19.根据权利要求18所述的方法，其中施加所述第一写入电压是与形成所述存储器单元的一部分的第一材料相有关联，且施加所述第二写入电压是与形成所述存储器单元的所述部分的第二材料相有关联。
20.根据权利要求18所述的方法，其中所述写入操作另外包括：
在施加所述第一写入电压之前，跨所述存储器单元施加第三写入电压，所述第三写入电压具有所述第二极性。
CN201880083539.4A 2017-12-28 2018-12-17 极性经调节的存储器单元写入操作 Active CN111527548B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/857,188 US10354729B1 (en) 2017-12-28 2017-12-28 Polarity-conditioned memory cell write operations
US15/857,188 2017-12-28
PCT/US2018/066001 WO2019133325A1 (en) 2017-12-28 2018-12-17 Polarity-conditioned memory cell write operations

Publications (2)

Publication Number Publication Date
CN111527548A true CN111527548A (zh) 2020-08-11
CN111527548B CN111527548B (zh) 2023-09-05

Family

ID=67058421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880083539.4A Active CN111527548B (zh) 2017-12-28 2018-12-17 极性经调节的存储器单元写入操作

Country Status (6)

Country Link
US (2) US10354729B1 (zh)
EP (1) EP3732685A4 (zh)
JP (1) JP6859491B2 (zh)
KR (1) KR102372743B1 (zh)
CN (1) CN111527548B (zh)
WO (1) WO2019133325A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662826B (zh) * 2018-03-23 2019-06-11 華邦電子股份有限公司 金鑰產生裝置及方法
US10985212B2 (en) 2019-04-16 2021-04-20 Micron Technology, Inc. Multi-component cell architectures for a memory device
KR20200129453A (ko) * 2019-05-08 2020-11-18 에스케이하이닉스 주식회사 전자장치, 메모리 소자, 및 메모리 소자의 동작방법
US11017866B2 (en) * 2019-09-03 2021-05-25 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory using final bake in predetermined program state
US11430509B2 (en) 2020-02-21 2022-08-30 Micron Technology, Inc. Varying-polarity read operations for polarity-written memory cells
JP2023525118A (ja) 2020-05-13 2023-06-14 マイクロン テクノロジー，インク． メモリセルにアクセスするためのカウンタベースの方法及びシステム
KR20220049650A (ko) * 2020-10-14 2022-04-22 삼성전자주식회사 메모리 장치
US11367484B1 (en) 2021-01-21 2022-06-21 Micron Technology, Inc. Multi-step pre-read for write operations in memory devices
US11615854B2 (en) * 2021-04-02 2023-03-28 Micron Technology, Inc. Identify the programming mode of memory cells during reading of the memory cells
US11514983B2 (en) 2021-04-02 2022-11-29 Micron Technology, Inc. Identify the programming mode of memory cells based on cell statistics obtained during reading of the memory cells
US11664073B2 (en) 2021-04-02 2023-05-30 Micron Technology, Inc. Adaptively programming memory cells in different modes to optimize performance
US11735276B2 (en) * 2021-06-28 2023-08-22 Micron Technology, Inc. Programming techniques for polarity-based memory cells
JP2023037910A (ja) * 2021-09-06 2023-03-16 キオクシア株式会社 メモリデバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130094275A1 (en) * 2011-10-18 2013-04-18 Micron Technology, Inc. Stabilization of resistive memory
US20130107605A1 (en) * 2011-11-01 2013-05-02 Micron Technology, Inc. Performing forming processes on resistive memory
CN104123960A (zh) * 2013-04-25 2014-10-29 爱思开海力士有限公司 电阻式存储器件和其操作方法
US20160365144A1 (en) * 2015-06-10 2016-12-15 Renesas Electronics Corporation Semiconductor memory device

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
JP4143094B2 (ja) 2006-03-07 2008-09-03 株式会社東芝 強誘電体記憶装置
JP2008071440A (ja) 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法
US8077505B2 (en) * 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US8107283B2 (en) * 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
WO2011096194A1 (ja) * 2010-02-02 2011-08-11 パナソニック株式会社 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置
WO2011121971A1 (ja) * 2010-03-30 2011-10-06 パナソニック株式会社 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
CN102804278B (zh) * 2010-03-30 2014-10-01 松下电器产业株式会社 电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置
CN102667947B (zh) * 2010-09-28 2014-07-23 松下电器产业株式会社 电阻变化型非易失性存储元件的形成方法
US8462580B2 (en) * 2010-11-17 2013-06-11 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternatrie polarity
US8355271B2 (en) * 2010-11-17 2013-01-15 Sandisk 3D Llc Memory system with reversible resistivity-switching using pulses of alternate polarity
WO2012132341A1 (ja) * 2011-03-25 2012-10-04 パナソニック株式会社 抵抗変化型不揮発性素子の書き込み方法および記憶装置
US8964448B2 (en) 2012-08-09 2015-02-24 Micron Technology, Inc. Memory cells having a plurality of resistance variable materials
US8867256B2 (en) 2012-09-25 2014-10-21 Palo Alto Research Center Incorporated Systems and methods for writing and non-destructively reading ferroelectric memories
US9343149B2 (en) * 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
US9990990B2 (en) * 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
JP6457792B2 (ja) * 2014-11-19 2019-01-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2016167326A (ja) * 2015-03-09 2016-09-15 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2016170848A (ja) * 2015-03-16 2016-09-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9583187B2 (en) * 2015-03-28 2017-02-28 Intel Corporation Multistage set procedure for phase change memory
US9805794B1 (en) * 2015-05-19 2017-10-31 Crossbar, Inc. Enhanced erasing of two-terminal memory
US9613694B1 (en) * 2015-08-10 2017-04-04 Crossbar, Inc. Enhanced programming of two-terminal memory
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US9947403B1 (en) * 2017-03-27 2018-04-17 Macronix International Co., Ltd. Method for operating non-volatile memory device and applications thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130094275A1 (en) * 2011-10-18 2013-04-18 Micron Technology, Inc. Stabilization of resistive memory
US20130107605A1 (en) * 2011-11-01 2013-05-02 Micron Technology, Inc. Performing forming processes on resistive memory
CN104123960A (zh) * 2013-04-25 2014-10-29 爱思开海力士有限公司 电阻式存储器件和其操作方法
US20160365144A1 (en) * 2015-06-10 2016-12-15 Renesas Electronics Corporation Semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284312A (zh) * 2021-12-24 2022-04-05 华中科技大学 一种ots选通管的操作方法
CN114284312B (zh) * 2021-12-24 2024-05-14 华中科技大学 一种ots选通管的操作方法

Also Published As

Publication number Publication date
EP3732685A1 (en) 2020-11-04
KR20200093080A (ko) 2020-08-04
JP6859491B2 (ja) 2021-04-14
EP3732685A4 (en) 2021-12-01
KR102372743B1 (ko) 2022-03-10
JP2021508907A (ja) 2021-03-11
CN111527548B (zh) 2023-09-05
US20190206489A1 (en) 2019-07-04
US20190311768A1 (en) 2019-10-10
WO2019133325A1 (en) 2019-07-04
US10748615B2 (en) 2020-08-18
US10354729B1 (en) 2019-07-16

Similar Documents

Publication Publication Date Title
CN111512380B (zh) 利用嵌入式刷新进行漂移减轻
CN111527548B (zh) 极性经调节的存储器单元写入操作
US10714177B2 (en) Memory cell architecture for multilevel cell programming
JP7527326B2 (ja) 遷移金属ドープのゲルマニウム－アンチモン－テルル（ｇｓｔ）メモリデバイスコンポーネント及び相変化メモリ組成物
CN110137347B (zh) 存储器装置及用于形成存储组件的方法
US20180204879A1 (en) Thermal insulation for three-dimensional memory arrays
CN111223507A (zh) 硫族化物存储器装置组件和组合物
US11869585B2 (en) Segregation-based memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant