TWI763197B

TWI763197B - 記憶體裝置以及應用在記憶體裝置的記憶單元

Info

Publication number: TWI763197B
Application number: TW109145333A
Authority: TW
Inventors: 林金溪
Original assignee: 珠海南北極科技有限公司
Priority date: 2020-12-21
Filing date: 2020-12-21
Publication date: 2022-05-01
Also published as: TW202226237A

Abstract

一種記憶體裝置，包括一第一記憶單元及一第二記憶單元。該第一記憶單元包含多個第一記憶胞元及多個第二記憶胞元連接同一條字元線，該多個第二記憶胞元用以取代該第一記憶胞元中的不佳位元。該第二記憶單元標記該多個第一記憶胞元中是否有不佳位元。在讀取操作時，該記憶體裝置根據該第二記憶單元判斷該多個第一記憶胞元皆為良好位元時，該記憶體裝置關閉用以偵測該多個第一記憶胞元是否為不佳位元的感測器以及關閉用以偵測該多個第二記憶胞元的儲存資料的感測器，進而減少能量的浪費。

Description

記憶體裝置以及應用在記憶體裝置的記憶單元

本發明是有關一種記憶體裝置，特別是關於一種減少能量浪費的記憶體裝置。

圖1顯示具有位元修補位元(bit-by-bit)功能的記憶體裝置100。記憶體裝置100包括一字元線驅動器102、一記憶單元104、多條字元線WL1、WL2及WL3、多個第一感測器106、多個第二感測器108、多個第三感測器110與多個第四感測器112。記憶單元104包含多個第一記憶胞元(cell)118、120及122構成的正常記憶區域114，記憶單元104還包含多個第二記憶胞元124、126及128組成的備用記憶區域116，多個第一記憶胞元118、120及122以及多個第二記憶胞元124、126及128為磁阻式隨機存取記憶體(magnetoresistive random access memory; MRAM)或可變電阻式記憶體(resistive random access memory; RRAM)。多個第一記憶胞元118、120及122以及多個第二記憶胞元124、126及128可以寫入狀態資料“0”或狀態資料“1”，此外也可以燒穿(burn out)第一記憶胞元或第二記憶胞元以使第一記憶胞元或第二記憶胞元具有非“0”及非“1”的狀態資料“X”。記憶體裝置100利用狀態資料“X”來標記多個第一記憶胞元及多個第二記憶胞元中的不佳位元(defective bit)。

在記憶單元104中，多個第二記憶胞元124是用來取代多個第一記憶胞元118中的不佳位元，多個第二記憶胞元126是用來取代多個第一記憶胞元120中的不佳位元，多個第二記憶胞元128是用來取代多個第一記憶胞元122中的不佳位元。如圖1所示，字元線WL2上的第一個第一記憶胞元120為不佳位元而且第一個第二記憶胞元126也為不佳位元，因此記憶體裝置100會使用第二個第二記憶胞元126來取代第一個第一記憶胞元120。同樣的，字元線WL3上的第一個第一記憶胞元122及最後一個第一記憶胞元122為不佳位元，因此記憶體裝置100會使用二個第二記憶胞元128來取代第一個第一記憶胞元122及最後一個第一記憶胞元122。

在記憶體裝置100進行讀取操作時，字元線驅動器102驅動多條字元線WL1、WL2及WL3其中之一以讀取多個第一記憶胞元118、120或122的資料。例如，當字元線WL1被驅動時，電壓或電流經位元線(圖中未示)施加至多個第一記憶胞元118及多個第二記憶胞元124以產生多個信號S1，信號S1為電流或電壓。多個第一感測器106分別偵測多個第一記憶胞元118的信號S1大於或小於第一參考值Vref1以判斷多個第一記憶胞元118的儲存資料為狀態資料“0”或狀態資料“1”。多個第二感測器108分別偵測多個第一記憶胞元118的信號S1是否大於一第二參考值Vref2以判斷多個第一記憶胞元118的儲存資料是否為狀態資料“X”。多個第三感測器110分別偵測多個第二記憶胞元124的信號S1大於或小於第一參考值Vref1以判斷多個第二記憶胞元124的儲存資料為狀態資料“0”或狀態資料“1”。多個第四感測器112分別偵測多個第二記憶胞元124的信號S1是否大於第二參考值Vref2以判斷多個第二記憶胞元124的儲存資料是否為狀態資料“X”。

然而，記憶體裝置100的第一感測器106、第二感測器108、第三感測器110及第四感測器112是一直維持在啟動狀態，這可能會造成能量的浪費。例如，在驅動字元線WL1時，多個第一記憶胞元118中並無不佳位元，故此時只需多個第一感測器106來偵測多個第一記憶胞元118即可讀取所需要的資料，但是多個第二感測器108、多個第三感測器110及多個第四感測器112仍然會進行偵測，造成能量的浪費。

本發明的目的之一，在於提出一種減少能量浪費的記憶體裝置。

根據本發明，一種記憶體裝置，包括一第一記憶單元、一第二記憶單元、多個第一感測器、多個第二感測器、多個第三感測器及多個第四感測器。該第一記憶單元包含多個第一記憶胞元及多個第二記憶胞元。該多個第一記憶胞元與該多個第二記憶胞元連接同一條字元線，且該多個第二記憶胞元是用以取代該多個第一記憶胞元中的不佳位元。該多個第一感測器用以分別偵測該多個第一記憶胞元的儲存資料為一第一狀態資料或一第二狀態資料。該多個第二感測器用以分別偵測該多個第一記憶胞元的儲存資料是否為一第三狀態資料。該多個第三感測器用以分別偵測該多個第二記憶胞元的儲存資料為該第一狀態資料或該第二狀態資料。該多個第四感測器用以分別偵測該多個第二記憶胞元的儲存資料是否為該第三狀態資料。當該第一記憶胞元或該第二記憶胞元的儲存資料為該第三狀態資料時，代表該第一記憶胞元或該第二記憶胞元為不佳位元。該第二記憶單元用以標記該多個第一記憶胞元是否具有不佳位元。在讀取操作時，該記憶體裝置根據該第二記憶單元的資料判斷該多個第一記憶胞元皆為良好位元時，該記憶體裝置關閉用以偵測該多個第二感測器、多個第三感測器及/或多個第四感測器，進而減少能量的浪費。

圖2顯示本發明的記憶體裝置200。如同圖1的記憶體裝置100，圖2的記憶體裝置200同樣包括字元線驅動器102、記憶單元104、多條字元線WL1、WL2及WL3、多個第一感測器106、多個第二感測器108、多個第三感測器110與多個第四感測器112。記憶單元104也包含由多個第一記憶胞元(cell)118、120及122構成的正常記憶區域114以及由多個第二記憶胞元124、126及128組成的備用記憶區域116。與記憶體裝置100的差異在於，記憶體裝置200還包括由多個第三記憶胞元206、208及210組成的記憶單元202以及一第五感測器204。其中第三記憶胞元206、208及210可以是MRAM或RRAM，但本發明不限於此。第三記憶胞元206與第一記憶胞元118及第二記憶胞元124連接同一條字元線WL1，第三記憶胞元208與第一記憶胞元120及第二記憶胞元126連接同一條字元線WL2，第三記憶胞元210與第一記憶胞元122及第二記憶胞元128連接同一條字元線WL1。多個第三記憶胞元206、208及210只會被寫入狀態資料 “0”或狀態資料“X”。圖2中的第三記憶胞元206的儲存資料為狀態資料 “0”，這表示多個第一記憶胞元118皆為良好位元。圖2中的第三記憶胞元208及210的儲存資料為狀態資料“X”，這表示同一條字元線WL2上的多個第一記憶胞元120具有至少一個不佳位元。第五感測器204偵測被驅動的第三記憶胞元206、208及210的信號S2以判斷第三記憶胞元206、208及210的儲存資料為狀態資料 “0”或狀態資料“X”。

圖3顯示圖2的記憶體裝置200的讀取操作的第一實施例。在讀取操作開始後，記憶體裝置200將啟動多個第一感測器106、多個第二感測器108、多個第三感測器110、多個第四感測器112及第五感測器204，如步驟S10所示。接著，字元線驅動器102選擇驅動多條字元線WL1、WL2及WL3的其中之一。以驅動字元線WL1為例，第三記憶胞元206啟動後，會依據其儲存資料而產生對應的信號S2，信號S2可以是電流或電壓。第五感測器204根據信號S2是否大於一第三參考值Vref3而產生一偵測信號FSA。根據偵測信號FSA，記憶體裝置200判斷第三記憶胞元206的儲存資料，如步驟S12所示。當信號S2小於第三參考值Vref3時，偵測信號FSA為0，這代表第三記憶胞元206的儲存資料為狀態資料“0”。當信號S2大於第三參考值Vref3時，偵測信號FSA為1，這代表第三記憶胞元206的儲存資料為狀態資料“X”。在圖2的實施例中，第三記憶胞元206具有狀態資料“0”，因此偵測信號FSA為0，這代表多個第一記憶胞元118皆為良好位元，無需多個第二感測器108再偵測多個第一記憶胞元118判斷是否有不佳位元(狀態資料“X”)，也無需多個第三感測器110及多個第四感測器112偵測第二記憶胞元124。故在偵測信號FSA為0時，記憶體裝置200將執行步驟S16以保持啟動多個第一感測器106來偵測多個第一記憶胞元118的儲存資料為狀態資料“0”或狀態資料“1”，同時關閉多個第二感測器108、多個第三感測器110及多個第四感測器112以減少能量的浪費。更具體的說，記憶單元202是在字元線驅動器102及記憶單元104之間，因此第三記憶胞元206會比第一記憶胞元118及第二記憶胞元124更早開始啟動，而且施加至第三記憶胞元206的電壓或電流也會大於施加至第一記憶胞元118及第二記憶胞元124的電壓或電流，這使得第三記憶胞元206比第一記憶胞元118及第二記憶胞元124更快完成啟動以產生信號S2，進而使得第五感測器204可以在多個第一感測器106、多個第二感測器108、多個第三感測器110、多個第四感測器112開始偵測多個第一記憶胞元118及多個第二記憶胞元124之前，先判斷第三記憶胞元206的儲存資料為狀態資料“0”並關閉多個第二感測器108、多個第三感測器110及多個第四感測器112以減少不必要的能量浪費。

當字元線驅動器選擇驅動字元線WL2時，第三記憶胞元208為狀態資料“X”，因此偵測信號FSA為1，這代表多個第一記憶胞元120具有不佳位元，此時需要多個第二感測器108、多個第三感測器110及多個第四感測器112偵測不佳位元及第二記憶胞元126的儲存資料。因此在完成圖3的步驟S12後，記憶體裝置200將執行步驟S14使多個第一感測器106、多個第二感測器108、多個第三感測器110及多個第四感測器112保持在啟動狀態以讀取多個第一記憶胞元120及多個第二記憶胞元126的狀態資料。

圖4顯示圖2的記憶體裝置200的讀取操作的第二實施例。圖4的讀取操作流程類似於圖3的讀取操作流程，差別在於，圖4的讀取操作流程在讀取操作開始後，記憶體裝置200進行步驟S18以啟動多個第一感測器106、多個第三感測器110及第五感測器204，同時關閉多第二感測器108及多個第四感測器112。步驟S18結束後，記憶體裝置200進行步驟S12以及步驟S14或S16以讀取狀態資料。

圖3及圖4的讀取操作流程為本發明的示例，本發明並不限於圖3及圖4的讀取操作流程。例如在讀取操作開始後，記憶體裝置200也可以只啟動第五感測器204，之後再根據第五感測器204的偵測信號FSA啟動多個第一感測器106、多個第二感測器108、多個第三感測器110及/或多個第四感測器112以讀取狀態資料，或是關閉多個第二感測器108、多個第三感測器110或多個第四感測器112以減少能量浪費。在一實施例中，記憶體裝置200可以利用一控制器或一微處理器(圖中未示)來啟動或關閉多個第一感測器106、多個第二感測器108、多個第三感測器110、多個第四感測器112及第五感測器204。

圖5至圖7顯示圖2中第一記憶胞元及第二記憶胞元寫入狀態資料“0”、狀態資料“1”及狀態資料“X”的實施例。在此以第一記憶胞元118為例，當要寫入狀態資料“0”至第一記憶胞元118時，記憶體裝置200可施加寫入電壓VBL_W1至第一記憶胞元118的第二端1184以產生第一方向的電流I1通過第一記憶胞元118，使得第一記憶胞元118變為高阻抗狀態，如圖5所示。當要寫入狀態資料“0”至第一記憶胞元118時，如圖6所示，記憶體裝置200可施加寫入電壓VBL_W1至第一記憶胞元118的第一端1182以產生第二方向的電流I2通過第一記憶胞元118，使得第一記憶胞元118變為低阻抗狀態。如圖7所示，當要寫入非0及非1的狀態資料“X”至第一記憶胞元118時，記憶體裝置200可施加大寫入電壓VBL_W2至第一記憶胞元118，以燒穿(burn out)第一記憶胞元118。

圖8至圖10顯示圖2中第一記憶胞元及第二記憶胞元讀取狀態資料“0”、狀態資料“1”及狀態資料“X”的實施例。圖11顯示第一記憶胞元及第二記憶胞元在讀取操作時不同狀態資料的電流分佈，曲線300為狀態資料“0”的電流分佈，曲線302為狀態資料“1”的電流分佈，曲線304為狀態資料“X”的電流分佈。在此以第一記憶胞元118為例。要讀取第一記憶胞元118中的狀態資料時，記憶體裝置200施加讀取電壓VBL_R1至第一記憶胞元118的第一端1182，不同的狀態資料代表第一記憶胞元118具有不同阻值，因而會產生不同電流I3、I4或I5(即信號S1)。當第一感測器106偵測到信號S1小於第一參考值Vref1時，記憶體裝置200判斷第一記憶胞元118具有狀態資料“0”。當第一感測器106偵測到信號S1大於第一參考值Vref1且第二感測器108偵測到信號S1小於第二參考值Vref2時，記憶體裝置200判斷第一記憶胞元118具有狀態資料“1”，當第二感測器108偵測到信號S1大於第二參考值Vref2時，記憶體裝置200判斷第一記憶胞元118具有狀態資料“X”。

圖2中第三記憶胞元寫入狀態資料“0”及狀態資料“X”的方式類似於圖5及圖7，故不再贅述。圖12顯示第三記憶胞元在讀取操作時不同狀態資料的電流分佈，曲線306為狀態資料“0”的電流分佈，曲線308為狀態資料“X”的電流分佈。圖13及圖14顯示圖2中第三記憶胞元讀取狀態資料“0”及狀態資料“X”的實施例。在此以第三記憶胞元206為例。要讀取第三記憶胞元206時，記憶體裝置200將第三記憶胞元206的第一端2062連接至地端，並施加讀取電壓VBL_R2至第三記憶胞元206的第二端2064以產生第一方向的電流I6或I7，不同的狀態資料會使第三記憶胞元206具有不同阻值，因而產生不同電流I6或I7(即信號S2)。當第五感測器204偵測到信號S2小於第三參考值Vref3時，記憶體裝置200判斷第三記憶胞元206具有狀態資料“0”。當第五感測器204偵測到信號S2大於第三參考值Vref3時，記憶體裝置200判斷第三記憶胞元206具有狀態資料“X”。

從圖5及圖8可知，寫入狀態資料“1”時，寫入電壓VBL_W1是施加至第一記憶胞元118的第一端1182，而讀取第一記憶胞元118的狀態資料時，讀取電壓VBL_R1也是施加至第一記憶胞元118的第一端1182，因此讀取操作的讀取電壓VBL_R1過大時，會將第一記憶胞元118的狀態資料“0”改寫為狀態資料“1”。同理，就算讀取操作的讀取電壓VBL_R1是施加至第一記憶胞元118的第二端1184，當讀取電壓VBL_R1過大時，也會將第一記憶胞元118的狀態資料“1”改寫為狀態資料“0”。換言之，記憶體裝置200只能使用較小的讀取電壓VBL_R1來讀取第一記憶胞元及第二記憶胞元，以避免出現干擾(disturb)問題，這導致第一記憶胞元及第二記憶胞元在讀取操作時的啟動速度較慢，需要較長的時間才能產生信號S1。

從圖5及圖13可知，在將狀態資料“0”寫入第三胞元206時，寫入電壓VBL_W1會施加至第三記憶胞元206的第二端2064，而讀取第三記憶胞元206時，讀取電壓VBL_R2也是施加至第三記憶胞元206的第二端2064，由於第三記憶胞元206不會被寫入狀態資料“1”，因此讀取操作時，就算使用較大的讀取電壓VBL_R2也不會出現狀態資料被改寫的擾(disturb)問題。換言之，記憶體裝置200可以使用遠大於讀取電壓VBL_R1的讀取電壓VBL_R2來讀取第三記憶胞元，以使第三記憶胞元在讀取操作時的啟動速度遠快於第一記憶胞元及第二記憶胞元。因此第三記憶胞元可以在第一記憶胞元及第二記憶胞元還未產生信號S1時先產生信號S2以識別字元線上的第一記憶胞元是否被修補，進而在多個第二感測器108、多個第三感測器110及多個第四感測器112開始偵測前關閉多個第二感測器108、多個第三感測器110及/或多個第四感測器112來減少不必要的能量浪費。在圖13的實施例中，第三記憶胞元206的讀取電壓VBL_R2可以大於第一記憶胞元118的讀取電壓VBL_R1的1.2倍。在圖13的實施例中，第三記憶胞元206的讀取電壓VBL_R2等於圖5中的寫入電壓VBL_W1。在圖13的實施例中，第三記憶胞元206的讀取電壓VBL_R2小於圖7的寫入電壓VBL_W2。

在上述實施例中，第三記憶胞元206、208及210是以狀態資料“0”及狀態資料“X”來標記多個第一記憶胞元是否具有不佳位元，在其他實施例中，第三記憶胞元206、208及210也可以用狀態資料“1”及狀態資料“X”來標記第一記憶胞元是否具有不佳位元。在使用狀態資料“1”及狀態資料“X”來標記的情況下，讀取操作的讀取電壓VBL_R2是施加在第三記憶胞元206的第一端2062，以避免出現狀態資料“1”被改寫為狀態資料“0”的情況。

在本發明的記憶體裝置200中，記憶單元202只有“0”及“X”二種資料狀態或是只有“1”及“X”二種狀態資料。記憶單元202的所有第三記憶胞元206、208及210的初始狀態資料全為“0”或“1”，當記憶單元104中的第一記憶胞元中有不佳位元時，記憶單元202將狀態資料“X”寫入對應的第三記憶胞元206、208或210中。由於狀態資料“X”是透過燒穿(burn out)第三記憶胞元206、208或210來形成，因此寫入狀態資料“X”的操作是破壞性寫入，第三記憶胞元206、208或210的狀態資料由“0”或“1”改寫為“X”後，無法再回復為狀態資料“0”或“1”。因此記憶單元202也可以被視為一次可程式化記憶體(OTP)或電子熔絲。

以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

100:記憶體裝置 102:字元線驅動器 104:記憶單元 106:第一感測器 108:第二感測器 110:第三感測器 112:第四感測器 114:正常記憶區域 116:備用記憶區域 118:第一記憶胞元 1182:第一端 1184:第二端 120:第一記憶胞元 122:第一記憶胞元 124:第二記憶胞元 126:第二記憶胞元 128:第二記憶胞元 200:記憶體裝置 202:記憶單元 204:第五感測器 206:第三記憶胞元 2062:第一端 2064:第二端 208:第三記憶胞元 210:第三記憶胞元 300:曲線 302:曲線 304:曲線 306:曲線 308:曲線 WL1:字元線 WL2:字元線 WL3:字元線

圖1顯示習知具有位元修補位元功能的記憶體裝置。圖2顯示本發明的記憶體裝置。圖3顯示圖2的記憶體裝置的讀取操作的第一實施例。圖4顯示圖2的記憶體裝置的讀取操作的第二實施例。圖5顯示圖2中第一記憶胞元及第二記憶胞元寫入狀態資料“0”的實施例。圖6顯示圖2中第一記憶胞元及第二記憶胞元寫入狀態資料“1”的實施例。圖7顯示圖2中第一記憶胞元及第二記憶胞元寫入狀態資料“X”的實施例。圖8顯示圖2中讀取第一記憶胞元的儲存資料為狀態資料“0”的實施例。圖9顯示圖2中讀取第一記憶胞元的儲存資料為狀態資料“1”的實施例。圖10顯示圖2中讀取第一記憶胞元的儲存資料為狀態資料“X”的實施例。圖11顯示第一記憶胞元及第二記憶胞元在讀取操作時不同狀態資料的電流分佈。圖12顯示第三記憶胞元在讀取操作時不同狀態資料的電流分佈。圖13顯示圖2中讀取第三記憶胞元的儲存資料為狀態資料“0”的實施例。圖14顯示圖2中讀取第三記憶胞元的儲存資料為狀態資料“X”的實施例。

102:字元線驅動器

104:記憶單元

106:第一感測器

108:第二感測器

110:第三感測器

112:第四感測器

114:正常記憶區域

116:備用記憶區域

118:第一記憶胞元

120:第一記憶胞元

122:第一記憶胞元

124:第二記憶胞元

126:第二記憶胞元

128:第二記憶胞元

200:記憶體裝置

202:記憶單元

204:第五感測器

206:第三記憶胞元

208:第三記憶胞元

210:第三記憶胞元

WL1:字元線

WL2:字元線

WL3:字元線

Claims

一種記憶體裝置，包括：一字元線；一字元線驅動器，連接該字元線，用以驅動該字元線；一第一記憶單元，包含多個第一記憶胞元及多個第二記憶胞元，該多個第一記憶胞元與該多個第二記憶胞元連接該字元線，其中該多個第二記憶胞元用以取代該多個第一記憶胞元中的不佳位元，該多個第一記憶胞元及該多個第二記憶胞元具有一第一狀態資料、一第二狀態資料及一第三狀態資料其中之一，具有該第三狀態資料的第一記憶胞元或第二記憶胞元為不佳位元；一第二記憶單元，包含一第三記憶胞元連接該字元線，其中該第三記憶胞元是用以標記該多個第一記憶胞元是否皆為良好位元；多個第一感測器，連接該多個第一記憶胞元，用以分別偵測該多個第一記憶胞元具有該第一狀態資料或該第二狀態資料；多個第二感測器，連接該多個第一記憶胞元，用以分別偵測該多個第一記憶胞元是否具有該第三狀態資料；多個第三感測器，連接該多個第二記憶胞元，用以分別偵測該多個第二記憶胞元具有該第一狀態資料或該第二狀態資料；多個第四感測器，連接該多個第二記憶胞元，用以分別偵測該多個第二記憶胞元是否具有該第三狀態資料；以及一第五感測器，連接該該第三記憶胞元，用以偵測該第三記憶胞元的儲存資料；其中，該字元線驅動器驅動該字元線進行讀取操作時，根據該第五感測器所偵測到的結果，該多個第二感測器、該多個第三感測器及該多個第四感測器被啟動或關閉。
如請求項1之記憶體裝置，其中當該第三記憶胞元的儲存資料為該第一狀態資料時表示該多個第一記憶胞元皆為良好位元，當該第三記憶胞元的儲存資料為該第三狀態資料時表示該多個第一記憶胞元具有不佳位元。
如請求項2之記憶體裝置，其中在該讀取操作且該第五感測器偵測該第三記憶胞元具有該第一狀態資料或該第三狀態資料時，該多個第一感測器、該多個第二感測器、該多個第三感測器及該多個第四感測器為啟動狀態；在該第五感測器判斷該第三記憶胞元具有該第一狀態資料後，該多個第一感測器偵測該多個第一記憶胞元，而該多個第二感測器、該多個第三感測器及該多個第四感測器被關閉；在該第五感測器判斷該第三記憶胞元具有該第三狀態資料後，該多個第一感測器及該多個第二感測器偵測該第一記憶胞元，而該多個第三感測器及該多個第四感測器偵測該第二記憶胞元。
如請求項2之記憶體裝置，其中在該讀取操作且該第五感測器偵測該第三記憶胞元具有該第一狀態資料或該第三狀態資料時，該多個第一感測器及該多個第三感測器為啟動狀態，而該多個第二感測器及該多個第四感測器為關閉狀態；在該第五感測器判斷該第三記憶胞元具有該第一狀態資料後，該多個第一感測器偵測該多個第一記憶胞元，而該多個第二感測器、該多個第三感測器及該多個第四感測器被關閉；在該第五感測器判斷該第三記憶胞元具有該第三狀態資料後，該多個第一感測器及該多個第二感測器偵測該第一記憶胞元，而該多個第三感測器及該多個第四感測器偵測該第二記憶胞元。
如請求項2之記憶體裝置，其中在該讀取操作且該第五感測器偵測該第三記憶胞元具有該第二狀態資料或該第三狀態資料時，該多個第一感測器及該多個第三感測器為啟動狀態，而該多個第二感測器及該多個第四感測器為關閉狀態；在該第五感測器判斷該第三記憶胞元具有該第二狀態資料後，該多個第一感測器偵測該多個第一記憶胞元，而該多個第二感測器、該多個第三感測器及該多個第四感測器被關閉；在該第五感測器判斷該第三記憶胞元具有該第三狀態資料後，該多個第一感測器及該多個第二感測器偵測該第一記憶胞元，而該多個第三感測器及該多個第四感測器偵測該第二記憶胞元。
如請求項2之記憶體裝置，其中在一寫入操作時，一寫入電壓施加至該第三記憶胞元的一端以產生一第一方向的一第一電流以寫入該第一狀態資料，在該讀取操作時，一讀取電壓施加至該第三記憶胞元的該端以產生該第一方向的一第二電流以供判斷該第三記憶胞元的儲存資料，其中該寫入電壓等於該讀取電壓。
如請求項1之記憶體裝置，其中當該第三記憶胞元的儲存資料為該第二狀態資料時表示該多個第一記憶胞元皆為良好位元，當該第三記憶胞元的儲存資料為該第三狀態資料時表示該多個第一記憶胞元具有不佳位元。
如請求項7之記憶體裝置，其中在該讀取操作且該第五感測器偵測該第三記憶胞元具有該第二狀態資料或該第三狀態資料時，該多個第一感測器、該多個第二感測器、該多個第三感測器及該多個第四感測器為啟動狀態；在該第五感測器判斷該第三記憶胞元具有該第二狀態資料後，該多個第一感測器偵測該多個第一記憶胞元，而該多個第二感測器、該多個第三感測器及該多個第四感測器被關閉；在該第五感測器判斷該第三記憶胞元具有該第三狀態資料後，該多個第一感測器及該多個第二感測器偵測該第一記憶胞元，而該多個第三感測器及該多個第四感測器偵測該第二記憶胞元。
如請求項7之記憶體裝置，其中在一寫入操作時，一寫入電壓施加至該第三記憶胞元的一端以產生一第一方向的一第一電流以寫入該第二狀態資料，在該讀取操作時，一讀取電壓施加至該第三記憶胞元的該端以產生該第一方向的一第二電流以供判斷該第三記憶胞元的儲存資料，其中該寫入電壓等於該讀取電壓。
如請求項1之記憶體裝置，其中在該讀取操作時，一第一讀取電壓施加至該多個第一記憶胞元及該多個第二記憶胞元以判斷該多個第一記憶胞元及該多個第二記憶胞元的儲存資料，一第二讀取電壓施加至該第三記憶胞元以判斷該第三記憶胞元的儲存資料，該第二讀取電壓大於該第一讀取電壓。
如請求項1之記憶體裝置，其中該第三記憶胞元在該字元線驅動器及該第一記憶單元之間。
一種應用於記憶體裝置的記憶單元，包括：一記憶胞元，具有一第一端及一第二端；其中，在寫入操作時，提供一第一寫入電壓至該第一端以產生一第一方向的第一電流以將一第一狀態資料寫入該記憶胞元，或是提供一第二寫入電壓至該第一端以產生該第一方向的第二電流以將一第二狀態資料寫入該記憶胞元；其中，在讀取操作時，一讀取電壓被施加至該第一端以產生該第一方向的第三電流供判斷該記憶胞元為該第一狀態資料或該第二狀態資料；其中，該第二狀態資料為非0及1；其中，寫入該第二狀態資料的操作為破壞性寫入。
如請求項12的記憶單元，其中該第一狀態資料為0。
如請求項12的記憶單元，其中該第一狀態資料為1。
如請求項12的記憶單元，其中該讀取電壓等於該第一寫入電壓。
如請求項12的記憶單元，其中該讀取電壓小於該第二寫入電壓。
如請求項12的記憶單元，其中該記憶胞元為MRAM或RRAM。