TWI763072B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI763072B
TWI763072B TW109134846A TW109134846A TWI763072B TW I763072 B TWI763072 B TW I763072B TW 109134846 A TW109134846 A TW 109134846A TW 109134846 A TW109134846 A TW 109134846A TW I763072 B TWI763072 B TW I763072B
Authority
TW
Taiwan
Prior art keywords
contact
gate
active region
dielectric layer
gate structure
Prior art date
Application number
TW109134846A
Other languages
English (en)
Other versions
TW202147577A (zh
Inventor
康庭慈
瞿辰
黃慶玲
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202147577A publication Critical patent/TW202147577A/zh
Application granted granted Critical
Publication of TWI763072B publication Critical patent/TWI763072B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

一種半導體結構包括基板、淺溝槽隔離結構、第一閘極結構、第二閘極結構、第一接觸件以及第二接觸件。基板具有主動區。淺溝槽隔離結構位於基板中且鄰接主動區。第一閘極結構與第二閘極結構位於主動區上，其中第一閘極結構在基板上的垂直投影區及第二閘極結構在基板上的垂直投影區與淺溝槽隔離結構分隔。第一接觸件與第二接觸件分別位於第一閘極結構與第二閘極結構上。

Description

半導體結構及其形成方法
本揭露內容是有關於一種半導體結構以及形成半導體結構的方法。
半導體記憶體元件可分為揮發性記憶體元件(volatile memory devices)與非揮發性記憶體元件(nonvolatile memory devices)兩類。揮發性記憶體元件具有儲存在特定儲存元件中的信息，並且當電源從電路移除時，前述的信息立即遺失。相較於揮發性記憶體元件，即使移除電源，非揮發性記憶體元件的信息也得以保留。關於非揮發性記憶體元件，一些設計允許多次編程，而其他的設計允許一次性編程。一般來說，用於形成非揮發性記憶體元件的製造技術與標準邏輯製程相當不同，此大幅增加複雜性與晶片尺寸。
微控制器的慣用程序(conventional program；PM)通常已通過使用非揮發性記憶體元件來實現。舉例來說，互補金屬氧化物結構(complementary metal-oxide structure；CMOS)包括閘極氧化物與閘極結構，其中CMOS的閘極氧化物具有可行性的優勢，無需額外的製程即可直接應用於標準CMOS。因此，CMOS閘極氧化物反熔絲(anti-fuse；AF)可望集成為微控制器的慣用程序之候選者。然而，在閘極結構、主動區以及隔離結構的界面上可能發生尖角圓化效應(corner rounding effect)，並且不利地影響半導體記憶體元件的穩定性與效能。
本揭露之一技術態樣為一種半導體結構。
根據本揭露一些實施方式，一種半導體結構包括基板、淺溝槽隔離結構、第一閘極結構、第二閘極結構、第一接觸件以及第二接觸件。基板具有主動區。淺溝槽隔離結構位於基板中且鄰接主動區。第一閘極結構與第二閘極結構位於主動區上，其中第一閘極結構在基板上的垂直投影區及第二閘極結構在基板上的垂直投影區與淺溝槽隔離結構分隔。第一接觸件與第二接觸件分別位於第一閘極結構與第二閘極結構上。
在本揭露一些實施方式中，半導體結構更包括位於主動區上的第三接觸件。
在本揭露一些實施方式中，半導體結構更包括位於第三接觸件上的電極板。
在本揭露一些實施方式中，第一接觸件的頂面、第二接觸件的頂面以及第三接觸件的頂面實質上位於相同的水平位準。
在本揭露一些實施方式中，第一接觸件的底面與第二接觸件的底面高於第三接觸件的底面。
在本揭露一些實施方式中，第一接觸件、第二接觸件以及第三接觸件由相同的材料製成。
在本揭露一些實施方式中，半導體結構更包括從第一接觸件延伸至第二接觸件的電極板。
在本揭露一些實施方式中，半導體結構更包括第一閘極介電層與第二閘極介電層。第一閘極介電層位於第一閘極結構與主動區之間。第二閘極介電層位於第二閘極結構與主動區之間。
在本揭露一些實施方式中，第一閘極介電層與第二閘極介電層被淺溝槽隔離結構分隔。
在本揭露一些實施方式中，主動區包括N型摻雜劑。
本揭露之另一技術態樣為一種形成半導體結構之方法。
根據本揭露一些實施方式，一種形成半導體結構之方法包括以下步驟。在基板中形成淺溝槽隔離層。在鄰接淺溝槽隔離層形成主動區。在主動區上形成第一閘極結構與第二閘極結構，使得第一閘極結構在基板上的垂直投影區及第二閘極結構在基板上的垂直投影區與淺溝槽隔離結構分隔。在第一閘極結構與第二閘極結構上分別形成第一接觸件與第二接觸件。
在本揭露一些實施方式中，形成主動區包括在基板上執行佈植製程。
在本揭露一些實施方式中，形成半導體結構之方法更包括在主動區上形成第一閘極結構與第二閘極結構之後，在主動區上形成第三接觸件。
在本揭露一些實施方式中，在第一閘極結構與第二閘極結構上分別形成第一接觸件與第二接觸件以及在主動區上形成第三接觸件係藉由使用一次沉積製程來執行的。
在本揭露一些實施方式中，形成半導體結構之方法更包括在第三接觸件形成電極板。
在本揭露一些實施方式中，形成半導體結構之方法更包括從第一接觸件延伸至第二接觸件形成電極板。
根據本揭露上述實施方式，由於第一閘極結構在基板上的垂直投影區及第二閘極結構在基板上的垂直投影區與淺溝槽隔離結構分隔，可避免尖角圓化效應之問題。如此一來，可以改善半導體結構的穩定性與效能。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「下面」或「下面」可以包括上方和下方的取向。
第1圖繪示根據本揭露一些實施方式之半導體結構100的佈局的上視圖，以及第2圖繪示沿第1圖的線2-2之半導體結構100的剖面圖。參閱第1圖與第2圖，半導體結構100包括基板110、淺溝槽隔離(shallow trench isolation；STI)結構120、第一閘極結構140a、第二閘極結構140b、第一接觸件150a以及第二接觸件150b。基板110具有主動區112。淺溝槽隔離結構120設置在基板110中，並且鄰接主動區112。第一閘極結構140a與第二閘極結構140b設置在主動區112上。第一接觸件150a與第二接觸件150b分別設置在第一閘極結構140a與第二閘極結構140b上。在一些實施方式中，第一閘極結構140a在基板110上的垂直投影區以及第二閘極結構140b在基板110上的垂直投影區與淺溝槽隔離結構120分隔。換句話說，第一閘極結構140a以及第二閘極結構140b不接觸淺溝槽隔離結構120。透過上述的配置，在第一閘極結構140a與主動區112的界面以及第二閘極結構140b與主動區112的界面上的尖角圓化效應(corner rounding effect)之問題可以被避免。如此一來，可以改善半導體結構100的穩定性與效能。
半導體結構100更包括第一閘極介電層130a與第二閘極介電層130b。第一閘極介電層130a設置在第一閘極結構140a與主動區112之間，而第二閘極介電層130b設置在第二閘極結構140b與主動區112之間。在一些實施方式中，第一閘極介電層130a與淺溝槽隔離結構120分隔，並且第二閘極介電層130b也與淺溝槽隔離結構120分隔。詳細來說，第一閘極介電層130a的底面以及第二閘極介電層130b的底面與淺溝槽隔離結構120的頂面分隔。換句話說，第一閘極介電層130a在基板110上的垂直投影區以及第二閘極介電層130b在基板110上的垂直投影區與淺溝槽隔離結構120分隔。再換言之，第一閘極介電層130a以及第二閘極介電層130b兩者皆不接觸淺溝槽隔離結構120。因此，可以避免尖角圓化效應之問題。
半導體結構100還包括位於主動區112上的第三接觸件150c。第二接觸件150b設置在第一接觸件150a與第三接觸件150c之間。在一些實施方式中，第一接觸件150a的頂面151a、第二接觸件150b的頂面151b以及第三接觸件150c的頂面151c實質上位於相同的水平位準。換句話說，第三接觸件150c的頂面151c與第一接觸件150a的頂面151a以及第二接觸件150b的頂面151b實質上共面（齊平）。在一些實施方式中，第一接觸件150a的底面152a以及第二接觸件150b的底面152b高於第三接觸件150c的底面152c。舉例來說，第一接觸件150a的底面152a與第二接觸件150b的底面152b實質上位於相同的水平位準，並且第一接觸件150a的底面152a與第二接觸件150b的底面152b其中一者高於第三接觸件150c的底面152c。
半導體結構100更包括從第一接觸件150a延伸至第二接觸件150b的電極板160a以及位於第三接觸件150c上的電極板160b。在一些實施方式中，電極板160a與電極板160b位於實質上相同的水平位準。
半導體結構100更包括位於主動區112上的介電層170。詳細來說，介電層170包括第一介電層172以及位於第一介電層172上的第二介電層174。第一介電層172包圍第一閘極結構140a、第二閘極結構140b以及第三接觸件150c的一部分，而第二介電層174包圍第一接觸件150a、第二接觸件150b以及第三接觸件150c的其他部分。
在一些實施方式中，第一接觸件150a、第一閘極結構140a、第一閘極介電層130a以及下面的主動區112的一部分可視為第一熔絲結構(fuse structure)。再者，第二接觸件150b、第二閘極結構140b、第二閘極介電層130b以及下面的主動區112的另一部分可視為第二熔絲結構。第一熔絲結構與第二熔絲結構可以並聯電性連接。可以通過在第一接觸件150a與第二接觸件150b上的電極板160a將第一電壓施加到熔絲結構（例如，第一熔絲結構與第二熔絲結構），並且可以通過在第三接觸件150c的電極板160b將第二電壓施加到第三接觸件150c，其中前述的第一電壓不同於前述的第二電壓。第一熔絲結構與第二熔絲結構之結構有利於累積電壓，從而在第一閘極介電層130a與第二閘極介電層130b上提供穩定的擊穿(breakdown)。如此一來，可以實現低電阻之功效。
在一些實施方式中，主動區112可包括N型摻雜劑，例如砷(As)、銻(Sb)、磷(P)或其他適當的N型材料。淺溝槽隔離結構120可以由氧化矽、氮化矽、氮氧化矽或其他適當的材料製成。第一閘極介電層130a與第二閘極介電層130b可以由氧化矽、氮化鈦、氮化矽、高k介電材料、其他適當的介電材料及/或其組合製成。第一閘極結構140a與第二閘極結構140b可以由多晶矽或其他適當的導電材料製成。在一些實施方式中，第一閘極結構140a與第二閘極結構140b由相同的材料製成。第一接觸件150a、第二接觸件150b與第三接觸件150c可以由鎢、矽化銅或其他適當的導電材料製成。在一些實施方式中，第一接觸件150a、第二接觸件150b與第三接觸件150c可以由相同的材料製成。第一介電層172與第二介電層174可以由氧化矽、氮化矽、氮氧化矽或其他適當的材料製成。在一些實施方式中，第一介電層172與第二介電層174可以由相同的材料製成。
第3圖至第11圖繪示根據本揭露一些實施方式在各個階段形成第2圖的半導體結構100之方法的剖面圖。
參閱第3圖，在基板110中形成淺溝槽隔離結構120。而後，在基板110上形成墊層(pad layer)130。在一些實施方式中，墊層130是墊氧化層，且墊層130由氧化矽或其他適當的材料製成。
在一些實施方式中，基板110是矽基板。在一些實施方式中，淺溝槽隔離結構120可以通過物理氣相沉積(PVD)、化學氣相沉積(CVD)或其他適當的沉積方法形成。墊層130可以通過化學氣相沉積、原子層沉積(ALD)、物理氣相沉積、熱氧化或其他適當的方法形成。
參閱第4圖，在基板110上執行佈植製程(implant process)I，使得主動區112形成在鄰接淺溝槽隔離結構120。墊層130接觸基板110的主動區112。在一些實施方式中，通過控制離子佈植的摻雜劑來摻雜基板110，然後執行退火製程，以激活佈植的摻雜劑。舉例來說，摻雜劑可以包括N型摻雜劑，例如砷(As)、銻(Sb)、磷(P)或其他適當的N型材料。
參閱第5圖，在基板110上形成導電層140。詳細來說，在墊層130上形成導電層140。導電層140可以由多晶矽或其他適當的導電材料製成。
參閱第6圖，在導電層140上形成圖案化光阻層180。詳細來說，可以先在導電層140上形成光阻層，並且通過使用適當的微影技術來圖案化前述的光阻層，以形成圖案化光阻層180。
參閱第6圖與第7圖，使用圖案化光阻層180作為蝕刻遮罩，蝕刻導電層140，以形成第一閘極結構140a與第二閘極結構140b。再者，使用圖案化光阻層180作為蝕刻遮罩，蝕刻墊層130，以形成第一閘極介電層130a和第二閘極介電層130b。換句話說，第一閘極介電層130a、第二閘極介電層130b、第一閘極結構140a以及第二閘極結構140b係藉由使用一次蝕刻製程來形成的。
在一些實施方式中，在主動區112上形成第一閘極結構140a與第二閘極結構140b，使得第一閘極結構140a在基板110上的垂直投影區及第二閘極結構140b在基板110上的垂直投影區與淺溝槽隔離結構120分隔。換句話說，第一閘極結構140a及第二閘極結構140b不接觸淺溝槽隔離結構120。在一些實施方式中，在基板110上形成第一閘極介電層130a與第二閘極介電層130b，使得第一閘極介電層130a在基板110上的垂直投影區及第二閘極介電層130b在基板110上的垂直投影區與淺溝槽隔離結構120分隔。換句話說，第一閘極介電層130a及第二閘極介電層130b不重疊於淺溝槽隔離結構120。
在一些實施方式中，第一閘極介電層130a的厚度與第二閘極介電層130b的厚度可以在從20埃(Å)到30埃(Å)的範圍間。如此一來，可以實現在第一閘極介電層130a與第二閘極介電層130b上的穩定擊穿。
在形成第一閘極結構140a與第二閘極結構140b之後，移除圖案化光阻層180。在一些實施方式中，可以通過使用光阻剝離製程，例如是灰化製程、蝕刻製程或其他適當的製程，來移除圖案化光阻層180。
而後，在基板110上形成第一介電層172。換句話說，第一介電層172包圍第一閘極介電層130a、第二閘極介電層130b、第一閘極結構140a以及第二閘極結構140b。在一些實施方式中，第一介電層172可以通過化學氣相沉積(CVD)、原子層沉積(ALD)或其他適當的方法來形成。
參閱第8圖，在形成第一介電層172之後，在第一介電層172上形成第二介電層174。換句話說，第二介電層174覆蓋第一閘極結構140a與第二閘極結構140b。在一些實施方式中，第二介電層174可以通過化學氣相沉積(CVD)、原子層沉積(ALD)或其他適當的方法來形成。
而後，在第二介電層174上形成圖案化光阻層190。詳細來說，可以先在第二介電層174上形成光阻層，並且通過使用適當的微影技術來圖案化前述的光阻層，以形成圖案化光阻層190。
參閱第8圖與第9圖，通過使用圖案化光阻層190作為蝕刻遮罩，蝕刻第二介電層174，以形成開口。而後，將導電材料填入開口中，以形成第一接觸件150a、第二接觸件150b以及第三接觸件150c。換句話說，第一接觸件150a與第二接觸件150b分別形成在第一閘極結構140a與第二閘極結構140b上，並且第三接觸件150c形成在主動區112上。
在一些實施方式中，在第一閘極結構140a與第二閘極結構140b上分別形成第一接觸件150a與第二接觸件150b以及在主動區112上形成第三接觸件150c係藉由使用一次沉積製程來執行的。
在形成第一接觸件150a、第二接觸件150b以及第三接觸件150c之後，移除圖案化光阻層190。在一些實施方式中，可以通過使用光阻剝離製程，例如是灰化製程、蝕刻製程或其他適當的製程，來移除圖案化光阻層190。
參閱第10圖，在第二介電層174上形成導電層160。詳細來說，導電層160覆蓋第一接觸件150a、第二接觸件150b以及第三接觸件150c。導電層160可以由多晶矽、金屬或其他適當的導電材料製成。
參閱第11圖，在導電層160上形成圖案化光阻層200。詳細來說，可以先在導電層160上形成光阻層，並且通過使用適當的微影技術來圖案化前述的光阻層，以形成圖案化光阻層200。
回到第2圖，在形成圖案化光阻層200（見第11圖）之後，使用圖案化光阻層200（見第11圖）作為蝕刻遮罩，蝕刻導電層160（見第11圖），以形成電極板160a與電極板160b。換句話說，電極板160a從第一接觸件150a延伸到第二接觸件150b。再者，電極板160b設置在第三接觸件150c上。在形成電極板160a與電極板160b之後，移除圖案化光阻層200（見第11圖）。在一些實施方式中，可以通過使用光阻剝離製程，例如是灰化製程、蝕刻製程或其他適當的製程，來移除圖案化光阻層200。因此，可以獲得如第2圖所示的半導體結構100。在一些實施方式中，從第一接觸件150a延伸至第二接觸件150b形成電極板160a以及在第三接觸件150c上形成電極板160b係藉由使用一次沉積製程來執行的。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之權利要求的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附權利要求的保護範圍之內。
100:半導體結構 110:基板 112:主動區 120:淺溝槽隔離結構 130:墊層 130a:第一閘極介電層 130b:第二閘極介電層 140:導電層 140a:第一閘極結構 140b:第二閘極結構 150a:第一接觸件 150b:第二接觸件 150c:第三接觸件 151a:頂面 151b:頂面 151c:頂面 152a:底面 152b:底面 152c:底面 160:導電層 160a:電極板 160b:電極板 170:介電層 172:第一介電層 174:第二介電層 180:圖案化光阻層 190:圖案化光阻層 200:圖案化光阻層 2-2:線 I:佈植製程
本揭露之態樣可從以下實施方式的詳細說明及隨附的圖式理解。 第1圖繪示根據本揭露一些實施方式之半導體結構的佈局的上視圖。 第2圖繪示沿第1圖的線2-2之半導體結構的剖面圖。 第3圖至第11圖繪示根據本揭露一些實施方式在各個階段形成半導體結構之方法的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體結構
110:基板
112:主動區
120:淺溝槽隔離結構
130a:第一閘極介電層
130b:第二閘極介電層
140a:第一閘極結構
140b:第二閘極結構
150a:第一接觸件
150b:第二接觸件
150c:第三接觸件
151a:頂面
151b:頂面
151c:頂面
152a:底面
152b:底面
152c:底面
160a:電極板
160b:電極板
170:介電層
172:第一介電層
174:第二介電層

Claims (15)

  1. 一種半導體結構，包含：一基板，具有一主動區；一淺溝槽隔離結構，位於該基板中且鄰接該主動區；一第一閘極結構與一第二閘極結構，位於該主動區上，其中該第一閘極結構在該基板上的一垂直投影區及該第二閘極結構在該基板上的一垂直投影區與該淺溝槽隔離結構分隔；一第一閘極介電層，位於該第一閘極結構與該主動區之間；一第二閘極介電層，位於該第二閘極結構與該主動區之間，其中該第一閘極介電層的一底面的全體接觸該主動區；以及一第一接觸件與一第二接觸件，分別位於該第一閘極結構與該第二閘極結構上。
  2. 如請求項1所述之半導體結構，更包含：一第三接觸件，位於該主動區上。
  3. 如請求項2所述之半導體結構，更包含：一電極板，位於該第三接觸件上。
  4. 如請求項2所述之半導體結構，其中該第一接觸件的一頂面、該第二接觸件的一頂面以及該第三接觸 件的一頂面實質上位於相同的水平位準。
  5. 如請求項2所述之半導體結構，其中該第一接觸件的一底面與該第二接觸件的一底面高於該第三接觸件的一底面。
  6. 如請求項2所述之半導體結構，其中該第一接觸件、該第二接觸件以及該第三接觸件由相同的材料製成。
  7. 如請求項1所述之半導體結構，更包含：一電極板，從該第一接觸件延伸至該第二接觸件。
  8. 如請求項1所述之半導體結構，其中該第一閘極介電層與該第二閘極介電層被該淺溝槽隔離結構分隔。
  9. 如請求項1所述之半導體結構，其中該主動區包含N型摻雜劑。
  10. 一種形成半導體結構之方法，包含：形成一淺溝槽隔離結構，於一基板中；形成一主動區，鄰接該淺溝槽隔離結構；形成一第一閘極介電層與一第二閘極介電層於該主動區 上，其中該第一閘極介電層的一底面的全體接觸該主動區；形成一第一閘極結構與一第二閘極結構，於該主動區上，使得該第一閘極結構在該基板上的一垂直投影區及該第二閘極結構在該基板上的一垂直投影區與該淺溝槽隔離結構分隔；以及分別形成一第一接觸件與一第二接觸件，於該第一閘極結構與該第二閘極結構上。
  11. 如請求項10所述之形成半導體結構之方法，其中形成該主動區包含在基板上執行一佈植製程。
  12. 如請求項10所述之形成半導體結構之方法，更包含：形成該第一閘極結構與該第二閘極結構於該主動區上之後，形成一第三接觸件於該主動區上。
  13. 如請求項12所述之形成半導體結構之方法，其中分別形成該第一接觸件與該第二接觸件於該第一閘極結構與該第二閘極結構上以及形成該第三接觸件於該主動區上係藉由使用一次沉積製程來執行的。
  14. 如請求項12所述之形成半導體結構之方法，更包含： 形成一電極板，於該第三接觸件。
  15. 如請求項10所述之形成半導體結構之方法，更包含：形成一電極板，從該第一接觸件延伸至該第二接觸件。
TW109134846A 2020-06-04 2020-10-07 半導體結構及其形成方法 TWI763072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/892,297 US20210384202A1 (en) 2020-06-04 2020-06-04 Semiconductor structure and method of forming the same
US16/892,297 2020-06-04

Publications (2)

Publication Number Publication Date
TW202147577A TW202147577A (zh) 2021-12-16
TWI763072B true TWI763072B (zh) 2022-05-01

Family

ID=78785929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109134846A TWI763072B (zh) 2020-06-04 2020-10-07 半導體結構及其形成方法

Country Status (3)

Country Link
US (1) US20210384202A1 (zh)
CN (1) CN113764423A (zh)
TW (1) TWI763072B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833511B (zh) * 2022-07-07 2024-02-21 南亞科技股份有限公司 半導體元件結構

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201344911A (zh) * 2012-04-12 2013-11-01 Globalfoundries Us Inc 包括鐵電元件及快速高介電金屬閘極電晶體之半導體設備
TW201349355A (zh) * 2012-01-20 2013-12-01 Globalfoundries Us Inc 形成用於半導體設備之取代閘極結構的方法
US20160351570A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Semiconductor devices including varied depth recesses for contacts
TW201715642A (zh) * 2015-10-19 2017-05-01 世界先進積體電路股份有限公司 半導體結構與其形成方法
US20180366469A1 (en) * 2017-06-16 2018-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM Cell with Balanced Write Port
TW201926473A (zh) * 2017-11-30 2019-07-01 美商英特爾股份有限公司 用於先進積體電路結構製造的連續閘極與鰭間隔件
TW201926705A (zh) * 2017-11-29 2019-07-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201941436A (zh) * 2013-12-19 2019-10-16 美商英特爾股份有限公司 自對準閘極邊緣和局部互連結構及其製造方法
US20190355811A1 (en) * 2018-05-18 2019-11-21 Intel Corporation Semiconductor layer between source/drain regions and gate spacers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268422B1 (ko) * 1998-07-31 2000-10-16 윤종용 반도체 장치의 콘택 패드 및 그의 형성 방법
US6469362B2 (en) * 2000-02-15 2002-10-22 Winbond Electronics Corp. High-gain pnp bipolar junction transistor in a CMOS device and method for forming the same
US7842577B2 (en) * 2008-05-27 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Two-step STI formation process
CN102386226B (zh) * 2010-08-31 2013-08-28 中国科学院微电子研究所 半导体结构及其制造方法
US9129823B2 (en) * 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)
KR102087438B1 (ko) * 2013-12-17 2020-04-16 에스케이하이닉스 주식회사 작은 옵셋을 갖는 모스 트랜지스터 및 그 제조방법과, 이를 이용한 전자소자
US9679818B2 (en) * 2014-10-31 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10699963B2 (en) * 2017-08-31 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with isolation feature
JP7299769B2 (ja) * 2019-06-24 2023-06-28 ローム株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201349355A (zh) * 2012-01-20 2013-12-01 Globalfoundries Us Inc 形成用於半導體設備之取代閘極結構的方法
TW201344911A (zh) * 2012-04-12 2013-11-01 Globalfoundries Us Inc 包括鐵電元件及快速高介電金屬閘極電晶體之半導體設備
TW201941436A (zh) * 2013-12-19 2019-10-16 美商英特爾股份有限公司 自對準閘極邊緣和局部互連結構及其製造方法
US20160351570A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Semiconductor devices including varied depth recesses for contacts
US20180197861A1 (en) * 2015-05-27 2018-07-12 Samsung Electronics Co., Ltd Semiconductor devices including varied depth recesses for contacts
TW201715642A (zh) * 2015-10-19 2017-05-01 世界先進積體電路股份有限公司 半導體結構與其形成方法
US20180366469A1 (en) * 2017-06-16 2018-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM Cell with Balanced Write Port
TW201926705A (zh) * 2017-11-29 2019-07-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201926473A (zh) * 2017-11-30 2019-07-01 美商英特爾股份有限公司 用於先進積體電路結構製造的連續閘極與鰭間隔件
US20190355811A1 (en) * 2018-05-18 2019-11-21 Intel Corporation Semiconductor layer between source/drain regions and gate spacers

Also Published As

Publication number Publication date
TW202147577A (zh) 2021-12-16
CN113764423A (zh) 2021-12-07
US20210384202A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
KR101989273B1 (ko) 단일 게이트 비휘발성 메모리 장치의 구조 및 방법
TWI772887B (zh) 半導體裝置及其形成方法
US7488660B2 (en) Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure
US7777258B2 (en) Recessed gate transistor structure and method of forming the same
US20080085590A1 (en) Method of making FUSI gate and resulting structure
US20160204118A1 (en) Techniques to avoid or limit implant punch through in split gate flash memory devices
KR100278665B1 (ko) 디램 및 로직 혼합소자에서 화학기계적 연마에 의한 자기정렬 방식의 선택적 실리사이드층 형성방법
US20130134519A1 (en) Semiconductor device
CN112349723A (zh) 集成电路及其形成方法
US11804529B2 (en) Memory device and manufacturing method thereof
TWI721515B (zh) 用於中電壓裝置的凹槽閘極
US20160020215A1 (en) Semiconductor structure
TWI763072B (zh) 半導體結構及其形成方法
US7851329B2 (en) Semiconductor device having EDMOS transistor and method for manufacturing the same
JP2008085205A (ja) 半導体装置及びその製造方法
WO2011137624A1 (zh) 一种闪存器件及其制造方法
KR101498170B1 (ko) 반도체 기억 장치 및 그의 제조 방법
CN109979943B (zh) 半导体元件及其制造方法
US8956950B2 (en) Method of manufacturing semiconductor devices
US6780691B2 (en) Method to fabricate elevated source/drain transistor with large area for silicidation
US6869891B2 (en) Semiconductor device having groove and method of fabricating the same
TW202207423A (zh) 半導體元件的製備方法
JP3550294B2 (ja) 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法
US11916016B2 (en) Anti-fuse device and manufacturing method thereof
JP2003133546A (ja) 半導体装置及びその製造方法