TWI760766B - 用以省電及抗雜訊的脈寬調變偵測電路及方法 - Google Patents

用以省電及抗雜訊的脈寬調變偵測電路及方法 Download PDF

Info

Publication number
TWI760766B
TWI760766B TW109119695A TW109119695A TWI760766B TW I760766 B TWI760766 B TW I760766B TW 109119695 A TW109119695 A TW 109119695A TW 109119695 A TW109119695 A TW 109119695A TW I760766 B TWI760766 B TW I760766B
Authority
TW
Taiwan
Prior art keywords
circuit
duty cycle
current
output
previous
Prior art date
Application number
TW109119695A
Other languages
English (en)
Other versions
TW202146913A (zh
Inventor
林言翰
張佑民
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Priority to TW109119695A priority Critical patent/TWI760766B/zh
Priority to CN202010650658.2A priority patent/CN113810030A/zh
Publication of TW202146913A publication Critical patent/TW202146913A/zh
Application granted granted Critical
Publication of TWI760766B publication Critical patent/TWI760766B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Abstract

本發明揭露一種用以省電及抗雜訊的脈寬調變偵測電路，包含第一電路、第二電路及輸出電路。第二電路耦接於第一電路與輸出電路之間。當第一電路接收到脈寬調變訊號時，第一電路以非同步取樣到脈寬調變訊號位於高位準的時間而產生目前取樣結果，並比較目前取樣結果與至少一先前取樣結果以產生比較結果。比較結果與脈寬調變訊號位於高位準的時間是否改變有關。第二電路受控於第一電路而根據比較結果選擇性地以目前取樣結果計算目前工作週期值或沿用先前工作週期值。輸出電路根據第二電路提供的目前工作週期值或先前工作週期值產生輸出電流。

Description

用以省電及抗雜訊的脈寬調變偵測電路及方法
本發明係與脈寬調變(Pulse-width modulation,PWM)技術有關，尤其是關於一種用以省電及抗雜訊的脈寬調變偵測電路及方法。
在先前技術中，一般常見的省電作法是透過輸出遲滯(Input hysteresis)單元計算脈寬調變訊號之連續兩個工作週期(Duty cycle)的長度差異並設定一門檻值。當兩個工作週期的長度差異大於門檻值時，則判定兩個工作週期不同，因此，仍繼續進行後續的正常運算程序直至產生輸出電流為止；當兩個工作週期的長度差異小於門檻值時，則判定兩個工作週期相同，因此，後續的運算程序將會停止並直接沿用先前的工作週期值，以達到省電效果。
然而，當輸入的脈寬調變訊號的工作週期值愈大時，脈寬調變訊號所產生的抖動亦愈大，其造成的雜訊亦更加嚴重而難以有效濾除，亟待改善。
有鑑於此，本發明提出一種用以省電及抗雜訊的脈寬調變偵測電路及方法，以有效解決先前技術所遭遇到之上述問題。
依據本發明之一具體實施例為一種脈寬調變偵測電路。於此實施例中，脈寬調變偵測電路能同時兼顧省電及抗雜訊之功效。脈寬調變偵測電路包含第一電路、第二電路及輸出電路。第二電路耦接於第一電路與輸出電路之間。當第一電路接收到輸入的脈寬調變訊號時，第一電路以非同步取樣到脈寬調變訊號位於高位準的時間而產生目前取樣結果，並比較目前取樣結果與至少一先前取樣結果以產生比較結果。其中，比較結果係與脈寬調變訊號位於高位準的時間是否改變有關。第二電路受控於第一電路而根據比較結果選擇性地以目前取樣結果計算目前工作週期值或沿用先前工作週期值。輸出電路根據第二電路所提供的目前工作週期值或先前工作週期值產生輸出電流。
於一實施例中，第一電路包含取樣單元，用以對脈寬調變訊號位於高位準的時間進行非同步取樣，以產生目前取樣結果。
於一實施例中，第一電路包含比較單元，用以比較目前取樣結果與至少一先前取樣結果，以產生比較結果。
於一實施例中，第一電路包含切換單元，耦接第二電路，用以根據比較結果產生控制訊號至第二電路，以控制第二電路之運作。
於一實施例中，第一電路還包含去雜訊單元，耦接比較單元，用以根據頻率設定一調整門檻值，並以先前工作週期值調整該調整門檻值後提供給比較單元，藉以判斷脈寬調變訊號位於高位準的時間是否改變。
於一實施例中，第一電路包含去雜訊單元。去雜訊單元用以記錄複數個先前工作週期值。若該複數個先前工作週期值中之兩兩先前工作週期 值之間的振幅小於一調整門檻值，則第一電路判定脈寬調變訊號位於高位準的時間有改變。
於一實施例中，第一電路包含去雜訊單元。去雜訊單元用以記錄複數個先前工作週期值並根據該複數個先前工作週期值中之兩兩先前工作週期值的平均差編碼為一工作週期變化輪廓(Profile)。若工作週期變化輪廓的跳變次數為1且工作週期變化輪廓符合一特定輪廓，則第一電路判定脈寬調變訊號位於高位準的時間有改變。
於一實施例中，當比較結果為脈寬調變訊號位於高位準的時間未改變時，第二電路沿用先前工作週期值。
於一實施例中，當比較結果為脈寬調變訊號位於高位準的時間有改變時，第二電路根據目前取樣結果計算目前工作週期值。
於一實施例中，第二電路包含判斷單元及運算單元。判斷單元耦接於第一電路與運算單元之間，用以受控於第一電路而判斷計算是否需進行。運算單元耦接於判斷單元與輸出電路之間，用以根據判斷單元的判斷結果選擇性地根據目前取樣結果計算目前工作週期值或沿用先前工作週期值。
於一實施例中，輸出電路包含輸出遲滯單元及數位類比轉換單元。輸出遲滯單元耦接於第二電路與數位類比轉換單元之間，用以根據第二電路所提供的目前工作週期值或先前工作週期值產生輸出遲滯訊號。數位類比轉換單元耦接輸出遲滯單元，用以根據輸出遲滯訊號產生輸出電流。
依據本發明之另一具體實施例為一種脈寬調變偵測方法。於此實施例中，脈寬調變偵測方法應用於脈寬調變偵測電路且能同時兼顧省電及抗雜訊之功效。脈寬調變偵測電路包含第一電路、第二電路及輸出電路。第二電 路耦接於第一電路與輸出電路之間。脈寬調變偵測方法包含下列步驟：步驟(a)：當第一電路接收到輸入的脈寬調變訊號時，第一電路以非同步取樣到脈寬調變訊號位於高位準的時間而產生目前取樣結果；步驟(b)：第一電路比較目前取樣結果與至少一先前取樣結果以產生比較結果，其中比較結果係與脈寬調變訊號位於高位準的時間是否改變有關；步驟(c)：第二電路受控於第一電路而根據比較結果選擇性地以目前取樣結果計算目前工作週期值或沿用先前工作週期值；以及步驟(d)：輸出電路根據第二電路所提供的目前工作週期值或先前工作週期值產生輸出電流。
相較於先前技術，根據本發明之脈寬調變偵測電路及方法能夠同時兼顧省電及抗雜訊之功效，在根據脈寬調變訊號的目前取樣結果與至少一先前取樣結果的比較結果判定脈寬調變訊號位於高位準的時間不變時，停止後續的正常運算程序而直接沿用先前的工作週期值，以達到省電效果，即使在輸入的脈寬調變訊號的工作週期值變大而產生較劇烈的抖動時，根據本發明之脈寬調變偵測電路及方法仍可有效消除脈寬調變訊號抖動所造成的雜訊。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
S10~S16:步驟
1:脈寬調變偵測電路
10:第一電路
12:第二電路
14:輸出電路
PWM:脈寬調變訊號
CSR:目前取樣結果
PSR:先前取樣結果
CR:比較結果
SS:控制訊號
CDV:目前工作週期值
PDV:先前工作週期值
IOUT:輸出電流
100:取樣單元
102:去雜訊單元
104:比較單元
106:切換單元
MF:調整門檻值
1020:設定器
1022:調整器
1024:多工器
120:判斷單元
122:運算單元
140:輸出遲滯單元
142:數位類比轉換單元
HY:輸出遲滯訊號
102’:去雜訊單元
PDV1~PDVN:先前工作週期值
DP:工作週期變化輪廓
1020’:記錄器
1022’:編碼器
1024’:多工器
本發明所附圖式說明如下：圖1係繪示根據本發明之一較佳具體實施例中之脈寬調變偵測電路的功 能方塊圖。
圖2係繪示根據本發明之另一較佳具體實施例中之脈寬調變偵測電路的功能方塊圖。
圖3繪示根據本發明之另一較佳具體實施例中之脈寬調變偵測方法的流程圖。
現在將詳細參考本發明的示範性實施例，並在附圖中說明所述示範性實施例的實例。在圖式及實施方式中所使用相同或類似標號的元件/構件是用來代表相同或類似部分。
依據本發明之一具體實施例為一種脈寬調變偵測電路。於此實施例中，脈寬調變偵測電路能同時兼顧省電及抗雜訊之功效。請參照圖1，圖1係繪示此實施例之脈寬調變偵測電路的功能方塊圖。
如圖1所示，脈寬調變偵測電路1包含第一電路10、第二電路12及輸出電路14。第二電路12耦接於第一電路10與輸出電路14之間。
當第一電路10接收到輸入的脈寬調變訊號PWM時，第一電路10會以非同步取樣(Asynchronous sampling)的方式對輸入的脈寬調變訊號PWM進行取樣，以取樣得到脈寬調變訊號位於高位準(High-level)的時間，並據以產生一目前取樣結果CSR。
接著，第一電路10還會比較目前取樣結果CSR與其先前產生的至少一先前取樣結果PSR，以產生一比較結果CR至第二電路12。此外，第一電路10還會根據比較結果CR產生一控制訊號SS至第二電路12。其中，比較結果CR係與脈寬調變訊號PWM位於高位準的時間是否改變有關。
第二電路12受控於第一電路10的控制訊號SS而根據比較結果CR選擇性地以目前取樣結果CSR計算一目前工作週期值CDV或沿用一先前工作週期值PDV，並輸出目前工作週期值CDV或先前工作週期值PDV至輸出電路14。輸出電路14再根據第二電路12所提供的目前工作週期值CDV或先前工作週期值PDV產生輸出電流IOUT。
接下來，將分別就第一電路10、第二電路12及輸出電路14的內部電路架構進行詳細說明。
如圖1所示，於此實施例中，第一電路10可包含取樣單元100、去雜訊單元102、比較單元104及切換單元106。取樣單元100耦接去雜訊單元102及比較單元104。去雜訊單元102耦接取樣單元100及比較單元104。比較單元104耦接取樣單元100、切換單元106及第二電路12。切換單元106耦接比較單元104及第二電路12。
取樣單元100用以對輸入的脈寬調變訊號PWM進行非同步取樣，以取樣得到脈寬調變訊號PWM位於高位準的時間，並據以產生目前取樣結果CSR。比較單元104用以比較目前取樣結果CSR與取樣單元100先前產生的至少一先前取樣結果PSR，並據以產生比較結果CR至第二電路12。切換單元106用以根據比較結果CR產生控制訊號SS至第二電路12，以控制第二電路12之運作。
需說明的是，此實施例中之去雜訊單元102用以根據頻率設定一調整門檻值MF，並以先前工作週期值PDV調整該調整門檻值MF後提供給比較單元104，藉以在比較單元104比較目前取樣結果CSR與至少一先前取樣結果PSR時，能夠判斷脈寬調變訊號PWM位於高位準的時間是否改變。
舉例而言，如圖1所示，去雜訊單元102可包含設定器1020、調整器1022及多工器1024。設定器1020耦接於取樣單元100與多工器1024之間。調整器1022耦接於取樣單元100與多工器1024之間。多工器1024分別耦接設定器1020、調整器1022及比較單元104。設定器1020用以根據頻率設定一調整門檻值MF。調整器1022用以透過先前工作週期值PDV調整該調整門檻值MF。多工器1024用以將調整後的調整門檻值MF提供給比較單元104。
如圖1所示，於此實施例中，第二電路12可包含判斷單元120及運算單元122。判斷單元120耦接於第一電路10與運算單元122之間，用以受控於第一電路10的控制訊號SS而判斷後續的計算程序是否仍需進行。運算單元122耦接於判斷單元120與輸出電路14之間，用以根據判斷單元120的判斷結果選擇性地根據目前取樣結果CSR計算目前工作週期值CDV或直接沿用先前工作週期值PDV。
需說明的是，當比較單元104比較目前取樣結果CSR與至少一先前取樣結果PSR所得到的比較結果CR為脈寬調變訊號PWM位於高位準的時間未改變時，判斷單元120受控於第一電路10的控制訊號SS而判定後續的計算程序不需進行，故運算單元122不進行運算而直接沿用先前工作週期值PDV。當比較單元104比較目前取樣結果CSR與至少一先前取樣結果PSR所得到的比較結果CR為脈寬調變訊號PWM位於高位準的時間有改變時，判斷單元120受控於第一電路10的控制訊號SS而判定後續的計算程序仍需進行，故運算單元122仍進行正常運算而根據目前取樣結果CSR計算目前工作週期值CDV。
如圖1所示，於此實施例中，輸出電路14包含輸出遲滯單元140及數位類比轉換單元142。輸出遲滯單元140耦接於第二電路12與數位 類比轉換單元142之間，用以根據第二電路12所提供的目前工作週期值CDV或先前工作週期值PDV產生一輸出遲滯訊號HY。數位類比轉換單元142耦接輸出遲滯單元140，用以對輸出遲滯訊號HY進行數位類比轉換，以產生輸出電流IOUT。
於另一實施例中，請參照圖2，去雜訊單元102’亦可用以記錄複數個先前工作週期值(例如PDV1~PDVN，N為大於1的正整數，但不以此為限)並提供給比較單元104。去雜訊單元102’還可根據該複數個先前工作週期值(例如PDV1~PDVN)中之兩兩先前工作週期值(例如PDV1與PDV2，但不以此為限)的平均差編碼為一工作週期變化輪廓(Profile)DP並提供給比較單元104。
舉例而言，如圖2所示，去雜訊單元102’可包含記錄器1020’、編碼器1022’及多工器1024’。記錄器1020’耦接於取樣單元100與多工器1024’之間。編碼器1022’耦接於取樣單元100與多工器1024’之間。多工器1024’分別耦接記錄器1020’、編碼器1022’及比較單元104。記錄器1020’用以記錄複數個先前工作週期值(例如PDV1~PDVN，N為大於1的正整數，但不以此為限)。編碼器1022’用以根據該複數個先前工作週期值(例如PDV1~PDVN)中之兩兩先前工作週期值(例如PDV1與PDV2)的平均差編碼為一工作週期變化輪廓DP。多工器1024’用以將複數個先前工作週期值(例如PDV1~PDVN)或工作週期變化輪廓DP提供給比較單元104。
若該複數個先前工作週期值(例如PDV1~PDVN)中之兩兩先前工作週期值(例如PDV1與PDV2)之間的振幅小於一調整門檻值MF，則在比較單元104比較目前取樣結果CSR與至少一先前取樣結果PSR時會判定脈寬調變訊號PWM位於高位準的時間改變。若工作週期變化輪廓DP的跳變次數為1且工 作週期變化輪廓DP符合一特定輪廓，則在比較單元104比較目前取樣結果CSR與至少一先前取樣結果PSR時會判定脈寬調變訊號PWM位於高位準的時間改變。
Figure 109119695-A0305-02-0011-1
Figure 109119695-A0305-02-0012-2
舉例而言，如表1所示，若以記錄三個先前工作週期值PDV1~PDV3為例，假設特定輪廓為{110，001}，則在比較單元104比較目前取樣結果CSR與至少一先前取樣結果PSR時，只有在工作週期變化輪廓DP跳變1次且符合特定輪廓{110，001}時才會判定脈寬調變訊號PWM位於高位準的時間改變，否則均會判定為脈寬調變訊號PWM位於高位準的時間不變。
依據本發明之另一具體實施例為一種脈寬調變偵測方法。於此實施例中，脈寬調變偵測方法應用於脈寬調變偵測電路且能同時兼顧省電及抗雜訊之功效。脈寬調變偵測電路包含第一電路、第二電路及輸出電路。第二電路耦接於第一電路與輸出電路之間。
請參照圖3，圖3繪示此實施例中之脈寬調變偵測方法的流程圖。如圖3所示，脈寬調變偵測方法包含下列步驟：步驟S10：當第一電路接收到脈寬調變訊號時，第一電路以非同步取樣到脈寬調變訊號位於高位準的時間而產生目前取樣結果；步驟S12：第一電路比較目前取樣結果與至少一先前取樣結果以產生比較結果，其中比較結果係與脈寬調變訊號位於高位準的時間是否改變有關；步驟S14：第二電路受控於第一電路而根據比較結果選擇性地以目前取樣結果計算目前工作週期值或沿用先前工作週期值；以及步驟S16：輸出電路根據第二電路所提供的目前工作週期值或先前工作週期值產生輸出電流。
於一實施例中，步驟S14中之第二電路受控於第一電路係指：第一 電路根據比較結果產生一控制訊號至第二電路，以控制第二電路之運作，但不以此為限。
於另一實施例中，脈寬調變偵測方法還可包含下列步驟：根據頻率設定一調整門檻值，並以先前工作週期值調整該調整門檻值，藉以判斷脈寬調變訊號位於高位準的時間是否改變。
於另一實施例中，脈寬調變偵測方法還可包含下列步驟：記錄複數個先前工作週期值。
在實際應用中，若該複數個先前工作週期值中之兩兩先前工作週期值之間的振幅小於一調整門檻值，則步驟S12的比較結果將會判定脈寬調變訊號位於高位準的時間有改變。
於另一實施例中，脈寬調變偵測方法還可包含下列步驟：記錄複數個先前工作週期值並根據該複數個先前工作週期值中之兩兩先前工作週期值的平均差編碼為一工作週期變化輪廓。
在實際應用中，若工作週期變化輪廓的跳變次數為1且工作週期變化輪廓符合一特定輪廓，則步驟S12的比較結果將會判定脈寬調變訊號位於高位準的時間有改變。
需說明的是，當步驟S12的比較結果為脈寬調變訊號位於高位準的時間不變時，步驟S14中之第二電路係沿用先前工作週期值。當步驟S12的比較結果為脈寬調變訊號位於高位準的時間改變時，步驟S14中之第二電路係根據目前取樣結果計算目前工作週期值。
於實際應用中，步驟S14可包含下列兩個子步驟，但不以此為限：受控於第一電路而判斷後續運算程序是否需進行；以及 根據上述判斷結果選擇性地根據目前取樣結果計算目前工作週期值或沿用先前工作週期值。
於實際應用中，步驟S16可包含下列兩個子步驟，但不以此為限：根據第二電路所提供的目前工作週期值或先前工作週期值產生一輸出遲滯訊號；以及根據輸出遲滯訊號產生輸出電流。
相較於先前技術，根據本發明之脈寬調變偵測電路及方法能夠同時兼顧省電及抗雜訊之功效，在根據脈寬調變訊號的目前取樣結果與至少一先前取樣結果的比較結果判定脈寬調變訊號位於高位準的時間不變時，停止後續的正常運算程序而直接沿用先前的工作週期值，以達到省電效果，即使在輸入的脈寬調變訊號的工作週期值變大而產生較劇烈的抖動時，根據本發明之脈寬調變偵測電路及方法仍可有效消除脈寬調變訊號抖動所造成的雜訊。
S10~S16:步驟

Claims (7)

  1. 一種脈寬調變偵測電路，包含：一第一電路，當該第一電路接收到一脈寬調變訊號時，該第一電路以非同步取樣到該脈寬調變訊號位於高位準的時間而產生一目前取樣結果，並比較該目前取樣結果與至少一先前取樣結果以產生一比較結果，其中該比較結果係與該脈寬調變訊號位於高位準的時間是否改變有關；一第二電路，耦接該第一電路，該第二電路受控於該第一電路而根據該比較結果選擇性地以該目前取樣結果計算一目前工作週期值或沿用一先前工作週期值；以及一輸出電路，耦接該第二電路，用以根據該第二電路所提供的該目前工作週期值或該先前工作週期值產生一輸出電流；其中，該第一電路包含：一比較單元，用以比較該目前取樣結果與該至少一先前取樣結果，以產生該比較結果；以及一去雜訊單元，用以根據頻率設定一調整門檻值，並以該先前工作週期值調整該調整門檻值後提供給該比較單元，以判斷該脈寬調變訊號位於高位準的時間是否改變；其中，該第二電路包含：一判斷單元，耦接該第一電路，當該比較結果為該脈寬調變訊號位於高位準的時間未改變時，該判斷單元受控於該第一電路的控制訊號而判定後續的運算程序不需進行，且該第二電路沿用該先前工作週期值。
  2. 如申請專利範圍第1項所述之脈寬調變偵測電路，其中該第一電路包含：一取樣單元，用以對該脈寬調變訊號位於高位準的時間進行非同步取樣，以產生該目前取樣結果。
  3. 如申請專利範圍第1項所述之脈寬調變偵測電路，其中該第一電路包含：一切換單元，耦接該第二電路，用以根據該比較結果產生一控制訊號至該第二電路，以控制該第二電路之運作。
  4. 如申請專利範圍第1項所述之脈寬調變偵測電路，其中該輸出電路包含：一輸出遲滯單元，耦接該第二電路，用以根據該第二電路所提供的該目前工作週期值或該先前工作週期值產生一輸出遲滯訊號；以及一數位類比轉換單元，耦接該輸出遲滯單元，用以根據該輸出遲滯訊號產生該輸出電流。
  5. 一種脈寬調變偵測方法，應用於一脈寬調變偵測電路，該脈寬調變偵測電路包含一第一電路、一第二電路及一輸出電路，該第二電路耦接於該第一電路與該輸出電路之間，該脈寬調變偵測方法包含下列步驟：(a)當該第一電路接收到一脈寬調變訊號時，該第一電路以非同步取樣到該脈寬調變訊號位於高位準的時間而產生一目前取樣結果；(b)該第一電路比較該目前取樣結果與至少一先前取樣結果以產生一比較結果，其中該比較結果係與該脈寬調變訊號位於高位準的時間是否改變有關；(c)該第二電路受控於該第一電路而根據該比較結果選擇性地以該目前取樣 結果計算一目前工作週期值或沿用一先前工作週期值；以及(d)該輸出電路根據該第二電路所提供的該目前工作週期值或該先前工作週期值產生一輸出電流；其中，該脈寬調變偵測方法還包含：根據頻率設定一調整門檻值，並以該先前工作週期值調整該調整門檻值，以供判斷該脈寬調變訊號位於高位準的時間是否改變；當該比較結果為該脈寬調變訊號位於高位準的時間未改變時，則步驟(c)包含：(c1)受控於該第一電路的控制訊號而判定後續的運算程序不需進行，且該第二電路沿用該先前工作週期值。
  6. 如申請專利範圍第5項所述之脈寬調變偵測方法，還包含：該第一電路根據該比較結果產生一控制訊號至該第二電路，以控制該第二電路之運作。
  7. 如申請專利範圍第5項所述之脈寬調變偵測方法，其中步驟(d)包含：(d1)根據該第二電路所提供的該目前工作週期值或該先前工作週期值產生一輸出遲滯訊號；以及(d2)根據該輸出遲滯訊號產生該輸出電流。
TW109119695A 2020-06-11 2020-06-11 用以省電及抗雜訊的脈寬調變偵測電路及方法 TWI760766B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109119695A TWI760766B (zh) 2020-06-11 2020-06-11 用以省電及抗雜訊的脈寬調變偵測電路及方法
CN202010650658.2A CN113810030A (zh) 2020-06-11 2020-07-08 用以省电及抗噪声的脉宽调变侦测电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109119695A TWI760766B (zh) 2020-06-11 2020-06-11 用以省電及抗雜訊的脈寬調變偵測電路及方法

Publications (2)

Publication Number Publication Date
TW202146913A TW202146913A (zh) 2021-12-16
TWI760766B true TWI760766B (zh) 2022-04-11

Family

ID=78943521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109119695A TWI760766B (zh) 2020-06-11 2020-06-11 用以省電及抗雜訊的脈寬調變偵測電路及方法

Country Status (2)

Country Link
CN (1) CN113810030A (zh)
TW (1) TWI760766B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891828A (en) * 1987-03-09 1990-01-02 Oki Electric Industry Co., Ltd. Voltage to pulse-width conversion circuit
TW200817705A (en) * 2006-04-13 2008-04-16 Ibm Method and apparatus for determining jitter and pulse width from clock signal comparisons
WO2008060498A2 (en) * 2006-11-15 2008-05-22 Analog Devices, Inc. Noise reduction system and method for audio switching amplifier
TW200826449A (en) * 2006-12-01 2008-06-16 Winbond Electronics Corp DC-DC converter and related control apparatus and signal generating method
TW201204167A (en) * 2010-07-14 2012-01-16 Richtek Technology Corp LED controller with de-flicker function and LED de-flicker circuit and method thereof
CN108521229A (zh) * 2018-03-15 2018-09-11 深圳市爱克斯达电子有限公司 一种高精度的pwm信号调制方法及其调制装置、电源装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4331348B2 (ja) * 1999-07-20 2009-09-16 エルジー エレクトロニクス インコーポレイティド ポインタ方式を利用したインバータ制御信号発生装置
JP4576970B2 (ja) * 2004-01-06 2010-11-10 株式会社明電舎 パルス幅変調インバータ装置及びその制御方法
JP2008167091A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 三角波発生回路およびｐｗｍ変調回路
US8643292B2 (en) * 2009-11-12 2014-02-04 Richtek Technology Corporation Digital dimming device and digital dimming method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891828A (en) * 1987-03-09 1990-01-02 Oki Electric Industry Co., Ltd. Voltage to pulse-width conversion circuit
TW200817705A (en) * 2006-04-13 2008-04-16 Ibm Method and apparatus for determining jitter and pulse width from clock signal comparisons
WO2008060498A2 (en) * 2006-11-15 2008-05-22 Analog Devices, Inc. Noise reduction system and method for audio switching amplifier
TW200826449A (en) * 2006-12-01 2008-06-16 Winbond Electronics Corp DC-DC converter and related control apparatus and signal generating method
TW201204167A (en) * 2010-07-14 2012-01-16 Richtek Technology Corp LED controller with de-flicker function and LED de-flicker circuit and method thereof
CN108521229A (zh) * 2018-03-15 2018-09-11 深圳市爱克斯达电子有限公司 一种高精度的pwm信号调制方法及其调制装置、电源装置

Also Published As

Publication number Publication date
TW202146913A (zh) 2021-12-16
CN113810030A (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
KR101388540B1 (ko) 클리핑 제어를 위한 방법 및 장치
JP4218705B2 (ja) アクティブフィルタ
TWI760766B (zh) 用以省電及抗雜訊的脈寬調變偵測電路及方法
US9634683B1 (en) Low power sigma-delta modulator architecture capable of correcting dynamic range automatically, method for implementing low power circuit thereof, and method for correcting and extending dynamic range of sigma-delta modulator automatically
US20200280306A1 (en) Signal Modulator
TWI717659B (zh) 訊號處理系統及其方法
JP4297413B2 (ja) ディーゼル機関及びその制御方法
US8531223B2 (en) Signal generator
TW200838150A (en) Control system capable of dynamically adjusting output voltage of voltage converter
JP2006313958A (ja) Ｐｗｍ信号生成器およびｐｗｍ信号発生装置およびデジタルアンプ
JP2006086681A (ja) Ａ／ｄ変換装置のデータ補正装置およびデータ補正方法
JPH07203672A (ja) Ｐｗｍ制御方式を用いた電源装置
JPH05219406A (ja) ビデオ信号のレベル調整回路
CN116418324B (zh) 一种相位插值器和相位插值方法
CN112947615B (zh) 一种加速度频域分段伺服控制方法及控制器
JP2003032054A (ja) 低ひずみ電力増幅方法及びそのシステム
Long et al. An improved method for robust speech endpoint detection
KR100393326B1 (ko) 액츄에이터 시스템의 정밀 속도 제어 방법
KR100664017B1 (ko) 자동 이득 제어 장치
JPH056178A (ja) デイストーシヨン回路
JPH01317023A (ja) 自動直線性調整回路
CN113765347A (zh) 一种消除毛刺影响的dc-dc电路结构与方法
CN116388730A (zh) 1/2正弦窗函数信号的生成装置及滤波信号的生成系统
CN114815610A (zh) 一种基于输出反馈的非线性感应加热电路系统的控制方法
JP3950793B2 (ja) デジタル／アナログ変換方法および装置