CN113765347A - 一种消除毛刺影响的dc-dc电路结构与方法 - Google Patents
一种消除毛刺影响的dc-dc电路结构与方法 Download PDFInfo
- Publication number
- CN113765347A CN113765347A CN202111029783.2A CN202111029783A CN113765347A CN 113765347 A CN113765347 A CN 113765347A CN 202111029783 A CN202111029783 A CN 202111029783A CN 113765347 A CN113765347 A CN 113765347A
- Authority
- CN
- China
- Prior art keywords
- stage
- input
- feedback
- output
- starting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000004891 communication Methods 0.000 claims abstract description 9
- 230000000694 effects Effects 0.000 claims description 19
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 11
- 238000001914 filtration Methods 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 14
- 238000003379 elimination reaction Methods 0.000 description 9
- 230000008030 elimination Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明提出一种消除毛刺影响的DC‑DC电路结构与方法。电路结构包括输入级、中间级、比较级、输出级、反馈级和启动级；输出级通过反馈级连接至输入级；启动级包括偏置级、基准级以及启动源；启动级连接输入级与中间级；启动级通过偏置级为输入级提供偏置电流；启动级通过基准级为输入级提供第一基准电流值、为中间级提供第二基准电流值。比较级包括数字比较器，所述方法基于数字比较器输出的逻辑数字比较信号值的连续状态，调节输出级与所述反馈级的连通状态。本发明的技术方案能够通过反馈通路的通断来逐渐消除包含DC‑DC变换器的多级电路结构的毛刺影响。
Description
技术领域
本发明属于电路技术领域，尤其涉及一种消除毛刺影响的DC-DC电路结构与方法。
背景技术
信号检测和分析经常受到毛刺的干扰，开关电源产生的输出电压经常带有高频的毛刺和尖峰。同时，数字器件因为内部的开关门，也会产生类似的高频尖峰。涉及ADC电路时，与毛刺有关的谐波来源于ADC的误差，与毛刺无关的谐波来源于其他器件或外部噪声源。如果ADC产生毛刺，则可能是转换器有一定程度的积分非线性。在包含DC-DC的多级电路结构中，毛刺的产生尤其是持续产生，则会极大的影响输出信号的质量。
中国发明专利CN110837000B提出基于FPGA的频率测量系统，输入信号经比较器模块后得到与输入信号同频同相的矩形波信号，ADC模块对输入信号进行采集后采用FFT分析法初步确定输入信号的频率，参考时钟选择模块用于根据初步确定的频率选择一个参考时钟clk_fre作为滤毛刺模块中滤除毛刺成分的时钟源，滤毛刺模块对矩形波信号中的毛刺进行滤除，频率测量模块基于测频法或测周法对滤除后的信号进行测量得到脉冲计数结果，上位机基于脉冲计数结果计算得到输入信号的频率测量结果。
中国发明专利CN107546977B提出一种多相交错并联直流转换器，包括多相时钟控制单元、外部反馈电路和至少两个相互并联的支路；支路包括逻辑触发电路、驱动功率管电路以及比较电路；比较电路，用于采集驱动功率管电路输出的峰值采样电流，将采样输出端的输入电流与斜坡信号相加作为斜坡比较信号，并将负端输入的电压信号与斜坡比较信号进行PWM比较采样；多相时钟控制单元，用于为开启的支路输出相位差依次相差为2π/N的时钟信号,开启的支路为驱动功率管电路的电压输出端有输出电压的支路。该发明可节省硬件开销。
然而，对于包含DC-DC转换器的多级电路结构中，硬件的构成相对复杂，其包括的开关门电路、时钟电路等组成较多，产生毛刺的可能性较大并且持续时间比较明显。现有技术中大部分都试图通过硬件节省的方式防止毛刺产生的“事前”毛刺消除方法，对于包含DC-DC转换器的多级电路结构几乎不可能实现预期效果。
发明内容
为解决上述技术问题，本发明提出一种消除毛刺影响的DC-DC电路结构与方法。
总体来说，本发明首先介绍一种包含DC-DC转换器(又称DC-DC电路、DC-DC转换器、DC/DC开关电源或者DC/DC开关电路、转换器、转换电路)的多级电路结构，该多级电路结构在实际运行时，可以进行毛刺的事后消除，并且这种消除的响应速度迅速；同时，一旦消除毛刺后，或者毛刺现象不明显后(持续时间较短)，停止毛刺消除电路，从而降低功耗，这样一来，虽然本申请的技术方案增加了部门电路结构，但是在达到毛刺消除效果的同时，并未提高功耗；其次，本发明将介绍基于前述多级电路结构执行毛刺消除的原理和方法。
在本发明的第一个方面，提出一种包含DC-DC变换器的多级电路结构，所述多级电路结构包括输入级、中间级、比较级、输出级以及反馈级。
在本发明的多级电路结构中，所述电路结构还包括启动级；所述启动级包括偏置级、基准级以及启动源；
所述输出级通过所述反馈级连接至所述输入级；
所述启动级连接所述输入级与所述中间级；
所述启动级通过所述偏置级为所述输入级提供偏置电流；
所述启动级通过所述基准级为所述输入级提供第一基准电流值、为所述中间级提供第二基准电流值；
所述反馈级连接所述启动级，为所述启动级的所述启动源提供时钟信号；
所述启动源的带隙基准电压由所述基准级提供。
所述中间级包括多级级联放大结构，每个级联放大结构包括至少一个误差放大器；
所述误差放大器的第一输入端连接所述输入级；
所述误差放大器的第二输入端连接所述启动级。
所述比较级包括数字比较器；
所述数字比较器输出逻辑数字比较信号1或0；
基于所述数字比较器输出的逻辑数字比较信号值的连续状态，调节所述输出级与所述反馈级的连通状态。
在本发明的第二个方面，基于第一个方面的所述多级电路结构，还提出一种用于消除包含DC-DC变换器的多级电路结构的毛刺影响的方法，所述DC-DC电路结构包括输入级、中间级、比较级和输出级，所述输入级和所述输出级之间通过反馈级连接，所述反馈级通过调节控制器连接至输入级；
所述方法包括如下步骤：
S1：初始化调节控制参数K＝1；
S2：获取所述比较级的当前逻辑数字比较信号值；
S3：判断所述当前逻辑数字比较信号值与前一个逻辑数字比较信号值是否相同；
如果相同，则K＝K+1；
否则，返回步骤S1；
S4：判断K>Ct是否成立，其中Ct为预先设置的调节控制参数阈值，Ct＞1且为正整数；
如果是，则改变所述调节控制器的状态，使得所述输入级与所述输出级的连接状态改变，所述连接状态包括连通和断开。
否则，返回步骤S2。
本发明的技术方案采用“后消除”的方式，一旦识别出存在较大毛刺或者较长时间的毛刺，则执行反馈连通操作进行毛刺消除，尽可能的避免毛刺持续时间，从而消除毛刺影响；同时，虽然增加了部门电路结构，但是在达到毛刺消除效果的同时，并未显著提高功耗。
本发明的进一步优点将结合说明书附图在具体实施例部分进一步详细体现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的一种可消除毛刺影响的包含DC-DC变换器的多级电路结构的架构图
图2是图1所述包含DC-DC变换器的多级电路结构的模块单元连接示意图
图3是图1所述多级电路结构的使用的启动级结构元件的部分连接示意图
图4是图1所述多级电路结构的包含的输入级和反馈级的元器件连接示意图
图5是图1所述多级电路结构的多级级联差分放大器的电路结构示意图
图6是采用图1所述多级电路结构执行毛刺消除的方法的流程示意图
图7是图6所述方法的程序指令式的流程示意图
具体实施方式
下面，结合附图以及具体实施方式，对发明做出进一步的描述。
参照图1，是本发明一个实施例的一种可消除毛刺影响的包含DC-DC变换器的多级电路结构的架构图。
DC-DC变换器，又称DC/DC开关电源或者DC/DC开关电路、转换器、转换电路等，以下简称开关电源或者开关变换器。
在DC-DC变换器中，输入端经过滤波电路，部分电流为控制芯片启动时供电，主功率大电流经过模块电源的功率回路，控制芯片通过调整功率电路中幵关管在固定周期里的导通时间，将直流输入变为可控的脉动电流，该电流流经变压器初级侧，通过改变变压器的初次级线圈阻数比，在变伍器的输出侧得到合适的脉动方波电压，该电压经整流滤波后得到带有交流分量的直流电正。整流后的输出电压信号通过反馈电路将反馈信号提供给控制器，控制器通过监测该信号调整主开关管的导通时间，以此达到稳定输出电流(电压)的目的。
图1示出的多级电路结构至少部分包含可实现DC-DC变换的结构线路，在图1中，所述多级电路结构包括启动级、输入级、中间级、比较级、输出级以及反馈级；
所述启动级连接所述输入级与中间级，并且控制所述反馈级；
所述输入级与所述输出级通过所述反馈级通信，并且，所述通信状态可控制。
在图1基础上，进一步参见图2。
所述启动级包括偏置级、基准级以及启动源；
所述启动级连接所述输入级与所述中间级；
所述启动级通过所述偏置级为所述输入级提供偏置电流；
所述启动级通过所述基准级为所述输入级提供第一基准电流值、为所述中间级提供第二基准电流值；
所述反馈级连接所述启动级，为所述启动级的所述启动源提供时钟信号；
作为优选，所述第一基准电流值与所述第二基准电流值相同；
作为进一步的优选，所述第一基准电流值与所述第二基准电流值不同，但是所述第一基准电流值与所述第二基准电流值的差值的绝对值在预设范围内；
所述反馈级连接所述启动源，当所述反馈级的通信状态正常(意味着输入级与输出级连通)时，所述反馈级为所述启动源提供时钟启动信号。
继续参见图2，所述输入级包括输入滤波单元以及逆变单元；所述输入滤波单元通过所述偏置级连接至所述逆变单元；所述逆变单元连接至所述中间级。
在一个实施例中，输入端经过滤波电路，部分电流为控制芯片启动时供电，主功率大电流经过模块电源的功率回路，控制芯片通过调整功率电路中幵关管在固定周期里的导通时间，将直流输入变为可控的脉动电流。
所述中间级包括至少一个误差放大器。
在图2中，所述误差放大器的第一输入端连接所述输入级；所述误差放大器的第二输入端连接所述启动级。
在一个实施例中，所述中间级包括多级级联放大结构，每个级联放大结构包括至少一个误差放大器，如图2中所述的虚线框。
作为优选，多级级联放大结构的每一级均为误差放大器，包含运放电路，多级级联放大结构由多个结构相同的运放电路构成，在后续的实施例将进一步介绍。
在图2中，所述比较级包括数字比较器；基于所述数字比较器输出的逻辑数字比较信号值的连续状态，调节所述输出级与所述反馈级的连通状态。
优选的，在一个实施例中，所述数字比较器输出逻辑数字比较信号1或0；
若所述数字比较器连续输出第一预设数量的相同逻辑数字比较信号值，则改变所述输出级与所述反馈级的连通状态。
优选的，在图2中，所述多级电路结构还包括调节控制器，所述调节控制器控制所述输入级与所述输出级之间的反馈级的通断。
若所述数字比较器连续输出第一预设数量的相同逻辑数字比较信号值，则改变所述调节控制器的状态，使得所述输入级与所述输出级的连接状态改变，所述连接状态包括连通和断开。
接下来参见图3，图3示出了所述启动级的部分结构图。
图3的实施例中，所述启动级包括偏置级、基准级以及启动源。
在图3实施例中，为了确保电路工作在正常状态下，必须加入启动源。启动源部分的晶体管带动所述基准级部分工作，并形成负反馈；同时，基准级包括多个电流镜输出，确保输出电流与电源电流无关；
此外，图3的实施例还具体示出了偏置电路的部分结构，其中偏置电路均有MNOS管构成，其中VCC为参考电压。
图4则进一步示出图1所述多级电路结构的包含的输入级和反馈级的元器件连接示意图。
图4中，输入滤波单元(LC滤波单元)连接逆变单元。
逆变单元包括开关管和二极管，并且还配置电压转换单元(变压器)以及对应的电阻和电感。逆变单元的目的在于将输入的直流量信号执行逆变输出。
输入电流经变压器初级侧，通过改变变压器的初次级线圈阻数比，在变压器的输出侧得到合适的脉动方波电压，该电压经整流滤波后得到带有交流分量的直流电正。整流后的输出电压信号通过反馈电路将反馈信号提供给反馈级。
反馈级可以通过运放电路与电阻、电容实现，其中运放的负向输入端连接逆变单元的输出端。
接下来参见图5。图5是图1所述多级电路结构的多级级联差分放大器的电路结构示意图。
如前所述，作为优选，多级级联放大结构的每一级均为误差放大器，包含运放电路，多级级联放大结构由多个结构相同的运放电路构成。
图5示出了两级级联放大结构的结构布局图。
其中，每一个级联放大结构包含一个运放以及连接至运放的多个电阻和至少一个电感和电容，电阻和电容、电感与运放的连接布局图参见参见图5。
需要指出的是，图3-图5中的结构元件标记的含义均和现有技术保持一致，部分需要特别指出的符号含义或者电路(电流)方向已单独指出。限于篇幅，本实施例不对所有元器件的参数、型号等一一进行限定，本领域技术人员根据各个电流的功能需要(启动、偏置、基准)，可以根据实际需要，依据图3-图5的布局图进行搭建电路图。
在上述实施例中，所述启动源的带隙基准电压由所述基准级提供；
由所述基准级为所述启动源提供带隙基准电压，所述带隙基准电压与温度无关。
并且，作为进一步的优选，偏置级连接所述基准级以及启动源以及电流镜；所述启动源包括触发器和切换开关；在所述电流镜与所述触发器之间连接有反馈支路；所述基准级同时连接至所述反馈支路与所述电流镜。
图1或者图2所述多级电路结构可以实现毛刺消除，具体而言，上述结构可以识别出毛刺产生后进行“事后消除”，从而使得输出信号在未来一段时间尽可能不出现毛刺；当然，不出现毛刺时，毛刺消除过程停止；但是一旦再次监测到毛刺或者毛刺持续状态符合预定条件，又开始毛刺消除过程，即上述过程是动态循环的，既可以消除毛刺，也可以避免电路一直处于启动状态，实现了低功耗的效果。
具体而言，可以参见图6-图7的毛刺消除方法实施例。
在图6中，给出一种用于消除DC-DC电路结构的毛刺影响的方法，所述DC-DC电路结构包括输入级、中间级、比较级和输出级，所述输入级和所述输出级之间通过反馈级连接，所述反馈级通过调节控制器连接至输入级。
所述中间级包括多级级联放大结构，每个级联放大结构包括至少一个误差放大器；
所述误差放大器的第一输入端连接所述输入级；
所述误差放大器的第二输入端连接所述启动级；所述中间级的最后一级误差放大器的输出端连接至所述比较级的数字比较器。
概括来说，图6所述毛刺消除方法可以通过图1或者图2的多级电路结构实现，图6所述方法包括步骤S1-S4，各个步骤具体实现如下：
S1：初始化调节控制参数K＝1；
S2：获取所述比较级的当前逻辑数字比较信号值；
S3：判断所述当前逻辑数字比较信号值与前一个逻辑数字比较信号值是否相同；
如果相同，则K＝K+1；
S4：判断K>Ct是否成立，其中Ct为预先设置的调节控制参数阈值，Ct＞1且为正整数；
如果是，则改变所述调节控制器的状态，使得所述输入级与所述输出级的连接状态改变，所述连接状态包括连通和断开。
步骤S4可以概括为控制调节控制器实现状态反转。
调节控制器的状态可以描述为开通或者断开，或者失能或者使能；当处于失能或者断开时，状态反转为开通或者使能；反之亦然。
如前所述，上述过程是动态循环的，既可以消除毛刺，也可以避免电路一直处于启动状态，实现了低功耗的效果。
具体执行时，可以通过可编程逻辑控制器存贮程序指令连接至所述多级电路结构，所述程序指令的执行以实现上述方法步骤。
优选的，可以通过FPGA与寄存器实现，寄存器用于存储所述逻辑数字比较信号值，FPGA用于实现上述控制与判断流程。
因此，图7示出了所述方法的程序指令实现形式的代码化流程如下：
其中，预定义调节控制参数阈值Ct，Ct＞1且为正整数；采用Logi表示第i次输出的逻辑数字比较信号值；优选的，所述数字比较器输出逻辑数字比较信号1或0；并且，本发明由于是“事后”消除，因此最开始的调节控制器的状态为断开。
指令形式的代码化流程开始于初始化调节控制参数K＝1；
然后，获取逻辑数字比较信号值Logi；
判断Logi是否等于Logi-1，即本次(当前)逻辑数字比较信号值与前次逻辑数字比较信号值是否相同；
如果相同，则K自增1(K++)；如果不相同，则将K恢复初始值(K＝1)；
接下来判断K>Ct是否成立；
如果是，则反转所述调节控制器的当前状态，使得所述输入级与所述输出级的连接状态改变，所述连接状态包括连通和断开；
否则，返回步骤获取逻辑数字比较信号值的步骤。
可以理解，上述过程中Logi的下标i也是持续自增的；当i＝1时，跳过所述判断Logi是否等于Logi-1的步骤，即比较要从i＝2开始，这是本领域技术人员可以合理预知的，因此在上述流程中不必特意指出。
具体到图6可知，在步骤S3中，若不存在前一个逻辑数字比较信号值，则返回上一步步骤S2。
综上所述，本发明的技术方案能够通过反馈通路的通断来逐渐消除包含DC-DC变换器的多级电路结构的毛刺影响。
具体来说，本发明的技术方案采用“后消除”的方式，一旦识别出存在较大毛刺或者较长时间的毛刺，则执行反馈连通操作进行毛刺消除，尽可能的避免毛刺持续时间，从而消除毛刺影响。
同时，上述结构是在识别出毛刺产生后进行“事后消除”，从而使得输出信号在未来一段时间尽可能不出现毛刺；当然，不出现毛刺时，毛刺消除过程停止；但是一旦再次监测到毛刺或者毛刺持续状态符合预定条件，又开始毛刺消除过程，即上述过程是动态循环的，既可以消除毛刺，也可以避免电路一直处于启动状态，实现了低功耗的效果。
本发明未特别明确的部分模块结构，以现有技术记载的内容为准。本发明在前述背景技术部分提及的现有技术可作为本发明的一部分，用于理解部分技术特征或者参数的含义。本发明的保护范围以权利要求实际记载的内容为准。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (10)
1.一种消除毛刺影响的DC-DC电路结构，所述电路结构包括输入级、中间级、比较级、输出级以及反馈级，
其特征在于：
所述电路结构还包括启动级；
所述输出级通过所述反馈级连接至所述输入级；
所述启动级包括偏置级、基准级以及启动源；
所述启动级连接所述输入级与所述中间级；
所述启动级通过所述偏置级为所述输入级提供偏置电流；
所述启动级通过所述基准级为所述输入级提供第一基准电流值、为所述中间级提供第二基准电流值；
所述反馈级连接所述启动级，为所述启动级的所述启动源提供时钟信号；
所述启动源的带隙基准电压由所述基准级提供。
2.如权利要求1所述的一种消除毛刺影响的DC-DC电路结构，其特征在于：
所述输入级包括输入滤波单元以及逆变单元；
所述输入滤波单元通过所述偏置级连接至所述逆变单元；
所述逆变单元连接至所述中间级。
3.如权利要求1所述的一种消除毛刺影响的DC-DC电路结构，其特征在于：
所述中间级包括多级级联放大结构，每个级联放大结构包括至少一个误差放大器；
所述误差放大器的第一输入端连接所述输入级；
所述误差放大器的第二输入端连接所述启动级。
4.如权利要求1所述的一种消除毛刺影响的DC-DC电路结构，其特征在于：
所述比较级包括数字比较器；
所述数字比较器输出逻辑数字比较信号1或0；
基于所述数字比较器输出的逻辑数字比较信号值的连续状态，调节所述输出级与所述反馈级的连通状态。
5.如权利要求1-4任一项所述的一种消除毛刺影响的DC-DC电路结构，其特征在于：
所述偏置级连接所述基准级以及启动源以及电流镜；
所述启动源包括触发器和切换开关；在所述电流镜与所述触发器之间连接有反馈支路
所述基准级同时连接至所述反馈支路与所述电流镜。
6.如权利要求1-4任一项所述的一种消除毛刺影响的DC-DC电路结构，其特征在于：
由所述基准级为所述启动源提供带隙基准电压，所述带隙基准电压与温度无关。
7.一种用于消除DC-DC电路结构的毛刺影响的方法，所述DC-DC电路结构包括输入级、中间级、比较级和输出级，所述输入级和所述输出级之间通过反馈级连接，所述反馈级通过调节控制器连接至输入级；
其特征在于，所述方法包括如下步骤：
S1：初始化调节控制参数K＝1；
S2：获取所述比较级的当前逻辑数字比较信号值；
S3：判断所述当前逻辑数字比较信号值与前一个逻辑数字比较信号值是否相同；
如果相同，则K＝K+1；
S4：判断K>Ct是否成立，其中Ct为预先设置的调节控制参数阈值，Ct＞1且为正整数；
如果是，则改变所述调节控制器的状态，使得所述输入级与所述输出级的连接状态改变，所述连接状态包括连通和断开。
8.如权利要求7所述的一种用于消除DC-DC电路结构的毛刺影响的方法，其特征在于：
在所述步骤S4中，如果所述判断结果为否，则返回步骤S2。
9.如权利要求7所述的一种用于消除DC-DC电路结构的毛刺影响的方法，其特征在于：
在所述步骤S3中，若所述判断结果为不相同，则返回步骤S1。
10.如权利要求7-9任一项所述的一种用于消除DC-DC电路结构的毛刺影响的方法，其特征在于：
所述中间级包括多级级联放大结构，每个级联放大结构包括至少一个误差放大器；
所述误差放大器的第一输入端连接所述输入级；
所述误差放大器的第二输入端连接所述启动级；
所述中间级的最后一级误差放大器的输出端连接至所述比较级的数字比较器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111029783.2A CN113765347B (zh) | 2021-09-03 | 2021-09-03 | 一种消除毛刺影响的dc-dc电路结构与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111029783.2A CN113765347B (zh) | 2021-09-03 | 2021-09-03 | 一种消除毛刺影响的dc-dc电路结构与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113765347A true CN113765347A (zh) | 2021-12-07 |
| CN113765347B CN113765347B (zh) | 2024-03-12 |
Family
ID=78792876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111029783.2A Active CN113765347B (zh) | 2021-09-03 | 2021-09-03 | 一种消除毛刺影响的dc-dc电路结构与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113765347B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101162910A (zh) * | 2006-10-10 | 2008-04-16 | 北京六合万通微电子技术有限公司 | 本振泄漏自动消除装置 |
| US20100271067A1 (en) * | 2009-04-28 | 2010-10-28 | Stmicroelectronics S.R.L. | Digital noise protection circuit and method |
| CN102624228A (zh) * | 2012-03-30 | 2012-08-01 | 江苏物联网研究发展中心 | 一种pwm控制dc-dc转换器 |
| CN109256942A (zh) * | 2018-11-01 | 2019-01-22 | 电子科技大学 | 一种适用于原边反馈反激变换器的自适应启动电路 |
| CN113271019A (zh) * | 2021-06-28 | 2021-08-17 | 湖南宏微电子技术有限公司 | 一种微电路dc-dc变换器及其变换方法 |
-
2021
- 2021-09-03 CN CN202111029783.2A patent/CN113765347B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101162910A (zh) * | 2006-10-10 | 2008-04-16 | 北京六合万通微电子技术有限公司 | 本振泄漏自动消除装置 |
| US20100271067A1 (en) * | 2009-04-28 | 2010-10-28 | Stmicroelectronics S.R.L. | Digital noise protection circuit and method |
| CN102624228A (zh) * | 2012-03-30 | 2012-08-01 | 江苏物联网研究发展中心 | 一种pwm控制dc-dc转换器 |
| CN109256942A (zh) * | 2018-11-01 | 2019-01-22 | 电子科技大学 | 一种适用于原边反馈反激变换器的自适应启动电路 |
| CN113271019A (zh) * | 2021-06-28 | 2021-08-17 | 湖南宏微电子技术有限公司 | 一种微电路dc-dc变换器及其变换方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113765347B (zh) | 2024-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10020724B2 (en) | Duty-ratio controller | |
| US9571005B2 (en) | ZVS voltage source inverter | |
| KR101840412B1 (ko) | 벅 스위치 모드 파워 컨버터 큰 신호 천이 응답 최적화기 | |
| WO2018040684A1 (zh) | 电源电路、电源电路控制方法和存储介质 | |
| JP2013537033A (ja) | ブリッジトポロジーを用いるスイッチドモード電力コンバータのためのスイッチング方法 | |
| US20090168460A1 (en) | Apparatus for controlling h-bridge dc-ac inverter | |
| JP2008047945A (ja) | アンプ装置 | |
| TW201304365A (zh) | 一種開關控制電路及其方法 | |
| EP2775600A1 (en) | Coil current estimator for peak current mode control SMPS | |
| JP4929863B2 (ja) | 電力変換装置 | |
| CN103633831B (zh) | 控制电路、时间计算单元及控制电路操作方法 | |
| JP2008301672A (ja) | Ｄｃ−ｄｃコンバータ | |
| TWI796077B (zh) | 用於直流-直流轉換器之自動模式切換方法及電路 | |
| KR102572644B1 (ko) | 동기buck회로의 제어 방법, 장치, 시스템 및 전자장치 | |
| CN111245231A (zh) | 软开关双向直流变换器的升压模式恒电压控制方法及电路 | |
| CA2469577C (en) | Method for generating a high-power alternating voltage that follows an input data stream | |
| CN113765347A (zh) | 一种消除毛刺影响的dc-dc电路结构与方法 | |
| US20100156370A1 (en) | Switching regulator and method for eliminating beat oscillation | |
| CN115242089A (zh) | 开关变换器及其控制电路和控制方法 | |
| Shenbagalakshmi et al. | Design PID controller for positive output voltage converter | |
| CN211670785U (zh) | Llc谐振电路的控制装置及直流-直流转换器 | |
| JP5993786B2 (ja) | Ｄｃ／ｄｃコンバーター用回路モジュール、及びｄｃ／ｄｃコンバーター | |
| CN211152263U (zh) | 一种基于Boost型DC-DC的无噪声白光LED驱动器 | |
| CN113783421A (zh) | 一种直流升压转换装置 | |
| US6965260B1 (en) | System and method for increasing effective pulse-width modulated drive signal resolution and converter controller incorporating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |