CN101162910A - 本振泄漏自动消除装置 - Google Patents

Abstract

本发明公开了一种本振泄漏自动消除装置，包括：用于检测本振泄漏信号的耦合电容；用于放大检测到的本振泄漏信号的放大器；用于对放大的信号进行检波，输出直流信号的高频峰值检测器；用于将检波后的直流信号与参考信号进行比较的可编程的迟滞比较器；根据比较结果输出控制信号，控制可编程的电流源输出补偿信号实现本振泄漏的消除，同时控制可编程的迟滞比较器变化迟滞窗口的大小的数字信号处理模块。本发明能够准确消除CMOS无线射频收发机中的本振泄漏，提高信号的有效功率。

Description

本振泄漏自动消除装置

技术领域

本发明涉及一种无线通信收发装置，尤其涉及一种CMOS无线射频收发机中本振泄漏自动消除装置。

背景技术

近来，无线局域网(WLAN，Wireless Local Area Network)系统已经被广泛应用在家庭和办公室中。基于IEEE 802.11b/g标准的无线局域网系统可以在2.4GHz的频段提供从1Mbps到54Mbps的数据速率。低成本和高性能的无线射频收发机是无线局域网流行的关键元器件。另一方面，RF CMOS已经成为非蜂窝无线应用的主导集成电路工艺，例如在蓝芽(Bluetooth)、全球定位系统(GPS，Global Positioning System)和无线局域网中的应用。

CMOS无线射频收发机主要应用于低成本的无线局域网。为了获得高度集成和降低成本和功耗，该收发机采用零中频结构，相对于超外差结构而言，可以省略连接在低噪声放大器(LNA，Low Nosie Amplifier)和混频器之间的片外镜像抑制滤波器。该收发机用CMOS工艺全集成，整个接收机和发射机电路拓扑都采用差分结构，用于最小化寄生和干扰信号的耦合，同时最小化偶次谐波和非线性的影响。但是，由于电路固有的失配和直流失调特性，零中频发射机的主要缺点是存在本振信号的泄漏，而根据无线通信协议(如IEEE802.11 WLAN的协议)，大的本振泄漏将对整个通信系统性能造成很大影响，例如产生高的误码率，通信中断和通信干扰等。因此，CMOS零中频收发机的一个关键问题就是必须要消除固有的本振泄漏。

发明内容

因此本发明所要解决的技术问题是提供一种基于CMOS工艺的片上自动检测校准方式实现本振泄漏消除的装置，该装置能够准确消除CMOS无线射频收发机中的本振泄漏，提高信号的有效功率。

本发明具体是这样实现的：

1、一种CMOS无线射频收发机中本振泄漏自动消除装置，包括：耦合电容：用于检测本振泄漏信号；放大器：用于放大耦合电容检测到的本振泄漏信号；高频峰值检测器：对放大器放大的信号进行检波，输出直流信号；可编程的迟滞比较器：将检波后的直流信号与参考信号比较，输出相应的逻辑高电平或低电平；数字信号处理模块：接收可编程的迟滞比较器的输出，输出相应控制信号；可编程的电流源：在数字信号处理模块的控制下，输出补偿信号实现本振泄漏的消除；耦合电容连接在射频发射机中上变频混频器的输出信号链路上，输出信号经过耦合电容检测、放大器放大和高频峰值检测器检波后，输出的直流信号输入到可编程的迟滞比较器中进行比较，数字信号处理模块根据比较结果输出控制信号，控制可编程的电流源输出补偿信号到射频发射机的可变增益放大器电路中，同时控制可编程的迟滞比较器变化迟滞窗口的大小。

2、如1所述的本振泄漏自动消除装置，其特征在于，放大器由k个级联的相同的共源放大器所组成，具有k档增益，其中，k为正整数且k＞2；共源放大器主要由四个晶体管和两个电阻连接而成；其中，两个晶体管的源端和漏端分别连接在一起组成共源放大器的尾流源，这两个管子中其中一个晶体管的栅极连接到一个偏置电压，另外一个晶体管的栅极通过一个开关选择电路连接到同一个偏置电压上，该偏置电压用于为共源放大器提供电流源；另外两个晶体管组成差分放大器的放大管，它们的源端都连接到尾流晶体管的漏端，它们的栅极分别连接差分输入信号的两个端子，它们的漏端分别通过一个电阻连接到电源电压，电阻和放大管漏端连接的位置即为共源放大器的差分输出端；和差分放大管连接的两个电阻也即共源放大器的负载器件。

3、如2所述的本振泄漏自动消除装置，其特征在于，一个参考电流源通过晶体管产生所述偏置电压；在正常的发射机工作模式下，级联的共源放大器全部通过关断该偏置电压来关断，以节省功耗。

4、如2所述的本振泄漏自动消除装置，其特征在于，所述开关选择电路由两个晶体管连接构成，通过两个互补的逻辑控制信号切换共源放大器的增益，这两个控制信号来自数字信号处理模块。

5、如1至4中任意一项所述的本振泄漏自动消除装置，其特征在于，数字信号处理模块控制可编程的电流源是通过其包含的四个寄存器分别对四个可编程的电流源进行编程：数字信号处理模块写正确的值到相应的寄存器中，改变这四个寄存器的值，从而改变射频发射机中两路可变增益放大器的差分输出信号的直流偏置值。

6、一种数字信号处理模块写正确的值到其内部相应寄存器中以对本振泄漏进行校准的方法，用在一种本振泄漏自动消除装置中，该装置包括：连接在射频发射机中上变频混频器的输出信号链路上的用于检测本振泄漏信号的耦合电容，以及用于放大检测到的本振泄漏信号的放大器，以及用于对放大的信号进行检波、输出直流信号的高频峰值检测器，以及用于对直流信号进行比较的可编程的迟滞比较器，以及根据比较结果输出控制信号、控制可编程的电流源输出补偿信号到射频发射机的可变增益放大器电路中、同时控制可编程的迟滞比较器变化迟滞窗口的大小的所述数字信号处理模块；其特征在于，该方法包括：

6.1、启动本振泄漏自动消除装置；

6.2、初始化装置参数，对所述数字信号处理模块中的四个寄存器复位；

6.3、设定迟滞比较器的状态为最大档DW，DW的值为正整数，且大于2；

6.4、设定校准循环次数为value_r，并且设r＝0；

6.5、调整放大器的增益，并对射频发射机的其中一路可变增益放大器的差分输出信号进行校准；

6.6、调整放大器的增益，并对射频发射机的另一路可变增益放大器的差分输出信号进行校准；

6.7、r的值加1；

6.8、判断r的值是否大于value_r，是则单次标准校准完成，否则转回6.5；

6.9、DW的值减1；

6.10、判断DW的值是否大于0，如果大于0，则返回到6.4；否则校准完成。

7、如6所述的数字信号处理模块写正确的值到其内部相应寄存器中以对本振泄漏进行校准的方法，其特征在于，数字信号处理模块输出两个互补的逻辑控制信号以调整放大器的增益，使得放大器输出的信号能够保证可编程的迟滞比较器正常工作。

8、如6或7所述的数字信号处理模块写正确的值到其内部相应寄存器中以对本振泄漏进行校准的方法，其特征在于，对射频发射机的其中一路可变增益放大器的差分输出信号进行校准包括：

8.1、该路可变增益放大器相应的寄存器1和寄存器2保持上一次校准时的值；

8.2、数字信号处理模块给寄存器1加1；

8.3、数字信号处理模块记录可编程的迟滞比较器的输出；

8.4、重复8.2和8.3m次，其中m大于等于3，相应地，可编程的迟滞比较器输出m个相应的值；8.4.1、如果可编程的迟滞比较器所有的输出值为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器1中的值保持8.1时的值，然后，跳转到8.5；8.4.2、如果可编程的迟滞比较器所有的输出值为逻辑低电平，那么，数字信号处理模块就记录这些值，同时更新寄存器1的值：寄存器1←寄存器1+m，然后，数字信号处理模块退出本路的校准工作，8.4.3、如果可编程的迟滞比较器的输出首先为逻辑高电平，然后又变为逻辑低电平，那么，数字信号处理模块记录这些值，同时更新寄存器1的值：寄存器1←寄存器1+m，然后，数字信号处理模块退出本路的校准工作；8.4.4、如果可编程的迟滞比较器的输出首先为逻辑低电平，然后又变为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器1中的值保持8.1时的值，然后，跳转到8.5；8.4.5、如果可编程的迟滞比较器输出为其它的值，那么，数字信号处理模块记录这些值，同时更新寄存器1的值：寄存器1←寄存器1+『m/2』，然后，跳转到8.5；

8.5、重复8.1；

8.6、数字信号处理模块给寄存器2加1；

8.7、数字信号处理模块记录可编程的迟滞比较器的输出；

8.8、重复8.6和8.7m次，其中m大于等于3，相应地，可编程的迟滞比较器输出m个相应的值；8.8.1、如果可编程的迟滞比较器所有的输出值为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器2中的值保持8.4时的值，然后，退出本路的校准工作；8.8.2、如果可编程的迟滞比较器所有的输出值为逻辑低电平，那么，数字信号处理模块就记录这些值，同时更新寄存器2的值：寄存器2←寄存器2+m，然后，数字信号处理模块退出本路的校准工作；8.8.3、如果可编程的迟滞比较器的输出首先为逻辑高电平，然后又变为逻辑低电平，那么，数字信号处理模块记录这些值，同时更新寄存器2的值：寄存器2←寄存器2+m，然后，数字信号处理模块退出本路的校准工作；8.8.4、如果可编程的迟滞比较器的输出首先为逻辑低电平，然后又变为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器2中的值保持8.4时的值，然后，退出本路的校准工作；8.8.5、如果可编程的迟滞比较器输出为其它的值，那么，数字信号处理模块记录这些值，同时更新寄存器2的值：寄存器2←寄存器2+『m/2』，然后，退出本路的校准工作。

由于采用了上述装置和方法，本发明与现有技术相比，具有以下优点：

根据本发明设计的具有本振泄漏自动消除功能的IEEE 802.11b/g无线射频收发机已经用CMOS工艺实现。图4为没有经过消除本振泄漏情况下的IEEE 802.11g的发射机频谱，从图中可以看出，存在大的本振泄漏，信号的有效功率受到压制，有效信号的功率集中在-25dBm左右；图5为经过本发明消除本振泄漏后的IEEE 802.11g的发射机频谱，从图中可知，本振泄漏被完全消除，信号的有效功率大大提高，有效信号的功率集中在-10dBm左右。为了方便显示，在自动测试设备测试时，图4和图5中的中心载频都归一化到近20MHz的位置。该实验证明了本发明的准确性和有效性。

附图说明

图1是具有本振泄漏自动消除功能的CMOS无线射频收发机结构框图；

图2是放大器AMP中的每个共源放大器的电路连接图；

图3是可编程的电流源PCS实现的补偿电路示意图；

图4是没有经过本振泄露消除的发射机频谱示意图；

图5是经过本发明消除本振泄漏后的发射机频谱示意图；

图6是本发明中本振泄漏校准过程的流程图。

具体实施方式

以下结合附图对本发明的具体实施过程作进一步的说明：

一、CMOS无线射频收发机的结构

1、收发机

如图1所示，CMOS无线射频收发机集成了低噪声放大器(LNA)、I/Q下变频混频器(mixer)、一个集成的基于锁相环的频率综合器(synthesizer)(该频率综合器可以产生正交的本振信号)和基带模拟处理电路，基带模拟处理电路包括可变增益放大器(VGA)和低通滤波器(LPF)。经过基带模拟处理电路处理的信号到达模数转换器(ADC)，模数转换器的输出输入到基带处理器(BB)，经过基带的处理，就可以解调获得接收的信号。

在发射机链路中，基带输出信号经过数模转换器(DAC)，获得的信号输入到I/Q基带模拟处理电路和上变频混频器，还有一个预放大器(Preamp)，外加两个射频带通滤波器(BPF)和一个功率放大器(PA)，共同可以组成一个完整发射链路电路。

其中，数模转换器和模数转换器可以和射频集成在一起，基带单独集成；数模转换器和模数转换器也可以和基带集成在一起，射频单独集成；也可把图1中所示的所有电路模块集成一起。

2、发射机中的本振泄漏自动消除环路

零中频结构发射机的主要缺点是存在本振泄漏，本振泄漏通常认为是电路的失配和直流失调所引起的。为了消除本振泄漏，一个本振泄漏自动消除环路插入到图1中，它包括耦合电容C0、放大器Amp、高频峰值检测器HFPD、可编程的迟滞比较器PHC、数字信号处理模块DSP和可编程的电流源PCS。

在自动消除模式情况下，首先，发射机中的低通滤波器LPF输入的交流信号被切换连接到地，耦合电容C0检测上变频混频器的输出信号，这时，从C0获得的信号就是本振泄漏信号。然后，具有k档增益(k＞2，其中k为正整数)的放大器AMP放大C0检测到的信号到一个合理的幅度，这里的合理幅度指的是后面可编程的迟滞比较器PHC可检测到的信号幅度范围。下一步，高频峰值检测器HFPD对放大的信号进行检波，输出的直流信号输入到可编程的迟滞比较器PHC。可编程的迟滞比较器PHC将检波后的直流信号与参考信号比较，输出相应的逻辑高电平或低电平。最后，迟滞比较器PHC的输出信号输入到数字信号处理模块DSP，数字信号处理模块DSP根据迟滞比较器的输出信号输出控制信号到可编程的电流源PCS，同时，数字信号处理模块DSP还输出信号控制可编程的迟滞比较器PHC变化迟滞窗口的大小。嵌入到发射机链路中的可编程的电流源PCS通过补偿可变增益放大器VGA电路实现本振泄漏的消除。

在正常发射机工作模式情况下，发射机中的低通滤波器LPF输入的交流信号被切换到数模转换器DAC的输出，除维持数字信号处理模块DSP中的寄存器(下文详述)的值和嵌入到发射机链路中的可编程的电流源PCS之外，其它所有的本振泄漏自动消除电路全部关断以节省功耗。

二、本振泄漏自动消除的设计

本发明提出的本振泄漏自动消除环路如图1中所示，用于补偿的嵌入到发射机链路中的可编程的电流源PCS和数字信号处理模块DSP中的本振泄漏校准过程是非常关键的。这里，我们详细地阐述如下：

1、放大器AMP设计

本实施例中，放大器AMP由5个级联的相同的共源放大器所组成，用于放大通过耦合电容C0检测到的信号。每个共源放大器的电路连接如图2所示。晶体管M0、M1、M2、M3和两个电阻R1、R2共同组成共源放大器。为了阐述方便，晶体管M0和M1的偏置网络在这里被省略。其中，两个晶体管M2和M3的源端和漏端分别连接在一起组成共源放大器的尾流源，这两个管子中其中一个晶体管M3的栅极连接到一个偏置电压Vbias上，另外一个晶体管M2的栅极通过一个开关选择电路连接到同一个偏置电压Vbias上，该偏置电压Vbias用于为共源放大器提供电流源；另外两个晶体管M0和M1组成差分放大器的放大管，它们的源端都连接到尾流晶体管的漏端，它们的栅极分别连接差分输入信号的两个端子，它们的漏端分别通过一个电阻连接到电源电压，电阻和放大管漏端连接的位置即为共源放大器的差分输出端；和差分放大管连接的两个电阻也即共源放大器的负载器件。一个参考电流源通过晶体管产生偏置电压Vbias，此为本领域的常规设计，在此不予详述。在正常的发射机工作模式下，这些级联的共源放大器全部通过关断偏置电压Vbias来关断。晶体管M4和M5组成所述开关选择电路，用于切换共源放大器的增益。控制信号“a”和“an”是互补的逻辑信号，也即，如果控制信号“a”为逻辑高电平，那么，控制信号“an”就为逻辑低电平；反之亦然。如果“a”为逻辑高电平，那么，晶体管M2导通，共源放大器的增益增加。这里，控制信号“a”和“an”来自数字信号处理模块DSP。

2、用可编程的电流源PCS实现的补偿电路

因为本振泄漏是源于本振的直流失调和I/Q路的不匹配，而且在级联的电路中，所有的直流失调和不匹配都可以等效为直流失调。所以我们可以有意在级联的电路中加入适当的直流失调用于消除本振的直流失调和不匹配。该补偿电路如图3所示。该图中，除附加的四个可编程的电流源Ii+、Ii-、Iq+和Iq-以外，其余是发射机可变增益放大器VGA电路中的一部分。包含在数字信号处理模块DSP中的四个N bit(例如，这里是8bit)的寄存器reg0、reg1、reg2和reg3可以分别对四个可编程的电流源Ii+、Ii-、Iq+和Iq-编程。信号对(Vi+，Vi-)和(Vo_I+，Vo_I-)分别是I路的可变增益放大器VGA的差分输入信号和差分输出信号；信号对(Vq+，Vq-)和(Vo_Q+，Vo_Q-)分别是Q路的可变增益放大器VGA的差分输入信号和差分输出信号。通过改变寄存器reg0、reg1、reg2和reg3的值，对信号(Ii+，Ii-)和(Iq+Iq-)编程可以改变信号对(Vo_I+，Vo_I-)和(Vo_Q+，Vo_Q-)的直流偏置值。按照下述的校准过程，数字信号处理模块DSP可以写正确的值到相应的寄存器中。

3、可编程的迟滞比较器PHC、可编程的电流源PCS和高频峰值检测器HFPD的设计

可编程的迟滞比较器的设计本领域的技术人员通过常规技术就可以实现，以下从原理上对其进行简要说明：设迟滞比较器有DW档，DW的值为正整数，且大于2。迟滞比较器窗口的大小就决定了残留的本振泄漏值的大小。如果迟滞比较器的窗口大，那么，通过迟滞比较器获得的本振泄漏信息并进行校准之后，残留的本振泄漏值就比较大；同样，当迟滞比较器的窗口最小时，经过校准之后，残留的本振泄漏值就最小。这里，设定迟滞比较器的最小窗口对应于系统可接受的本振泄漏值。变化迟滞比较器的正反馈网络，就可以实现迟滞窗口大小的改变。

可编程的电流源和高频峰值检测器的设计是本领域的常规技术，可以参考经典教科书和相关科技文献来设计。

4、数字信号处理模块DSP中的本振泄漏校准过程

本发明是通过图1中的数字信号处理模块DSP实现本振泄漏校准过程的。首先，设定可编程的迟滞比较器为窗口最大那一档，然后，按照如下所述的标准校准过程进行校准。完成一次标准校准以后，通过数字信号处理模块把迟滞比较器的档调到DW-1档，将迟滞比较器的迟滞窗口变小，再次进行标准校准。如此循环，直到DW的值为0，那么整个的本振泄漏校准过程就完成了。前面所述的标准校准过程具体如下：校准过程是在I/Q路之间交替进行的。例如：首先对I路进行校准，接着对Q路进行校准，然后再对I路进行校准，如此循环r次(r为正整数，且r＞2，r可以根据系统要求确定)。

如图6所示，本振泄漏校准过程的具体流程为：1)启动本振泄漏自动消除环路；2)校准电路参数初始化，寄存器reg0、reg1、reg2和reg3复位，3)设定迟滞比较器的状态为最大档DW。4)设定校准循环次数为value_r，并且设r＝0；5)调整放大器AMP的增益，并对I路进行校准；6)调整放大器AMP的增益并对Q路进行校准；7)r的值加1；8)判断r的值是否大于value_r，是则单次标准校准完成；否则转回第5)步；9)DW的值减1；10)判断DW的值是否大于0，如果大于0，返回到4)步；否则本振泄漏校准完成。

这里，I路的校准方法和Q路的校准方法是相同的。作为一个例子，I路的校准方法详细阐述如下：

第一步：寄存器reg0、reg1、reg2和reg3保持上一次校准时的值。

第二步：数字信号处理模块通过控制信号“a”和“an”合理设置放大器的增益，使得放大器输出的信号能够保证可编程的迟滞比较器正常工作。

第三步：数字信号处理模块给寄存器reg0加1，因此，电流源Ii+的电流值增加；相应地，信号对(Vo_I+，Vo_I-)的直流值、高频峰值检测器HFPD的输出和可编程的迟滞比较器的输出都相应发生变化。

第四步：数字信号处理模块记录可编程的迟滞比较器的输出。

第五步：重复第三步和第四步m次(其中m大于等于3)，相应地，可编程的迟滞比较器输出m个相应的值。这里，1)如果可编程的迟滞比较器所有的输出值为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器reg0中的值不变，保持上一次在“第一步”时的值，然后，跳转到第六步；2)如果可编程的迟滞比较器所有的输出值为逻辑低电平，数字信号处理模块就记录这些值，同时更新寄存器reg0的值(reg0←reg0+m)，然后，数字信号处理模块退出本次I路的校准工作；3)如果可编程的迟滞比较器的输出首先为逻辑高电平，然后又变为逻辑低电平，那么，数字信号处理模块记录这些值，同时更新寄存器reg0的值(reg0←reg0+m)，然后，数字信号处理模块退出本次I路的校准工作；4)如果可编程的迟滞比较器的输出首先为逻辑低电平，然后又变为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器reg0保持上一次在“第一步”时的值，然后，跳转到第六步；5)如果可编程的迟滞比较器输出为其它的值，那么，数字信号处理模块记录这些值，同时更新寄存器reg0的值(reg0←reg0+『m/2』)，然后，跳转到第六步。

第六步：重复第一步和第二步。

第七步：数字信号处理模块给寄存器reg1加1，因此，电流源Ii-的电流值增加；相应地，信号对(Vo_I+，Vo_I-)的直流值、高频峰值检测器的输出和可编程的迟滞比较器的输出都相应发生变化。

第八步：数字信号处理模块记录可编程的迟滞比较器的输出。

第九步：重复第七步和第八步m次(其中m大于等于3)，相应地，可编程的迟滞比较器输出m个相应的值。这里，1)如果可编程的迟滞比较器所有的输出值为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器reg1中的值不变，保持上一次在“第五步”时的值，然后，退出本次I路的校准工作；2)如果可编程的迟滞比较器所有的输出值为逻辑低电平，数字信号处理模块就记录这些值，同时更新寄存器reg1的值(reg1←reg1+m)，然后，数字信号处理模块退出本次I路的校准工作；3)如果可编程的迟滞比较器的输出首先为逻辑高电平，然后又变为逻辑低电平，那么，数字信号处理模块记录这些值，同时更新寄存器reg1的值(reg1←reg1+m)，然后，数字信号处理模块退出本次I路的校准工作；4)如果可编程的迟滞比较器的输出首先为逻辑低电平，然后又变为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器reg1保持上一次在“第五步”时的值，然后，退出本次I路的校准工作；5)如果可编程的迟滞比较器输出为其它的值，那么，数字信号处理模块记录这些值，同时更新寄存器reg1的值(reg1←reg1+『m/2』)，然后，退出本次I路的校准工作。

注意，『』表示计算最大的整数值。

通过上述校准过程，可最终使CMOS无线射频收发机中的本振泄漏得以自动消除。

Claims (8)

1.一种CMOS无线射频收发机中本振泄漏自动消除装置，包括：

耦合电容：用于检测本振泄漏信号；

放大器：用于放大耦合电容检测到的本振泄漏信号；

高频峰值检测器：对放大器放大的信号进行检波，输出直流信号；

可编程的迟滞比较器：将检波后的直流信号与参考信号比较，输出相应的逻辑高电平或低电平；

数字信号处理模块：接收可编程的迟滞比较器的输出，输出相应控制信号；

可编程的电流源：在数字信号处理模块的控制下，输出补偿信号实现本振泄漏的消除；

耦合电容连接在射频发射机中上变频混频器的输出信号链路上，输出信号经过耦合电容检测、放大器放大和高频峰值检测器检波后，输出的直流信号输入到可编程的迟滞比较器中进行比较，数字信号处理模块根据比较结果输出控制信号，控制可编程的电流源输出补偿信号到射频发射机的可变增益放大器电路中，同时控制可编程的迟滞比较器变化迟滞窗口的大小。

2.如权利要求1所述的本振泄漏自动消除装置，其特征在于，放大器由k个级联的相同的共源放大器所组成，具有k档增益，其中，k为正整数且k＞2；

共源放大器主要由四个晶体管和两个电阻连接而成；其中，两个晶体管的源端和漏端分别连接在一起组成共源放大器的尾流源，这两个管子中其中一个晶体管的栅极连接到一个偏置电压，另外一个晶体管的栅极通过一个开关选择电路连接到同一个偏置电压上，该偏置电压用于为共源放大器提供电流源；另外两个晶体管组成差分放大器的放大管，它们的源端部连接到尾流晶体管的漏端，它们的栅极分别连接差分输入信号的两个端子，它们的漏端分别通过一个电阻连接到电源电压，电阻和放大管漏端连接的位置即为共源放大器的差分输出端；和差分放大管连接的两个电阻也即共源放大器的负载器件。

3.如权利要求2所述的本振泄漏自动消除装置，其特征在于，一个参考电流源通过晶体管产生所述偏置电压；在正常的发射机工作模式下，级联的共源放大器全部通过关断该偏置电压来关断，以节省功耗。

4.如权利要求2所述的本振泄漏自动消除装置，其特征在于，所述开关选择电路由两个晶体管连接构成，通过两个互补的逻辑控制信号切换共源放大器的增益，这两个控制信号来自数字信号处理模块。

5.如权利要求1至4中任意一项所述的本振泄漏自动消除装置，其特征在于，数字信号处理模块控制可编程的电流源是通过其包含的四个寄存器分别对四个可编程的电流源进行编程：数字信号处理模块写正确的值到相应的寄存器中，改变这四个寄存器的值，从而改变射频发射机中两路可变增益放大器的差分输出信号的直流偏置值。

6.一种数字信号处理模块写正确的值到其内部相应寄存器中以对本振泄漏进行校准的方法，用在一种本振泄漏自动消除装置中，该装置包括：连接在射频发射机中上变频混频器的输出信号链路上的用于检测本振泄漏信号的耦合电容，以及用于放大检测到的本振泄漏信号的放大器，以及用于对放大的信号进行检波、输出直流信号的高频峰值检测器，以及用于对直流信号进行比较的可编程的迟滞比较器，以及根据比较结果输出控制信号、控制可编程的电流源输出补偿信号到射频发射机的可变增益放大器电路中、同时控制可编程的迟滞比较器变化迟滞窗口的大小的所述数字信号处理模块；其特征在于，该方法包括：

6.1、启动本振泄漏自动消除装置；

6.2、初始化装置参数，对所述数字信号处理模块中的四个寄存器复位；

6.3、设定迟滞比较器的状态为最大档DW，DW的值为正整数，且大于2；

6.4、设定校准循环次数为value_r，并且设r＝0；

6.5、调整放大器的增益，并对射频发射机的其中一路可变增益放大器的差分输出信号进行校准；

6.6、调整放大器的增益，并对射频发射机的另一路可变增益放大器的差分输出信号进行校准；

6.7、r的值加1；

6.8、判断r的值是否大于value_r，是则单次标准校准完成，否则转回6.5；

6.9、DW的值减1；

6.10、判断DW的值是否大于0，如果大于0，则返回到6.4；否则校准完成。

7.如权利要求6所述的数字信号处理模块写正确的值到其内部相应寄存器中以对本振泄漏进行校准的方法，其特征在于，数字信号处理模块输出两个互补的逻辑控制信号以调整放大器的增益，使得放大器输出的信号能够保证可编程的迟滞比较器正常工作。

8.如权利要求6或7所述的数字信号处理模块写正确的值到其内部相应寄存器中以对本振泄漏进行校准的方法，其特征在于，对射频发射机的其中一路可变增益放大器的差分输出信号进行校准包括：

8.1、该路可变增益放大器相应的寄存器1和寄存器2保持上一次校准时的值；

8.2、数字信号处理模块给寄存器1加1；

8.3、数字信号处理模块记录可编程的迟滞比较器的输出；

8.4、重复8.2和8.3m次，其中m大于等于3，相应地，可编程的迟滞比较器输出m个相应的值；8.4.1、如果可编程的迟滞比较器所有的输出值为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器1中的值保持8.1时的值，然后，跳转到8.5；8.4.2、如果可编程的迟滞比较器所有的输出值为逻辑低电平，那么，数字信号处理模块就记录这些值，同时更新寄存器1的值：寄存器1←寄存器1+m，然后，数字信号处理模块退出本路的校准工作；8.4.3、如果可编程的迟滞比较器的输出首先为逻辑高电平，然后又变为逻辑低电平，那么，数字信号处理模块记录这些值，同时更新寄存器1的值：寄存器1←寄存器1+m，然后，数字信号处理模块退出本路的校准工作；8.4.4、如果可编程的迟滞比较器的输出首先为逻辑低电平，然后又变为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器1中的值保持8.1时的值，然后，跳转到8.5；8.4.5、如果可编程的迟滞比较器输出为其它的值，那么，数字信号处理模块记录这些值，同时更新寄存器1的值：寄存器1←寄存器1+『m/2』，然后，跳转到8.5；

8.5、重复8.1；

8.6、数字信号处理模块给寄存器2加1；

8.7、数字信号处理模块记录可编程的迟滞比较器的输出；

8.8、重复8.6和8.7m次，其中m大于等于3，相应地，可编程的迟滞比较器输出m个相应的值；8.8.1、如果可编程的迟滞比较器所有的输出值为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器2中的值保持8.4时的值，然后，退出本路的校准工作；8.8.2、如果可编程的迟滞比较器所有的输出值为逻辑低电平，那么，数字信号处理模块就记录这些值，同时更新寄存器2的值：寄存器2←寄存器2+m，然后，数字信号处理模块退出本路的校准工作；8.8.3、如果可编程的迟滞比较器的输出首先为逻辑高电平，然后又变为逻辑低电平，那么，数字信号处理模块记录这些值，同时更新寄存器2的值：寄存器2←寄存器2+m，然后，数字信号处理模块退出本路的校准工作；8.8.4、如果可编程的迟滞比较器的输出首先为逻辑低电平，然后又变为逻辑高电平，那么，数字信号处理模块不记录这些值，寄存器2中的值保持8.4时的值，然后，退出本路的校准工作；8.8.5、如果可编程的迟滞比较器输出为其它的值，那么，数字信号处理模块记录这些值，同时更新寄存器2的值：寄存器2←寄存器2+『m/2』，然后，退出本路的校准工作。

Images