JP4331348B2 - ポインタ方式を利用したインバータ制御信号発生装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ポインタ方式を利用した力率補償装置の3 相駆動用基準値発生装置及びインバータ駆動信号発生装置に係るもので、詳しくは、ポインタを利用して該当データをメモリから読み込んで、力率を補償し得る力率補償装置の3 相駆動用基準値発生回路及びインバータ駆動制御信号発生装置に関するものである。
【０００２】
【従来の技術】
近来、家電製品は、エネルギー節約、出力制御の容易性の観点から、モータのインバータ化が漸次拡大されつつあり、インバータ駆動モータを採用した洗濯機及び冷蔵庫などが開発されており、前記インバータは、その装置の特性上、先ず、商用電源（国内では、220V/60Hz ）を直流化した後、それをスイッチング素子を使用して、所望の電圧及び周波数に転換させているため、前記直流化過程で大容量のキャパシタを必要とする。
【０００３】
このような従来のインバータシステムにおいては、図13に示したように、入力される商用交流電源をブリッジダイオードを経て直流電圧に整流する整流部111 と、前記整流された電圧を平滑して出力するチョークコイル112 及び平滑用コンデンサ113 と、
前記チョークコイル112 及び平滑用コンデンサ113 を経て平滑された直流電圧をパルス幅変調（PWM ）することにより、再び3 相の交流電源に変換してモータに供給し駆動させるインバータ120 と、を備えて構成されている。
【０００４】
以下、このように構成された従来のインバータシステムの動作に対し、図面を用いて説明する。
先ず、図14(A) に示したような商用の交流電源電圧波形及び、図14(B) に示したような商用の交流電源電流波形を有する交流電源を整流部111 に供給すると、該整流部111 では、ブリッジダイオードを利用して直流電圧に整流してチョークコイル112 に出力する。
【０００５】
その後、前記チョークコイル112 及び平滑用コンデンサ113 で平滑して、前記整流部111 の直流電圧に含まれる交流成分を除去し、それをインバータ120 に出力する。
このとき、前記インバータ120 に入力される直流電圧は、入力交流電源のピーク値よりも大きい電圧になる。
【０００６】
次いで、前記インバータ120 は、平滑用コンデンサ113 から入力される直流電圧をスイッチング素子のオン/ オフ動作に従い、3 相の交流電源に変換して、モータM に供給し駆動させる。
図14(B) に示した時間（t ）は、チョークコイル112 と平滑コンデンサ113 との時定数に従って決定される時間であるが、通常、交流電源の周期の1/5 ほどである。
【０００７】
このとき、力率が1 であるならば、インバータに流れる電流波形は、図14(C) に示したように、入力される商用交流電源と同様な位相であり、最大電流よりも一層小さいピーク電流を有する。
即ち、図14(C) に示したように、理想的な電流波形を生成すると、ノイズが低減され、電力が減少されるため、先進国でも、前記電流波形を生成することが規定されている状況である。
【０００８】
このような電流波形を生成するためには、力率改善回路を利用するが、詳細は次のようである。
即ち、従来のインバータシステムの力率改善回路においては、図15に示したように、入力される商用交流電源をブリッジダイオードを通して直流電圧に整流する整流部111 と、
前記出力を平滑して出力するチョークコイル112 及び平滑用パルス幅変調により再び3 相の交流電源に変換して、モータM に供給し駆動させるインバータ120 と、
前記整流部111 の出力電圧及び前記平滑用コンデンサ113 の両端にかかる電圧を比較器、マルチプレクサ、NANDゲート及びNOR ゲートなどを利用して全体的な入力電流と、電圧と、を同様にさせるべく、パルス幅デューティを可変させるアナログ力率改善部210 と、該アナログ力率改善部210 で可変されたパルス幅デューティによりオン又はオフされて、前記平滑用コンデンサ113 の充放電動作を制御するスイッチング素子Q1と、からなり、力率を補償する力率補償部200 と、を備えて構成されていた。
【０００９】
以下、このように構成された従来のインバータシステムの力率改善回路の力率補償動作に対し、図15及び図16を用いて説明する。
先ず、商用交流電源が印加されると、整流部111 から直流電圧に整流して出力するが、このように出力された直流電圧は、力率補償部200 の抵抗R1、R2により分圧されて前記力率改善部210 のc 端子 (VM1)に入力され、チョークコイル112 に誘起される電圧は、抵抗R5を経て前記アナログ力率改善部210 のe 端子（Idet）に入力され、前記チョークコイル112 に誘起された電圧を、抵抗R4とダイオードD1及びコンデンサC1により調整した電圧と、抵抗R3により調整した電圧と、が加えられて、該電圧が力率改善部210 のh 端子Vcc に入力される。
【００１０】
このとき、前記h 端子を通して、継続して入力電圧を供給する理由は、力率制御時に、前記入力電圧の波形と同様にするためである。
且つ、前記チョークコイル112 とダイオードD2を経てインバータ120 に供給される直流電圧は、抵抗R11 〜R13 により分圧されて力率改善部210 のa 端子（INV ）に入力され、その電圧は、抵抗R7、R8及びコンデンサC2の時定数により調節されて力率改善部210 のb 端子（COMP）に入力され、前記インバータ120 に供給される電流に対応する電圧、即ち、コンデンサC3で決定される電圧がd 端子(CS)に入力される。
【００１１】
このように入力された電圧は、図16に示したように、比較器211,216,219 、マルチプレクサ217 、インバータI1、NANDゲート213,214 、セルフスタータ（self starter)及びNOR ゲート215 により、入力電圧とインバータ120 と、出力電圧と、を比較し、二つの電圧が同様になるように組み立てられたパルスを出力するが、結果的に、図17(A)(B)に示したように、サイン（sine）波のうち振幅が低い部分では、デューティが大きく、サイン波の高い部分では、デューティを下げたパルスが、g 端子を経て出力される。
【００１２】
このように出力されたパルスは、前記アナログ力率改善部210 のg 端子Voutを経てスイッチングトランジスタQ1のゲートに印加されて、該スイッチングトランジスタQ1はスイッチング動作を反復するため、前記インバータ120 に入力される電圧と電流とが力率補償されて位相差はなくなる。
【００１３】
【発明が解決しようとする課題】
然るに、このような従来のインバータシステムの力率改善回路においては、力率補償のために、アナログ型の専用ICを使用しているため、IC周辺回路が複雑になって、信号の制御が難しく、チョークコイルに補助巻線などが必要となって、費用が増々上昇し、生産性が低下するという不都合な点があった。
【００１４】
そこで、本発明は、このような従来の課題に鑑みてなされたもので、デジタル回路を利用し半導体製造工程を簡単化して、費用を節減し、零クロス検出信号及び格納された90°のサインテーブルのデータに基づき、スイッチング素子を駆動して、経済的、且つ、高効率の力率補償を可能にしたポインタ方式を利用したインバータ制御信号発生装置を提供することにその目的がある。
【００１５】
【課題を解決するための手段】
このような目的を達成するため、本発明に係る力率補償装置の3 相駆動用基準値発生回路においては、ポインタ方式を利用した力率補償装置の3 相駆動用基準値発生回路であって、
入力される電源電圧の零クロス点を検出して、それに対応する零クロス検出信号を出力する零クロス検出部と、
零クロス点および任意のポインタ値に基づいて、初期のポインタを設定する初期ポインタ設定部と、
該初期ポインタ設定部で設定されたポインタ値と、パルス駆動周期を演算して出力する第1 ポインタ発生部と、
該第1 ポインタ発生部から入力されたパルス駆動周期を演算して、次のポインタを求める第2 ポインタ発生部と、
前記第1 ポインタ発生部から出力されるポインタにより、正弦波テーブルから正弦波データを読み込んで出力する正弦波データ部と、
前記出力される正弦波データに、電圧レベルに従って決定されるパルス幅決定係数を乗じて出力する乗算部と、
前記乗算されて出力される値にオフセットレジスタの振幅決定値を演算して、各相の基準値を生成する位相発生部と、を備えて構成されている。
【００１６】
本発明に係るインバータ駆動制御信号発生装置においては、ポインタ方式を利用したインバータ駆動信号発生回路であって、
零クロス検出信号と、次のポインタ信号と、を受けて、それらを論理和するORゲートと、
該ORゲートの出力信号を受けて、それに対応するポインタ信号及びパルス駆動周期加減信号を発生する第1 ポインタ発生部と、
前記第1 ポインタ信号を受けて、パルス駆動加減信号に従って設定周波数を加算または減算し、それによって次のポインタを発生する第2 ポインタ発生部と、
前記第1 ポインタ発生部から出力されるポインタ信号に従って該当アドレスの正弦波値を出力するROM と、
モータ関連の特性係数、整流電圧感知信号及び負荷電流感知信号を受けて、それに対応する係数値を演算する係数演算部と、
前記ROM からの正弦波値を入力して、それを前記係数演算部の係数値と乗算する乗算部と、
所定の設定周波数に基づき、クロックが発生される度毎に、インタラプト信号を出力するインタラプト発生部と、
前記インタラプト信号をスタート信号として受けて、計数するカウンタ部と、
前記カウンタ部の計数信号と、前記乗算部の出力信号と、を受けて、それらを比較し、それに対応する比較信号を出力する比較部と、
該比較部の比較信号、リセット信号及び零クロス検出信号を受けて、それらを論理積して、それに対応するPAM 駆動信号を出力するAND ゲートと、を備えて構成されている。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
先ず、本発明に係る力率補償のための3 相駆動用基準値発生装置においては、図2 に示したように、初期のポインタ値が格納されたポインタレジスタ［15:0］71と、
該ポインタレジスタ［15:0］71で設定されたポインタ値から各相のポインタ値と、パルス駆動周期加減信号と、を決定して出力する第1 ポインタ発生部74と、該第1 ポインタ発生部74から入力されたパルス駆動周期加減信号に基づき、現在ポインタに現在のパルス駆動周期を加算または減算して、次のポインタ（next＿addr）を求めて前記第1 ポインタ発生部74に供給する第2 ポインタ発生部75と、
前記第1 ポインタ発生部74から入力されるポインタでポイントされた正弦波データを読み込んで、正弦波発生のための振幅値［7:0 ］を出力する正弦波データ部76と、
前記正弦波データ部76から出力される正弦波データに、インバータに供給される電圧レベル及びモータの特性と、負荷感知電流とにより決定されるパルス幅決定係数を乗じて出力する乗算部77と、
前記第1 ポインタ発生部74から提供される極性に従い、前記乗算器77から出力される値に任意に設定された振幅値を加減して決定されるu 、v 、w 相の基準値を生成して出力する位相発生部78と、
該位相発生部78から供給される振幅値を設定するオフセットレジスタ79と、を備えて構成されている。
【００１８】
図1 は、ポインタ方式を利用した力率補正装置の回路構成図で、図示されたように、整流部61では、入力交流電源を整流して、直流電源を出力し、チョークコイル62及び平滑用コンデンサ63では、前記直流電圧に含まれる交流成分を除去して、インバータ64に供給し、該インバータ64は、直流電圧を再び交流電圧に変換してモータM に供給する。
【００１９】
このとき、零クロス検出部65は、入力交流電源の零クロス点を検出して、3 相基準値発生部67に供給し、電圧レベル検出部66では、前記インバータ64に供給される電圧のレベルを検出して前記3 相基準値発生部67に供給する。
その後、前記3 相基準値発生部67は、前記零クロス検出部65の零クロス点から決定された3 相の正弦波と、前記電圧レベル検出部66で検出されるレベルにより決定されるパルス幅決定係数と、により3 相基準値を生成して駆動部68に出力する。
【００２０】
次いで、前記駆動部68は、前記3 相基準値発生部67から出力される基準値に基づき、スイッチング素子Q1の動作を制御して力率を補償する。
以下、このような本発明に係る3 相基準値発生部67の動作に対し、図2 を用いて説明する。
先ず、ポインタレジスタ71に格納されたポインタをマルチプレクサ72の入力端に入力し、零クロス検出部65で検出した零クロス信号をマルチプレクサ72に入力する。
【００２１】
このとき、前記零クロス検出部65は、零クロス点が検出されると、前記マルチプレクサ 72に“0 ”の零クロス制御ビットを出力し、零クロス点が検出されないと、“1 ”の零クロス制御ビットを出力する。
次いで、前記マルチプレクサ72は、“0 ”の零クロス制御ビットが入力されると、零クロス信号を選択して出力し、“1 ”の零クロス制御ビットが入力されると、前記ポインタレジスタ71から出力されるポインタを選択してORゲート73に出力し、該ORゲート73は、入力される信号を第1 ポインタ発生部74に伝達する。
【００２２】
その後、前記第1 ポインタ発生部74では、入力されるポインタ値に応じて、メモリ内にテーブルに格納された各相U 、V 、W のa 、b 、方向、極性（polarity）を選択して、ポインタ初期値と、IN＿DIR （パルス駆動周期加減信号）と、をU 、V 、W 相に対し、順次計算する。
このとき、a ［15:0］は、ポインタの終了点であり、b ［15:0］は、ポインタの開始点であり、方向は、0 〜90°の範囲を“0 ”に、その他は、“1 ”に設定し、極性は、0 〜180 °の範囲を“0 ”に、180 〜360 °の範囲を“1 ”に設定する。
【００２３】
例えば、テーブルの内容をU 相を基準にして説明すると、ポインタ値X が90°に対応する値であるとするとき、ポインタ［15:0］値が、図3 に示したように、0 〜90°に対応する範囲（≦X)に存在すると、a はポインタの値になり、b は、0 、方向も0 に設定される。
前記ポインタ［15:0］値が、90〜180 °に対応する範囲（≦2X) に存在すると、前述の正弦波は対称であるため、a は、2Xとなり、b は、ポインタ値に設定され、方向は、1 に設定される。
【００２４】
又、前記ポインタ［15:0］値が、180 〜270 °に対応する範囲（≦3X) に存在すると、a は、ポインタになり、b は、2Xになり、方向は、1 に選択され、更に、前記ポインタ［15:0］値が、270 〜360 °に対応する範囲に存在すると、a は、4Xになり、b は、ポインタ値に、方向は、1 に選択される。このとき、方向が“1 ”であると、中間値＝a-b を計算し、方向が“0 ”であると、中間値＝a ＋b を計算して、90°の範囲内に対応する値をポインタとして出力して初期値を設定する。
【００２５】
即ち、図5 に示したように、零クロス検出部65から“0 ”の零クロス制御ビットが入力されると、零クロス信号が印加されたと判断して、ポインタ及び極性を“0 ”に設定した後、各相別の初期値を設定する（S101）。その後、ポインタの初期値は、a ±b を利用して計算し、パルス駆動周期加減信号（in＿dir ）は、“0 ”に設定する（S102）。
【００２６】
次いで、前記零クロス検出部65から“1 ”の零クロス制御ビットが入力されると、零クロス点が検出されなかったと判断して、ポインタレジスタ71から出力されるポインタを受けて、最初の出力サイクルであるかをチェックする（S103）。その結果、前記ポインタレジスタ71から出力される最初のサイクルであると、その出力されるポインタを受けて（S104）、各相U 、V 、W の初期値をa ±b を利用して計算し、パルス駆動周期加減信号（in＿dir ）は、“0 ”に設定する（S102）。
【００２７】
しかし、前記チェックの結果、初期化でなく一定時間が経過した場合（S105）は、各相毎のポインタに順次、第2 ポインタ発生部75から発生される次のアドレス（next＿addr）を代入して、次のポインタに設定し（pointer<-next ＿addr）、in＿dir （パルス駆動周期加減信号）にout ＿dir （駆動周期変更信号）の値を代入して、前記in＿dir 値を出力する。
【００２８】
このとき、正弦波が格納されたメモリ（図示されず）には、0 〜90°の範囲の正弦波に対するデータが格納されているため、90〜360 °の範囲は、0 〜90°の範囲に対するデータから求めるが、そのためにin＿dir （パルス駆動周期加減信号）により、正弦波に対するポインタを継続して増加させるか、又は減少させるかを決定する。
【００２９】
且つ、out ＿dir （駆動周期変更信号）は、図6 に示したように、90°周期に信号値を変更させる。
このように、前記第１ポインタ発生部74からポインタ及びパルス駆動周期加減信号in＿dir を、第2 ポインタ発生部75に出力し、該第2 ポインタ発生部75は、前記第1 ポインタ発生部74から供給されるポインタにパルス駆動周期加減信号in＿dir に基づき、パルス駆動周期（frequency ）［7:0 ］を加算または減算して、次のポインタ（next＿adrr）を生成し、それをORゲート73を経て前記第1 ポインタ発生部74に供給する。
【００３０】
即ち、図7 に示したように、前記第2 ポインタ発生部75は、前記パルス駆動周期加減信号in＿dir が“0 ”であると（＝ポインタが0 〜90°または180 〜270 °の範囲に存在する場合）、現在のポインタ値にパルス駆動周期を加算してORゲート74に出力する。
このとき、演算された次のポインタ（next＿addr）が、図6 に示したように、“X ”より小さいか、同じである場合、90°以前の値であるから、駆動周期変更信号out ＿dir は、out ＿dir ＝0 とする。次のポインタ（next＿addr）が“X ”より大きい場合、90°以後の値であるから、駆動周期変更信号out ＿dir ＝1 とする。この場合、次のポインタの計算時には現在のポインタ値からパルス駆動周期が減算される。
【００３１】
そして、前記第2 ポインタ発生部75は、前記パルス駆動周期加減信号in＿dir が“1 ”であると（＝ポインタが90〜180 °または270 〜360 °の範囲に存在する場合）、現在のポインタ値からパルス駆動周期を減算してORゲート74に出力する。
このように演算された後、ポインタ（next＿addr）にキャリーが発生されていない場合、ポインタの区間は継続して90〜180 °の範囲、又は、270 〜360 °の範囲内に存在することになり、駆動周期変更信号out ＿dir ＝1 になる。ポインタの計算時に、現在のポインタ値からパルス駆動周期を減算したときに演算中にキャリーが発生すると、ポインタが０〜90°の範囲、又は、180 〜270 °の範囲内に存在することになり、駆動周期変更信号out ＿dir ＝0 とする。この場合、次のポインタの計算時には、現在のポインタ値にパルス駆動周期が加算される。
【００３２】
このように、次のポインタ（next＿addr）を算出して、ORゲートを経て第1 ポインタ発生部74に供給すると、該第1 ポインタ発生部74では、入力されるポインタ値及び駆動周期変更信号out ＿dir に基づき、前述のように計算されたポインタを正弦波テーブル部76に出力する。
その後、前記正弦波テーブル部76は、前記第1 ポインタ発生部74から供給されるポインタで指定された正弦波データを読み込んで、乗算器77に出力する。次いで、前記乗算器77では、電圧レベル検出部66から検出したレベルに従って設定されたパルス幅決定係数と、正弦波テーブル部76から出力される正弦波データと、を乗じて得た値（mul ＿out ）を、位相発生部78に出力する。
【００３３】
このとき、前記位相発生部78に、前記第1 ポインタ発生部74から現在発生させる正弦波の極性を供給し、更に、所望の振幅を決定する基準値であるオフセット（offset）をオフセットレジスタ［7:0 ］79から供給する。
よって、前記位相発生部78は、図8 に示したように、極性が“0 ”であると、前記オフセットレジスタ79から供給されたオフセット値と、前記乗算器77から供給された値（mul ＿out ）と、を加算して、基準値を算出し、極性が“1 ”であると、前記オフセットレジスタ79に格納されたオフセット値から、前記乗算器77から供給された値（mul ＿out ）を減算して、基準値を算出して出力する。
【００３４】
このように、各相（U 、V 、W ）に対する基準値を順次出力して、図1 の駆動部68に供給し、W 相の基準値を出力した後、次のサイクルの表示及びインタラプトの発生を行う。
これによって、前記駆動部68は、図9 に示したように、相（U 、V 、W ）の基準値が搬送信号よりも大きい場合、基準相に対するPWM 信号を生成してスイッチング素子Q1を駆動させ、力率を補償する。
【００３５】
以下、本発明に係るポインタ方式を利用したインバータ駆動制御装置においては、図10に示したように、陰の波形のみを整流された交流電源を受けて、その信号の零クロスを検出し、それに対応する零クロス検出信号を出力する零クロス検出部650 と、
直流リンク両端にかかる電圧レベルを抵抗により分圧して検出する電圧レベル検出部630 と、
前記零クロス検出信号を受信して、該零クロス検出信号の周波数を正弦波の振幅が90°の範囲にマッピングされるべく、加算または減算した後、それに該当するサイン値と、前記レベル検出部からフィードバックされた電圧レベル値に該当する係数と、を乗して、それに対応するPAM 駆動信号を出力するPAM 駆動部640 と、を備えて構成されている。
【００３６】
そして、前記PAM 駆動部の動作に対し、図11を用いて説明する。
先ず、ORゲートは、零クロス検出信号（zero crossing input ）と、次のアドレス（next＿addr）信号と、を受けて、それらを論理和し、第1 ポインタ発生部700 に入力するが、図12に示したように、零クロス検出信号が検出されると、‘1 ’の信号を第1 ポインタ発生部に入力して、第1 ポインタを初期化させ、零クロス検出信号が検出されないと、次のアドレス信号を前記第1 ポインタ発生部700 に印加する。
【００３７】
即ち、前記第1 ポインタ発生部700 は、零クロス点が検出されると、初期アドレスを指定するポインタ信号（［11:0］）を出力すると共に、パルス駆動周期加減信号in＿dir をロー（以下、‘0 ’と称す）にして出力し、第2 ポインタ発生部710 は、図7 に示したように、前記第1 ポインタ発生部のポインタ信号（［11:0］）を受けて、それに対し、使用者により初期に設定された周期を加算して、それに対応する次のアドレス（next＿addr）信号を前記ORゲートにフィードバックする。
【００３８】
このとき、前記ORゲートは、零クロス点が検出されないと、次のアドレスnext＿addrを第1 ポインタ発生部に印加する動作を零クロス点が検出されるまで繰り返して行う。
一方、前記ROM720には、正弦波データが0 〜90°の範囲のみについて格納され、前記パルス駆動周期加減信号は、図12に示したように、0 〜90°の範囲までは、ポインタ値を増加させ、90〜180 °の範囲までは、ポインタ値を減少させる。
【００３９】
且つ、前記第2 ポインタ発生部710 で次のアドレスnext＿addrが生成される動作は、図7 に示したように行われるが、この場合、前記ROM720は、前記第1 ポインタ発生部700 のポインタ信号（［11:0］）に該当する番地のサイン値を乗算器730 に出力し、且つ、係数演算部740 は、整流電圧感知信号、負荷電流感知信号及びモータ特性係数を利用して係数値を計算して、乗算器730 に出力する。
【００４０】
又、前記乗算器730 は、前記ROM720の所定サイン値を受けて、それを前記係数演算部740 の係数値と乗じて比較器760 に印加する。
一方、インタラプト発生部750 では、使用者により設定された周波数の大きさに対応する所定のクロック毎にインタラプト信号を発生して、カウンタ770 に印加し、該カウンタ770 では、前記インタラプト信号をスタート信号として計数して、該計数信号を前記比較器に印加する。
【００４１】
よって、前記比較器760 では、前記乗算器730 で乗算された信号と、前記カウンタ770 の計数信号と、を比較して、該比較信号をAND ゲート（and ）の一方側の入力端に印加し、他方側にはリセット信号及び零クロス検出信号を入力し、それによるPAM 駆動信号を出力する。
このとき、前記比較器760 は、前記カウンタ770 の計数信号が乗算信号よりも小さいと、前記乗算信号と、計数信号と、が一致するまで、‘1 ’を駆動信号として出力し、前記カウンタ770 の計数信号が乗算信号よりも大きいと、再び計数信号が入力されるまで‘0 ’を駆動信号として出力する。
【００４２】
このような動作を繰り返して、ポインタ方式を利用したPAM 駆動信号を出力する。
【００４３】
【発明の効果】
以上説明したように、本発明に係るポインタ方式を利用した力率補償装置の3 相駆動用基準値発生回路及びインバータ駆動制御信号発生装置においては、デジタル回路を利用し半導体製造工程を簡単化することにより、費用を節減し、零クロス検出信号及び格納された90°のサインテーブルのデータに基づき、スイッチング素子を駆動して、経済的及び高効率の力率を補償し得るという効果がある。
【図面の簡単な説明】
【図１】ポインタ方式を利用した力率補償装置の回路構成図である。
【図２】ポインタ方式を利用した力率補償装置の3 相駆動用基準値発生回路構成図である。
【図３】図2 の第1 ポインタ発生部内のメモリに格納された各相のポインタに対するa 、b 、方向及び極性（polarity）生成表である。
【図４】 U 相と位相差を有するV 、W 相の波形図である。
【図５】図2 の第1 ポインタ発生部の動作を示したフローチャートである。
【図６】図2 のout ＿dir に対する発生値を示した説明図である。
【図７】図2 の第2 ポインタ発生部の動作を示したフローチャートである。
【図８】図2 の位相発生部の動作を示したフローチャートである。
【図９】図2 の3 相基準及びPWM 信号波形図である。
【図１０】ポインタ方式を利用したインバータ駆動制御装置の構成を示した構成図である。
【図１１】図10の駆動制御部の構成を示したブロック図である。
【図１２】図10の零クロス検出信号の信号波形図である。
【図１３】一般のインバータシステムのブロック構成図である。
【図１４】図13の各部の入出力波形図である。
【図１５】従来のインバータシステムの力率改善回路の詳細回路図である。
【図１６】図15のアナログ力率改善部の詳細図である。
【図１７】図16の各部の入出力波形図である。
【符号の説明】
６１…インバータ
６２…チョークコイル
６３…平滑用コンデンサ
６４…インバータ
６５…零クロス検出部
６６…電圧レベル検出部
６７…3 相基準値発生部
６８…駆動部
７１…ポインタレジスタ
７２…マルチプレクサ
７３…ORゲート
７４…第1 ポインタ発生部
７５…第2 ポインタ発生部
７６…正弦波テーブル
７７…乗算器
７８…位相発生部
７９…オフセットレジスタ部
８０…初期ポインタ設定部
６００…整流部
６１０…インバータ部
６２０…モータ
６３０…電圧レベル検出部
６４０…PAM 駆動部
６５０…零クロス検出部
７００…第1 ポインタ発生部
７１０…第2 ポインタ発生部
７２０…ROM
７３０…乗算器
７４０…係数演算部
７５０…インタラプト発生部
７６０…比較器
７７０…カウンタ

Claims (3)

1. 入力される電源電圧を整流して直流電圧を出力する整流部と、前記直流電圧に含まれる交流成分を除去するチョークコイル及び平滑コンデンサと、前記交流成分が除去された直流電圧を交流電圧に変換するインバータとを含む力率補償装置において、
   入力される電源電圧の零クロス点を検出して、その零クロス点とそれに対応する零クロス制御ビットを出力する零クロス検出部と、
   前記インバータに供給される直流電圧のレベルを検出して出力する電圧レベル検出部と、
   制御信号によって前記インバータに供給される電源を断続して負荷の力率を補償するスイッチング素子と、
   前記検出された零クロス点から決定された３相の正弦波と、前記検出された電圧レベルにより決定されるパルス幅決定係数と、により３相基準値を生成して出力する３相基準値発生部と、
   前記生成された３相基準値に基づいて負荷の力率補償のために前記平滑用コンデンサの充放電動作を制御するスイッチング素子に制御信号を出力する駆動部とを含み、
   前記３相基準値発生部は、
   初期ポインタが格納されたポインタレジスタと、前記零クロス制御ビットに応じて前記初期ポインタを出力するマルチプレクサと、前記初期ポインタ又は次のポインタを受けて出力するＯＲゲートとから構成される初期ポインタ設定部と、
   該初期ポインタ設定部から出力される任意のポインタ値に応じてポインタ値を計算し、パルス駆動周期加減信号を決定して出力する第１ポインタ発生部と、
   前記パルス駆動周期加減信号に応じて該第１ポインタ発生部から入力されたポインタ値にパルス駆動周期を加減して、前記次のポインタを生成して出力する第２ポインタ発生部と、
   前記第１ポインタ発生部から出力されるポインタに従い、正弦波テーブルから正弦波データを読み込んで出力する正弦波データ部と、
   前記出力される正弦波データに、電圧レベルに従って決定されるパルス幅決定係数を乗じて出力する乗算部と、
   前記乗算部の出力値にオフセットレジスタの振幅決定値を加減して生成された各相の基準値を前記駆動部に出力する位相発生部と、を備えて構成されることを特徴とする力率補償装置の３相駆動用基準値発生回路。
2. 前記正弦波テーブルの正弦波データの読み込みは、パルス駆動周期の値を加算または減算して、３６０°範囲の振幅を９０°範囲にマッピングしたポインタ値を利用することを特徴とする請求項１記載の力率補償装置の３相駆動用基準値発生回路。
3. 前記位相発生部は、第１ポインタ発生部で発生された極性が‘０’であると、振幅を決定するオフセットレジスタの振幅決定値に乗算部の出力を加算し、極性が‘１’であると、オフセットレジスタの振幅決定値から乗算部の出力を減算して、基準値を生成することを特徴とする請求項１記載の力率補償装置の３相駆動用基準値発生回路。

Images