JP4558861B2 - インバータシステムの力率補正回路及びその方法 - Google Patents
インバータシステムの力率補正回路及びその方法 Download PDFInfo
- Publication number
- JP4558861B2 JP4558861B2 JP26400099A JP26400099A JP4558861B2 JP 4558861 B2 JP4558861 B2 JP 4558861B2 JP 26400099 A JP26400099 A JP 26400099A JP 26400099 A JP26400099 A JP 26400099A JP 4558861 B2 JP4558861 B2 JP 4558861B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- current
- input
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、インバータシステムの力率補正装置及びその方法に係るもので、詳しくは、ディジタル制御を行ってインバータシステムの力率及びＰＡＭ(Pulse Amplitude Modulation) 機能を調節するため周辺回路を省いて回路の構成を簡略化し、マイクロコンピュータと一体化（ＡＳＩＣ）するため製造費用を低減し得るインバータシステムの力率補正装置及びその方法に関するものである。
【０００２】
【従来の技術】
最近、省エネルギー及び出力制御の容易性の面から家電製品の多くの部分でインバータ（Inverter）化が進行され、例えば、インバータにより駆動されるモータを適用した洗濯機及び冷蔵庫なども開発されて発売されつつある。
従来のインバータシステムにおいては、図４に示したように、入力される商用交流電源をブリッジダイオードにより直流電圧に整流する整流部１１と、該整流部１１の出力を平滑させて出力するチョークコイル１２及び平滑用コンデンサ１３と、平滑された直流電圧をパルス幅変調（Pulse Width Modulation）により再び３相の交流電源に変換させてモータＭを駆動させるインバータ１４と、を備えて構成されていた。
【０００３】
このように構成された従来インバータシステムの動作に対し、図５に基づいて説明すると、先ず、図５（Ａ）に示したような商用交流電源の電圧波形及び図５（Ｂ）に示したような商用交流電源の電圧波形を有する交流電源を整流部１１に供給すると、該整流部１１はブリッジダイオードを利用して直流電圧に整流してチョークコイル１２に出力する。
【０００４】
次いで、該チョークコイル１２及び平滑用コンデンサ１３は前記整流部１１の出力電圧に包含された交流成分を除去した直流電圧をインバータ１４に出力する。このとき、該インバータ１４に入力される直流電圧は、入力される交流電源のピーク値よりも大きい電圧になる。
次いで、前記インバータ１４は前記平滑用コンデンサ１３から入力される直流電圧を内部のスイッチング素子のオン／オフ動作により３相の交流電圧に変換してモータ１５に出力し、該モータ１５を駆動させる。
【０００５】
なお、前記図５（Ｂ）において、時間ｔは前記チョークコイル１２及び平滑用コンデンサ１３の時定数により決定される時間であり、通常、商用交流電源の１／５以下である。
ここで、力率が１であると仮定すると、インバータに流れる電流波形は入力される商用交流電源と同一位相で、図５（Ｃ）に示したように、電流の最大大きさよりも極めて小さいピーク電流を有する理想的な電流波形を形成し、よって、ノイズ及び無効電力を減少し得る効果を有するため、先進国では前記図５（Ｃ）に示したような波形を形成するように法制化している傾向である。
【０００６】
従って、このような理想的な波形を形成するために力率補正装置が使用され、従来のインバータシステムの力率補正装置においては、図６に示したように、入力される商用交流電源をブリッジダイオードにより直流電圧に整流する整流部３１と、該整流部３１の出力を平滑させて出力するチョークコイル３２及び平滑用コンデンサ３３と、平滑された直流電圧をパルス幅変調（Pulse Width Modulation）により再び３相の交流電源に変換させてモータＭを駆動させるインバータ３６と、前記整流部３１の出力電圧及び前記平滑用コンデンサ３３の両方端の電圧を比較器、マルチプレクサ、ＮＡＮＤゲート及びＮＯＲゲートなどを利用して全体的な入力電流及び電圧の位相が一致されるようにパルス幅デューティを可変させるアナログ力率改善部３４、及び該アナログ力率改善部３４により可変されたパルス幅デューティによりオン／オフされて前記平滑用コンデンサ３３の充／放電動作を制御するスイッチング素子Ｑ１、を有して力率を補正する力率補正部３５と、を包含して構成されていた。
【０００７】
以下、このように構成された従来のインバータシステムの力率補正装置の動作に対し、図面を用いて説明する。
先ず、力率補正装置に商用交流電源が印加されると、整流部３１は直流電圧に整流して出力し、このように出力される直流電圧は力率補正部３５の各抵抗Ｒ１、Ｒ２により分圧された後、アナログ力率改善部３４の第３端子ＶＭ１に入力される。
【０００８】
一方、チョークコイル３２により誘起された電圧は抵抗Ｒ５を介して前記アナログ力率改善部３４の第５端子Ｉｄｅｔに入力され、また、前記チョークコイル３２により誘起された電圧が抵抗Ｒ４、ダイオードＤ１及びコンデンサＣ１により調整された電圧と抵抗Ｒ３により調整された電圧とが加算されて前記アナログ力率改善部３４の第８端子ＶＣＣに入力される。このとき、前記第８端子ＶＣＣを介して継続して入力電圧を受ける理由は、力率制御の際、入力電圧の波形と同一波形を形成するためである。
【０００９】
且つ、前記整流部３１の出力電圧は前記チョークコイル３２及びダイオードＤ２を経由してインバータ３６に入力された後、各抵抗Ｒ１１〜Ｒ１３により分圧されて前記アナログ力率改善部３４の第１端子ＩＮＶに入力され、更に、前記分圧された電圧はコンデンサＣ２及び各抵抗Ｒ７、Ｒ８の時定数により調節されて前記アナログ力率改善部３４の第２端子ＣＯＭＰに入力され、一方、前記インバータ３６に供給される電流に該当する電圧、即ち、コンデンサＣ３により決定される電圧は前記アナログ力率改善部３４の第４端子ＣＳに入力される。
【００１０】
次いで、前記アナログ力率改善部３４は、図７に示したように、各比較器３４１、３４６、３４９、マルチプレクサ３４７、各ＮＡＮＤゲート３４３、３４４、セルフスタータ３４２及びＮＯＲゲート３４５などにより入力電圧と前記インバータ３６の出力電圧とを比較して、それら電圧が一致するように調合したパルスを出力し、図８（Ａ）（Ｂ）に示したように、サイン波の低い部分ではデューティを大きくし、サイン波の高い部分ではデューティを小さくさせるパルスを第７端子Ｖｏｕｔを介して出力する。
【００１１】
次いで、前記アナログ力率改善部３４の第７端子Ｖｏｕｔを介して出力されたパルスはスイッチング素子Ｑ１のゲートに入力され、該スイッチング素子Ｑ１がパルスに対応してオン／オフされて入力電流及び入力電圧の位相を一致させるため、力率が補正されるようになっていた。
【００１２】
【発明が解決しようとする課題】
然るに、このような従来のインバータシステムの力率補正装置においては、アナログ力率改善部が入力電圧の波形を記憶することができないため継続して入力電圧を受けるべきであって、アナログチップを使用するため周辺回路が複雑で、アナログタイプの専用ＩＣをマイクロコンピュータに内装するため単一チップ化が不可能で、更に、チョークコイルは補助巻線を付加させるべきであるため、製造費用が上昇するという不都合な点があった。
【００１３】
本発明は、このような従来の課題に鑑みてなされたもので、ディジタル回路を利用して半導体製造工程を簡略化し、製造費用を低減し得るインバータシステムの力率補正装置を提供することを目的とする。
そして、本発明の他の目的は、入力電源に対するサイン波データを記憶素子に予め記憶しておくため、周辺回路を省いて回路を簡単に構成し得るインバータシステムの力率補正装置を提供しようとする。
【００１４】
且つ、本発明のその他の目的は、印加電圧の周波数を確認するためにゼロ電圧と電流の大きさの変化とを瞬時比較してパルス幅変調を制御し、よって、負荷の変化及び平滑用コンデンサの容量変化に対して能動的に対処し得るインバータシステムの力率補正装置を提供しようとする。
【００１５】
【課題を解決するための手段】
このような目的を達成するため、本発明に係るインバータシステムの力率補正装置においては、商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、入力される電源に対するサイン波が記憶素子に既貯蔵され、ディジタル化のためのアナログタイプの専用ＩＣがマイクロコンピュータに内蔵され、力率制御及びＰＡＭ機能を制御するための回路が前記マイクロコンピュータと一体化（ＡＳＩＣ）されるように構成されたことを特徴とする。
【００１６】
そして、本発明に係るインバータシステムの力率補正装置においては、商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、入力される商用交流電源のゼロ電圧を検出するゼロ電圧検出部と、平滑用コンデンサの両方端の電圧を検出する電圧レベル検出部と、商用交流電源に該当するサイン波データが予め貯蔵されているＲＯＭと、前記ゼロ電圧検出部により検出されたゼロ電圧信号が出力されると前記ＲＯＭの該当のアドレスからサイン波データを読み出し、該サイン波データと前記電圧レベル検出部により検出されたレベルによって決定されるパルス幅決定係数とを乗算してパルス幅の調整されたパルスを出力する制御部と、該制御部から出力されるパルスによって前記スイッチング素子のオン／オフ時間を制御する駆動部と、を備えて構成されている。
【００１７】
ここで、本発明に係るインバータシステムの力率補正装置の前記電圧レベル検出部としては、アナログ／ディジタル変換器が使用され、前記電圧レベル検出部としては、比較器が使用される。
更に、前記ＲＯＭは、０〜９０°のサイン波データを貯蔵していることを特徴とする。
【００１８】
且つ、本発明に係るインバータシステムの力率補正装置においては、商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、整流された信号の入力を受けてディジタル信号に変換するアナログ／ディジタル変換器と、商用交流電源に該当するサイン波データが予め貯蔵されているＲＯＭと、直流リンクの両方端の電圧レベルを検出する電圧レベル検出部と、前記アナログ／ディジタル変換器のディジタル値に該当する前記ＲＯＭのサインデータを読み出し、該サインデータと前記電圧レベル検出部から検出された電圧レベル値に該当するパルス幅決定係数とを乗算してパルス幅変調信号を出力するディジタルロジック制御部と、該ディジタルロジック制御部のパルス幅変調信号の入力を受けて前記ＰＡＭ制御用スイッチング素子のスイッチング制御信号を出力する駆動部と、を包含して構成されている。
【００１９】
また、本発明に係るインバータシステムの力率補正方法においては、整流部から出力された電圧波形をアナログ／ディジタル変換器により変換させたディジタル信号の最大値及び最小値を利用してデルタ値（最大値−最小値）及びポイント値（デルタ値／９０）を計算する第１段階と、該第１段階の最小ディジタル信号に該当するＲＯＭに既貯蔵されたサイン値を読み出し、該サイン値と直流リンクの両方端の電圧レベル値に該当するパルス幅決定係数とを乗算して、所定時間の間、ＰＡＭ制御用スイッチング素子をターンオンさせる第２段階と、再びディジタル信号の入力を受け、該ディジタル信号を前記ポイント値で除算して、それに該当する前記ＲＯＭのサイン値とパルス幅決定係数とを乗算して、所定時間の間、ＰＡＭ制御用スイッチング素子をターンオンさせる動作を前記ディジタル係数が最小になるまで反復行う第３段階と、前記ディジタル信号が最小になると、直流リンクの両方端の電圧をディジタル信号に変換して入力として受け、該ディジタル信号が既貯蔵された所定ディジタル信号よりも小さいとパルス幅決定係数を増加させるが、大きいとパルス幅決定係数を小さくした後、前記第３段階に復帰するか、または、使用者により前記ＰＡＭ制御用スイッチング素子の駆動が終了される第４段階と、を順次行うようになっている。
【００２０】
更に、本発明に係るインバータシステムの力率補正装置においては、商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、入力される商用交流電源のゼロ電圧を検出するゼロ電圧検出部と、抵抗を経由して全波整流された信号の入力を受け、負荷に電流が供給される時点を確認するための電流を検出する電流検出部と、該電流検出部から出力された電流検出信号の入力を受け、該電流検出信号と既設定された基準電流とを比較して比較信号を出力する比較器と、該比較器の比較信号の入力を受け、前記ゼロ電圧検出部のゼロ電圧検出信号を基準に電流波形の遅延を判断して最適のパルス幅変調信号を前記ＰＡＭ制御用スイッチング素子に出力するパルス幅変調部と、を備えて構成されている。
【００２１】
ここで、前記比較器は、前記電流検出部からアナログ信号である検出電流の入力を受けてディジタル信号に変換するアナログ／ディジタル変換器を使用し得ることを特徴とする。
そして、本発明に係るインバータシステムの力率補正方法においては、入力される商用交流電源のゼロ電圧を検出する第１段階と、負荷に供給される所定レベル以上の電流を検出する第２段階と、前記第１段階で検出されたゼロ電圧と前記第２段階で検出された電流との位相を比較する第３段階と、該比較結果による電圧と同一位相を有するサイン波電流を形成する信号データをＲＯＭから読み出して適切なパルス幅変調信号を出力する第４段階と、を順次行うようになっている。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
本発明に係るインバータシステムの力率補正装置の第１実施形態においては、図１に示したように、入力される商用交流電源を直流電圧に整流する整流部６１と、該整流部６１から出力された直流電圧に包含されている交流成分を除去するチョークコイル６２及び平滑用コンデンサ６３と、該平滑用コンデンサ６３から出力される直流電圧をパルス幅変調（Pulse Width Modulation）により再び３相の交流電源に変換させてモータＭを駆動させるインバータ６４と、前記平滑用コンデンサ６３の前段に並列連結され、スイッチング信号に従って該平滑用コンデンサ６３の充／放電動作を制御するスイッチング素子Ｑ１と、入力される商用交流電源のゼロ点（Zero Point ）を検知するゼロ電圧検出部６５と、前記平滑用コンデンサ６３の両方端の電圧を検出する電圧レベル検出部６７と、入力される電源電圧のサイン波に対するデータが既貯蔵されているＲＯＭ６６と、前記ゼロ電圧検出部６５から検出されたゼロ電圧に該当するパルスを前記ＲＯＭ６６から読み出し、前記電圧レベル検出部６７から検出されたレベルに従って前記ＲＯＭ６６から読み出したパルスに所定係数（Factor）を乗算して力率を制御し、ＰＡＭ機能が調節されたパルス幅を出力する制御部６８と、該制御部６８から出力されるパルスに従って前記スイッチング素子Ｑ１のオン／オフ動作を制御する駆動部６９と、を包含して構成されている。
【００２３】
以下、このように構成された本発明に係るインバータシステムの力率補正装置の第１実施形態の動作過程について説明する。
先ず、商用交流電源が印加して整流部６１に入力されると、該整流部６１はブリッジダイオードを利用して直流電圧に整流して出力し、このように出力された直流電圧はチョークコイル６２及び平滑用コンデンサ６３により平滑された後、直流電圧に包含された交流成分が除去されてインバータ６４に供給される。
【００２４】
すると、該インバータ６４の各スイッチがオン／オフ動作を行って前記直流電圧を再び３相の交流電源に変換させてモータＭに供給し、よって、該モータＭが駆動を開始する。
このとき、前記インバータ６４を利用して前記モータＭの速度を可変させるためには前記インバータ６４に供給される直流電圧のレベルの大きさを変化させるべきで、そのためＰＡＭ（Pulse Amplitude Modulation、PAM ）機能の調節を行い、更に、前記インバータ６４を利用して前記モータＭの速度を効率的に可変させるために力率の制御を行う。
【００２５】
より詳しく説明すると以下のようである。
先ず、ゼロ電圧検出部６５は、入力される商用交流電源のゼロ電圧を検出して制御部６８に出力する。このとき、ＲＯＭ６６には前記ゼロ点に同期化されたサイン波の０〜９０°に対応するデータが予め貯蔵されているため、従来のアナログインバータシステムのように入力電圧を継続して受けずに、前記ＲＯＭ６６に既貯蔵されたデータを読み出して使用するようになる。
【００２６】
次いで、前記制御部６８は、前記ＲＯＭ６６から読み出されたアドレスのデータとパルス幅決定係数である２５５／２値とを乗算したパルスを内部のレジスタに貯蔵する。
次いで、前記制御部６８は前記内部レジスタに貯蔵された値を減算しながらカウントされるパルスを駆動部６９に出力する。このとき、該駆動部６９は前記制御部６８からカウントされるパルスが出力される間、スイッチング素子Ｑ１にハイ信号を出力して該スイッチング素子Ｑ１をオンさせ、このような動作は前記制御部６８の内部レジスタ値がゼロになるまで反復して行われる。
【００２７】
次いで、所定時間（通常、スイッチング素子の動作周波数である２０ＫＨｚのときに５０μｓ）が経過した後、前記制御部６８は前記ＲＯＭ６６から読み出されたアドレスに１を加算したアドレスのデータを読み出し、該読み出し値と上述したパルス幅決定係数とを乗算して、該乗算値を内部レジスタに貯蔵された後減算しながら該減算されるパルスを前記駆動部６９に出力する。このとき、該駆動部６９は前記制御部６８からカウントされるパルスが出力される間、スイッチング素子Ｑ１にハイ信号を出力して該スイッチング素子Ｑ１をオンさせ、このような動作は前記制御部６８の内部レジスタ値がゼロになるまで反復して行われる。
【００２８】
次いで、前記ＲＯＭ６６に貯蔵されたサイン波データが９０°になると、再びアドレスを１ずつ減少させる。
このような動作を行うとき、前記電圧レベル検出部６７はインバータ６４に供給される平滑用コンデンサ６３の両方端の直流電圧を検出して既設定された基準値と比較し、該比較した値を前記制御部６８に出力する。
【００２９】
次いで、前記制御部６８は前記ゼロ電圧検出部６５からゼロ電圧検出信号が発生するとき、前記電圧レベル検出部６７から出力される比較値を受けて、該比較値が所定値以上であると前記パルス幅決定係数の値を増加させるが、前記比較値が所定値以下であると前記パルス幅決定係数の値を減少させる。例えば、前記比較値が所定値以上であると、パルス幅決定係数の値に１．５を乗算して係数値を増加させるが、前記比較値が所定値以下であると、パルス幅決定係数の値に０．１を乗算して係数値を減少させる。
【００３０】
結局、前記制御部６８は、前記ＲＯＭ６６に貯蔵されたサイン波データと前記電圧レベル検出部６７により検出された電圧レベルに該当するパルス幅決定係数とを乗算してパルス幅の調整されたパルスを駆動部６９に出力する。
次いで、該駆動部６９は、前記制御部６８から出力されるパルス幅に従ってオン／オフ動作を行い、よって、前記インバータ６４に供給される電圧が調節される。ここで、前記電圧レベル検出部６７としては、アナログ／ディジタル変換器または比較器を利用することができる。
【００３１】
このように本発明に係るインバータシステムの力率補正装置の第１実施形態においては、アナログの代わりにディジタルを利用するため、半導体製造工程が簡単で、記憶素子にサイン波に対する情報を予め貯蔵しておくため、入力電圧をフィードバックさせるための別途の周辺回路を必要とせず、よって、回路構成を簡略化し得るという効果がある。
【００３２】
そして、本発明に係るインバータシステムの力率補正装置の第２実施形態においては、図２に示したように、入力される商用交流電源を直流電圧に整流する整流部７００と、該整流部７００から出力される直流電圧に包含された交流成分を除去するチョークコイルＬ７１及び平滑用コンデンサＣ７１と、該平滑用コンデンサＣ７１から出力される直流電圧を再び３相の交流電源に変換させてモータＭを駆動させるインバータ７１０と、コレクタが前記平滑用コンデンサ６３の後段に接続され、エミッタが接地され、ベースに印加されるスイッチング制御信号により導通制御されるＰＡＭ制御用スイッチング素子Ｎ７１と、前記整流部７００の整流信号の入力を受けてディジタル信号に変換させるアナログ／ディジタル変換器７５０と、入力される商用交流電源に該当するサイン波データが既貯蔵されるＲＯＭ７６０と、直流リンクの両方端の電圧レベルを検出する電圧レベル検出部７３０と、前記アナログ／ディジタル変換器７５０のディジタル値に該当する前記ＲＯＭ７６０のサインデータを読み出し、該サインデータと前記電圧レベル検出部７３０から検出された電圧レベルに該当するパルス幅決定係数とを乗算してパルス幅変調信号を出力するディジタルロジック制御部７４０と、該ディジタルロジック制御部７４０のパルス幅変調信号の入力を受けて前記ＰＡＭ制御用スイッチング素子Ｎ７１のスイッチング制御信号を出力する駆動部７７０と、を包含して構成されている。
【００３３】
以下、このように構成される本発明に係るインバータシステムの力率補正装置の第２実施形態の動作について説明する。
先ず、商用交流電源が印加して整流部７００に入力されると、該整流部７００はブリッジダイオードを利用して直流電圧に整流して出力し、このように出力された電圧は各抵抗Ｒ１、Ｒ２により分圧されてアナログ／ディジタル変換器７５０に入力され、該アナログ／ディジタル変換器７５０は前記分圧された電圧をディジタル信号に変換してディジタルロジック制御部７４０に出力し、また、電圧レベル検出部７３０は直流リンクの両方端の電圧を各抵抗Ｒ３、Ｒ４を介して検出して前記ディジタルロジック制御部７４０に出力する。
【００３４】
次いで、該ディジタルロジック制御部７４０は、前記アナログ／ディジタル変換器７５０の出力信号に該当するサイン値をＲＯＭ７６０から読み出し、該サイン値と前記電圧レベル検出部７３０により検出された電圧レベル値に該当するパルス幅決定係数とを乗算してパルス幅変調信号を出力し、該パルス幅変調信号の入力を受けて駆動部７７０は該当のスイッチング制御信号をＰＡＭ制御用スイッチング素子Ｎ７１のベースに印加する。
【００３５】
このとき、前記ディジタルロジック制御部７４０の動作に対して詳しく説明すると次のようである。
先ず、整流部７００からの出力電圧の波形をアナログ／ディジタル変換器７５０によりディジタル信号として入力され、該ディジタル信号の最大値及び最小値を利用してデルタ値（最大値−最小値）及びポイント値（デルタ値／９０）を計算する。
【００３６】
次いで、前記ディジタル信号が再び最小値に入力されると、既貯蔵された前記ＲＯＭ７６０のゼロアドレスのデータを読み出し、該読み出されたデータとパルス幅決定係数値（通常、２５５／２）とを乗算して、既設定されたクロックだけＰＡＭ制御用スイッチング素子Ｎ７１をターンオンさせる。
次いで、所定時間（通常、２０ＫＨｚスイッチング時に５０μｓ）が経過すると、再びディジタル信号の入力を受け、該ディジタル信号を前記ポイント値で除算して整数値を取る。
【００３７】
次いで、前記整数値を利用して前記ＲＯＭ７６０の該当アドレスのデータを読み出し、該読み出されたデータ値と前記パルス幅決定係数値とを乗算して前記ＰＡＭ制御用スイッチング素子Ｎ７１をターンオンさせ、このような動作を前記ディジタル信号が最小になるまで行い、前記ディジタル信号が最小になると前記直流リンクの両方端の電圧を検出し、該検出値と所定ディジタル信号とを比較するが、該所定ディジタル信号よりも検出電圧が小さいとパルス幅決定係数値を増加させるが、所定ディジタル信号よりも検出電圧が大きいと前記パルス幅決定係数の値を減少させる。
【００３８】
このとき、このような前記ＰＡＭ制御用スイッチング素子の駆動制御動作は、使用者の判断により停止されるか、または、所定アルゴリズムによって中断される。上述したように、前記ＰＡＭ制御用スイッチング素子Ｎ７１は、前記駆動部７７０のパルス幅変調信号によりオン／オフされてインバータシステムの力率を改善させるようになるが、前記ＰＡＭ制御用スイッチング素子Ｎ７１がオンされるとチョークコイルＬ７１に磁気エネルギーが蓄積されて、前記ＰＡＭ制御用スイッチング素子Ｎ７１がオフされると前記磁気エネルギーがダイオードＤ７１を経由して平滑用コンデンサＣ７１に充填された後放電される。
【００３９】
即ち、本発明に係るインバータシステムの力率補正装置の第２実施形態においては、入力される商用交流電源が整流部７００により整流された整流信号をアナログ／ディジタル変換器７５０によりディジタル信号に変換させ、該ディジタル値をアドレスとしてＲＯＭ７６０に既貯蔵されたサイン波値を読み出し、該サイン波値と直流リンクの両方端の直流電圧のレベルに該当するパルス幅決定係数と乗算してパルス幅変調信号を出力する。このとき、前記ＰＡＭ制御用スイッチング素子Ｎ７１が前記パルス幅変調信号によりオン／オフされてデューティが可変され、よって、全体的な入力電流及び電圧の波形が一致されるように力率が能動的に補正される。
且つ、本発明に係るインバータシステムの力率補正装置の第３実施形態においては、図３に示したように、入力される商用交流電源を直流電圧に整流する整流部８００と、該整流部８００から出力された直流電圧に包含されている交流成分を除去するチョークコイルＬ８１と、該チョークコイルＬ８１の出力電圧を整流用ダイオードＤ８１を介して入力されて平滑する平滑用コンデンサＣ８１と、該平滑用コンデンサＣ８１から出力される直流電圧をパルス幅変調（ＰＷＭ）により可変周波数及び可変電圧に変換するインバータ８１０と、該インバータ８１０の制御により駆動されるモータＭと、ドレインが前記チョークコイルＬ８１の後段に接続され、ソースが接地され、ゲートに印加されるパルス幅変調信号により導通制御されるＰＷＭ制御用スイッチング素子Ｎ８１と、抵抗Ｒ８１を介して前記整流部８００の整流信号を入力され、負荷に電流が供給される時点を確認するための電流を検出する電流検出部８３０と、負の波形のみが整流された信号の入力を受け、該信号のゼロ電圧を検出してゼロ電圧検出信号を出力するゼロ電圧検出部８５０と、前記電流検出部８３０から出力された電流検出信号の入力を受け、該電流検出信号と既設定された基準電流とを比較して比較信号を出力する比較器８４０と、入力商用交流電源に対するサイン値が所定周波数単位で既貯蔵されているＲＯＭ８７０と、前記比較器８４０の比較信号の入力を受け、前記ゼロ電圧検出部８５０のゼロ電圧検出信号を基準にして電流波形の遅延を判断し、それに該当する前記ＲＯＭ８７０のサイン値を最適のパルス幅変調信号として前記ＰＡＭ制御用スイッチング素子Ｎ８１のゲートに印加するパルス幅変調制御部８６０と、を包含して構成されている。
【００４０】
以下、このように構成される本発明に係るインバータシステムの力率補正装置の第３実施形態の動作について説明する。
先ず、商用交流電源が印加して整流部８００に入力されると、該整流部８００はブリッジダイオードを利用して直流電圧に整流して出力し、このように出力された電圧は電流検出部８３０に入力され、該電流検出部８３０は負荷（モータＭ）に電流が供給される時点を確認するための電流を検出して該検出電流を比較器８４０に印加する。
【００４１】
次いで、前記比較器８４０は、使用者により既設定された基準電流Ｒｅｆと前記検出電流とを比較して所定レベル（基準電流）以上であると、前記検出電流をパルス幅変調制御部８６０に印加する。ここで、前記比較器８４０は、アナログ／ディジタル変換器に代替することが可能で、即ち、前記アナログ／ディジタル変換器は、前記電流検出部８３０からアナログ信号である検出電流の入力を受けてディジタル信号に変換した後、パルス幅変調制御部８６０に印加する（本実施例では、比較器を使用する場合に限って説明する）。
【００４２】
また、ゼロ電圧検出部８５０は、前記整流部８００から負の波形だけが整流された信号の入力を受け、該整流信号のゼロ電圧を検出してゼロ電圧検出信号を前記パルス幅変調制御部８６０に出力する。
次いで、該パルス幅変調制御部８６０は、前記ゼロ電圧検出信号を基準にして前記比較器８４０を介して入力された検出電流の波形にどの程度の遅延が発生したかを判断し、該当する前記ＲＯＭ８７０のアドレスに既貯蔵されたパルス幅変調信号をＰＡＭ制御用スイッチング素子Ｎ８１のゲートに印加し、よって、該ＰＡＭ制御用スイッチング素子Ｎ８１はオン／オフ制御されてデューティが変化され、よって、力率が改善される。
【００４３】
このように本発明に係るインバータシステムの力率補正装置の第３実施形態においては、電流検出部８３０の電流検出信号と基準電流Ｒｅｆとを比較器８４０により比較して、基準電流Ｒｅｆよりも大きいとパルス幅変調制御部８５０に印加し、該パルス幅変調制御部８５０は前記比較器８４０の比較信号が入力されてゼロ電圧検出部８５０のゼロ電圧検出信号を基準に電流波形がどの程度遅延されたかを判断し、該当のＲＯＭ８７０のアドレスに既貯蔵された最適のパルス変調信号を出力する。即ち、平滑用コンデンサＣ８１の容量に従って電流の充／放電時間が変化されるため、負荷に供給される電流の波形が変化され、電流検出部８３０は前記負荷に供給される電流を検出し、前記比較器８４０は前記電流検出部８３０の検出電流と使用者により既設定された基準電流とを比較して、所定レベル以上の検出電流をパルス幅変調制御部８６０に印加する。
【００４４】
このとき、前記パルス幅変調制御部８６０は、ゼロ電圧検出部８５０のゼロ電圧検出信号を基準に現在供給される電流の位相をチェックし、その結果に従って前記ＲＯＭ８７０の所定アドレスのサイン値を読み出し、該サイン値に該当するパルス幅変調信号をＰＡＭ制御用スイッチング素子Ｎ８１に印加し、よって、該ＰＡＭ制御用スイッチング素子Ｎ８１がオン／オフされてデューティが可変されて、全体的な入力電流及び電圧の波形が一致され、力率が能動的に補正されるようになっている。
【００４５】
【発明の効果】
以上説明したように、本発明に係るインバータシステムの力率補正装置及びその方法においては、ディジタル回路を利用して半導体製造工程を簡略化するため、製造費用が低減され、入力電源に対するサイン波データを記憶素子に予め記憶しておくため、周辺回路を省いて回路構成が簡単で、印加電圧の周波数を確認するためにゼロ電圧と電流の大きさの変化とを瞬時比較してパルス幅変調を制御し、よって、負荷の変化及び平滑用コンデンサの容量変化に対して能動的に対処し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係るインバータシステムの力率補正装置の第１実施形態を示したブロック図である。
【図２】本発明に係るインバータシステムの力率補正装置の第２実施形態を示したブロック図である。
【図３】本発明に係るインバータシステムの力率補正装置の第３実施形態を示したブロック図である。
【図４】従来インバータシステムを示した回路図である。
【図５】図４の入／出力時の波形を示した波形図である。
【図６】従来インバータシステムの力率補正装置を示した回路図である。
【図７】図６のインバータ力率改善部を示した回路図である。
【図８】図７の入／出力時の波形を示した波形図である。
【符号の説明】
６１…整流部
６２…チョークコイル
６３…平滑用コンデンサ
６４…インバータ
６５…ゼロ電圧検出部
６６…ＲＯＭ
６７…電圧レベル検出部
６９…駆動部
７８…制御部
Ｑ１…スイッチング素子
【発明の属する技術分野】
本発明は、インバータシステムの力率補正装置及びその方法に係るもので、詳しくは、ディジタル制御を行ってインバータシステムの力率及びＰＡＭ(Pulse Amplitude Modulation) 機能を調節するため周辺回路を省いて回路の構成を簡略化し、マイクロコンピュータと一体化（ＡＳＩＣ）するため製造費用を低減し得るインバータシステムの力率補正装置及びその方法に関するものである。
【０００２】
【従来の技術】
最近、省エネルギー及び出力制御の容易性の面から家電製品の多くの部分でインバータ（Inverter）化が進行され、例えば、インバータにより駆動されるモータを適用した洗濯機及び冷蔵庫なども開発されて発売されつつある。
従来のインバータシステムにおいては、図４に示したように、入力される商用交流電源をブリッジダイオードにより直流電圧に整流する整流部１１と、該整流部１１の出力を平滑させて出力するチョークコイル１２及び平滑用コンデンサ１３と、平滑された直流電圧をパルス幅変調（Pulse Width Modulation）により再び３相の交流電源に変換させてモータＭを駆動させるインバータ１４と、を備えて構成されていた。
【０００３】
このように構成された従来インバータシステムの動作に対し、図５に基づいて説明すると、先ず、図５（Ａ）に示したような商用交流電源の電圧波形及び図５（Ｂ）に示したような商用交流電源の電圧波形を有する交流電源を整流部１１に供給すると、該整流部１１はブリッジダイオードを利用して直流電圧に整流してチョークコイル１２に出力する。
【０００４】
次いで、該チョークコイル１２及び平滑用コンデンサ１３は前記整流部１１の出力電圧に包含された交流成分を除去した直流電圧をインバータ１４に出力する。このとき、該インバータ１４に入力される直流電圧は、入力される交流電源のピーク値よりも大きい電圧になる。
次いで、前記インバータ１４は前記平滑用コンデンサ１３から入力される直流電圧を内部のスイッチング素子のオン／オフ動作により３相の交流電圧に変換してモータ１５に出力し、該モータ１５を駆動させる。
【０００５】
なお、前記図５（Ｂ）において、時間ｔは前記チョークコイル１２及び平滑用コンデンサ１３の時定数により決定される時間であり、通常、商用交流電源の１／５以下である。
ここで、力率が１であると仮定すると、インバータに流れる電流波形は入力される商用交流電源と同一位相で、図５（Ｃ）に示したように、電流の最大大きさよりも極めて小さいピーク電流を有する理想的な電流波形を形成し、よって、ノイズ及び無効電力を減少し得る効果を有するため、先進国では前記図５（Ｃ）に示したような波形を形成するように法制化している傾向である。
【０００６】
従って、このような理想的な波形を形成するために力率補正装置が使用され、従来のインバータシステムの力率補正装置においては、図６に示したように、入力される商用交流電源をブリッジダイオードにより直流電圧に整流する整流部３１と、該整流部３１の出力を平滑させて出力するチョークコイル３２及び平滑用コンデンサ３３と、平滑された直流電圧をパルス幅変調（Pulse Width Modulation）により再び３相の交流電源に変換させてモータＭを駆動させるインバータ３６と、前記整流部３１の出力電圧及び前記平滑用コンデンサ３３の両方端の電圧を比較器、マルチプレクサ、ＮＡＮＤゲート及びＮＯＲゲートなどを利用して全体的な入力電流及び電圧の位相が一致されるようにパルス幅デューティを可変させるアナログ力率改善部３４、及び該アナログ力率改善部３４により可変されたパルス幅デューティによりオン／オフされて前記平滑用コンデンサ３３の充／放電動作を制御するスイッチング素子Ｑ１、を有して力率を補正する力率補正部３５と、を包含して構成されていた。
【０００７】
以下、このように構成された従来のインバータシステムの力率補正装置の動作に対し、図面を用いて説明する。
先ず、力率補正装置に商用交流電源が印加されると、整流部３１は直流電圧に整流して出力し、このように出力される直流電圧は力率補正部３５の各抵抗Ｒ１、Ｒ２により分圧された後、アナログ力率改善部３４の第３端子ＶＭ１に入力される。
【０００８】
一方、チョークコイル３２により誘起された電圧は抵抗Ｒ５を介して前記アナログ力率改善部３４の第５端子Ｉｄｅｔに入力され、また、前記チョークコイル３２により誘起された電圧が抵抗Ｒ４、ダイオードＤ１及びコンデンサＣ１により調整された電圧と抵抗Ｒ３により調整された電圧とが加算されて前記アナログ力率改善部３４の第８端子ＶＣＣに入力される。このとき、前記第８端子ＶＣＣを介して継続して入力電圧を受ける理由は、力率制御の際、入力電圧の波形と同一波形を形成するためである。
【０００９】
且つ、前記整流部３１の出力電圧は前記チョークコイル３２及びダイオードＤ２を経由してインバータ３６に入力された後、各抵抗Ｒ１１〜Ｒ１３により分圧されて前記アナログ力率改善部３４の第１端子ＩＮＶに入力され、更に、前記分圧された電圧はコンデンサＣ２及び各抵抗Ｒ７、Ｒ８の時定数により調節されて前記アナログ力率改善部３４の第２端子ＣＯＭＰに入力され、一方、前記インバータ３６に供給される電流に該当する電圧、即ち、コンデンサＣ３により決定される電圧は前記アナログ力率改善部３４の第４端子ＣＳに入力される。
【００１０】
次いで、前記アナログ力率改善部３４は、図７に示したように、各比較器３４１、３４６、３４９、マルチプレクサ３４７、各ＮＡＮＤゲート３４３、３４４、セルフスタータ３４２及びＮＯＲゲート３４５などにより入力電圧と前記インバータ３６の出力電圧とを比較して、それら電圧が一致するように調合したパルスを出力し、図８（Ａ）（Ｂ）に示したように、サイン波の低い部分ではデューティを大きくし、サイン波の高い部分ではデューティを小さくさせるパルスを第７端子Ｖｏｕｔを介して出力する。
【００１１】
次いで、前記アナログ力率改善部３４の第７端子Ｖｏｕｔを介して出力されたパルスはスイッチング素子Ｑ１のゲートに入力され、該スイッチング素子Ｑ１がパルスに対応してオン／オフされて入力電流及び入力電圧の位相を一致させるため、力率が補正されるようになっていた。
【００１２】
【発明が解決しようとする課題】
然るに、このような従来のインバータシステムの力率補正装置においては、アナログ力率改善部が入力電圧の波形を記憶することができないため継続して入力電圧を受けるべきであって、アナログチップを使用するため周辺回路が複雑で、アナログタイプの専用ＩＣをマイクロコンピュータに内装するため単一チップ化が不可能で、更に、チョークコイルは補助巻線を付加させるべきであるため、製造費用が上昇するという不都合な点があった。
【００１３】
本発明は、このような従来の課題に鑑みてなされたもので、ディジタル回路を利用して半導体製造工程を簡略化し、製造費用を低減し得るインバータシステムの力率補正装置を提供することを目的とする。
そして、本発明の他の目的は、入力電源に対するサイン波データを記憶素子に予め記憶しておくため、周辺回路を省いて回路を簡単に構成し得るインバータシステムの力率補正装置を提供しようとする。
【００１４】
且つ、本発明のその他の目的は、印加電圧の周波数を確認するためにゼロ電圧と電流の大きさの変化とを瞬時比較してパルス幅変調を制御し、よって、負荷の変化及び平滑用コンデンサの容量変化に対して能動的に対処し得るインバータシステムの力率補正装置を提供しようとする。
【００１５】
【課題を解決するための手段】
このような目的を達成するため、本発明に係るインバータシステムの力率補正装置においては、商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、入力される電源に対するサイン波が記憶素子に既貯蔵され、ディジタル化のためのアナログタイプの専用ＩＣがマイクロコンピュータに内蔵され、力率制御及びＰＡＭ機能を制御するための回路が前記マイクロコンピュータと一体化（ＡＳＩＣ）されるように構成されたことを特徴とする。
【００１６】
そして、本発明に係るインバータシステムの力率補正装置においては、商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、入力される商用交流電源のゼロ電圧を検出するゼロ電圧検出部と、平滑用コンデンサの両方端の電圧を検出する電圧レベル検出部と、商用交流電源に該当するサイン波データが予め貯蔵されているＲＯＭと、前記ゼロ電圧検出部により検出されたゼロ電圧信号が出力されると前記ＲＯＭの該当のアドレスからサイン波データを読み出し、該サイン波データと前記電圧レベル検出部により検出されたレベルによって決定されるパルス幅決定係数とを乗算してパルス幅の調整されたパルスを出力する制御部と、該制御部から出力されるパルスによって前記スイッチング素子のオン／オフ時間を制御する駆動部と、を備えて構成されている。
【００１７】
ここで、本発明に係るインバータシステムの力率補正装置の前記電圧レベル検出部としては、アナログ／ディジタル変換器が使用され、前記電圧レベル検出部としては、比較器が使用される。
更に、前記ＲＯＭは、０〜９０°のサイン波データを貯蔵していることを特徴とする。
【００１８】
且つ、本発明に係るインバータシステムの力率補正装置においては、商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、整流された信号の入力を受けてディジタル信号に変換するアナログ／ディジタル変換器と、商用交流電源に該当するサイン波データが予め貯蔵されているＲＯＭと、直流リンクの両方端の電圧レベルを検出する電圧レベル検出部と、前記アナログ／ディジタル変換器のディジタル値に該当する前記ＲＯＭのサインデータを読み出し、該サインデータと前記電圧レベル検出部から検出された電圧レベル値に該当するパルス幅決定係数とを乗算してパルス幅変調信号を出力するディジタルロジック制御部と、該ディジタルロジック制御部のパルス幅変調信号の入力を受けて前記ＰＡＭ制御用スイッチング素子のスイッチング制御信号を出力する駆動部と、を包含して構成されている。
【００１９】
また、本発明に係るインバータシステムの力率補正方法においては、整流部から出力された電圧波形をアナログ／ディジタル変換器により変換させたディジタル信号の最大値及び最小値を利用してデルタ値（最大値−最小値）及びポイント値（デルタ値／９０）を計算する第１段階と、該第１段階の最小ディジタル信号に該当するＲＯＭに既貯蔵されたサイン値を読み出し、該サイン値と直流リンクの両方端の電圧レベル値に該当するパルス幅決定係数とを乗算して、所定時間の間、ＰＡＭ制御用スイッチング素子をターンオンさせる第２段階と、再びディジタル信号の入力を受け、該ディジタル信号を前記ポイント値で除算して、それに該当する前記ＲＯＭのサイン値とパルス幅決定係数とを乗算して、所定時間の間、ＰＡＭ制御用スイッチング素子をターンオンさせる動作を前記ディジタル係数が最小になるまで反復行う第３段階と、前記ディジタル信号が最小になると、直流リンクの両方端の電圧をディジタル信号に変換して入力として受け、該ディジタル信号が既貯蔵された所定ディジタル信号よりも小さいとパルス幅決定係数を増加させるが、大きいとパルス幅決定係数を小さくした後、前記第３段階に復帰するか、または、使用者により前記ＰＡＭ制御用スイッチング素子の駆動が終了される第４段階と、を順次行うようになっている。
【００２０】
更に、本発明に係るインバータシステムの力率補正装置においては、商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、入力される商用交流電源のゼロ電圧を検出するゼロ電圧検出部と、抵抗を経由して全波整流された信号の入力を受け、負荷に電流が供給される時点を確認するための電流を検出する電流検出部と、該電流検出部から出力された電流検出信号の入力を受け、該電流検出信号と既設定された基準電流とを比較して比較信号を出力する比較器と、該比較器の比較信号の入力を受け、前記ゼロ電圧検出部のゼロ電圧検出信号を基準に電流波形の遅延を判断して最適のパルス幅変調信号を前記ＰＡＭ制御用スイッチング素子に出力するパルス幅変調部と、を備えて構成されている。
【００２１】
ここで、前記比較器は、前記電流検出部からアナログ信号である検出電流の入力を受けてディジタル信号に変換するアナログ／ディジタル変換器を使用し得ることを特徴とする。
そして、本発明に係るインバータシステムの力率補正方法においては、入力される商用交流電源のゼロ電圧を検出する第１段階と、負荷に供給される所定レベル以上の電流を検出する第２段階と、前記第１段階で検出されたゼロ電圧と前記第２段階で検出された電流との位相を比較する第３段階と、該比較結果による電圧と同一位相を有するサイン波電流を形成する信号データをＲＯＭから読み出して適切なパルス幅変調信号を出力する第４段階と、を順次行うようになっている。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
本発明に係るインバータシステムの力率補正装置の第１実施形態においては、図１に示したように、入力される商用交流電源を直流電圧に整流する整流部６１と、該整流部６１から出力された直流電圧に包含されている交流成分を除去するチョークコイル６２及び平滑用コンデンサ６３と、該平滑用コンデンサ６３から出力される直流電圧をパルス幅変調（Pulse Width Modulation）により再び３相の交流電源に変換させてモータＭを駆動させるインバータ６４と、前記平滑用コンデンサ６３の前段に並列連結され、スイッチング信号に従って該平滑用コンデンサ６３の充／放電動作を制御するスイッチング素子Ｑ１と、入力される商用交流電源のゼロ点（Zero Point ）を検知するゼロ電圧検出部６５と、前記平滑用コンデンサ６３の両方端の電圧を検出する電圧レベル検出部６７と、入力される電源電圧のサイン波に対するデータが既貯蔵されているＲＯＭ６６と、前記ゼロ電圧検出部６５から検出されたゼロ電圧に該当するパルスを前記ＲＯＭ６６から読み出し、前記電圧レベル検出部６７から検出されたレベルに従って前記ＲＯＭ６６から読み出したパルスに所定係数（Factor）を乗算して力率を制御し、ＰＡＭ機能が調節されたパルス幅を出力する制御部６８と、該制御部６８から出力されるパルスに従って前記スイッチング素子Ｑ１のオン／オフ動作を制御する駆動部６９と、を包含して構成されている。
【００２３】
以下、このように構成された本発明に係るインバータシステムの力率補正装置の第１実施形態の動作過程について説明する。
先ず、商用交流電源が印加して整流部６１に入力されると、該整流部６１はブリッジダイオードを利用して直流電圧に整流して出力し、このように出力された直流電圧はチョークコイル６２及び平滑用コンデンサ６３により平滑された後、直流電圧に包含された交流成分が除去されてインバータ６４に供給される。
【００２４】
すると、該インバータ６４の各スイッチがオン／オフ動作を行って前記直流電圧を再び３相の交流電源に変換させてモータＭに供給し、よって、該モータＭが駆動を開始する。
このとき、前記インバータ６４を利用して前記モータＭの速度を可変させるためには前記インバータ６４に供給される直流電圧のレベルの大きさを変化させるべきで、そのためＰＡＭ（Pulse Amplitude Modulation、PAM ）機能の調節を行い、更に、前記インバータ６４を利用して前記モータＭの速度を効率的に可変させるために力率の制御を行う。
【００２５】
より詳しく説明すると以下のようである。
先ず、ゼロ電圧検出部６５は、入力される商用交流電源のゼロ電圧を検出して制御部６８に出力する。このとき、ＲＯＭ６６には前記ゼロ点に同期化されたサイン波の０〜９０°に対応するデータが予め貯蔵されているため、従来のアナログインバータシステムのように入力電圧を継続して受けずに、前記ＲＯＭ６６に既貯蔵されたデータを読み出して使用するようになる。
【００２６】
次いで、前記制御部６８は、前記ＲＯＭ６６から読み出されたアドレスのデータとパルス幅決定係数である２５５／２値とを乗算したパルスを内部のレジスタに貯蔵する。
次いで、前記制御部６８は前記内部レジスタに貯蔵された値を減算しながらカウントされるパルスを駆動部６９に出力する。このとき、該駆動部６９は前記制御部６８からカウントされるパルスが出力される間、スイッチング素子Ｑ１にハイ信号を出力して該スイッチング素子Ｑ１をオンさせ、このような動作は前記制御部６８の内部レジスタ値がゼロになるまで反復して行われる。
【００２７】
次いで、所定時間（通常、スイッチング素子の動作周波数である２０ＫＨｚのときに５０μｓ）が経過した後、前記制御部６８は前記ＲＯＭ６６から読み出されたアドレスに１を加算したアドレスのデータを読み出し、該読み出し値と上述したパルス幅決定係数とを乗算して、該乗算値を内部レジスタに貯蔵された後減算しながら該減算されるパルスを前記駆動部６９に出力する。このとき、該駆動部６９は前記制御部６８からカウントされるパルスが出力される間、スイッチング素子Ｑ１にハイ信号を出力して該スイッチング素子Ｑ１をオンさせ、このような動作は前記制御部６８の内部レジスタ値がゼロになるまで反復して行われる。
【００２８】
次いで、前記ＲＯＭ６６に貯蔵されたサイン波データが９０°になると、再びアドレスを１ずつ減少させる。
このような動作を行うとき、前記電圧レベル検出部６７はインバータ６４に供給される平滑用コンデンサ６３の両方端の直流電圧を検出して既設定された基準値と比較し、該比較した値を前記制御部６８に出力する。
【００２９】
次いで、前記制御部６８は前記ゼロ電圧検出部６５からゼロ電圧検出信号が発生するとき、前記電圧レベル検出部６７から出力される比較値を受けて、該比較値が所定値以上であると前記パルス幅決定係数の値を増加させるが、前記比較値が所定値以下であると前記パルス幅決定係数の値を減少させる。例えば、前記比較値が所定値以上であると、パルス幅決定係数の値に１．５を乗算して係数値を増加させるが、前記比較値が所定値以下であると、パルス幅決定係数の値に０．１を乗算して係数値を減少させる。
【００３０】
結局、前記制御部６８は、前記ＲＯＭ６６に貯蔵されたサイン波データと前記電圧レベル検出部６７により検出された電圧レベルに該当するパルス幅決定係数とを乗算してパルス幅の調整されたパルスを駆動部６９に出力する。
次いで、該駆動部６９は、前記制御部６８から出力されるパルス幅に従ってオン／オフ動作を行い、よって、前記インバータ６４に供給される電圧が調節される。ここで、前記電圧レベル検出部６７としては、アナログ／ディジタル変換器または比較器を利用することができる。
【００３１】
このように本発明に係るインバータシステムの力率補正装置の第１実施形態においては、アナログの代わりにディジタルを利用するため、半導体製造工程が簡単で、記憶素子にサイン波に対する情報を予め貯蔵しておくため、入力電圧をフィードバックさせるための別途の周辺回路を必要とせず、よって、回路構成を簡略化し得るという効果がある。
【００３２】
そして、本発明に係るインバータシステムの力率補正装置の第２実施形態においては、図２に示したように、入力される商用交流電源を直流電圧に整流する整流部７００と、該整流部７００から出力される直流電圧に包含された交流成分を除去するチョークコイルＬ７１及び平滑用コンデンサＣ７１と、該平滑用コンデンサＣ７１から出力される直流電圧を再び３相の交流電源に変換させてモータＭを駆動させるインバータ７１０と、コレクタが前記平滑用コンデンサ６３の後段に接続され、エミッタが接地され、ベースに印加されるスイッチング制御信号により導通制御されるＰＡＭ制御用スイッチング素子Ｎ７１と、前記整流部７００の整流信号の入力を受けてディジタル信号に変換させるアナログ／ディジタル変換器７５０と、入力される商用交流電源に該当するサイン波データが既貯蔵されるＲＯＭ７６０と、直流リンクの両方端の電圧レベルを検出する電圧レベル検出部７３０と、前記アナログ／ディジタル変換器７５０のディジタル値に該当する前記ＲＯＭ７６０のサインデータを読み出し、該サインデータと前記電圧レベル検出部７３０から検出された電圧レベルに該当するパルス幅決定係数とを乗算してパルス幅変調信号を出力するディジタルロジック制御部７４０と、該ディジタルロジック制御部７４０のパルス幅変調信号の入力を受けて前記ＰＡＭ制御用スイッチング素子Ｎ７１のスイッチング制御信号を出力する駆動部７７０と、を包含して構成されている。
【００３３】
以下、このように構成される本発明に係るインバータシステムの力率補正装置の第２実施形態の動作について説明する。
先ず、商用交流電源が印加して整流部７００に入力されると、該整流部７００はブリッジダイオードを利用して直流電圧に整流して出力し、このように出力された電圧は各抵抗Ｒ１、Ｒ２により分圧されてアナログ／ディジタル変換器７５０に入力され、該アナログ／ディジタル変換器７５０は前記分圧された電圧をディジタル信号に変換してディジタルロジック制御部７４０に出力し、また、電圧レベル検出部７３０は直流リンクの両方端の電圧を各抵抗Ｒ３、Ｒ４を介して検出して前記ディジタルロジック制御部７４０に出力する。
【００３４】
次いで、該ディジタルロジック制御部７４０は、前記アナログ／ディジタル変換器７５０の出力信号に該当するサイン値をＲＯＭ７６０から読み出し、該サイン値と前記電圧レベル検出部７３０により検出された電圧レベル値に該当するパルス幅決定係数とを乗算してパルス幅変調信号を出力し、該パルス幅変調信号の入力を受けて駆動部７７０は該当のスイッチング制御信号をＰＡＭ制御用スイッチング素子Ｎ７１のベースに印加する。
【００３５】
このとき、前記ディジタルロジック制御部７４０の動作に対して詳しく説明すると次のようである。
先ず、整流部７００からの出力電圧の波形をアナログ／ディジタル変換器７５０によりディジタル信号として入力され、該ディジタル信号の最大値及び最小値を利用してデルタ値（最大値−最小値）及びポイント値（デルタ値／９０）を計算する。
【００３６】
次いで、前記ディジタル信号が再び最小値に入力されると、既貯蔵された前記ＲＯＭ７６０のゼロアドレスのデータを読み出し、該読み出されたデータとパルス幅決定係数値（通常、２５５／２）とを乗算して、既設定されたクロックだけＰＡＭ制御用スイッチング素子Ｎ７１をターンオンさせる。
次いで、所定時間（通常、２０ＫＨｚスイッチング時に５０μｓ）が経過すると、再びディジタル信号の入力を受け、該ディジタル信号を前記ポイント値で除算して整数値を取る。
【００３７】
次いで、前記整数値を利用して前記ＲＯＭ７６０の該当アドレスのデータを読み出し、該読み出されたデータ値と前記パルス幅決定係数値とを乗算して前記ＰＡＭ制御用スイッチング素子Ｎ７１をターンオンさせ、このような動作を前記ディジタル信号が最小になるまで行い、前記ディジタル信号が最小になると前記直流リンクの両方端の電圧を検出し、該検出値と所定ディジタル信号とを比較するが、該所定ディジタル信号よりも検出電圧が小さいとパルス幅決定係数値を増加させるが、所定ディジタル信号よりも検出電圧が大きいと前記パルス幅決定係数の値を減少させる。
【００３８】
このとき、このような前記ＰＡＭ制御用スイッチング素子の駆動制御動作は、使用者の判断により停止されるか、または、所定アルゴリズムによって中断される。上述したように、前記ＰＡＭ制御用スイッチング素子Ｎ７１は、前記駆動部７７０のパルス幅変調信号によりオン／オフされてインバータシステムの力率を改善させるようになるが、前記ＰＡＭ制御用スイッチング素子Ｎ７１がオンされるとチョークコイルＬ７１に磁気エネルギーが蓄積されて、前記ＰＡＭ制御用スイッチング素子Ｎ７１がオフされると前記磁気エネルギーがダイオードＤ７１を経由して平滑用コンデンサＣ７１に充填された後放電される。
【００３９】
即ち、本発明に係るインバータシステムの力率補正装置の第２実施形態においては、入力される商用交流電源が整流部７００により整流された整流信号をアナログ／ディジタル変換器７５０によりディジタル信号に変換させ、該ディジタル値をアドレスとしてＲＯＭ７６０に既貯蔵されたサイン波値を読み出し、該サイン波値と直流リンクの両方端の直流電圧のレベルに該当するパルス幅決定係数と乗算してパルス幅変調信号を出力する。このとき、前記ＰＡＭ制御用スイッチング素子Ｎ７１が前記パルス幅変調信号によりオン／オフされてデューティが可変され、よって、全体的な入力電流及び電圧の波形が一致されるように力率が能動的に補正される。
且つ、本発明に係るインバータシステムの力率補正装置の第３実施形態においては、図３に示したように、入力される商用交流電源を直流電圧に整流する整流部８００と、該整流部８００から出力された直流電圧に包含されている交流成分を除去するチョークコイルＬ８１と、該チョークコイルＬ８１の出力電圧を整流用ダイオードＤ８１を介して入力されて平滑する平滑用コンデンサＣ８１と、該平滑用コンデンサＣ８１から出力される直流電圧をパルス幅変調（ＰＷＭ）により可変周波数及び可変電圧に変換するインバータ８１０と、該インバータ８１０の制御により駆動されるモータＭと、ドレインが前記チョークコイルＬ８１の後段に接続され、ソースが接地され、ゲートに印加されるパルス幅変調信号により導通制御されるＰＷＭ制御用スイッチング素子Ｎ８１と、抵抗Ｒ８１を介して前記整流部８００の整流信号を入力され、負荷に電流が供給される時点を確認するための電流を検出する電流検出部８３０と、負の波形のみが整流された信号の入力を受け、該信号のゼロ電圧を検出してゼロ電圧検出信号を出力するゼロ電圧検出部８５０と、前記電流検出部８３０から出力された電流検出信号の入力を受け、該電流検出信号と既設定された基準電流とを比較して比較信号を出力する比較器８４０と、入力商用交流電源に対するサイン値が所定周波数単位で既貯蔵されているＲＯＭ８７０と、前記比較器８４０の比較信号の入力を受け、前記ゼロ電圧検出部８５０のゼロ電圧検出信号を基準にして電流波形の遅延を判断し、それに該当する前記ＲＯＭ８７０のサイン値を最適のパルス幅変調信号として前記ＰＡＭ制御用スイッチング素子Ｎ８１のゲートに印加するパルス幅変調制御部８６０と、を包含して構成されている。
【００４０】
以下、このように構成される本発明に係るインバータシステムの力率補正装置の第３実施形態の動作について説明する。
先ず、商用交流電源が印加して整流部８００に入力されると、該整流部８００はブリッジダイオードを利用して直流電圧に整流して出力し、このように出力された電圧は電流検出部８３０に入力され、該電流検出部８３０は負荷（モータＭ）に電流が供給される時点を確認するための電流を検出して該検出電流を比較器８４０に印加する。
【００４１】
次いで、前記比較器８４０は、使用者により既設定された基準電流Ｒｅｆと前記検出電流とを比較して所定レベル（基準電流）以上であると、前記検出電流をパルス幅変調制御部８６０に印加する。ここで、前記比較器８４０は、アナログ／ディジタル変換器に代替することが可能で、即ち、前記アナログ／ディジタル変換器は、前記電流検出部８３０からアナログ信号である検出電流の入力を受けてディジタル信号に変換した後、パルス幅変調制御部８６０に印加する（本実施例では、比較器を使用する場合に限って説明する）。
【００４２】
また、ゼロ電圧検出部８５０は、前記整流部８００から負の波形だけが整流された信号の入力を受け、該整流信号のゼロ電圧を検出してゼロ電圧検出信号を前記パルス幅変調制御部８６０に出力する。
次いで、該パルス幅変調制御部８６０は、前記ゼロ電圧検出信号を基準にして前記比較器８４０を介して入力された検出電流の波形にどの程度の遅延が発生したかを判断し、該当する前記ＲＯＭ８７０のアドレスに既貯蔵されたパルス幅変調信号をＰＡＭ制御用スイッチング素子Ｎ８１のゲートに印加し、よって、該ＰＡＭ制御用スイッチング素子Ｎ８１はオン／オフ制御されてデューティが変化され、よって、力率が改善される。
【００４３】
このように本発明に係るインバータシステムの力率補正装置の第３実施形態においては、電流検出部８３０の電流検出信号と基準電流Ｒｅｆとを比較器８４０により比較して、基準電流Ｒｅｆよりも大きいとパルス幅変調制御部８５０に印加し、該パルス幅変調制御部８５０は前記比較器８４０の比較信号が入力されてゼロ電圧検出部８５０のゼロ電圧検出信号を基準に電流波形がどの程度遅延されたかを判断し、該当のＲＯＭ８７０のアドレスに既貯蔵された最適のパルス変調信号を出力する。即ち、平滑用コンデンサＣ８１の容量に従って電流の充／放電時間が変化されるため、負荷に供給される電流の波形が変化され、電流検出部８３０は前記負荷に供給される電流を検出し、前記比較器８４０は前記電流検出部８３０の検出電流と使用者により既設定された基準電流とを比較して、所定レベル以上の検出電流をパルス幅変調制御部８６０に印加する。
【００４４】
このとき、前記パルス幅変調制御部８６０は、ゼロ電圧検出部８５０のゼロ電圧検出信号を基準に現在供給される電流の位相をチェックし、その結果に従って前記ＲＯＭ８７０の所定アドレスのサイン値を読み出し、該サイン値に該当するパルス幅変調信号をＰＡＭ制御用スイッチング素子Ｎ８１に印加し、よって、該ＰＡＭ制御用スイッチング素子Ｎ８１がオン／オフされてデューティが可変されて、全体的な入力電流及び電圧の波形が一致され、力率が能動的に補正されるようになっている。
【００４５】
【発明の効果】
以上説明したように、本発明に係るインバータシステムの力率補正装置及びその方法においては、ディジタル回路を利用して半導体製造工程を簡略化するため、製造費用が低減され、入力電源に対するサイン波データを記憶素子に予め記憶しておくため、周辺回路を省いて回路構成が簡単で、印加電圧の周波数を確認するためにゼロ電圧と電流の大きさの変化とを瞬時比較してパルス幅変調を制御し、よって、負荷の変化及び平滑用コンデンサの容量変化に対して能動的に対処し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係るインバータシステムの力率補正装置の第１実施形態を示したブロック図である。
【図２】本発明に係るインバータシステムの力率補正装置の第２実施形態を示したブロック図である。
【図３】本発明に係るインバータシステムの力率補正装置の第３実施形態を示したブロック図である。
【図４】従来インバータシステムを示した回路図である。
【図５】図４の入／出力時の波形を示した波形図である。
【図６】従来インバータシステムの力率補正装置を示した回路図である。
【図７】図６のインバータ力率改善部を示した回路図である。
【図８】図７の入／出力時の波形を示した波形図である。
【符号の説明】
６１…整流部
６２…チョークコイル
６３…平滑用コンデンサ
６４…インバータ
６５…ゼロ電圧検出部
６６…ＲＯＭ
６７…電圧レベル検出部
６９…駆動部
７８…制御部
Ｑ１…スイッチング素子
Claims (7)
- 商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、
入力される商用交流電源のゼロ電圧を検出するゼロ電圧検出部と、
平滑用コンデンサの両方端の電圧を検出する電圧レベル検出部と、
前記ゼロ電圧に同期化された商用交流電源の電圧値が、所定の角度間隔でディジタルデータとして予め貯蔵されているＲＯＭと、
前記ゼロ電圧検出部により検出されたゼロ電圧信号が出力されると前記ＲＯＭに予め貯蔵されたディジタルデータを読み出し、該ディジタルデータと前記電圧レベル検出部により検出されたレベルによって決定されるパルス幅決定係数とを乗算してパルス幅の調整されたパルスを出力する制御部と、
該制御部から出力されるパルスによって前記ＰＡＭ制御用スイッチング素子のオン／オフ時間を制御する駆動部と、
を備えて構成されることを特徴とするインバータシステムの力率補正装置。 - 前記電圧レベル検出部としては、アナログ／ディジタル変換器が使用されることを特徴とする請求項１記載のインバータシステムの力率補正装置。
- 前記電圧レベル検出部としては、比較器が使用されることを特徴とする請求項１記載のインバータシステムの力率補正装置。
- 前記ＲＯＭは、０°〜９０°の範囲において、所定の角度間隔で電圧値を貯蔵し、該ＲＯＭの１つのアドレスには１つの角度に対する電圧値が対応付けられるよう構成され、所定時間経過後に、先に読み出されたアドレスに１を加算したアドレスの電圧値データが読み出され、９０°に対応するアドレスの電圧値データが読み出された後は、再び１減算されたアドレスの電圧値データが読み出される、請求項１に記載のインバータシステムの力率補正装置。
- 商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、
全波整流された信号の入力を受けてディジタル信号に変換するアナログ／ディジタル変換器と、
商用交流電源の電圧値が、所定の角度間隔でディジタルデータとして予め貯蔵されているＲＯＭと、
平滑用コンデンサの両方端の電圧レベルを検出する電圧レベル検出部と、
前記ディジタル信号の最大値と最小値から前記所定の角度間隔に対応する電圧値が計算され、所定時間経過後の前記アナログ／ディジタル変換器のディジタル信号の値から算出される角度に応じて前記ＲＯＭに予め貯蔵されたディジタルデータを読み出し、該ディジタルデータと前記電圧レベル検出部から検出された電圧レベル値に該当するパルス幅決定係数とを乗算してパルス幅変調信号を出力するディジタルロジック制御部と、
該ディジタルロジック制御部のパルス幅変調信号の入力を受けて前記ＰＡＭ制御用スイッチング素子のスイッチング制御信号を出力する駆動部と、
を包含して構成されることを特徴とするインバータシステムの力率補正装置。 - 商用交流電源を整流及び平滑して形成された直流電圧をインバータ部のスイッチング素子のオン／オフに従って３相の交流電圧に可変し、モータを駆動しながらＰＡＭ制御用スイッチング素子のオン／オフに従ってデューティを可変させることにより、全体的な入力電流及び電圧の波形を一致させるインバータシステムにおいて、
入力される商用交流電源のゼロ電圧を検出するゼロ電圧検出部と、
前記ゼロ電圧検出信号を基準にした検出電流の波形の遅延に応じて商用交流電源の電圧に関するディジタルデータを予め貯蔵するＲＯＭと、
抵抗を経由して全波整流された信号の入力を受け、負荷に電流が供給される時点を確認するための電流を検出する電流検出部と、
該電流検出部から出力された電流検出信号の入力を受け、該電流検出信号と既設定された基準電流とを比較して比較信号を出力する比較器と、
該比較器の比較信号の入力を受け、前記ゼロ電圧検出部のゼロ電圧検出信号を基準に電流波形の遅延を判断して前記ＲＯＭに予め貯蔵されたディジタルデータに応じたパルス幅変調信号を前記ＰＡＭ制御用スイッチング素子に出力するパルス幅変調部と、を備えて構成されることを特徴とするインバータシステムの力率補正装置。 - 前記比較器は、前記電流検出部からアナログ信号である検出電流の入力を受けてディジタル信号に変換するアナログ／ディジタル変換器を使用することを特徴とする請求項６記載のインバータシステムの力率補正装置。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990029294A KR20010010415A (ko) | 1999-07-20 | 1999-07-20 | 인버터의 역률보정장치 및 방법 |
| KR29286/1999 | 1999-07-20 | ||
| KR29300/1999 | 1999-07-20 | ||
| KR1019990029286A KR100339546B1 (ko) | 1999-07-20 | 1999-07-20 | 인버터 시스템의 역률개선 및 팜 제어회로 |
| KR29294/1999 | 1999-07-20 | ||
| KR1019990029300A KR100585686B1 (ko) | 1999-07-20 | 1999-07-20 | 인버터의 역률보정장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001037254A JP2001037254A (ja) | 2001-02-09 |
| JP4558861B2 true JP4558861B2 (ja) | 2010-10-06 |
Family
ID=27350026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26400099A Expired - Fee Related JP4558861B2 (ja) | 1999-07-20 | 1999-09-17 | インバータシステムの力率補正回路及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4558861B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5337663B2 (ja) | 2009-10-15 | 2013-11-06 | 株式会社東芝 | ドライバ回路 |
| CN111799113A (zh) * | 2020-06-09 | 2020-10-20 | 国网山东省电力公司检修公司 | 具有功能数据库存储功能的智能选相控制系统及方法 |
| CN113472255B (zh) * | 2021-07-01 | 2023-04-07 | 山东省科学院自动化研究所 | 功率因数校正的电流锁相环控制方法及电机控制系统 |
| CN114825645B (zh) * | 2022-06-23 | 2022-09-02 | 湖南湘联电缆有限公司 | 一种基于线缆的供配电网络控制系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05296538A (ja) * | 1992-04-21 | 1993-11-09 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JPH05300793A (ja) * | 1992-04-21 | 1993-11-12 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JPH05300794A (ja) * | 1992-04-21 | 1993-11-12 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JPH05316736A (ja) * | 1992-05-11 | 1993-11-26 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JPH0835712A (ja) * | 1994-07-26 | 1996-02-06 | Fujitsu General Ltd | 空気調和機の制御装置 |
-
1999
- 1999-09-17 JP JP26400099A patent/JP4558861B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05296538A (ja) * | 1992-04-21 | 1993-11-09 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JPH05300793A (ja) * | 1992-04-21 | 1993-11-12 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JPH05300794A (ja) * | 1992-04-21 | 1993-11-12 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JPH05316736A (ja) * | 1992-05-11 | 1993-11-26 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JPH0835712A (ja) * | 1994-07-26 | 1996-02-06 | Fujitsu General Ltd | 空気調和機の制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001037254A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100823922B1 (ko) | 직류 전원 공급 장치 및 그 방법 | |
| KR100796890B1 (ko) | 스위칭 전원장치 | |
| US6304465B1 (en) | Power regulator using active filter | |
| JPH02266868A (ja) | 電源装置の制御方式 | |
| JP4430169B2 (ja) | インバータの力率補正装置 | |
| JP4558861B2 (ja) | インバータシステムの力率補正回路及びその方法 | |
| JP2003106616A (ja) | インバータエアコン | |
| JP3734583B2 (ja) | 電源装置 | |
| JP2007295739A (ja) | 直流電源装置 | |
| KR20010010415A (ko) | 인버터의 역률보정장치 및 방법 | |
| KR100339546B1 (ko) | 인버터 시스템의 역률개선 및 팜 제어회로 | |
| JP4558862B2 (ja) | インバータシステムの駆動装置及び方法 | |
| JP4430168B2 (ja) | インバータシステムの力率補償回路及びその方法 | |
| JP3872172B2 (ja) | 電力変換装置 | |
| KR100585686B1 (ko) | 인버터의 역률보정장치 및 방법 | |
| KR100585684B1 (ko) | 인버터 시스템의 전원전압 주파수에 따른 역률개선 및 팜 제어회로 | |
| KR20010010414A (ko) | 인버터의 역률보정장치 및 방법 | |
| JP2001297862A (ja) | 誘導加熱電源 | |
| JP2001231262A (ja) | 直流モータの制御装置 | |
| JP4331348B2 (ja) | ポインタ方式を利用したインバータ制御信号発生装置 | |
| KR100619721B1 (ko) | 소프트 스타트 팜 구동회로의 구동방법 | |
| KR100324753B1 (ko) | 인버터의 피에이엠 구동제어장치 | |
| KR100585685B1 (ko) | 팜 구동장치의 팜 구동용 싸인신호 발생회로 | |
| JPH09252578A (ja) | 高調波電流低減回路 | |
| KR100308301B1 (ko) | 역률 보정장치의 3상 구동용 기준값 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100722 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |