JP2001037254A - インバータシステムの力率補正回路及びその方法 - Google Patents
インバータシステムの力率補正回路及びその方法Info
- Publication number
- JP2001037254A JP2001037254A JP11264000A JP26400099A JP2001037254A JP 2001037254 A JP2001037254 A JP 2001037254A JP 11264000 A JP11264000 A JP 11264000A JP 26400099 A JP26400099 A JP 26400099A JP 2001037254 A JP2001037254 A JP 2001037254A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- pulse width
- switching element
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 ディジタル制御により力率とPAM 機能調節回
路の構成を簡略化し、製造費を低減したインバータシス
テムの力率補正装置及びその方法を提供する。 【解決手段】 商用交流電源を直流電圧に整流する整流
部（61）、直流電圧内の交流成分を除去するチョークコ
イル（62）及び平滑用コンデンサ（63）、コンデンサ
（63）から出力される直流電圧をパルス幅変調により再
び3 相の交流電源に変換させるインバータ（64）、コン
デンサ（63）の充／放電動作を制御するスイッチング素
子（Q1）、商用交流電源のゼロ点を検知するゼロ電圧検
出部（65）、コンデンサ（63）の両端電圧を検出する電
圧レベル検出部（67）、電源電圧のサイン波に対するデ
ータが既貯蔵されているROM （66）、PAM 機能が調節さ
れたパルス幅を出力する制御部（68）、及びスイッチン
グ素子（Q1）を制御する駆動部（69）を包含してインバ
ータシステムの力率補正装置を構成する。
路の構成を簡略化し、製造費を低減したインバータシス
テムの力率補正装置及びその方法を提供する。 【解決手段】 商用交流電源を直流電圧に整流する整流
部（61）、直流電圧内の交流成分を除去するチョークコ
イル（62）及び平滑用コンデンサ（63）、コンデンサ
（63）から出力される直流電圧をパルス幅変調により再
び3 相の交流電源に変換させるインバータ（64）、コン
デンサ（63）の充／放電動作を制御するスイッチング素
子（Q1）、商用交流電源のゼロ点を検知するゼロ電圧検
出部（65）、コンデンサ（63）の両端電圧を検出する電
圧レベル検出部（67）、電源電圧のサイン波に対するデ
ータが既貯蔵されているROM （66）、PAM 機能が調節さ
れたパルス幅を出力する制御部（68）、及びスイッチン
グ素子（Q1）を制御する駆動部（69）を包含してインバ
ータシステムの力率補正装置を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、インバータシステ
ムの力率補正装置及びその方法に係るもので、詳しく
は、ディジタル制御を行ってインバータシステムの力率
及びＰＡＭ(PulseAmplitude Modulation) 機能を調節
するため周辺回路を省いて回路の構成を簡略化し、マイ
クロコンピュータと一体化（ＡＳＩＣ）するため製造費
用を低減し得るインバータシステムの力率補正装置及び
その方法に関するものである。
ムの力率補正装置及びその方法に係るもので、詳しく
は、ディジタル制御を行ってインバータシステムの力率
及びＰＡＭ(PulseAmplitude Modulation) 機能を調節
するため周辺回路を省いて回路の構成を簡略化し、マイ
クロコンピュータと一体化（ＡＳＩＣ）するため製造費
用を低減し得るインバータシステムの力率補正装置及び
その方法に関するものである。
【０００２】
【従来の技術】最近、省エネルギー及び出力制御の容易
性の面から家電製品の多くの部分でインバータ（Invert
er）化が進行され、例えば、インバータにより駆動され
るモータを適用した洗濯機及び冷蔵庫なども開発されて
発売されつつある。従来のインバータシステムにおいて
は、図４に示したように、入力される商用交流電源をブ
リッジダイオードにより直流電圧に整流する整流部１１
と、該整流部１１の出力を平滑させて出力するチョーク
コイル１２及び平滑用コンデンサ１３と、平滑された直
流電圧をパルス幅変調（Pulse Width Modulation）
により再び３相の交流電源に変換させてモータＭを駆動
させるインバータ１４と、を備えて構成されていた。
性の面から家電製品の多くの部分でインバータ（Invert
er）化が進行され、例えば、インバータにより駆動され
るモータを適用した洗濯機及び冷蔵庫なども開発されて
発売されつつある。従来のインバータシステムにおいて
は、図４に示したように、入力される商用交流電源をブ
リッジダイオードにより直流電圧に整流する整流部１１
と、該整流部１１の出力を平滑させて出力するチョーク
コイル１２及び平滑用コンデンサ１３と、平滑された直
流電圧をパルス幅変調（Pulse Width Modulation）
により再び３相の交流電源に変換させてモータＭを駆動
させるインバータ１４と、を備えて構成されていた。
【０００３】このように構成された従来インバータシス
テムの動作に対し、図５に基づいて説明すると、先ず、
図５（Ａ）に示したような商用交流電源の電圧波形及び
図５（Ｂ）に示したような商用交流電源の電圧波形を有
する交流電源を整流部１１に供給すると、該整流部１１
はブリッジダイオードを利用して直流電圧に整流してチ
ョークコイル１２に出力する。
テムの動作に対し、図５に基づいて説明すると、先ず、
図５（Ａ）に示したような商用交流電源の電圧波形及び
図５（Ｂ）に示したような商用交流電源の電圧波形を有
する交流電源を整流部１１に供給すると、該整流部１１
はブリッジダイオードを利用して直流電圧に整流してチ
ョークコイル１２に出力する。
【０００４】次いで、該チョークコイル１２及び平滑用
コンデンサ１３は前記整流部１１の出力電圧に包含され
た交流成分を除去した直流電圧をインバータ１４に出力
する。このとき、該インバータ１４に入力される直流電
圧は、入力される交流電源のピーク値よりも大きい電圧
になる。次いで、前記インバータ１４は前記平滑用コン
デンサ１３から入力される直流電圧を内部のスイッチン
グ素子のオン／オフ動作により３相の交流電圧に変換し
てモータ１５に出力し、該モータ１５を駆動させる。
コンデンサ１３は前記整流部１１の出力電圧に包含され
た交流成分を除去した直流電圧をインバータ１４に出力
する。このとき、該インバータ１４に入力される直流電
圧は、入力される交流電源のピーク値よりも大きい電圧
になる。次いで、前記インバータ１４は前記平滑用コン
デンサ１３から入力される直流電圧を内部のスイッチン
グ素子のオン／オフ動作により３相の交流電圧に変換し
てモータ１５に出力し、該モータ１５を駆動させる。
【０００５】なお、前記図５（Ｂ）において、時間ｔは
前記チョークコイル１２及び平滑用コンデンサ１３の時
定数により決定される時間であり、通常、商用交流電源
の１／５以下である。ここで、力率が１であると仮定す
ると、インバータに流れる電流波形は入力される商用交
流電源と同一位相で、図５（Ｃ）に示したように、電流
の最大大きさよりも極めて小さいピーク電流を有する理
想的な電流波形を形成し、よって、ノイズ及び無効電力
を減少し得る効果を有するため、先進国では前記図５
（Ｃ）に示したような波形を形成するように法制化して
いる傾向である。
前記チョークコイル１２及び平滑用コンデンサ１３の時
定数により決定される時間であり、通常、商用交流電源
の１／５以下である。ここで、力率が１であると仮定す
ると、インバータに流れる電流波形は入力される商用交
流電源と同一位相で、図５（Ｃ）に示したように、電流
の最大大きさよりも極めて小さいピーク電流を有する理
想的な電流波形を形成し、よって、ノイズ及び無効電力
を減少し得る効果を有するため、先進国では前記図５
（Ｃ）に示したような波形を形成するように法制化して
いる傾向である。
【０００６】従って、このような理想的な波形を形成す
るために力率補正装置が使用され、従来のインバータシ
ステムの力率補正装置においては、図６に示したよう
に、入力される商用交流電源をブリッジダイオードによ
り直流電圧に整流する整流部３１と、該整流部３１の出
力を平滑させて出力するチョークコイル３２及び平滑用
コンデンサ３３と、平滑された直流電圧をパルス幅変調
（Pulse Width Modulation）により再び３相の交流
電源に変換させてモータＭを駆動させるインバータ３６
と、前記整流部３１の出力電圧及び前記平滑用コンデン
サ３３の両方端の電圧を比較器、マルチプレクサ、ＮＡ
ＮＤゲート及びＮＯＲゲートなどを利用して全体的な入
力電流及び電圧の位相が一致されるようにパルス幅デュ
ーティを可変させるアナログ力率改善部３４、及び該ア
ナログ力率改善部３４により可変されたパルス幅デュー
ティによりオン／オフされて前記平滑用コンデンサ３３
の充／放電動作を制御するスイッチング素子Ｑ１、を有
して力率を補正する力率補正部３５と、を包含して構成
されていた。
るために力率補正装置が使用され、従来のインバータシ
ステムの力率補正装置においては、図６に示したよう
に、入力される商用交流電源をブリッジダイオードによ
り直流電圧に整流する整流部３１と、該整流部３１の出
力を平滑させて出力するチョークコイル３２及び平滑用
コンデンサ３３と、平滑された直流電圧をパルス幅変調
（Pulse Width Modulation）により再び３相の交流
電源に変換させてモータＭを駆動させるインバータ３６
と、前記整流部３１の出力電圧及び前記平滑用コンデン
サ３３の両方端の電圧を比較器、マルチプレクサ、ＮＡ
ＮＤゲート及びＮＯＲゲートなどを利用して全体的な入
力電流及び電圧の位相が一致されるようにパルス幅デュ
ーティを可変させるアナログ力率改善部３４、及び該ア
ナログ力率改善部３４により可変されたパルス幅デュー
ティによりオン／オフされて前記平滑用コンデンサ３３
の充／放電動作を制御するスイッチング素子Ｑ１、を有
して力率を補正する力率補正部３５と、を包含して構成
されていた。
【０００７】以下、このように構成された従来のインバ
ータシステムの力率補正装置の動作に対し、図面を用い
て説明する。先ず、力率補正装置に商用交流電源が印加
されると、整流部３１は直流電圧に整流して出力し、こ
のように出力される直流電圧は力率補正部３５の各抵抗
Ｒ１、Ｒ２により分圧された後、アナログ力率改善部３
４の第３端子ＶＭ１に入力される。
ータシステムの力率補正装置の動作に対し、図面を用い
て説明する。先ず、力率補正装置に商用交流電源が印加
されると、整流部３１は直流電圧に整流して出力し、こ
のように出力される直流電圧は力率補正部３５の各抵抗
Ｒ１、Ｒ２により分圧された後、アナログ力率改善部３
４の第３端子ＶＭ１に入力される。
【０００８】一方、チョークコイル３２により誘起され
た電圧は抵抗Ｒ５を介して前記アナログ力率改善部３４
の第５端子Ｉｄｅｔに入力され、また、前記チョークコ
イル３２により誘起された電圧が抵抗Ｒ４、ダイオード
Ｄ１及びコンデンサＣ１により調整された電圧と抵抗Ｒ
３により調整された電圧とが加算されて前記アナログ力
率改善部３４の第８端子ＶＣＣに入力される。このと
き、前記第８端子ＶＣＣを介して継続して入力電圧を受
ける理由は、力率制御の際、入力電圧の波形と同一波形
を形成するためである。
た電圧は抵抗Ｒ５を介して前記アナログ力率改善部３４
の第５端子Ｉｄｅｔに入力され、また、前記チョークコ
イル３２により誘起された電圧が抵抗Ｒ４、ダイオード
Ｄ１及びコンデンサＣ１により調整された電圧と抵抗Ｒ
３により調整された電圧とが加算されて前記アナログ力
率改善部３４の第８端子ＶＣＣに入力される。このと
き、前記第８端子ＶＣＣを介して継続して入力電圧を受
ける理由は、力率制御の際、入力電圧の波形と同一波形
を形成するためである。
【０００９】且つ、前記整流部３１の出力電圧は前記チ
ョークコイル３２及びダイオードＤ２を経由してインバ
ータ３６に入力された後、各抵抗Ｒ１１〜Ｒ１３により
分圧されて前記アナログ力率改善部３４の第１端子ＩＮ
Ｖに入力され、更に、前記分圧された電圧はコンデンサ
Ｃ２及び各抵抗Ｒ７、Ｒ８の時定数により調節されて前
記アナログ力率改善部３４の第２端子ＣＯＭＰに入力さ
れ、一方、前記インバータ３６に供給される電流に該当
する電圧、即ち、コンデンサＣ３により決定される電圧
は前記アナログ力率改善部３４の第４端子ＣＳに入力さ
れる。
ョークコイル３２及びダイオードＤ２を経由してインバ
ータ３６に入力された後、各抵抗Ｒ１１〜Ｒ１３により
分圧されて前記アナログ力率改善部３４の第１端子ＩＮ
Ｖに入力され、更に、前記分圧された電圧はコンデンサ
Ｃ２及び各抵抗Ｒ７、Ｒ８の時定数により調節されて前
記アナログ力率改善部３４の第２端子ＣＯＭＰに入力さ
れ、一方、前記インバータ３６に供給される電流に該当
する電圧、即ち、コンデンサＣ３により決定される電圧
は前記アナログ力率改善部３４の第４端子ＣＳに入力さ
れる。
【００１０】次いで、前記アナログ力率改善部３４は、
図７に示したように、各比較器３４１、３４６、３４
９、マルチプレクサ３４７、各ＮＡＮＤゲート３４３、
３４４、セルフスタータ３４２及びＮＯＲゲート３４５
などにより入力電圧と前記インバータ３６の出力電圧と
を比較して、それら電圧が一致するように調合したパル
スを出力し、図８（Ａ）（Ｂ）に示したように、サイン
波の低い部分ではデューティを大きくし、サイン波の高
い部分ではデューティを小さくさせるパルスを第７端子
Ｖｏｕｔを介して出力する。
図７に示したように、各比較器３４１、３４６、３４
９、マルチプレクサ３４７、各ＮＡＮＤゲート３４３、
３４４、セルフスタータ３４２及びＮＯＲゲート３４５
などにより入力電圧と前記インバータ３６の出力電圧と
を比較して、それら電圧が一致するように調合したパル
スを出力し、図８（Ａ）（Ｂ）に示したように、サイン
波の低い部分ではデューティを大きくし、サイン波の高
い部分ではデューティを小さくさせるパルスを第７端子
Ｖｏｕｔを介して出力する。
【００１１】次いで、前記アナログ力率改善部３４の第
７端子Ｖｏｕｔを介して出力されたパルスはスイッチン
グ素子Ｑ１のゲートに入力され、該スイッチング素子Ｑ
１がパルスに対応してオン／オフされて入力電流及び入
力電圧の位相を一致させるため、力率が補正されるよう
になっていた。
７端子Ｖｏｕｔを介して出力されたパルスはスイッチン
グ素子Ｑ１のゲートに入力され、該スイッチング素子Ｑ
１がパルスに対応してオン／オフされて入力電流及び入
力電圧の位相を一致させるため、力率が補正されるよう
になっていた。
【００１２】
【発明が解決しようとする課題】然るに、このような従
来のインバータシステムの力率補正装置においては、ア
ナログ力率改善部が入力電圧の波形を記憶することがで
きないため継続して入力電圧を受けるべきであって、ア
ナログチップを使用するため周辺回路が複雑で、アナロ
グタイプの専用ＩＣをマイクロコンピュータに内装する
ため単一チップ化が不可能で、更に、チョークコイルは
補助巻線を付加させるべきであるため、製造費用が上昇
するという不都合な点があった。
来のインバータシステムの力率補正装置においては、ア
ナログ力率改善部が入力電圧の波形を記憶することがで
きないため継続して入力電圧を受けるべきであって、ア
ナログチップを使用するため周辺回路が複雑で、アナロ
グタイプの専用ＩＣをマイクロコンピュータに内装する
ため単一チップ化が不可能で、更に、チョークコイルは
補助巻線を付加させるべきであるため、製造費用が上昇
するという不都合な点があった。
【００１３】本発明は、このような従来の課題に鑑みて
なされたもので、ディジタル回路を利用して半導体製造
工程を簡略化し、製造費用を低減し得るインバータシス
テムの力率補正装置を提供することを目的とする。そし
て、本発明の他の目的は、入力電源に対するサイン波デ
ータを記憶素子に予め記憶しておくため、周辺回路を省
いて回路を簡単に構成し得るインバータシステムの力率
補正装置を提供しようとする。
なされたもので、ディジタル回路を利用して半導体製造
工程を簡略化し、製造費用を低減し得るインバータシス
テムの力率補正装置を提供することを目的とする。そし
て、本発明の他の目的は、入力電源に対するサイン波デ
ータを記憶素子に予め記憶しておくため、周辺回路を省
いて回路を簡単に構成し得るインバータシステムの力率
補正装置を提供しようとする。
【００１４】且つ、本発明のその他の目的は、印加電圧
の周波数を確認するためにゼロ電圧と電流の大きさの変
化とを瞬時比較してパルス幅変調を制御し、よって、負
荷の変化及び平滑用コンデンサの容量変化に対して能動
的に対処し得るインバータシステムの力率補正装置を提
供しようとする。
の周波数を確認するためにゼロ電圧と電流の大きさの変
化とを瞬時比較してパルス幅変調を制御し、よって、負
荷の変化及び平滑用コンデンサの容量変化に対して能動
的に対処し得るインバータシステムの力率補正装置を提
供しようとする。
【００１５】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るインバータシステムの力率補正装
置においては、商用交流電源を整流及び平滑して形成さ
れた直流電圧をインバータ部のスイッチング素子のオン
／オフに従って３相の交流電圧に可変し、モータを駆動
しながらＰＡＭ制御用スイッチング素子のオン／オフに
従ってデューティを可変させることにより、全体的な入
力電流及び電圧の波形を一致させるインバータシステム
において、入力される電源に対するサイン波が記憶素子
に既貯蔵され、ディジタル化のためのアナログタイプの
専用ＩＣがマイクロコンピュータに内蔵され、力率制御
及びＰＡＭ機能を制御するための回路が前記マイクロコ
ンピュータと一体化（ＡＳＩＣ）されるように構成され
たことを特徴とする。
るため、本発明に係るインバータシステムの力率補正装
置においては、商用交流電源を整流及び平滑して形成さ
れた直流電圧をインバータ部のスイッチング素子のオン
／オフに従って３相の交流電圧に可変し、モータを駆動
しながらＰＡＭ制御用スイッチング素子のオン／オフに
従ってデューティを可変させることにより、全体的な入
力電流及び電圧の波形を一致させるインバータシステム
において、入力される電源に対するサイン波が記憶素子
に既貯蔵され、ディジタル化のためのアナログタイプの
専用ＩＣがマイクロコンピュータに内蔵され、力率制御
及びＰＡＭ機能を制御するための回路が前記マイクロコ
ンピュータと一体化（ＡＳＩＣ）されるように構成され
たことを特徴とする。
【００１６】そして、本発明に係るインバータシステム
の力率補正装置においては、商用交流電源を整流及び平
滑して形成された直流電圧をインバータ部のスイッチン
グ素子のオン／オフに従って３相の交流電圧に可変し、
モータを駆動しながらＰＡＭ制御用スイッチング素子の
オン／オフに従ってデューティを可変させることによ
り、全体的な入力電流及び電圧の波形を一致させるイン
バータシステムにおいて、入力される商用交流電源のゼ
ロ電圧を検出するゼロ電圧検出部と、平滑用コンデンサ
の両方端の電圧を検出する電圧レベル検出部と、商用交
流電源に該当するサイン波データが予め貯蔵されている
ＲＯＭと、前記ゼロ電圧検出部により検出されたゼロ電
圧信号が出力されると前記ＲＯＭの該当のアドレスから
サイン波データを読み出し、該サイン波データと前記電
圧レベル検出部により検出されたレベルによって決定さ
れるパルス幅決定係数とを乗算してパルス幅の調整され
たパルスを出力する制御部と、該制御部から出力される
パルスによって前記スイッチング素子のオン／オフ時間
を制御する駆動部と、を備えて構成されている。
の力率補正装置においては、商用交流電源を整流及び平
滑して形成された直流電圧をインバータ部のスイッチン
グ素子のオン／オフに従って３相の交流電圧に可変し、
モータを駆動しながらＰＡＭ制御用スイッチング素子の
オン／オフに従ってデューティを可変させることによ
り、全体的な入力電流及び電圧の波形を一致させるイン
バータシステムにおいて、入力される商用交流電源のゼ
ロ電圧を検出するゼロ電圧検出部と、平滑用コンデンサ
の両方端の電圧を検出する電圧レベル検出部と、商用交
流電源に該当するサイン波データが予め貯蔵されている
ＲＯＭと、前記ゼロ電圧検出部により検出されたゼロ電
圧信号が出力されると前記ＲＯＭの該当のアドレスから
サイン波データを読み出し、該サイン波データと前記電
圧レベル検出部により検出されたレベルによって決定さ
れるパルス幅決定係数とを乗算してパルス幅の調整され
たパルスを出力する制御部と、該制御部から出力される
パルスによって前記スイッチング素子のオン／オフ時間
を制御する駆動部と、を備えて構成されている。
【００１７】ここで、本発明に係るインバータシステム
の力率補正装置の前記電圧レベル検出部としては、アナ
ログ／ディジタル変換器が使用され、前記電圧レベル検
出部としては、比較器が使用される。更に、前記ＲＯＭ
は、０〜９０°のサイン波データを貯蔵していることを
特徴とする。
の力率補正装置の前記電圧レベル検出部としては、アナ
ログ／ディジタル変換器が使用され、前記電圧レベル検
出部としては、比較器が使用される。更に、前記ＲＯＭ
は、０〜９０°のサイン波データを貯蔵していることを
特徴とする。
【００１８】且つ、本発明に係るインバータシステムの
力率補正装置においては、商用交流電源を整流及び平滑
して形成された直流電圧をインバータ部のスイッチング
素子のオン／オフに従って３相の交流電圧に可変し、モ
ータを駆動しながらＰＡＭ制御用スイッチング素子のオ
ン／オフに従ってデューティを可変させることにより、
全体的な入力電流及び電圧の波形を一致させるインバー
タシステムにおいて、整流された信号の入力を受けてデ
ィジタル信号に変換するアナログ／ディジタル変換器
と、商用交流電源に該当するサイン波データが予め貯蔵
されているＲＯＭと、直流リンクの両方端の電圧レベル
を検出する電圧レベル検出部と、前記アナログ／ディジ
タル変換器のディジタル値に該当する前記ＲＯＭのサイ
ンデータを読み出し、該サインデータと前記電圧レベル
検出部から検出された電圧レベル値に該当するパルス幅
決定係数とを乗算してパルス幅変調信号を出力するディ
ジタルロジック制御部と、該ディジタルロジック制御部
のパルス幅変調信号の入力を受けて前記ＰＡＭ制御用ス
イッチング素子のスイッチング制御信号を出力する駆動
部と、を包含して構成されている。
力率補正装置においては、商用交流電源を整流及び平滑
して形成された直流電圧をインバータ部のスイッチング
素子のオン／オフに従って３相の交流電圧に可変し、モ
ータを駆動しながらＰＡＭ制御用スイッチング素子のオ
ン／オフに従ってデューティを可変させることにより、
全体的な入力電流及び電圧の波形を一致させるインバー
タシステムにおいて、整流された信号の入力を受けてデ
ィジタル信号に変換するアナログ／ディジタル変換器
と、商用交流電源に該当するサイン波データが予め貯蔵
されているＲＯＭと、直流リンクの両方端の電圧レベル
を検出する電圧レベル検出部と、前記アナログ／ディジ
タル変換器のディジタル値に該当する前記ＲＯＭのサイ
ンデータを読み出し、該サインデータと前記電圧レベル
検出部から検出された電圧レベル値に該当するパルス幅
決定係数とを乗算してパルス幅変調信号を出力するディ
ジタルロジック制御部と、該ディジタルロジック制御部
のパルス幅変調信号の入力を受けて前記ＰＡＭ制御用ス
イッチング素子のスイッチング制御信号を出力する駆動
部と、を包含して構成されている。
【００１９】また、本発明に係るインバータシステムの
力率補正方法においては、整流部から出力された電圧波
形をアナログ／ディジタル変換器により変換させたディ
ジタル信号の最大値及び最小値を利用してデルタ値（最
大値−最小値）及びポイント値（デルタ値／９０）を計
算する第１段階と、該第１段階の最小ディジタル信号に
該当するＲＯＭに既貯蔵されたサイン値を読み出し、該
サイン値と直流リンクの両方端の電圧レベル値に該当す
るパルス幅決定係数とを乗算して、所定時間の間、ＰＡ
Ｍ制御用スイッチング素子をターンオンさせる第２段階
と、再びディジタル信号の入力を受け、該ディジタル信
号を前記ポイント値で除算して、それに該当する前記Ｒ
ＯＭのサイン値とパルス幅決定係数とを乗算して、所定
時間の間、ＰＡＭ制御用スイッチング素子をターンオン
させる動作を前記ディジタル係数が最小になるまで反復
行う第３段階と、前記ディジタル信号が最小になると、
直流リンクの両方端の電圧をディジタル信号に変換して
入力として受け、該ディジタル信号が既貯蔵された所定
ディジタル信号よりも小さいとパルス幅決定係数を増加
させるが、大きいとパルス幅決定係数を小さくした後、
前記第３段階に復帰するか、または、使用者により前記
ＰＡＭ制御用スイッチング素子の駆動が終了される第４
段階と、を順次行うようになっている。
力率補正方法においては、整流部から出力された電圧波
形をアナログ／ディジタル変換器により変換させたディ
ジタル信号の最大値及び最小値を利用してデルタ値（最
大値−最小値）及びポイント値（デルタ値／９０）を計
算する第１段階と、該第１段階の最小ディジタル信号に
該当するＲＯＭに既貯蔵されたサイン値を読み出し、該
サイン値と直流リンクの両方端の電圧レベル値に該当す
るパルス幅決定係数とを乗算して、所定時間の間、ＰＡ
Ｍ制御用スイッチング素子をターンオンさせる第２段階
と、再びディジタル信号の入力を受け、該ディジタル信
号を前記ポイント値で除算して、それに該当する前記Ｒ
ＯＭのサイン値とパルス幅決定係数とを乗算して、所定
時間の間、ＰＡＭ制御用スイッチング素子をターンオン
させる動作を前記ディジタル係数が最小になるまで反復
行う第３段階と、前記ディジタル信号が最小になると、
直流リンクの両方端の電圧をディジタル信号に変換して
入力として受け、該ディジタル信号が既貯蔵された所定
ディジタル信号よりも小さいとパルス幅決定係数を増加
させるが、大きいとパルス幅決定係数を小さくした後、
前記第３段階に復帰するか、または、使用者により前記
ＰＡＭ制御用スイッチング素子の駆動が終了される第４
段階と、を順次行うようになっている。
【００２０】更に、本発明に係るインバータシステムの
力率補正装置においては、商用交流電源を整流及び平滑
して形成された直流電圧をインバータ部のスイッチング
素子のオン／オフに従って３相の交流電圧に可変し、モ
ータを駆動しながらＰＡＭ制御用スイッチング素子のオ
ン／オフに従ってデューティを可変させることにより、
全体的な入力電流及び電圧の波形を一致させるインバー
タシステムにおいて、入力される商用交流電源のゼロ電
圧を検出するゼロ電圧検出部と、抵抗を経由して全波整
流された信号の入力を受け、負荷に電流が供給される時
点を確認するための電流を検出する電流検出部と、該電
流検出部から出力された電流検出信号の入力を受け、該
電流検出信号と既設定された基準電流とを比較して比較
信号を出力する比較器と、該比較器の比較信号の入力を
受け、前記ゼロ電圧検出部のゼロ電圧検出信号を基準に
電流波形の遅延を判断して最適のパルス幅変調信号を前
記ＰＡＭ制御用スイッチング素子に出力するパルス幅変
調部と、を備えて構成されている。
力率補正装置においては、商用交流電源を整流及び平滑
して形成された直流電圧をインバータ部のスイッチング
素子のオン／オフに従って３相の交流電圧に可変し、モ
ータを駆動しながらＰＡＭ制御用スイッチング素子のオ
ン／オフに従ってデューティを可変させることにより、
全体的な入力電流及び電圧の波形を一致させるインバー
タシステムにおいて、入力される商用交流電源のゼロ電
圧を検出するゼロ電圧検出部と、抵抗を経由して全波整
流された信号の入力を受け、負荷に電流が供給される時
点を確認するための電流を検出する電流検出部と、該電
流検出部から出力された電流検出信号の入力を受け、該
電流検出信号と既設定された基準電流とを比較して比較
信号を出力する比較器と、該比較器の比較信号の入力を
受け、前記ゼロ電圧検出部のゼロ電圧検出信号を基準に
電流波形の遅延を判断して最適のパルス幅変調信号を前
記ＰＡＭ制御用スイッチング素子に出力するパルス幅変
調部と、を備えて構成されている。
【００２１】ここで、前記比較器は、前記電流検出部か
らアナログ信号である検出電流の入力を受けてディジタ
ル信号に変換するアナログ／ディジタル変換器を使用し
得ることを特徴とする。そして、本発明に係るインバー
タシステムの力率補正方法においては、入力される商用
交流電源のゼロ電圧を検出する第１段階と、負荷に供給
される所定レベル以上の電流を検出する第２段階と、前
記第１段階で検出されたゼロ電圧と前記第２段階で検出
された電流との位相を比較する第３段階と、該比較結果
による電圧と同一位相を有するサイン波電流を形成する
信号データをＲＯＭから読み出して適切なパルス幅変調
信号を出力する第４段階と、を順次行うようになってい
る。
らアナログ信号である検出電流の入力を受けてディジタ
ル信号に変換するアナログ／ディジタル変換器を使用し
得ることを特徴とする。そして、本発明に係るインバー
タシステムの力率補正方法においては、入力される商用
交流電源のゼロ電圧を検出する第１段階と、負荷に供給
される所定レベル以上の電流を検出する第２段階と、前
記第１段階で検出されたゼロ電圧と前記第２段階で検出
された電流との位相を比較する第３段階と、該比較結果
による電圧と同一位相を有するサイン波電流を形成する
信号データをＲＯＭから読み出して適切なパルス幅変調
信号を出力する第４段階と、を順次行うようになってい
る。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態に対
し、図面を用いて説明する。本発明に係るインバータシ
ステムの力率補正装置の第１実施形態においては、図１
に示したように、入力される商用交流電源を直流電圧に
整流する整流部６１と、該整流部６１から出力された直
流電圧に包含されている交流成分を除去するチョークコ
イル６２及び平滑用コンデンサ６３と、該平滑用コンデ
ンサ６３から出力される直流電圧をパルス幅変調（Puls
e Width Modulation）により再び３相の交流電源に
変換させてモータＭを駆動させるインバータ６４と、前
記平滑用コンデンサ６３の前段に並列連結され、スイッ
チング信号に従って該平滑用コンデンサ６３の充／放電
動作を制御するスイッチング素子Ｑ１と、入力される商
用交流電源のゼロ点（Zero Point ）を検知するゼロ電
圧検出部６５と、前記平滑用コンデンサ６３の両方端の
電圧を検出する電圧レベル検出部６７と、入力される電
源電圧のサイン波に対するデータが既貯蔵されているＲ
ＯＭ６６と、前記ゼロ電圧検出部６５から検出されたゼ
ロ電圧に該当するパルスを前記ＲＯＭ６６から読み出
し、前記電圧レベル検出部６７から検出されたレベルに
従って前記ＲＯＭ６６から読み出したパルスに所定係数
（Factor）を乗算して力率を制御し、ＰＡＭ機能が調節
されたパルス幅を出力する制御部６８と、該制御部６８
から出力されるパルスに従って前記スイッチング素子Ｑ
１のオン／オフ動作を制御する駆動部６９と、を包含し
て構成されている。
し、図面を用いて説明する。本発明に係るインバータシ
ステムの力率補正装置の第１実施形態においては、図１
に示したように、入力される商用交流電源を直流電圧に
整流する整流部６１と、該整流部６１から出力された直
流電圧に包含されている交流成分を除去するチョークコ
イル６２及び平滑用コンデンサ６３と、該平滑用コンデ
ンサ６３から出力される直流電圧をパルス幅変調（Puls
e Width Modulation）により再び３相の交流電源に
変換させてモータＭを駆動させるインバータ６４と、前
記平滑用コンデンサ６３の前段に並列連結され、スイッ
チング信号に従って該平滑用コンデンサ６３の充／放電
動作を制御するスイッチング素子Ｑ１と、入力される商
用交流電源のゼロ点（Zero Point ）を検知するゼロ電
圧検出部６５と、前記平滑用コンデンサ６３の両方端の
電圧を検出する電圧レベル検出部６７と、入力される電
源電圧のサイン波に対するデータが既貯蔵されているＲ
ＯＭ６６と、前記ゼロ電圧検出部６５から検出されたゼ
ロ電圧に該当するパルスを前記ＲＯＭ６６から読み出
し、前記電圧レベル検出部６７から検出されたレベルに
従って前記ＲＯＭ６６から読み出したパルスに所定係数
（Factor）を乗算して力率を制御し、ＰＡＭ機能が調節
されたパルス幅を出力する制御部６８と、該制御部６８
から出力されるパルスに従って前記スイッチング素子Ｑ
１のオン／オフ動作を制御する駆動部６９と、を包含し
て構成されている。
【００２３】以下、このように構成された本発明に係る
インバータシステムの力率補正装置の第１実施形態の動
作過程について説明する。先ず、商用交流電源が印加し
て整流部６１に入力されると、該整流部６１はブリッジ
ダイオードを利用して直流電圧に整流して出力し、この
ように出力された直流電圧はチョークコイル６２及び平
滑用コンデンサ６３により平滑された後、直流電圧に包
含された交流成分が除去されてインバータ６４に供給さ
れる。
インバータシステムの力率補正装置の第１実施形態の動
作過程について説明する。先ず、商用交流電源が印加し
て整流部６１に入力されると、該整流部６１はブリッジ
ダイオードを利用して直流電圧に整流して出力し、この
ように出力された直流電圧はチョークコイル６２及び平
滑用コンデンサ６３により平滑された後、直流電圧に包
含された交流成分が除去されてインバータ６４に供給さ
れる。
【００２４】すると、該インバータ６４の各スイッチが
オン／オフ動作を行って前記直流電圧を再び３相の交流
電源に変換させてモータＭに供給し、よって、該モータ
Ｍが駆動を開始する。このとき、前記インバータ６４を
利用して前記モータＭの速度を可変させるためには前記
インバータ６４に供給される直流電圧のレベルの大きさ
を変化させるべきで、そのためＰＡＭ（Pulse Amplit
ude Modulation、PAM ）機能の調節を行い、更に、前
記インバータ６４を利用して前記モータＭの速度を効率
的に可変させるために力率の制御を行う。
オン／オフ動作を行って前記直流電圧を再び３相の交流
電源に変換させてモータＭに供給し、よって、該モータ
Ｍが駆動を開始する。このとき、前記インバータ６４を
利用して前記モータＭの速度を可変させるためには前記
インバータ６４に供給される直流電圧のレベルの大きさ
を変化させるべきで、そのためＰＡＭ（Pulse Amplit
ude Modulation、PAM ）機能の調節を行い、更に、前
記インバータ６４を利用して前記モータＭの速度を効率
的に可変させるために力率の制御を行う。
【００２５】より詳しく説明すると以下のようである。
先ず、ゼロ電圧検出部６５は、入力される商用交流電源
のゼロ電圧を検出して制御部６８に出力する。このと
き、ＲＯＭ６６には前記ゼロ点に同期化されたサイン波
の０〜９０°に対応するデータが予め貯蔵されているた
め、従来のアナログインバータシステムのように入力電
圧を継続して受けずに、前記ＲＯＭ６６に既貯蔵された
データを読み出して使用するようになる。
先ず、ゼロ電圧検出部６５は、入力される商用交流電源
のゼロ電圧を検出して制御部６８に出力する。このと
き、ＲＯＭ６６には前記ゼロ点に同期化されたサイン波
の０〜９０°に対応するデータが予め貯蔵されているた
め、従来のアナログインバータシステムのように入力電
圧を継続して受けずに、前記ＲＯＭ６６に既貯蔵された
データを読み出して使用するようになる。
【００２６】次いで、前記制御部６８は、前記ＲＯＭ６
６から読み出されたアドレスのデータとパルス幅決定係
数である２５５／２値とを乗算したパルスを内部のレジ
スタに貯蔵する。次いで、前記制御部６８は前記内部レ
ジスタに貯蔵された値を減算しながらカウントされるパ
ルスを駆動部６９に出力する。このとき、該駆動部６９
は前記制御部６８からカウントされるパルスが出力され
る間、スイッチング素子Ｑ１にハイ信号を出力して該ス
イッチング素子Ｑ１をオンさせ、このような動作は前記
制御部６８の内部レジスタ値がゼロになるまで反復して
行われる。
６から読み出されたアドレスのデータとパルス幅決定係
数である２５５／２値とを乗算したパルスを内部のレジ
スタに貯蔵する。次いで、前記制御部６８は前記内部レ
ジスタに貯蔵された値を減算しながらカウントされるパ
ルスを駆動部６９に出力する。このとき、該駆動部６９
は前記制御部６８からカウントされるパルスが出力され
る間、スイッチング素子Ｑ１にハイ信号を出力して該ス
イッチング素子Ｑ１をオンさせ、このような動作は前記
制御部６８の内部レジスタ値がゼロになるまで反復して
行われる。
【００２７】次いで、所定時間（通常、スイッチング素
子の動作周波数である２０ＫＨｚのときに５０μｓ）が
経過した後、前記制御部６８は前記ＲＯＭ６６から読み
出されたアドレスに１を加算したアドレスのデータを読
み出し、該読み出し値と上述したパルス幅決定係数とを
乗算して、該乗算値を内部レジスタに貯蔵された後減算
しながら該減算されるパルスを前記駆動部６９に出力す
る。このとき、該駆動部６９は前記制御部６８からカウ
ントされるパルスが出力される間、スイッチング素子Ｑ
１にハイ信号を出力して該スイッチング素子Ｑ１をオン
させ、このような動作は前記制御部６８の内部レジスタ
値がゼロになるまで反復して行われる。
子の動作周波数である２０ＫＨｚのときに５０μｓ）が
経過した後、前記制御部６８は前記ＲＯＭ６６から読み
出されたアドレスに１を加算したアドレスのデータを読
み出し、該読み出し値と上述したパルス幅決定係数とを
乗算して、該乗算値を内部レジスタに貯蔵された後減算
しながら該減算されるパルスを前記駆動部６９に出力す
る。このとき、該駆動部６９は前記制御部６８からカウ
ントされるパルスが出力される間、スイッチング素子Ｑ
１にハイ信号を出力して該スイッチング素子Ｑ１をオン
させ、このような動作は前記制御部６８の内部レジスタ
値がゼロになるまで反復して行われる。
【００２８】次いで、前記ＲＯＭ６６に貯蔵されたサイ
ン波データが９０°になると、再びアドレスを１ずつ減
少させる。このような動作を行うとき、前記電圧レベル
検出部６７はインバータ６４に供給される平滑用コンデ
ンサ６３の両方端の直流電圧を検出して既設定された基
準値と比較し、該比較した値を前記制御部６８に出力す
る。
ン波データが９０°になると、再びアドレスを１ずつ減
少させる。このような動作を行うとき、前記電圧レベル
検出部６７はインバータ６４に供給される平滑用コンデ
ンサ６３の両方端の直流電圧を検出して既設定された基
準値と比較し、該比較した値を前記制御部６８に出力す
る。
【００２９】次いで、前記制御部６８は前記ゼロ電圧検
出部６５からゼロ電圧検出信号が発生するとき、前記電
圧レベル検出部６７から出力される比較値を受けて、該
比較値が所定値以上であると前記パルス幅決定係数の値
を増加させるが、前記比較値が所定値以下であると前記
パルス幅決定係数の値を減少させる。例えば、前記比較
値が所定値以上であると、パルス幅決定係数の値に１．
５を乗算して係数値を増加させるが、前記比較値が所定
値以下であると、パルス幅決定係数の値に０．１を乗算
して係数値を減少させる。
出部６５からゼロ電圧検出信号が発生するとき、前記電
圧レベル検出部６７から出力される比較値を受けて、該
比較値が所定値以上であると前記パルス幅決定係数の値
を増加させるが、前記比較値が所定値以下であると前記
パルス幅決定係数の値を減少させる。例えば、前記比較
値が所定値以上であると、パルス幅決定係数の値に１．
５を乗算して係数値を増加させるが、前記比較値が所定
値以下であると、パルス幅決定係数の値に０．１を乗算
して係数値を減少させる。
【００３０】結局、前記制御部６８は、前記ＲＯＭ６６
に貯蔵されたサイン波データと前記電圧レベル検出部６
７により検出された電圧レベルに該当するパルス幅決定
係数とを乗算してパルス幅の調整されたパルスを駆動部
６９に出力する。次いで、該駆動部６９は、前記制御部
６８から出力されるパルス幅に従ってオン／オフ動作を
行い、よって、前記インバータ６４に供給される電圧が
調節される。ここで、前記電圧レベル検出部６７として
は、アナログ／ディジタル変換器または比較器を利用す
ることができる。
に貯蔵されたサイン波データと前記電圧レベル検出部６
７により検出された電圧レベルに該当するパルス幅決定
係数とを乗算してパルス幅の調整されたパルスを駆動部
６９に出力する。次いで、該駆動部６９は、前記制御部
６８から出力されるパルス幅に従ってオン／オフ動作を
行い、よって、前記インバータ６４に供給される電圧が
調節される。ここで、前記電圧レベル検出部６７として
は、アナログ／ディジタル変換器または比較器を利用す
ることができる。
【００３１】このように本発明に係るインバータシステ
ムの力率補正装置の第１実施形態においては、アナログ
の代わりにディジタルを利用するため、半導体製造工程
が簡単で、記憶素子にサイン波に対する情報を予め貯蔵
しておくため、入力電圧をフィードバックさせるための
別途の周辺回路を必要とせず、よって、回路構成を簡略
化し得るという効果がある。
ムの力率補正装置の第１実施形態においては、アナログ
の代わりにディジタルを利用するため、半導体製造工程
が簡単で、記憶素子にサイン波に対する情報を予め貯蔵
しておくため、入力電圧をフィードバックさせるための
別途の周辺回路を必要とせず、よって、回路構成を簡略
化し得るという効果がある。
【００３２】そして、本発明に係るインバータシステム
の力率補正装置の第２実施形態においては、図２に示し
たように、入力される商用交流電源を直流電圧に整流す
る整流部７００と、該整流部７００から出力される直流
電圧に包含された交流成分を除去するチョークコイルＬ
７１及び平滑用コンデンサＣ７１と、該平滑用コンデン
サＣ７１から出力される直流電圧を再び３相の交流電源
に変換させてモータＭを駆動させるインバータ７１０
と、コレクタが前記平滑用コンデンサ６３の後段に接続
され、エミッタが接地され、ベースに印加されるスイッ
チング制御信号により導通制御されるＰＡＭ制御用スイ
ッチング素子Ｎ７１と、前記整流部７００の整流信号の
入力を受けてディジタル信号に変換させるアナログ／デ
ィジタル変換器７５０と、入力される商用交流電源に該
当するサイン波データが既貯蔵されるＲＯＭ７６０と、
直流リンクの両方端の電圧レベルを検出する電圧レベル
検出部７３０と、前記アナログ／ディジタル変換器７５
０のディジタル値に該当する前記ＲＯＭ７６０のサイン
データを読み出し、該サインデータと前記電圧レベル検
出部７３０から検出された電圧レベルに該当するパルス
幅決定係数とを乗算してパルス幅変調信号を出力するデ
ィジタルロジック制御部７４０と、該ディジタルロジッ
ク制御部７４０のパルス幅変調信号の入力を受けて前記
ＰＡＭ制御用スイッチング素子Ｎ７１のスイッチング制
御信号を出力する駆動部７７０と、を包含して構成され
ている。
の力率補正装置の第２実施形態においては、図２に示し
たように、入力される商用交流電源を直流電圧に整流す
る整流部７００と、該整流部７００から出力される直流
電圧に包含された交流成分を除去するチョークコイルＬ
７１及び平滑用コンデンサＣ７１と、該平滑用コンデン
サＣ７１から出力される直流電圧を再び３相の交流電源
に変換させてモータＭを駆動させるインバータ７１０
と、コレクタが前記平滑用コンデンサ６３の後段に接続
され、エミッタが接地され、ベースに印加されるスイッ
チング制御信号により導通制御されるＰＡＭ制御用スイ
ッチング素子Ｎ７１と、前記整流部７００の整流信号の
入力を受けてディジタル信号に変換させるアナログ／デ
ィジタル変換器７５０と、入力される商用交流電源に該
当するサイン波データが既貯蔵されるＲＯＭ７６０と、
直流リンクの両方端の電圧レベルを検出する電圧レベル
検出部７３０と、前記アナログ／ディジタル変換器７５
０のディジタル値に該当する前記ＲＯＭ７６０のサイン
データを読み出し、該サインデータと前記電圧レベル検
出部７３０から検出された電圧レベルに該当するパルス
幅決定係数とを乗算してパルス幅変調信号を出力するデ
ィジタルロジック制御部７４０と、該ディジタルロジッ
ク制御部７４０のパルス幅変調信号の入力を受けて前記
ＰＡＭ制御用スイッチング素子Ｎ７１のスイッチング制
御信号を出力する駆動部７７０と、を包含して構成され
ている。
【００３３】以下、このように構成される本発明に係る
インバータシステムの力率補正装置の第２実施形態の動
作について説明する。先ず、商用交流電源が印加して整
流部７００に入力されると、該整流部７００はブリッジ
ダイオードを利用して直流電圧に整流して出力し、この
ように出力された電圧は各抵抗Ｒ１、Ｒ２により分圧さ
れてアナログ／ディジタル変換器７５０に入力され、該
アナログ／ディジタル変換器７５０は前記分圧された電
圧をディジタル信号に変換してディジタルロジック制御
部７４０に出力し、また、電圧レベル検出部７３０は直
流リンクの両方端の電圧を各抵抗Ｒ３、Ｒ４を介して検
出して前記ディジタルロジック制御部７４０に出力す
る。
インバータシステムの力率補正装置の第２実施形態の動
作について説明する。先ず、商用交流電源が印加して整
流部７００に入力されると、該整流部７００はブリッジ
ダイオードを利用して直流電圧に整流して出力し、この
ように出力された電圧は各抵抗Ｒ１、Ｒ２により分圧さ
れてアナログ／ディジタル変換器７５０に入力され、該
アナログ／ディジタル変換器７５０は前記分圧された電
圧をディジタル信号に変換してディジタルロジック制御
部７４０に出力し、また、電圧レベル検出部７３０は直
流リンクの両方端の電圧を各抵抗Ｒ３、Ｒ４を介して検
出して前記ディジタルロジック制御部７４０に出力す
る。
【００３４】次いで、該ディジタルロジック制御部７４
０は、前記アナログ／ディジタル変換器７５０の出力信
号に該当するサイン値をＲＯＭ７６０から読み出し、該
サイン値と前記電圧レベル検出部７３０により検出され
た電圧レベル値に該当するパルス幅決定係数とを乗算し
てパルス幅変調信号を出力し、該パルス幅変調信号の入
力を受けて駆動部７７０は該当のスイッチング制御信号
をＰＡＭ制御用スイッチング素子Ｎ７１のベースに印加
する。
０は、前記アナログ／ディジタル変換器７５０の出力信
号に該当するサイン値をＲＯＭ７６０から読み出し、該
サイン値と前記電圧レベル検出部７３０により検出され
た電圧レベル値に該当するパルス幅決定係数とを乗算し
てパルス幅変調信号を出力し、該パルス幅変調信号の入
力を受けて駆動部７７０は該当のスイッチング制御信号
をＰＡＭ制御用スイッチング素子Ｎ７１のベースに印加
する。
【００３５】このとき、前記ディジタルロジック制御部
７４０の動作に対して詳しく説明すると次のようであ
る。先ず、整流部７００からの出力電圧の波形をアナロ
グ／ディジタル変換器７５０によりディジタル信号とし
て入力され、該ディジタル信号の最大値及び最小値を利
用してデルタ値（最大値−最小値）及びポイント値（デ
ルタ値／９０）を計算する。
７４０の動作に対して詳しく説明すると次のようであ
る。先ず、整流部７００からの出力電圧の波形をアナロ
グ／ディジタル変換器７５０によりディジタル信号とし
て入力され、該ディジタル信号の最大値及び最小値を利
用してデルタ値（最大値−最小値）及びポイント値（デ
ルタ値／９０）を計算する。
【００３６】次いで、前記ディジタル信号が再び最小値
に入力されると、既貯蔵された前記ＲＯＭ７６０のゼロ
アドレスのデータを読み出し、該読み出されたデータと
パルス幅決定係数値（通常、２５５／２）とを乗算し
て、既設定されたクロックだけＰＡＭ制御用スイッチン
グ素子Ｎ７１をターンオンさせる。次いで、所定時間
（通常、２０ＫＨｚスイッチング時に５０μｓ）が経過
すると、再びディジタル信号の入力を受け、該ディジタ
ル信号を前記ポイント値で除算して整数値を取る。
に入力されると、既貯蔵された前記ＲＯＭ７６０のゼロ
アドレスのデータを読み出し、該読み出されたデータと
パルス幅決定係数値（通常、２５５／２）とを乗算し
て、既設定されたクロックだけＰＡＭ制御用スイッチン
グ素子Ｎ７１をターンオンさせる。次いで、所定時間
（通常、２０ＫＨｚスイッチング時に５０μｓ）が経過
すると、再びディジタル信号の入力を受け、該ディジタ
ル信号を前記ポイント値で除算して整数値を取る。
【００３７】次いで、前記整数値を利用して前記ＲＯＭ
７６０の該当アドレスのデータを読み出し、該読み出さ
れたデータ値と前記パルス幅決定係数値とを乗算して前
記ＰＡＭ制御用スイッチング素子Ｎ７１をターンオンさ
せ、このような動作を前記ディジタル信号が最小になる
まで行い、前記ディジタル信号が最小になると前記直流
リンクの両方端の電圧を検出し、該検出値と所定ディジ
タル信号とを比較するが、該所定ディジタル信号よりも
検出電圧が小さいとパルス幅決定係数値を増加させる
が、所定ディジタル信号よりも検出電圧が大きいと前記
パルス幅決定係数の値を減少させる。
７６０の該当アドレスのデータを読み出し、該読み出さ
れたデータ値と前記パルス幅決定係数値とを乗算して前
記ＰＡＭ制御用スイッチング素子Ｎ７１をターンオンさ
せ、このような動作を前記ディジタル信号が最小になる
まで行い、前記ディジタル信号が最小になると前記直流
リンクの両方端の電圧を検出し、該検出値と所定ディジ
タル信号とを比較するが、該所定ディジタル信号よりも
検出電圧が小さいとパルス幅決定係数値を増加させる
が、所定ディジタル信号よりも検出電圧が大きいと前記
パルス幅決定係数の値を減少させる。
【００３８】このとき、このような前記ＰＡＭ制御用ス
イッチング素子の駆動制御動作は、使用者の判断により
停止されるか、または、所定アルゴリズムによって中断
される。上述したように、前記ＰＡＭ制御用スイッチン
グ素子Ｎ７１は、前記駆動部７７０のパルス幅変調信号
によりオン／オフされてインバータシステムの力率を改
善させるようになるが、前記ＰＡＭ制御用スイッチング
素子Ｎ７１がオンされるとチョークコイルＬ７１に磁気
エネルギーが蓄積されて、前記ＰＡＭ制御用スイッチン
グ素子Ｎ７１がオフされると前記磁気エネルギーがダイ
オードＤ７１を経由して平滑用コンデンサＣ７１に充填
された後放電される。
イッチング素子の駆動制御動作は、使用者の判断により
停止されるか、または、所定アルゴリズムによって中断
される。上述したように、前記ＰＡＭ制御用スイッチン
グ素子Ｎ７１は、前記駆動部７７０のパルス幅変調信号
によりオン／オフされてインバータシステムの力率を改
善させるようになるが、前記ＰＡＭ制御用スイッチング
素子Ｎ７１がオンされるとチョークコイルＬ７１に磁気
エネルギーが蓄積されて、前記ＰＡＭ制御用スイッチン
グ素子Ｎ７１がオフされると前記磁気エネルギーがダイ
オードＤ７１を経由して平滑用コンデンサＣ７１に充填
された後放電される。
【００３９】即ち、本発明に係るインバータシステムの
力率補正装置の第２実施形態においては、入力される商
用交流電源が整流部７００により整流された整流信号を
アナログ／ディジタル変換器７５０によりディジタル信
号に変換させ、該ディジタル値をアドレスとしてＲＯＭ
７６０に既貯蔵されたサイン波値を読み出し、該サイン
波値と直流リンクの両方端の直流電圧のレベルに該当す
るパルス幅決定係数と乗算してパルス幅変調信号を出力
する。このとき、前記ＰＡＭ制御用スイッチング素子Ｎ
７１が前記パルス幅変調信号によりオン／オフされてデ
ューティが可変され、よって、全体的な入力電流及び電
圧の波形が一致されるように力率が能動的に補正され
る。且つ、本発明に係るインバータシステムの力率補正
装置の第３実施形態においては、図３に示したように、
入力される商用交流電源を直流電圧に整流する整流部８
００と、該整流部８００から出力された直流電圧に包含
されている交流成分を除去するチョークコイルＬ８１
と、該チョークコイルＬ８１の出力電圧を整流用ダイオ
ードＤ８１を介して入力されて平滑する平滑用コンデン
サＣ８１と、該平滑用コンデンサＣ８１から出力される
直流電圧をパルス幅変調（ＰＷＭ）により可変周波数及
び可変電圧に変換するインバータ８１０と、該インバー
タ８１０の制御により駆動されるモータＭと、ドレイン
が前記チョークコイルＬ８１の後段に接続され、ソース
が接地され、ゲートに印加されるパルス幅変調信号によ
り導通制御されるＰＷＭ制御用スイッチング素子Ｎ８１
と、抵抗Ｒ８１を介して前記整流部８００の整流信号を
入力され、負荷に電流が供給される時点を確認するため
の電流を検出する電流検出部８３０と、負の波形のみが
整流された信号の入力を受け、該信号のゼロ電圧を検出
してゼロ電圧検出信号を出力するゼロ電圧検出部８５０
と、前記電流検出部８３０から出力された電流検出信号
の入力を受け、該電流検出信号と既設定された基準電流
とを比較して比較信号を出力する比較器８４０と、入力
商用交流電源に対するサイン値が所定周波数単位で既貯
蔵されているＲＯＭ８７０と、前記比較器８４０の比較
信号の入力を受け、前記ゼロ電圧検出部８５０のゼロ電
圧検出信号を基準にして電流波形の遅延を判断し、それ
に該当する前記ＲＯＭ８７０のサイン値を最適のパルス
幅変調信号として前記ＰＡＭ制御用スイッチング素子Ｎ
８１のゲートに印加するパルス幅変調制御部８６０と、
を包含して構成されている。
力率補正装置の第２実施形態においては、入力される商
用交流電源が整流部７００により整流された整流信号を
アナログ／ディジタル変換器７５０によりディジタル信
号に変換させ、該ディジタル値をアドレスとしてＲＯＭ
７６０に既貯蔵されたサイン波値を読み出し、該サイン
波値と直流リンクの両方端の直流電圧のレベルに該当す
るパルス幅決定係数と乗算してパルス幅変調信号を出力
する。このとき、前記ＰＡＭ制御用スイッチング素子Ｎ
７１が前記パルス幅変調信号によりオン／オフされてデ
ューティが可変され、よって、全体的な入力電流及び電
圧の波形が一致されるように力率が能動的に補正され
る。且つ、本発明に係るインバータシステムの力率補正
装置の第３実施形態においては、図３に示したように、
入力される商用交流電源を直流電圧に整流する整流部８
００と、該整流部８００から出力された直流電圧に包含
されている交流成分を除去するチョークコイルＬ８１
と、該チョークコイルＬ８１の出力電圧を整流用ダイオ
ードＤ８１を介して入力されて平滑する平滑用コンデン
サＣ８１と、該平滑用コンデンサＣ８１から出力される
直流電圧をパルス幅変調（ＰＷＭ）により可変周波数及
び可変電圧に変換するインバータ８１０と、該インバー
タ８１０の制御により駆動されるモータＭと、ドレイン
が前記チョークコイルＬ８１の後段に接続され、ソース
が接地され、ゲートに印加されるパルス幅変調信号によ
り導通制御されるＰＷＭ制御用スイッチング素子Ｎ８１
と、抵抗Ｒ８１を介して前記整流部８００の整流信号を
入力され、負荷に電流が供給される時点を確認するため
の電流を検出する電流検出部８３０と、負の波形のみが
整流された信号の入力を受け、該信号のゼロ電圧を検出
してゼロ電圧検出信号を出力するゼロ電圧検出部８５０
と、前記電流検出部８３０から出力された電流検出信号
の入力を受け、該電流検出信号と既設定された基準電流
とを比較して比較信号を出力する比較器８４０と、入力
商用交流電源に対するサイン値が所定周波数単位で既貯
蔵されているＲＯＭ８７０と、前記比較器８４０の比較
信号の入力を受け、前記ゼロ電圧検出部８５０のゼロ電
圧検出信号を基準にして電流波形の遅延を判断し、それ
に該当する前記ＲＯＭ８７０のサイン値を最適のパルス
幅変調信号として前記ＰＡＭ制御用スイッチング素子Ｎ
８１のゲートに印加するパルス幅変調制御部８６０と、
を包含して構成されている。
【００４０】以下、このように構成される本発明に係る
インバータシステムの力率補正装置の第３実施形態の動
作について説明する。先ず、商用交流電源が印加して整
流部８００に入力されると、該整流部８００はブリッジ
ダイオードを利用して直流電圧に整流して出力し、この
ように出力された電圧は電流検出部８３０に入力され、
該電流検出部８３０は負荷（モータＭ）に電流が供給さ
れる時点を確認するための電流を検出して該検出電流を
比較器８４０に印加する。
インバータシステムの力率補正装置の第３実施形態の動
作について説明する。先ず、商用交流電源が印加して整
流部８００に入力されると、該整流部８００はブリッジ
ダイオードを利用して直流電圧に整流して出力し、この
ように出力された電圧は電流検出部８３０に入力され、
該電流検出部８３０は負荷（モータＭ）に電流が供給さ
れる時点を確認するための電流を検出して該検出電流を
比較器８４０に印加する。
【００４１】次いで、前記比較器８４０は、使用者によ
り既設定された基準電流Ｒｅｆと前記検出電流とを比較
して所定レベル（基準電流）以上であると、前記検出電
流をパルス幅変調制御部８６０に印加する。ここで、前
記比較器８４０は、アナログ／ディジタル変換器に代替
することが可能で、即ち、前記アナログ／ディジタル変
換器は、前記電流検出部８３０からアナログ信号である
検出電流の入力を受けてディジタル信号に変換した後、
パルス幅変調制御部８６０に印加する（本実施例では、
比較器を使用する場合に限って説明する）。
り既設定された基準電流Ｒｅｆと前記検出電流とを比較
して所定レベル（基準電流）以上であると、前記検出電
流をパルス幅変調制御部８６０に印加する。ここで、前
記比較器８４０は、アナログ／ディジタル変換器に代替
することが可能で、即ち、前記アナログ／ディジタル変
換器は、前記電流検出部８３０からアナログ信号である
検出電流の入力を受けてディジタル信号に変換した後、
パルス幅変調制御部８６０に印加する（本実施例では、
比較器を使用する場合に限って説明する）。
【００４２】また、ゼロ電圧検出部８５０は、前記整流
部８００から負の波形だけが整流された信号の入力を受
け、該整流信号のゼロ電圧を検出してゼロ電圧検出信号
を前記パルス幅変調制御部８６０に出力する。次いで、
該パルス幅変調制御部８６０は、前記ゼロ電圧検出信号
を基準にして前記比較器８４０を介して入力された検出
電流の波形にどの程度の遅延が発生したかを判断し、該
当する前記ＲＯＭ８７０のアドレスに既貯蔵されたパル
ス幅変調信号をＰＡＭ制御用スイッチング素子Ｎ８１の
ゲートに印加し、よって、該ＰＡＭ制御用スイッチング
素子Ｎ８１はオン／オフ制御されてデューティが変化さ
れ、よって、力率が改善される。
部８００から負の波形だけが整流された信号の入力を受
け、該整流信号のゼロ電圧を検出してゼロ電圧検出信号
を前記パルス幅変調制御部８６０に出力する。次いで、
該パルス幅変調制御部８６０は、前記ゼロ電圧検出信号
を基準にして前記比較器８４０を介して入力された検出
電流の波形にどの程度の遅延が発生したかを判断し、該
当する前記ＲＯＭ８７０のアドレスに既貯蔵されたパル
ス幅変調信号をＰＡＭ制御用スイッチング素子Ｎ８１の
ゲートに印加し、よって、該ＰＡＭ制御用スイッチング
素子Ｎ８１はオン／オフ制御されてデューティが変化さ
れ、よって、力率が改善される。
【００４３】このように本発明に係るインバータシステ
ムの力率補正装置の第３実施形態においては、電流検出
部８３０の電流検出信号と基準電流Ｒｅｆとを比較器８
４０により比較して、基準電流Ｒｅｆよりも大きいとパ
ルス幅変調制御部８５０に印加し、該パルス幅変調制御
部８５０は前記比較器８４０の比較信号が入力されてゼ
ロ電圧検出部８５０のゼロ電圧検出信号を基準に電流波
形がどの程度遅延されたかを判断し、該当のＲＯＭ８７
０のアドレスに既貯蔵された最適のパルス変調信号を出
力する。即ち、平滑用コンデンサＣ８１の容量に従って
電流の充／放電時間が変化されるため、負荷に供給され
る電流の波形が変化され、電流検出部８３０は前記負荷
に供給される電流を検出し、前記比較器８４０は前記電
流検出部８３０の検出電流と使用者により既設定された
基準電流とを比較して、所定レベル以上の検出電流をパ
ルス幅変調制御部８６０に印加する。
ムの力率補正装置の第３実施形態においては、電流検出
部８３０の電流検出信号と基準電流Ｒｅｆとを比較器８
４０により比較して、基準電流Ｒｅｆよりも大きいとパ
ルス幅変調制御部８５０に印加し、該パルス幅変調制御
部８５０は前記比較器８４０の比較信号が入力されてゼ
ロ電圧検出部８５０のゼロ電圧検出信号を基準に電流波
形がどの程度遅延されたかを判断し、該当のＲＯＭ８７
０のアドレスに既貯蔵された最適のパルス変調信号を出
力する。即ち、平滑用コンデンサＣ８１の容量に従って
電流の充／放電時間が変化されるため、負荷に供給され
る電流の波形が変化され、電流検出部８３０は前記負荷
に供給される電流を検出し、前記比較器８４０は前記電
流検出部８３０の検出電流と使用者により既設定された
基準電流とを比較して、所定レベル以上の検出電流をパ
ルス幅変調制御部８６０に印加する。
【００４４】このとき、前記パルス幅変調制御部８６０
は、ゼロ電圧検出部８５０のゼロ電圧検出信号を基準に
現在供給される電流の位相をチェックし、その結果に従
って前記ＲＯＭ８７０の所定アドレスのサイン値を読み
出し、該サイン値に該当するパルス幅変調信号をＰＡＭ
制御用スイッチング素子Ｎ８１に印加し、よって、該Ｐ
ＡＭ制御用スイッチング素子Ｎ８１がオン／オフされて
デューティが可変されて、全体的な入力電流及び電圧の
波形が一致され、力率が能動的に補正されるようになっ
ている。
は、ゼロ電圧検出部８５０のゼロ電圧検出信号を基準に
現在供給される電流の位相をチェックし、その結果に従
って前記ＲＯＭ８７０の所定アドレスのサイン値を読み
出し、該サイン値に該当するパルス幅変調信号をＰＡＭ
制御用スイッチング素子Ｎ８１に印加し、よって、該Ｐ
ＡＭ制御用スイッチング素子Ｎ８１がオン／オフされて
デューティが可変されて、全体的な入力電流及び電圧の
波形が一致され、力率が能動的に補正されるようになっ
ている。
【００４５】
【発明の効果】以上説明したように、本発明に係るイン
バータシステムの力率補正装置及びその方法において
は、ディジタル回路を利用して半導体製造工程を簡略化
するため、製造費用が低減され、入力電源に対するサイ
ン波データを記憶素子に予め記憶しておくため、周辺回
路を省いて回路構成が簡単で、印加電圧の周波数を確認
するためにゼロ電圧と電流の大きさの変化とを瞬時比較
してパルス幅変調を制御し、よって、負荷の変化及び平
滑用コンデンサの容量変化に対して能動的に対処し得る
という効果がある。
バータシステムの力率補正装置及びその方法において
は、ディジタル回路を利用して半導体製造工程を簡略化
するため、製造費用が低減され、入力電源に対するサイ
ン波データを記憶素子に予め記憶しておくため、周辺回
路を省いて回路構成が簡単で、印加電圧の周波数を確認
するためにゼロ電圧と電流の大きさの変化とを瞬時比較
してパルス幅変調を制御し、よって、負荷の変化及び平
滑用コンデンサの容量変化に対して能動的に対処し得る
という効果がある。
【図１】本発明に係るインバータシステムの力率補正装
置の第１実施形態を示したブロック図である。
置の第１実施形態を示したブロック図である。
【図２】本発明に係るインバータシステムの力率補正装
置の第２実施形態を示したブロック図である。
置の第２実施形態を示したブロック図である。
【図３】本発明に係るインバータシステムの力率補正装
置の第３実施形態を示したブロック図である。
置の第３実施形態を示したブロック図である。
【図４】従来インバータシステムを示した回路図であ
る。
る。
【図５】図４の入／出力時の波形を示した波形図であ
る。
る。
【図６】従来インバータシステムの力率補正装置を示し
た回路図である。
た回路図である。
【図７】図６のインバータ力率改善部を示した回路図で
ある。
ある。
【図８】図７の入／出力時の波形を示した波形図であ
る。
る。
６１…整流部 ６２…チョークコイル ６３…平滑用コンデンサ ６４…インバータ ６５…ゼロ電圧検出部 ６６…ＲＯＭ ６７…電圧レベル検出部 ６９…駆動部 ７８…制御部 Ｑ１…スイッチング素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム ジョン−ホ 大韓民国，キュンキ−ド，コヤン，イイサ ン−ク，イイサン２−ドン，1555，ドーサ ン アパートメント 109−702 (72)発明者 シム ケオン 大韓民国，ソウル，ドンデムン−ク，ダプ シムリ ５−ドン，482−３ (72)発明者 リー ヒュン−サン 大韓民国，キュンキ−ド，スンナム，ブー ンダン−ク，ジェオンジャ−ドン，321, ハンソル ジューコン アパートメント 414−2102 (72)発明者 リー ドン−ヒュク 大韓民国，インチョン，ゲヤン−ク，ジャ ケオン−ドン，580，ヒュンダイ アパー トメント 202−1011 Ｆターム(参考） 5G066 FA02 FB15 5H007 AA02 AA07 BB06 CA01 CB05 CC12 DB12 DC02 DC05 EA01 EA02
Claims (10)
- 【請求項１】 商用交流電源を整流及び平滑して形成さ
れた直流電圧をインバータ部のスイッチング素子のオン
／オフに従って３相の交流電圧に可変し、モータを駆動
しながらＰＡＭ制御用スイッチング素子のオン／オフに
従ってデューティを可変させることにより、全体的な入
力電流及び電圧の波形を一致させるインバータシステム
において、 入力される電源に対するサイン波が記憶素子に既貯蔵さ
れ、ディジタル化のためのアナログタイプの専用ＩＣが
マイクロコンピュータに内蔵され、力率制御及びＰＡＭ
機能を制御するための回路が前記マイクロコンピュータ
と一体化されるように構成されたことを特徴とするイン
バータシステムの力率補正装置。 - 【請求項２】 商用交流電源を整流及び平滑して形成さ
れた直流電圧をインバータ部のスイッチング素子のオン
／オフに従って３相の交流電圧に可変し、モータを駆動
しながらＰＡＭ制御用スイッチング素子のオン／オフに
従ってデューティを可変させることにより、全体的な入
力電流及び電圧の波形を一致させるインバータシステム
において、 入力される商用交流電源のゼロ電圧を検出するゼロ電圧
検出部と、 平滑用コンデンサの両方端の電圧を検出する電圧レベル
検出部と、 商用交流電源に該当するサイン波データが予め貯蔵され
ているＲＯＭと、 前記ゼロ電圧検出部により検出されたゼロ電圧信号が出
力されると前記ＲＯＭの該当のアドレスからサイン波デ
ータを読み出し、該サイン波データと前記電圧レベル検
出部により検出されたレベルによって決定されるパルス
幅決定係数とを乗算してパルス幅の調整されたパルスを
出力する制御部と、 該制御部から出力されるパルスによって前記スイッチン
グ素子のオン／オフ時間を制御する駆動部と、を備えて
構成されることを特徴とする請求項１記載のインバータ
システムの力率補正装置。 - 【請求項３】 前記電圧レベル検出部としては、アナロ
グ／ディジタル変換器が使用されることを特徴とする請
求項２記載のインバータシステムの力率補正装置。 - 【請求項４】 前記電圧レベル検出部としては、比較器
が使用されることを特徴とする請求項２記載のインバー
タシステムの力率補正装置。 - 【請求項５】 前記ＲＯＭは、０°〜９０°のサイン波
データを貯蔵していることを特徴とする請求項２記載の
インバータシステムの力率補正装置。 - 【請求項６】 商用交流電源を整流及び平滑して形成さ
れた直流電圧をインバータ部のスイッチング素子のオン
／オフに従って３相の交流電圧に可変し、モータを駆動
しながらＰＡＭ制御用スイッチング素子のオン／オフに
従ってデューティを可変させることにより、全体的な入
力電流及び電圧の波形を一致させるインバータシステム
において、 整流された信号の入力を受けてディジタル信号に変換す
るアナログ／ディジタル変換器と、 商用交流電源に該当するサイン波データが予め貯蔵され
ているＲＯＭと、 直流リンクの両方端の電圧レベルを検出する電圧レベル
検出部と、 前記アナログ／ディジタル変換器のディジタル値に該当
する前記ＲＯＭのサインデータを読み出し、該サインデ
ータと前記電圧レベル検出部から検出された電圧レベル
値に該当するパルス幅決定係数とを乗算してパルス幅変
調信号を出力するディジタルロジック制御部と、 該ディジタルロジック制御部のパルス幅変調信号の入力
を受けて前記ＰＡＭ制御用スイッチング素子のスイッチ
ング制御信号を出力する駆動部と、を包含して構成され
ることを特徴とするインバータシステムの力率補正装
置。 - 【請求項７】 整流部から出力された電圧波形をアナロ
グ／ディジタル変換器により変換させたディジタル信号
の最大値及び最小値を利用して（最大値−最小値）に等
しいデルタ値及び（デルタ値／９０）に等しいポイント
値を計算する第１段階と、 該第１段階の最小ディジタル信号に該当するＲＯＭに既
貯蔵されたサイン値を読み出し、該サイン値と直流リン
クの両方端の電圧レベル値に該当するパルス幅決定係数
とを乗算して、所定時間の間、ＰＡＭ制御用スイッチン
グ素子をターンオンさせる第２段階と、 再びディジタル信号の入力を受け、該ディジタル信号を
前記ポイント値で除算して、それに該当する前記ＲＯＭ
のサイン値とパルス幅決定係数とを乗算して、所定時間
の間、ＰＡＭ制御用スイッチング素子をターンオンさせ
る動作を前記ディジタル係数が最小になるまで反復行う
第３段階と、 前記ディジタル信号が最小になると、直流リンクの両方
端の電圧をディジタル信号に変換して入力として受け、
該ディジタル信号が既貯蔵された所定ディジタル信号よ
りも小さいとパルス幅決定係数を増加させるが、大きい
とパルス幅決定係数を小さくした後、前記第３段階に復
帰するか、または、使用者により前記ＰＡＭ制御用スイ
ッチング素子の駆動が終了される第４段階と、を順次行
うことを特徴とするインバータシステムの力率補正方
法。 - 【請求項８】 商用交流電源を整流及び平滑して形成さ
れた直流電圧をインバータ部のスイッチング素子のオン
／オフに従って３相の交流電圧に可変し、モータを駆動
しながらＰＡＭ制御用スイッチング素子のオン／オフに
従ってデューティを可変させることにより、全体的な入
力電流及び電圧の波形を一致させるインバータシステム
において、 入力される商用交流電源のゼロ電圧を検出するゼロ電圧
検出部と、 抵抗を経由して全波整流された信号の入力を受け、負荷
に電流が供給される時点を確認するための電流を検出す
る電流検出部と、 該電流検出部から出力された電流検出信号の入力を受
け、該電流検出信号と既設定された基準電流とを比較し
て比較信号を出力する比較器と、 該比較器の比較信号の入力を受け、前記ゼロ電圧検出部
のゼロ電圧検出信号を基準に電流波形の遅延を判断して
最適のパルス幅変調信号を前記ＰＡＭ制御用スイッチン
グ素子に出力するパルス幅変調部と、を備えて構成され
ることを特徴とするインバータシステムの力率補正装
置。 - 【請求項９】 前記比較器は、前記電流検出部からアナ
ログ信号である検出電流の入力を受けてディジタル信号
に変換するアナログ／ディジタル変換器を使用し得るこ
とを特徴とする請求項８記載のインバータシステムの力
率補正装置。 - 【請求項１０】 入力される商用交流電源のゼロ電圧を
検出する第１段階と、 負荷に供給される所定レベル以上の電流を検出する第２
段階と、 前記第１段階で検出されたゼロ電圧と前記第２段階で検
出された電流との位相を比較する第３段階と、 該比較結果による電圧と同一位相を有するサイン波電流
を形成する信号データをＲＯＭから読み出して適切なパ
ルス幅変調信号を出力する第４段階と、を順次行うこと
を特徴とするインバータシステムの力率補正方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990029294A KR20010010415A (ko) | 1999-07-20 | 1999-07-20 | 인버터의 역률보정장치 및 방법 |
| KR29300/1999 | 1999-07-20 | ||
| KR29294/1999 | 1999-07-20 | ||
| KR1019990029286A KR100339546B1 (ko) | 1999-07-20 | 1999-07-20 | 인버터 시스템의 역률개선 및 팜 제어회로 |
| KR1019990029300A KR100585686B1 (ko) | 1999-07-20 | 1999-07-20 | 인버터의 역률보정장치 및 방법 |
| KR29286/1999 | 1999-07-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001037254A true JP2001037254A (ja) | 2001-02-09 |
| JP4558861B2 JP4558861B2 (ja) | 2010-10-06 |
Family
ID=27350026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26400099A Expired - Fee Related JP4558861B2 (ja) | 1999-07-20 | 1999-09-17 | インバータシステムの力率補正回路及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4558861B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115458B2 (en) | 2009-10-15 | 2012-02-14 | Kabushiki Kaisha Toshiba | Driver |
| CN111799113A (zh) * | 2020-06-09 | 2020-10-20 | 国网山东省电力公司检修公司 | 具有功能数据库存储功能的智能选相控制系统及方法 |
| CN113472255A (zh) * | 2021-07-01 | 2021-10-01 | 山东省科学院自动化研究所 | 功率因数校正的电流锁相环控制方法及电机控制系统 |
| CN114825645A (zh) * | 2022-06-23 | 2022-07-29 | 湖南湘联电缆有限公司 | 一种基于新型线缆的供配电网络控制系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05300793A (ja) * | 1992-04-21 | 1993-11-12 | Fujitsu General Ltd | 空気調和機の制御方法 |
| JP2638767B2 (ja) * | 1992-04-21 | 1997-08-06 | 株式会社富士通ゼネラル | 空気調和機の制御方法 |
| JP2661611B2 (ja) * | 1992-04-21 | 1997-10-08 | 株式会社富士通ゼネラル | 空気調和機の制御方法 |
| JP2891343B2 (ja) * | 1992-05-11 | 1999-05-17 | 株式会社富士通ゼネラル | 空気調和機の制御方法 |
| JPH0835712A (ja) * | 1994-07-26 | 1996-02-06 | Fujitsu General Ltd | 空気調和機の制御装置 |
-
1999
- 1999-09-17 JP JP26400099A patent/JP4558861B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115458B2 (en) | 2009-10-15 | 2012-02-14 | Kabushiki Kaisha Toshiba | Driver |
| CN111799113A (zh) * | 2020-06-09 | 2020-10-20 | 国网山东省电力公司检修公司 | 具有功能数据库存储功能的智能选相控制系统及方法 |
| CN113472255A (zh) * | 2021-07-01 | 2021-10-01 | 山东省科学院自动化研究所 | 功率因数校正的电流锁相环控制方法及电机控制系统 |
| CN114825645A (zh) * | 2022-06-23 | 2022-07-29 | 湖南湘联电缆有限公司 | 一种基于新型线缆的供配电网络控制系统 |
| CN114825645B (zh) * | 2022-06-23 | 2022-09-02 | 湖南湘联电缆有限公司 | 一种基于线缆的供配电网络控制系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4558861B2 (ja) | 2010-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741035B2 (ja) | スイッチング電源装置 | |
| US8094473B2 (en) | Bridgeless power factor correction circuit | |
| JP4487009B2 (ja) | 電源装置 | |
| US10374513B2 (en) | AC-DC converter | |
| JP4430169B2 (ja) | インバータの力率補正装置 | |
| JP2001037254A (ja) | インバータシステムの力率補正回路及びその方法 | |
| JP4430168B2 (ja) | インバータシステムの力率補償回路及びその方法 | |
| KR100339546B1 (ko) | 인버터 시스템의 역률개선 및 팜 제어회로 | |
| JP2001037252A (ja) | 力率補正制御のための正弦波発生方法 | |
| KR100585686B1 (ko) | 인버터의 역률보정장치 및 방법 | |
| KR100585684B1 (ko) | 인버터 시스템의 전원전압 주파수에 따른 역률개선 및 팜 제어회로 | |
| KR20010010415A (ko) | 인버터의 역률보정장치 및 방법 | |
| KR20010010414A (ko) | 인버터의 역률보정장치 및 방법 | |
| JP4331348B2 (ja) | ポインタ方式を利用したインバータ制御信号発生装置 | |
| JP4558862B2 (ja) | インバータシステムの駆動装置及び方法 | |
| KR100345482B1 (ko) | 모터 구동 인버터 시스템의 역률 보상 장치 | |
| JP5293554B2 (ja) | 電力変換装置 | |
| JP2001231262A (ja) | 直流モータの制御装置 | |
| JP4379981B2 (ja) | 電源装置制御回路 | |
| KR100585685B1 (ko) | 팜 구동장치의 팜 구동용 싸인신호 발생회로 | |
| KR100308301B1 (ko) | 역률 보정장치의 3상 구동용 기준값 발생회로 | |
| KR100619721B1 (ko) | 소프트 스타트 팜 구동회로의 구동방법 | |
| JP3209881B2 (ja) | 力率改善回路 | |
| KR100324754B1 (ko) | 인버터의 피에이엠 구동장치 | |
| JP2001037253A (ja) | モータ駆動用インバータシステムの力率補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100722 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |