KR100345482B1

KR100345482B1 - 모터 구동 인버터 시스템의 역률 보상 장치

Info

Publication number: KR100345482B1
Application number: KR1020000000046A
Authority: KR
Inventors: 한경해; 이형상; 심건
Original assignee: 엘지전자주식회사
Priority date: 2000-01-03
Filing date: 2000-01-03
Publication date: 2002-07-26
Also published as: KR20010068237A

Abstract

본 발명은 모터를 구동하는 인버터로 입력되는 전압, 전류의 역률을 개선하는 모터 구동 인버터의 역률 보상 장치에 관한 것으로, 상용교류전원의 제로교차점을 검출하고, 메모리에 상용교류전원의 전압, 및 주파수에 대응되는 사인파 형태의 다수의 전압값이 저장되어 있는 상태에서, 그 교류상용전원의 제로교차점이 검출되면, 검출된 결과에 따라, 메모리에 저장되어 있는 사인파 형태의 다수의 전압값에 대응되는 구동신호가 출력되고, 그 구동신호에 의해 스위칭 트랜지스터가 스위칭된다. 그 스위칭 동작에 의해 인버터에 인가되는 전압이 스위칭됨으로써, 시스템의 역률이 개선된다.

Description

모터 구동 인버터 시스템의 역률 보상 장치{POWER FACTOR COMPENSATION APPARATUS FOR MOTOR DRIVING INVERTER SYSTEM}

본 발명은 모터를 구동하는 인버터로 입력되는 전압,전류를 제어하기 위한 것으로, 특히 모터를 구동하는 인버터로 입력되는 전압, 전류의 역률을 보상하는 모터 구동 인버터의 역률 보상 장치에 관한 것이다.

에너지 절약, 출력 제어의 용이성 때문에, 현재 가전제품에서 사용되는 모터를 제어하기 위하여, 인버터의 사용이 점차 증가하고 있으며, 모터 구동용 인버터가 사용되는 가전 제품으로는 세탁기 및 냉장고 등을 포함하여 다양하다.

도 1은 종래 기술에 따른 모터 구동 인버터 시스템의 구성도이다. 도 1에 도시한 바와같이, 입력되는 교류전원(100)은 브리지 다이오드(111)를 통해 직류전압으로 전파(全波)정류되고, 정류된 전압은 쵸크코일(112) 및 평활용 콘덴서(113)를 통해 평활되어 인버터(120)로 공급되며, 그 평활된 직류전압은 교류전원 전압의 피크(peak) 값보다 크다. 인버터(120)는 평활된 직류전압을 3상의 교류전원으로 변환하여 모터(130)로 공급하고, 그 모터(130)는 변환된 3상 교류전원에 의해 구동된다.

도 2는 종래 기술에 따른 각 부의 파형도로서, 첫 번째 파형은 교류전원(100)의 전압 파형이고, 두 번째는 교류전원(100)의 전류 파형이며, 도시된 시간(t)는 쵸크코일(112)과 평활콘덴서(113)에 의한 시정수에 의해 결정되는 시간인데, 일반적으로 교류전원의 주기의 1/5 정도이다. 한편, 그 시간(t) 동안 전류의 피크값은 급격하게 발생되며, 그 피크값으로 인하여 노이즈가 발생되고, 무효전력에 의한 손실이 발생된다. 이러한 문제점은 전압과 전류의 위상차에 의한 역률에 의하여 발생된다. 도 2의 세 번째 파형은 역률이 1일때의 교류전원 전류의 이상적인 패턴을 보이며, 이와같이 교류전원 전압의 위상과 동일한 위상을 갖는 전류가 인버터에 공급되면 노이즈, 및 무효전력에 의한 손실이 없어진다.

따라서, 이와같은 파형을 갖는 전류를 만들기 위하여 역률 개선 기능을 추가시킨 장치가 도 3에 도시된다.

도 3은 종래 기술에 따른 인버터 시스템의 역률 보상 장치의 구성도로서, 도 1에 도시된 바와같은 구성에, 역률 보상부(200)를 포함한다. 그 역률 보상부(200)는 쵸크코일(112)과 아날로그 집적회로(210), 다수의 저항(R1-R13), 다수의 콘덴서(C1-C3), 그리고 다수의 다이오드(D1,D2)가 포함된다. 도 4는 아날로그 집적회로(210)의 상세 회로도를 도시하며 이에 도시된 바와같이, 다수의 여러 가지 논리회로로 구성된다.

브리지 다이오드(111)에서 출력되는 직류전압은 역률 보상부(200)의 저항(R1,R2)에 의해 분압되어 단자③(VM1)을 통해 집적회로(210)로 입력된다. 쵸크코일(112)에 걸리는 전압은 저항(R5를 거쳐 단자⑤(Idet)를 통해 입력된다. 저항(R4)과 다이오드(D1)를 통한 쵸크코일(112)의 전압과 저항(R3)을 거친 브리지 다이오드(112)의 전압은 집적회로(210)의 내부전원(VCC)이 된다. 또한, 쵸크코일(112)과 다이오드(D2)를 거쳐 인버터(120)로 공급되는 직류전압은 저항(R11,R12,R13)에 의해 분압되어 단자①(INV)를 통해 집적회로(210)로 입력되고, 그 전압은 저항(R7,R8) 및 콘덴서(C2)에 의해 시정수가 조절되어 단자②(COMP)로 입력된다. 또한, 인버터(120)에 공급되는 전류에 대응되는 전압, 즉 콘덴서(C3)를 경유한 전압은 단자④(CS)로 입력된다.

상기 전압들을 입력받은 집적회로(210)의 내부의 여러 가지 논리소자들, 즉 도 4에 도시된 바와같이 비교기(211,216,218,219), 멀티플렉서(217), 인버터(I1), 낸드게이트(213,214), 셀프 스타터(starter)(212), 그리고 노아게이트(215)에 의해, 소정 듀티비를 갖는 전압(Vout)이 단자⑦(Vout)을 통해 출력된다.

도 5는 집적회로(210)에서 처리되는 전압들의 파형을 나타낸다. 도시된 부호 MO는 멀티 플렉서(217)에서 비교기(216)로 입력되는 전압 파형을 나타내고, 부호 CS는 단자④(CS)를 통해 비교기(216)로 입력되는 전압을 나타낸다. 도 5에 도시된 바와같이, 두 전압(MO, CS)이 비교됨으로써, 전압(Vout)은 사인(sine)파 중에서 크기가 작은 부분(그림의 앞부분과 뒷부분)에서는 듀티가 크고, 중간부분에서는 듀티가 작다.

그 전압(Vout)이 스위칭 트랜지스터(Q1)의 게이트로 인가됨으로써, 스위칭 트랜지스터(Q1)는 스위칭을 반복하게 되고, 이에따라 인버터(120)로 입력되는 전압과 전류의 위상차는 없어지게 된다.

이와같이, 종래 기술은 역률 보상부가 추가됨으로써 역률이 보상되어, 손실이 없어지게 되지만, 다음과 같은 문제점이 있다. 첫째로, 역률 보상부에서는 교류전원 전압을 계속해서 받아들여야 하며, 둘째로, 아날로그 역률 보상 회로를 사용하기 때문에, 회로가 차지하는 면적이 증가하고, 그에따라 가격이 상승하는 문제점이 있다.

본 발명의 목적은 상용교류전원 전압값에 대응되는 사인파 형태의 전압값을 미리 저장시켜두고, 상용교류전원의 위상을 고려하여 저장되어 있는 사인파 형태의 전압값에 대응되도록 인버터로 공급되는 전압을 스위칭 시킴으로써, 시스템의 역률을 보상하는 것이다.

본 발명의 다른 목적은, 인버터로 공급되는 전압에서 발생되는 노이즈를 방지하는 것이다.

도 1은 종래 기술에 따른 모터 구동 인버터 시스템의 구성도이다.

도 2는 종래 기술에 따른 각 부의 파형도이다.

도 3은 종래 기술에 따른 인버터 시스템의 역률 보상 장치의 구성도이다.

도 4는 도 3의 집적회로의 상세 회로도이다.

도 5는 도 3의 집적회로에서 처리되는 전압들의 파형을 나타낸다.

도 6은 본 발명의 실시예에 따른 모터 구동 인버터 시스템의 역률 보상 장치의 구성도이다.

도 7은 도 6의 PAM 구동부500의 상세 구성도이다.

도 8은 도 7에 따른 각 부의 파형도이다.

*** 도면의 주요부분에 대한 부호의 설명 ***

110: 정류부 120: 인버터

130: 모터 300: 전압레벨 검출부

400: 제로교차 검출부 500: PAM 구동부

600: 지연부 610: 지연 타이머

620: 지연 레지스터 700: 스위칭 주기 카운트 부

710: 타이머 720: TOPF 레지스터

800: 메모리 부 810: 메모리 엑세스 부

820: 메모리 830: 앰프 레지스터

840: 곱셈기 850: 시프터

900: 래치부 AND: 엔드게이트

OR1,OR2: 오아 게이트 LTH1,LTH2: 래치

CMP1-CMP6: 비교기 I_OR: 인클루시브 오아 게이트

이와같은 목적을 달성하기 위한, 본 발명의 모터 구동 인버터 시스템의 역률 보상 장치는, 교류상용전원을 정류/평활하고, 펄스폭 변조를 수행하여 모터를 구동하는 모터 구동 인버터 시스템에 있어서; 모터와 연결되는 인버터와; 상기 교류상용전원의 제로교차점을 검출하여 그에따른 제로교차입력을 출력하는 제로교차검출부와; 내부에 상기 상용교류전원의 전압, 및 주파수에 대응되는 사인파 형태의 다수의 전압값이 저장되어 있고, 상기 제로교차입력이 입력되면 상기 사인파 형태의 다수의 전압값에 대응되는 구동신호를 순차적으로 출력하는 PAM 구동부와; 상기 인버터와 병렬 연결되고, 상기 구동신호에 의해 스위칭되는 스위칭 트랜지스터를 포함한다.

도 6은 본 발명의 실시예에 따른 모터 구동 인버터 시스템의 역률 보상 장치의 구성도이다. 도 6에 도시된 바와같이, 본 발명의 실시예에 따른 모터 구동 인버터 시스템의 역률 보상 장치는, 상용교류전원(AC)과; 이 상용교류전원(AC)을 전파(全波)정류하는 정류부(110)와; 이 정류부(110)의 일측 출력단에 직렬로 연결되는 쵸크코일(L10) 및 다이오드(D10)와; 이 다이오드(D10)의 출력단에 연결되어 평활작용을 하는 평활용 콘덴서(C10)와; 평활용 콘덴서(C10)와 병렬로 연결되고 정류, 평활된 상용교류전원(AC)을 펄스폭 변조(Pulse Width Modulation; 이하 PWM)를 수행하여 출력하는 인버터(120)와; 이 인버터(120)의 출력단에 연결되는 모터(130)와; 서로 직렬로 연결되고 상기 인버터(120)와 병렬로 연결되는 두 개의 저항(R31,R32)과; 상용교류전원(AC)의 제로교차점을 검출하여 그에따른 제로교차입력(zero crossing input)을 출력하는 제로교차 검출부(400)와; 인버터(120)로 공급되는 직류전압을 두 개의 저항(R31,R32)을 통해 분압하여 분압 전압(Vm)을 출력하는 전압레벨 검출부(300)와; 상기 제로교차 검출부(400)로 부터 입력되는 제로교차입력과 전압레벨 검출부(300)로부터 입력되는 분압전압(Vm)을 입력받아, 내부에 상기 상용교류전원(AC)의 전압, 및 주파수에 대응되는 사인파 형태의 다수의 전압값이 저장되어 있는 상태에서, 그 교류상용전원(AC)의 제로교차점이 검출되면, 검출된 결과에 따라, 사인(sine)파 형태의 전압값들을 순차적으로 발생시키고, 그 다수의 전압값에 대응되어 듀티가 가변되는 구동신호(Sd)를 출력하는 PAM 구동부(500)와; 평활용 콘덴서(C10)에 병렬로 연결되며, 그 구동신호(Sd)에 따라 스위칭 되는 스위칭 트랜지스터(N1)로 구성되며, 스위칭 트랜지스터(N1)가 스위칭 되면, 전파정류된 직류전압이 단속적으로 인버터(120)로 공급된다.

이상과 같은 동작은 상용교류전원(AC) 전압의 제로교차점이 검출되고 난 후 다음 제로교차점이 검출되는 동안 이루어지며, 제로교차점이 검출될 때 마다 이러한 동작이 반복됨으로써, 인버터(120)로 입력되는 전압, 전류의 위상이 상용교류전원(AC)의 전압, 전류의 위상과 같아짐으로써, 인버터(120)로 입력되는 전압, 전류의 역률이 보상된다.

다음으로 PAM 구동부(500)의 상세한 구성을 도 7을 참조하여 설명한다. 도 8은 도 7의 각 부의 파형도이다.

도 7에 도시된 바와같이, PAM 구동부(500)는, 제로검출입력이 입력되면 이를 소정시간 지연시켜 지연된 제로검출입력을 출력하는 지연부(600)와; 제로검출입력에 의해 카운트를 시작하고, 스위칭 주기 만큼 카운트되면 카운트 완료신호(Sc)를 출력하는 스위칭 주기 카운트 부(700)와; 내부에 상용교류전원의 전압, 및 주파수에 대응되는 사인파 형태의 다수의 전압값이 저장되어 있고, 지연된 제로검출입력 또는 카운트 완료신호(Sc)에 의해 인에이블되어 사인파 형태의 전압값을 출력하는 메모리부(800)와; 제로검출입력에 의해 인에이블되고, 사인파 형태의 전압값에 대응되는 시간과 스위칭 주기 카운트부(700)에서 카운트된 시간이 같을 때 디스에이블되어, 구동신호(Sd)를 출력하는 래치부(900)를 포함한다.

상기 지연부(600)는, 제로검출입력이 입력되면 카운트를 시작하는 지연 타이머(610)와; 소정의 오차시간이 설정되어 있는 지연 레지스터(620)와; 오차시간이 경과하면 지연된 제로검출입력을 출력하는 제1비교기(CMP1)로 이루어진다.

상기 스위칭 주기 카운트 부(700)는, 제로검출입력에 의해 세트되는 제1 래치(LTH1)와; 이 제1 래치(LTH1)에 의해 인에이블되어 카운트를 시작하는 타이머(710)와; 스위칭 주기에 대응되는 시간이 저장되어 있는 TOPF 레지스터(720)와; 카운트된 시간이 상기 TOPF 레지스터(720)에 저장된 시간과 동일하면 카운트 완료신호(Sc)를 출력하는 제3 비교기(CMP3)로 이루어진다.

상기 메모리 부(800)는, 지연된 제로검출입력 또는 카운트 완료신호(Sc)에 의해 인에이블되어 어드레스 신호(addr)와 읽기 인에이블신호(rd_enable)를 출력하는 메모리 엑세스 부(810)와; 내부에 상용교류전원의 전압, 및 주파수에 대응되는 사인파 형태의 다수의 전압값이 저장되어 있고, 읽기 인에이블신호(rd_enable)에 의해 읽기 인에이블되고 어드레스 신호에 의해 어드레스가 지정되어, 지정된 어드레스에 저장되어 있는 사인파 형태의 전압을 출력하는 메모리(820)로 이루어진다.

상기 래치부(900)는, 사인파 형태의 전압값에 대응되는 시간과 스위칭 주기 카운트부(700)에서 카운트된 시간이 같은 지를 비교하여 그에따른 신호를 출력하는 제2 비교기(CMP2)와; 제로검출입력에 의해 인에이블되고, 상기 제2 비교기(CMP2)의 출력에 의해 리셋되어, 구동신호(Sd)를 출력하는 제2 래치(LTH2)로 이루어진다.

이와같이 구성되는 본 발명의 실시예의 동작은 다음과 같다.

제로검출입력은 엔드게이트(AND)를 통하여, 지연부(600)의 지연 타이머(610), 스위칭 주기 발생부(700)의 제1 래치(LTH1), 그리고 제1 오아게이트(OR1)에 입력된다. 제1 오아 게이트(OR1)의 출력에 의해 래치부(900)의 제2 래치(LTH2)가 세트됨으로써, 그 제2 래치(LTH2)의 출력이 하이레벨로 인에이블되어 인클루시브(inclusive) 오아게이트(I_OR)를 거쳐 구동신호(Sd)로서 스위칭 트랜지스터(N1)에 인가된다.

지연부(600)의 지연 레지스터(620)에는 오차시간(t2-t1)이 설정되어 있다. 제로검출입력에 의해 지연 타이머(610)가 카운트를 시작한 후, 지연 레지스터(620)에 설정되어 있는 오차시간(t2-t1)이 경과되면 제1 비교기(CMP1)의 출력은 시점(t2)에서 하이레벨이 된다. 여기서, 시간(t1)은 제로교차점이 검출되는 시점, 즉 제로검출입력이 입력되는 시점이며, 시간(t2)는 실제 교류상용전원의 제로교차가 발생되는 시점이며, 오차시간(t2-t1)은 실제 제로교차가 발생되는 시점과 제로교차점이 검출되는 시점과의 차이이다.

이와같이, 실제 제로교차가 발생되는 시점과 시스템에서 제로교차점이 검출되는 시점이 서로 다르기 때문에 지연부(600)가 그 오차시간(t2-t1)을 지연시킴으로써, 시스템이 실제 제로교차가 발생되는 시점에서 동작할 수 있게 된다.

그 제1 비교기(CMP1)의 출력은 제2 오아게이트(OR2)를 거쳐 메모리부(800)의 메모리 엑세스부(810)를 인에이블시키고, 그에따라 메모리 엑세스부(810)는 첫 번째 어드레스 신호와 읽기 인에이블신호(rd_enable)를 메모리(820)로 출력한다. 읽기 인에이블된 메모리(820)는 내부에 저장되어 있는 사인파 전압값을 출력하며, 그 값은 앰프 레지스터(830)에 설정되어 있는 모터의 팩터(factor)값과 곱셈기(840)에서 곱해지고, 시프터(shifter)(850)에서 시프트되어 제2 비교기(CMP2)로 입력되며, 그 입력값은 구동신호(Sd)가 하이레벨로 출력되는 시간으로서, 스위칭 트랜지스터(N1)의 온타임을 결정하기 위한 시간이다.

한편, 제로검출입력이 입력된 스위칭 주기 발생부(700)의 제1 래치(LTH1)는 타이머(710)를 인에이블 시키고, 타이머(710)는 카운트를 시작한다. 카운트된 값은제2 비교기(CMP2)와 제3 비교기(CMP3)로 입력되는데, 카운트된 값이 시프터(850)의 출력값과 같아지면, 제2 비교기(CMP2)의 출력이 하이레벨이 됨으로써, 제2래치(LTH2)의 출력은 로우레벨이 되어, 구동신호(Sd)가 로우레벨로 디스에이블 된다.

타이머(710)의 카운트 값이 계속 증가하여 TOPF 레지스터(720)에 설정되어 있는 소정시간, 즉 스위칭 주기에 이르면 제3 비교기(CMP3)의 출력은 하이레벨이 되어 제2 오아게이트(OR2)를 거쳐 인에이블신호로서 메모리 엑세스부(810)를 인에이블시키고, 그에따라 메모리 엑세스부(810)는 두 번째 어드레스 신호와 읽기 인에이블신호(rd_enable)를 메모리(820)로 출력한다.

여기서, TOPF 레지스터(720)에 설정된 스위칭 주기는 구동신호(Sd)의 한 주기에 해당하는 시간이며, 그 스위칭 주기가 50μsec 이고, 시프터(850)에서 출력되는 값이 30μsec에 해당되는 시간이라고 가정하면, 구동신호(Sd)의 파형은 도 8에 도시된 바와같다. 한편, 구동신호(Sd)의 레벨은 인클루시브 오아게이트(I_OR)의 타측 입력단으로 입력되는 극성값(polarity)에 따라 변경될 수 있다. 즉, 극성값에 따라 구동신호(Sd)는 로우 인에이블 또는 하이 인에이블된다.

메모리 엑세스부(810)가 순차적으로 어드레스 신호를 하나씩 증가시키면서 출력함에 따라 메모리(820)에 저장되어 있는 사인파 전압값이 순차적으로 출력되고, 그에따라 구동신호(Sd)가 주기적으로 인에이블되는 동작이 반복된다.

한편, 마지막 어드레스 레지스터(860)는 메모리(820)의 마지막 어드레스 값, 즉 사인파 전압값이 저장되어 있는 마지막 어드레스 값을 제4 비교기(CMP4)로 출력하며, 메모리 엑세스부(810)로 부터 출력되는 어드레스가 마지막 어드레스이면, 제4 비교기(CMP4)는 하이레벨의 부호신호(sign)를 출력하고, 그때부터 메모리 엑세스부(810)는 순차적으로 어드레스 신호를 하나씩 감소시키면서 출력한다.

이것은, 메모리(820)에는 사인파의 반주기에 대응되는 전압값이 저장되어 있는 상태에서, 사인파의 전반 반주기와 후반 반주기가 대칭이기 때문에, 제로교차점이 검출되고 다음 제로교차점이 검출되는 사인파의 한주기 동안 메모리(820)에 저장되어 있는 사인파의 반주기에 대응되는 전압값이 사인파의 전반 반주기 동안 출력된 다음에 나머지 사인파의 후반 반주기 동안에는 이전에 출력되었던 메모리(820)에 저장되어 있는 사인파의 반주기에 대응되는 전압값이 반복 출력되는 것을 의미한다.

따라서, 메모리(820)에는 사인파의 반주기에 대응되는 전압값이 저장되어 있어도 사인파의 한 주기에 대응되는 전압값을 출력할 수 있게됨으로써, 메모리(820)에 저장되는 데이터량이 줄어드는 효과가 있다.

한편, 최초 어드레스보다 낮은 어드레스가 입력되면, 제5 비교기(CMP5)의 출력이 하이레벨이 되고, 그에따라 제1 래치(LTH1)가 리셋됨으로써, 타이머(710)의 동작이 중지된다. 이것은, 메모리(820)에 저장되어 있는 사인파의 전압값이 반복 출력되었으면, 시스템의 이상 동작을 방지하기 위하여 다음 제로검출입력이 입력될때까지 PAM 구동부(500)의 동작이 중지되도록 하는 동작으로서, 시스템의 안전성을 높이기 위한 것이다.

한편, 엔드게이트(AND)의 일측입력단에 연결되어 있는 제6 비교기(CMP6)는 이상현상으로 인해 발생되는 노이즈가 제로검출입력으로 오인되는 것을 방지하기 위해, 구비된 것으로서, 메모리 엑세스부(810)로부터 입력되는 어드레스가 첫 번째 어드레스신호이면, 하이레벨의 출력신호를 그 엔드게이트(AND)로 출력한다.

이상에서 설명한 바와같이, 본 발명은 교류상용전원의 제로교차점이 검출되면, 메모리에 저장되어 있는 사인파 형태의 다수의 전압값에 대응되는 구동신호를 출력하고, 그 구동신호에 의해 스위칭 트랜지스터가 스위칭됨으로써, 시스템의 역률이 개선되는 효과가 있다.

또한 지연부가 소정의 오차시간을 지연시킴으로써, 시스템이 실제 교류상용전원의 제로교차가 발생되는 시점에서 동작할 수 있게 되는 효과가 있으며, 또한 메모리의 최초 어드레스를 체크함으로써 시스템의 안전성이 높아지는 효과가 있다.

Claims

교류상용전원을 정류/평활하고, 펄스폭 변조를 수행하여 모터를 구동하는 모터 구동 인버터 시스템에 있어서;

모터와 연결되는 인버터와;

상기 교류상용전원의 제로교차점을 검출하여 그에따른 제로교차입력을 출력하는 제로교차검출부와;

상기 제로검출입력이 입력되면 이를 소정시간 지연시켜 지연된 제로검출입력을 출력하는 지연수단과;

상기 제로검출입력에 의해 카운트를 시작하고, 스위칭 주기 만큼 카운트되면, 카운트 완료신호를 출력하는 스위칭 주기 카운트 수단과;

내부에 상기 상용교류전원의 전압, 및 주파수에 대응되는 사인파 형태의 다수의 전압값이 저장되어 있고, 상기 지연된 제로검출입력 또는 상기 카운트 완료신호에 의해 인에이블되어 사인파 형태의 전압값을 출력하는 메모리 수단과;

상기 제로검출입력에 의해 인에이블되고, 상기 사인파 형태의 전압값에 대응되는 시간과 상기 스위칭 주기 카운트 수단에서 카운트된 시간이 같을 때 디스에이블되어 구동신호를 출력하는 래치수단과;

상기 인버터와 병렬 연결되고, 상기 구동신호에 의해 스위칭되는 스위칭 트랜지스터를 포함하여 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
삭제
삭제
제1항에 있어서, 상기 지연수단은

상기 제로검출입력이 입력되면 카운트를 시작하는 지연 타이머와;

소정의 오차시간이 설정되어 있는 지연 레지스터와;

상기 오차시간이 경과하면 상기 지연된 제로검출입력을 출력하는 제1비교기를 포함하여 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
제1항에 있어서, 상기 스위칭 주기 카운트 수단은

상기 제로검출입력에 의해 세트되는 제1 래치와;

상기 제1 래치에 의해 인에이블되어 카운트를 시작하는 타이머와;

스위칭 주기에 대응되는 시간이 저장되어 있는 TOPF 레지스터와;

상기 카운트된 시간이 상기 TOPF 레지스터에 저장된 시간과 동일하면 상기 카운트 완료신호를 출력하는 제3 비교기를 포함하여 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
제1항에 있어서, 상기 메모리 수단은

상기 지연된 제로검출입력 또는 상기 카운트 완료신호에 의해 인에이블되어 어드레스 신호와 읽기 인에이블신호를 출력하는 메모리 엑세스 부와;

내부에 상기 상용교류전원의 전압, 및 주파수에 대응되는 사인파 형태의 다수의 전압값이 저장되어 있고, 상기 읽기 인에이블신호에 의해 읽기 인에이블되고 상기 어드레스 신호에 의해 어드레스가 지정되어, 지정된 어드레스에 저장되어 있는 사인파 형태의 전압을 출력하는 메모리를 포함하여 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
제1항에 있어서, 상기 래치수단은,

상기 사인파 형태의 전압값에 대응되는 시간과 상기 스위칭 주기 카운트 수단에서 카운트된 시간이 같은 지를 비교하여 그에따른 신호를 출력하는 제2 비교기와;

상기 제로검출입력에 의해 인에이블되고, 상기 제2 비교기의 출력에 의해 리셋되어, 상기 구동신호를 출력하는 제2 래치를 포함하여 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
제1항에 있어서, 모터의 팩터 값을 저장하고 있는 앰프 레지스터와;

상기 사인파 형태의 전압값과 상기 모터의 팩터값을 곱하는 곱셈기와;

곱셈기의 출력값을 시프트 시켜, 상기 래치수단으로 출력하는 시프터를 더 포함하며;

상기 래치수단은 상기 스위칭 주기 카운트수단에서 카운트된 시간과 상기 시프터의 출력값에 대응되는 시간을 비교하게 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
제6항에 있어서, 상기 메모리의 마지막 어드레스값을 출력하는 마지막 어드레스 레지스터와;

상기 메모리 엑세스부로부터 입력되는 어드레스와 상기 마지막 어드레스 레지스터에서 출력되는 어드레스가 같으면 부호신호를 출력하는 제4비교기를 더 포함하며;

상기 메모리 엑세스부는 상기 부호신호가 입력되는 어드레스를 하나씩 감소시키면서 출력하게 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
제6항에 있어서, 상기 메모리 엑세스부로부터 입력되는 어드레스가 최초 어드레스 보다 낮은 어드레스이면, 상기 래치수단을 디스에이블시키는 신호를 출력하는 제5비교기를 더 포함하여 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
제6항에 있어서, 상기 메모리 엑세스부로부터 입력되는 어드레스가 첫 번째 어드레스인지를 판단하여 그에따른 신호를 출력하는 제6 비교기와;

상기 제6 비교기의 출력이 입력되면 상기 제로검출입력을 상기 지연수단으로 출력하는 논리게이트를 포함하여 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.
제1항에 있어서, 상기 래치수단에서 출력되는 구동신호는 극성값에 따라 레벨이 변경되게 구성된 것을 특징으로 하는 모터 구동 인버터 시스템의 역률 보상 장치.