TWI756816B - 高電阻率絕緣體上矽基底及其形成方法 - Google Patents

高電阻率絕緣體上矽基底及其形成方法 Download PDF

Info

Publication number
TWI756816B
TWI756816B TW109130693A TW109130693A TWI756816B TW I756816 B TWI756816 B TW I756816B TW 109130693 A TW109130693 A TW 109130693A TW 109130693 A TW109130693 A TW 109130693A TW I756816 B TWI756816 B TW I756816B
Authority
TW
Taiwan
Prior art keywords
layer
polysilicon
oxygen
polysilicon layer
thickness
Prior art date
Application number
TW109130693A
Other languages
English (en)
Other versions
TW202111946A (zh
Inventor
鄭有宏
吳政達
江振豪
亞歷山大 卡爾尼斯基
杜友倫
逸群 陳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202111946A publication Critical patent/TW202111946A/zh
Application granted granted Critical
Publication of TWI756816B publication Critical patent/TWI756816B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一些實施例中，本公開是有關於一種高電阻率絕緣體 上矽(SOI)基底及其形成方法。高電阻率絕緣體上矽(SOI)基底包括配置在半導體基底之上的第一多晶矽層、第二多晶矽層、第三多晶矽層、絕緣體層以及主動半導體層。第二多晶矽層配置在第一多晶矽層之上，且第三多晶矽層配置在第二多晶矽層之上。位於絕緣體層之上的主動半導體層可配置在第三多晶矽層之上。第二多晶矽層與第一多晶矽層及第三多晶矽層相比具有較高的氧濃度。

Description

高電阻率絕緣體上矽基底及其形成方法
本發明實施例是有關於一種高電阻率絕緣體上矽基底及其形成方法。
傳統上積體電路(integrated circuit，IC)形成在塊狀半導體基底上。近年來，已出現絕緣體上半導體(semiconductor-on-insulator，SOI)基底作為對塊狀半導體基底的替代。SOI基底包括半導體基底、上覆在半導體基底上的絕緣體層以及上覆在絕緣體層上的裝置層。此外，SOI基底會使得寄生電容減小、漏電流減小、閂鎖(latch up)減少以及半導體裝置性能改善(例如，功耗更低及開關速度更高)。
本發明實施例提供一種高電阻率絕緣體上矽基底，其包括半導體基底、第一多晶矽層、第二多晶矽層、第三多晶矽層、絕緣體層及主動半導體層。第一多晶矽層配置在所述半導體基底 之上。第二多晶矽層配置在所述第一多晶矽層之上。第三多晶矽層配置在所述第二多晶矽層之上。絕緣體層配置在所述第三多晶矽層之上。主動半導體層配置在所述絕緣體層之上。其中所述第二多晶矽層與所述第一多晶矽層及所述第三多晶矽層相比具有較高的氧濃度。
本發明實施例提供一種高電阻率絕緣體上矽基底，其包括半導體基底、絕緣體層以及陷阱富集多晶矽結構。絕緣體層位於所述半導體基底之上。陷阱富集多晶矽結構配置在所述絕緣體層與所述半導體基底之間。陷阱富集多晶矽結構包括下部多晶矽層、下部氧摻雜多晶矽層、上部多晶矽層、上部氧摻雜多晶矽層以及頂蓋多晶矽層。下部多晶矽層具有第一厚度且配置在所述半導體基底之上。下部氧摻雜多晶矽層具有第二厚度且配置在所述下部多晶矽層之上。上部多晶矽層具有第三厚度且配置在所述下部氧摻雜多晶矽層之上。上部氧摻雜多晶矽層具有第四厚度且配置在所述上部多晶矽層之上。頂蓋多晶矽層具有第五厚度且配置在所述上部氧摻雜多晶矽層之上。其中所述第一厚度及所述第三厚度各自大於所述第二厚度及所述第四厚度，且其中所述第五厚度大於所述第一厚度及所述第三厚度。
本發明實施例提供一種形成高電阻率絕緣體上矽基底的方法，其包括：在腔室中在半導體基底之上沉積第一層多晶矽；在所述腔室中形成第一層氧摻雜多晶矽；在所述腔室中在所述第一層氧摻雜多晶矽之上沉積第二層多晶矽；在所述腔室中形成第 二層氧摻雜多晶矽；以及在所述腔室中在所述第二層氧摻雜多晶矽之上沉積多晶矽頂蓋層。
100A、200:剖視圖
100B、100C、100D、100E:示意圖
102:半導體基底
103:天然氧化物層
104:多層式多晶矽結構
106:多晶矽層
106b:晶界
106g、108g:晶粒
108:氧摻雜多晶矽層
108t:最頂層
110:頂蓋多晶矽層
112:絕緣體層
114:裝置層
202:主動半導體層
204:電晶體
206:源極/汲極區
208:閘極阻障層
210:閘極電極
300、400、500、600、700、800:剖視圖
402:磊晶腔室
404:多晶矽沉積製程
406:第一多晶矽層
502:氧摻雜製程
508:第一氧摻雜多晶矽層
702:頂蓋沉積製程
900、1000、1100:方法
902、904、906、908、910、1002、1004、1006、1008、1010、1102、1104、1106、1108、1110:動作
A、B:區域
d1:第一平均粒度
d2:第二平均粒度
d3:第三平均粒度
d4:第四平均粒度
t1:第一厚度
t2:第二厚度
t3:第三厚度
t4:第四厚度
t5:第五厚度
t6:第六厚度
t7:第七厚度
t8:第八厚度
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A示出高電阻率絕緣體上矽(high-resistivity silicon-on-insulator，SOI)基底的一些實施例的剖視圖，所述高電阻率絕緣體上矽基底包括位於絕緣體與半導體基底之間的多晶矽層及氧摻雜多晶矽層。
圖1B、圖1C、圖1D及圖1E示出具有晶界以捕獲(trap)自由電荷載流子的多晶矽層及氧摻雜多晶矽層的晶粒結構的一些實施例的示意圖。
圖2示出高電阻率SOI基底的一些附加實施例的剖視圖，所述高電阻率SOI基底包括位於射頻(radio frequency，RF)裝置與半導體基底之間的多晶矽層及氧摻雜多晶矽層。
圖3到圖8示出在多晶矽層之間形成氧摻雜多晶矽層以形成高電阻率SOI基底的方法的一些實施例的剖視圖。
圖9到圖11示出闡述圖3到圖8的方法的一些實施例的流程圖。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述元件及配置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且還可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或構造之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外還囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
絕緣體上矽(SOI)基底常常用於射頻(RF)應用。舉例來說，用於RF應用的SOI基底可包括設置在具有高電阻率的半導 體基底之上的絕緣體層以及位於絕緣體層之上的裝置層。舉例來說，裝置層可包含半導體材料及嵌式半導體裝置，例如電晶體、電感器、和/或微機電系統(micro-electromechanical system)裝置。
由於半導體基底通常是矽，因此半導體基底可能遭受寄生表面傳導(parasitic surface conduction，PSC)。絕緣體層中的固定電荷(fixed charge)會吸引半導體基底中的自由電荷載流子(free charge carrier)，從而沿著原本意圖具有高電阻率以減少裝置層中不同裝置之間的RF損耗及串擾的半導體基底的頂表面形成低電阻率區。舉例來說，RF訊號(例如，來自裝置層中不同裝置的RF訊號)可在低電阻率區中誘發渦流(eddy current)的形成。渦流可能會使RF訊號消散並造成RF損耗。此外，渦流可反射RF訊號，從而增加串擾(crosstalk)並降低線性度(linearity)(例如，增加二次/三次諧波失真(harmonic distortion))。
因此，在一些RF SOI基底中，在絕緣體與半導體基底之間設置陷阱富集(trap-rich)多晶矽層，以通過在陷阱富集多晶矽層的晶界中捕獲自由電荷載流子來防止自由電荷載流子聚集於半導體基底。為了提高陷阱富集多晶矽層捕獲自由電荷載流子的有效性，可通過調整形成陷阱富集多晶矽層的參數來減小陷阱富集多晶矽層的平均粒度以增加晶界的數目。然而，即使具有較小的粒度，半導體基底中仍可能存在寄生表面傳導。
本申請的各種實施例是有關於在多晶矽層之間嵌置氧摻雜多晶矽層。在一些實施例中，在腔室中在位於半導體基底上的 天然氧化物(native oxide)之上形成多晶矽層。然後，將低濃度的氧引入到腔室中且氧氣擴散到多晶矽層的頂表面中，從而在多晶矽層上形成薄的氧摻雜多晶矽層。可重複上述步驟以提高氧摻雜多晶矽在降低半導體基底中的PSC效應方面的有效性。氧摻雜多晶矽層可具有比多晶矽層小的平均粒度，從而提供更多的晶界來捕獲自由電荷載流子。此外，通過在多晶矽結構中引入氧，會形成可俘獲自由電荷載流子的懸空鍵(dangling bond)。因此，氧摻雜多晶矽層提供更多用於捕獲自由電荷載流子的機制，從而減少半導體基底中的PSC效應。通過減少PSC效應，例如串擾、RF損耗及二次/三次諧波失真會得以減輕。
圖1A示出具有多層氧摻雜多晶矽的高電阻率絕緣體上矽(SOI)基底的一些實施例的剖視圖100A。
剖視圖100A中的高電阻率SOI基底包括半導體基底102。在一些實施例中，半導體基底102具有低摻雜濃度以增加半導體基底102的電阻率，其中摻雜濃度介於約每立方釐米1010個原子與約每立方釐米1011個原子之間的範圍內。在一些實施例中，在半導體基底102之上配置有天然氧化物層103。在天然氧化物層103之上配置有多層式多晶矽結構(multi-layer polysilicon structure)104。多層式多晶矽結構104可包括與多晶矽層106交替地堆疊在一起的氧摻雜多晶矽層108，其中氧摻雜多晶矽層108與多晶矽層106相比具有較高的氧濃度。氧摻雜多晶矽層108可包含原子百分比介於約10%與約20%之間的範圍內的氧。因此， 氧摻雜多晶矽層108不包括矽與氧的化學計量等於二氧化矽的結構。氧摻雜多晶矽層108中的氧會形成懸空鍵，這可有助於捕獲自由電荷載流子且防止自由電荷載流子損害半導體基底102中的高電阻率。
在一些實施例中，在氧摻雜多晶矽層108的最頂層之上可配置有頂蓋多晶矽層110。氧摻雜多晶矽層108與頂蓋多晶矽層110相比也具有較高的氧濃度。在一些實施例中，多晶矽層106中的每一者具有第一厚度t1且氧摻雜多晶矽層108中的每一者具有小於第一厚度t1的第二厚度t2。此外，在一些實施例中，頂蓋多晶矽層110具有大於第一厚度t1及第二厚度t2的第三厚度t3。在其他實施例中，第三厚度t3可約等於第一厚度t1。
在一些實施例中，在頂蓋多晶矽層110之上可配置有絕緣體層112，且在絕緣體層112之上可配置有裝置層114。在一些實施例中，裝置層114可包括位於主動半導體層內和/或之上的RF裝置(參見，例如圖2)。在一些實施例中，半導體基底102的高電阻率可防止裝置層114中RF裝置之間的串擾及RF損耗。
在圖1A的剖視圖100A中，多層式多晶矽結構104包括三個氧摻雜多晶矽層108及三個多晶矽層106。然而，在其他實施例中，多層式多晶矽結構104可包括多達五十個氧摻雜多晶矽層108及多達五十個多晶矽層106，其中多晶矽層106中的每一者被氧摻雜多晶矽層108中的一者覆蓋。增加多層式多晶矽結構104中的氧摻雜多晶矽層108的總數目會增加高電阻率SOI基底的製 造時間，但也可增加多層式多晶矽結構104捕獲自由電荷載流子的有效性，從而保持半導體基底102的高電阻率。
圖1B示出圖1A的多晶矽層106的區域A中的晶粒結構的示意圖100B的一些實施例。
圖1B的示意圖100B微觀地示出圖1A的多晶矽層106具有由晶界(grain boundary)106b分隔開的晶粒(grain)106g。晶界106b捕獲存在於絕緣體層(圖1A的112)與半導體基底(圖1A的102)之間的自由電荷載流子，以保持半導體基底(圖1A的102)的高電阻率，從而產生更可靠的裝置層(圖1A的114)。舉例來說，在一些實施例中，平均粒度用於量化例如區域A等區域中的晶界106b的數目。在一些實施例中，區域A是相對於圖1A的剖視圖100A從多晶矽層106的垂直於頁面的橫截面截取的。隨著平均粒度減小，晶界106b的數目增加。舉例來說，平均粒度可使用各種技術(例如線性截取法(linear intercept method)、單位面積粒度法(grain size per area method)及其他軟體法)從微結構圖像計算得出。然而，平均粒度可被量化為平均粒度直徑。此外，舉例來說，許多因素(例如處理方法、製程條件(例如溫度、壓力等)、以及組成)會影響材料的平均粒度。
在一些實施例中，圖1B的示意圖100B可具有大的(相對於圖1C、圖1D及圖1E中的平均粒度而言為較大的)第一平均粒度d1。在一些實施例中，多晶矽層106的第一平均粒度d1可介於約100奈米與約200奈米之間的範圍內。
圖1C示出在具有圖1B的示意圖100B中的晶粒結構的多晶矽層106上形成的圖1A的氧摻雜多晶矽層108的區域B中的晶粒結構的示意圖100C的一些實施例。
應理解，圖1B及圖1D的區域A等於圖1C及圖1E的區域B。在一些實施例中，區域B是相對於圖1A的剖視圖100A從氧摻雜多晶矽層108的垂直於頁面的橫截面截取的。在一些實施例中，圖1A的氧摻雜多晶矽層108是通過將氧注入到圖1A的多晶矽層106中的一者的頂表面中來形成。在一些實施例中，圖1A的氧摻雜多晶矽層108具有晶粒108g，晶粒108g具有比圖1B的第一平均粒度d1更小的第二平均粒度d2。在一些實施例中，第二平均粒度d2可例如介於約20奈米與約40奈米之間的範圍內。因此，在一些實施例中，使用氧來摻雜多晶矽層106可將平均粒度從第一平均粒度d1減小到第二平均粒度d2。
圖1D示出圖1A的多晶矽層106的區域A中的另一晶粒結構的示意圖100D的一些實施例。
圖1D的示意圖100D具有晶粒106g，晶粒106g具有比圖1B的第一平均粒度d1更小的第三平均粒度d3。由於圖1B與圖1D二者中的示意圖包括相同的材料，因此形成圖1A的多晶矽層106的製程條件(例如，溫度、壓力等)可能會造成第一平均粒度d1與第三平均粒度d3之間的差異。在一些實施例中，第三平均粒度d3可介於約15奈米與約22奈米之間的範圍內。
圖1E示出在具有圖1D的示意圖100D中的晶粒結構的 多晶矽層106上形成的圖1A的氧摻雜多晶矽層108的區域B中的晶粒結構的示意圖100E的一些實施例。
圖1E的示意圖100E具有晶粒108g，晶粒108g具有比圖1D的第三平均粒度d3更小的第四平均粒度d4。在一些實施例中，圖1A的氧摻雜多晶矽層108的第四平均粒度d4可介於例如約1奈米與約10奈米之間的範圍內。因此，在一些實施例中，使用氧來摻雜多晶矽層106可將平均粒度從第三平均粒度d3減小到第四平均粒度d4。此外，在一些實施例中，第四平均粒度d4可小於圖1C中的第二平均粒度d2。不同的因素(例如氧濃度、製程條件(例如溫度、壓力等)、和/或與圖1A的氧摻雜多晶矽層108相關聯的圖1A的多晶矽層106的初始粒度)可能會造成這種差異。
圖2示出具有多層氧摻雜多晶矽的高電阻率絕緣體上矽(SOI)基底的一些其他實施例的剖視圖200。
剖視圖200中的高電阻率SOI基底包括具有十七層氧摻雜多晶矽層108及十七層多晶矽層106的多層式多晶矽結構104。多晶矽層106中的每一者被氧摻雜多晶矽層108中的每一者覆蓋，使得多層式多晶矽結構104具有氧摻雜多晶矽層108與多晶矽層106的交替結構。在一些實施例中，多層式多晶矽結構104可具有第四厚度t4，所述第四厚度t4是從最頂部的氧摻雜多晶矽層108的頂表面到最底部的多晶矽層106的底表面測量的。在一些實施例中，第四厚度t4可介於例如約180奈米與約1微米之間的範圍內。頂蓋多晶矽層110可具有第五厚度t5，且在一些實施 例中，第五厚度t5取決於第四厚度t4。舉例來說，在一些實施例中，第四厚度t4與第五厚度t5之和為約2微米。因此，在此種實施例中，第五厚度t5可介於約1.82微米與約1微米之間的範圍內。
在一些實施例中，位於絕緣體層112之上的裝置層114可包括主動半導體層202及例如電晶體204等裝置。主動半導體層202中的其他裝置可包括例如電感器或RF MEMS裝置。電晶體204可各自包括位於主動半導體層202內的源極/汲極區206。在源極/汲極區206之間以及主動半導體層202上方可配置有閘極阻障層208。電晶體204可各自更包括設置在閘極阻障層208之上的閘極電極210。在一些實施例中，裝置層114中存在多於一個的電晶體204。舉例來說，使用多層式多晶矽結構104以捕獲自由電荷載流子來維持剖視圖200中的高電阻率SOI基底，從而減輕電晶體204之間的串擾以及RF損耗。通過增加多層式多晶矽結構104中的氧摻雜多晶矽層108的數目，更多的自由電荷載流子可被捕獲在多層式多晶矽結構104中，從而增加電晶體204的可靠度。
圖3到圖8示出形成高電阻率SOI基底的方法的一些實施例的剖視圖300到剖視圖800。儘管圖3到圖8是針對一種方法進行闡述，然而應理解，圖3到圖8中所公開的結構並不僅限於這種方法，而是可單獨地作為獨立於所述方法的結構。
如圖3的剖視圖300中所示，提供半導體基底102。在一些實施例中，半導體基底102可包含具有低摻雜濃度的摻雜類型(例如，n型或p型)的矽以使得半導體基底102具有高電阻率。 因此，隨著摻雜濃度降低，半導體基底102的電阻率增加。在一些實施例中，所述摻雜濃度介於約每立方釐米1010個原子與約每立方釐米1011個原子之間的範圍內。在一些實施例中，由於製程的殘餘效應(residual effect)，可能在半導體基底102上形成天然氧化物層103。天然氧化物層103可包含例如二氧化矽。在一些實施例中，天然氧化物層103具有介於約0.1奈米與約1奈米之間的範圍內的第六厚度t6。
如圖4的剖視圖400中所示，可將半導體基底102裝載到磊晶腔室402中。在一些實施例中，磊晶腔室可為低壓化學氣相沉積(low pressure chemical vapor deposition，LPCVD)腔室。可使用第一前驅物(precursor)在磊晶腔室402中在第一溫度下進行多晶矽沉積製程404達第一時間，以在天然氧化物層103之上沉積第一多晶矽層406。在一些實施例中，天然氧化物層103使得第一多晶矽層406包含多晶矽，而不是進一步通過磊晶製程生長半導體基底102。舉例來說，假設半導體基底102是單晶矽，那麼假如省略天然氧化物層103，則會生長出單晶矽層而非第一多晶矽層406。因此，由於天然氧化物層103的存在，第一多晶矽層406不同於半導體基底102。在一些實施例中，第一多晶矽層406生長到可介於例如約20奈米與約60奈米之間的範圍內的第七厚度t7。在一些實施例中，第一多晶矽層406具有看起來是波狀或非平坦的頂表面，而在其他實施例中，第一多晶矽層406可具有實質上平坦的頂表面(例如，圖1A)。
舉例來說，在一些實施例中，例如在可變溫度沉積方法中，多晶矽沉積製程404可使用包含二氯矽烷(dichlorosilane，DCS)的第一前驅物、在磊晶腔室402中在約650攝氏度與約875攝氏度之間的第一溫度下進行達約20秒的第一時間，使得第七厚度t7介於約55奈米與約65奈米之間的範圍內。舉例來說，在一些實施例中，第一溫度可約等於850攝氏度，且第七厚度t7可約等於60奈米。在一些實施例中，可變溫度沉積可使用約80托(torr)的壓力進行。在其他實施例中，可增加第一時間以增加第一多晶矽層406的第七厚度t7。在可變溫度沉積方法的前述條件下，第一多晶矽層406可具有與圖1B中的示意圖100B類似的晶粒結構，所述晶粒結構具有介於約100奈米與約200奈米之間的範圍內的第一平均粒度d1。在一些實施例中，第一多晶矽層406的第一平均粒度d1是相對於圖4的剖視圖400從與頁面垂直的橫截面測量的。
舉例來說，在其他實施例中，例如在恒定溫度沉積方法中，多晶矽沉積製程404可使用包含矽烷的第一前驅物、在磊晶腔室402中在約650攝氏度與約750攝氏度之間的第一溫度下進行達約40秒的第一時間，使得第七厚度t7介於約15奈米與約25奈米之間的範圍內。舉例來說，在一些實施例中，第一溫度可約等於690攝氏度，且第七厚度t7可約等於20奈米。在一些實施例中，恒定溫度沉積方法使用約30托的壓力進行。儘管恒定溫度沉積方法的第一時間大於可變溫度沉積方法的第一時間，但由於恒 定溫度沉積方法的第一溫度低於可變溫度沉積方法的第一溫度，因此恒定溫度沉積方法的第七厚度t7可小於可變溫度沉積方法的第七厚度t7。然而，可調整第一時間、第一溫度和/或第一前驅物條件以將第一多晶矽層406的第七厚度t7調節到期望值。
在恒定溫度沉積方法的前述條件下，第一多晶矽層406可具有與圖1D的示意圖100D類似的晶粒結構，所述晶粒結構具有介於約15奈米與約22奈米之間的範圍內的第三平均粒度d3。由於恒定溫度沉積方法利用比可變溫度沉積方法的第一溫度小的第一溫度，因此第三平均粒度d3可小於第一平均粒度d1。因此，在一些實施例中，較低的第一溫度會降低晶粒生長，且因此，提供更多的晶界來捕獲自由電荷載流子。
如圖5的剖視圖500中所示，使用第二前驅物在磊晶腔室402中在第二溫度下進行氧摻雜製程502達第二時間，以在第一多晶矽層406之上形成第一氧摻雜多晶矽層508。在一些實施例中，氧摻雜製程502摻雜第一多晶矽層406的頂表面至第二厚度t2。在一些實施例中，第二厚度t2可介於約1奈米與約2奈米之間的範圍內。因此，在形成第一氧摻雜多晶矽層508之後，第一多晶矽層406與第一氧摻雜多晶矽層508一起具有等於或約等於圖4的第七厚度t7的第八厚度t8。
在一些實施例中，氧摻雜製程502是使用包含氦氣與氧氣的混合物作為第二前驅物在磊晶腔室402中進行。為防止在磊晶腔室402發生利用用於吹掃(purging)的氫氣所進行的反應， 第二前驅物中的氧濃度為低的。舉例來說，在一些實施例中，第二前驅物包含與氦氣混合的約0.1原子百分比與約1原子百分比之間的氧。在一些實施例中，氦氣與氧氣的混合物是預混合的，且可以每分鐘500標準立方釐米的流速進入磊晶腔室402。在一些實施例中，氫氣以每分鐘50標準升的流速流入到磊晶腔室402中。因此，磊晶腔室402中的氧濃度可為磊晶腔室402中的氫濃度的百萬分之十(10 parts per million)。此外，在一些實施例中，第二時間可為約20秒，且第二溫度可介於約650攝氏度與約700攝氏度之間的範圍內。在氧摻雜製程502之後，可進行吹掃步驟來清潔磊晶腔室402。吹掃步驟可包括流速為每分鐘50標準升的氫氣。
舉例來說，在一些實施例中，例如在可變溫度沉積方法中，氧摻雜製程502可在磊晶腔室402中在介於約550攝氏度與約750攝氏度之間的範圍內的第二溫度下進行。舉例來說，在一些實施例中，第二溫度可約等於約650攝氏度。在可變溫度沉積方法的一些實施例中，第一多晶矽層406可具有與圖1B中的示意圖100B類似的晶粒結構，且第一氧摻雜多晶矽層508可具有與圖1C中的示意圖100C類似的晶粒結構，與示意圖100C類似的所述晶粒結構具有介於約20奈米與約40奈米之間的範圍內的第二平均粒度d2。在一些實施例中，第一氧摻雜多晶矽層508的第二平均粒度d2是相對於圖5的剖視圖500從垂直於頁面的橫截面測量的。此外，在可變溫度沉積方法中，氧摻雜製程502的第二溫度低於圖4的多晶矽沉積製程404的第一溫度。在一些實施例中， 可變溫度沉積方法的第一時間與第二時間可相等。
舉例來說，在其他實施例中，例如在恒定溫度沉積方法中，氧摻雜製程502可在磊晶腔室402中在約550攝氏度與約750攝氏度之間的第二溫度下進行。舉例來說，在一些實施例中，第二溫度可約等於約690攝氏度。在恒定溫度沉積方法的一些實施例中，第一多晶矽層406可具有與圖1D中的示意圖100D類似的晶粒結構，且第一氧摻雜多晶矽層508可具有與圖1E中的示意圖100E類似的晶粒結構，與圖1E中的示意圖100E類似的所述晶粒結構具有介於約1奈米與約10奈米之間的範圍內的第四平均粒度d4。此外，在恒定溫度沉積方法中，氧摻雜製程502的第二溫度約等於圖4的多晶矽沉積製程404的第一溫度。在恒定溫度方法的一些實施例中，第一時間大於第二時間。
在恒定或可變溫度沉積方法的一些實施例中，由於第二前驅物中的低濃度氧和/或第二時間，第一氧摻雜多晶矽層508中的氧濃度可介於10%與約20%之間的範圍內。因此，第一氧摻雜多晶矽層508是具有少量氧的多晶矽，而不是二氧化矽。第一氧摻雜多晶矽層508的組合物可產生具有可收集自由電荷載流子的懸空鍵的原子結構。因此，第一氧摻雜多晶矽層508具有比第一多晶矽層406小的平均粒度且還具有懸空鍵，從而提供用於捕獲自由電荷載流子的兩種機制，由此保持半導體基底102的高電阻率。儘管第一氧摻雜多晶矽層508比第一多晶矽層406提供更多機制作為自由電荷載流子的陷阱富集層(trap-rich layer)，但氧摻 雜製程502是耗時的。因此，在一些實施例中，產量(throughput)約束可能限制第一氧摻雜多晶矽層508的第二厚度t2。
如圖6的剖視圖600中所示，可將圖4的多晶矽沉積製程404、圖5的氧摻雜製程502、以及吹掃步驟重複多次以形成包括交替地堆疊在一起的多個氧摻雜多晶矽層108與多個多晶矽層106的多層式多晶矽結構104。舉例來說，多層式多晶矽結構104中的氧摻雜多晶矽層108的數目及多晶矽層106的數目可取決於多種因素，例如高電阻率SOI基底的所期望總尺寸(例如厚度)、可有效地捕獲自由電荷載流子的氧摻雜多晶矽層108的數目和/或產量。在一些實施例中，多層式多晶矽結構104可包括3個氧摻雜多晶矽層108至50個氧摻雜多晶矽層108。此外，在一些實施例中，多層式多晶矽結構104中的氧摻雜多晶矽層108的總數目對多晶矽層106的總數目的比率是一比一。
此外，在一些實施例中，可將用以形成圖4的第一多晶矽層406及圖5的第一氧摻雜多晶矽層508的圖4的多晶矽沉積製程404、圖5的氧摻雜製程502、以及吹掃步驟分類成一個循環。因此，對於如圖6中所示的包括5個氧摻雜多晶矽層108的多層式多晶矽結構104，需執行5個循環。所有的循環可在磊晶腔室402中原位(in-situ)(例如，在同一腔室中)執行。在可變溫度沉積方法的一些實施例中，每一循環可花費約4分鐘，而在恒定溫度沉積方法的一些實施例中，每一循環可花費約1.3分鐘。由於可變溫度沉積製程的循環中的每一步驟之間需要溫度斜升 (ramping)，因此可變溫度沉積製程可能具有更長的循環時間。因此，恒定溫度沉積製程可具有比可變溫度沉積製程更高的形成高電阻率SOI基底的產量。
除了捕獲自由電荷載流子之外，氧摻雜多晶矽層108還減緩多晶矽層106中的晶粒在高溫製程期間生長，這是因為晶粒常常易於在高溫下生長。因此，通過減緩晶粒生長，氧摻雜多晶矽層108保護多晶矽層106中的晶粒且防止用於捕獲自由電荷載流子而存在的晶界的數目的減少。舉例來說，在一些實施例中，氧摻雜多晶矽層108的存在可將半導體基底102的電阻率從約30歐姆-釐米增加到約120歐姆-釐米。
如圖7的剖視圖700中所示，在磊晶腔室402中執行頂蓋沉積製程702以在氧摻雜多晶矽層108的最頂層108t之上形成頂蓋多晶矽層110。因此，頂蓋多晶矽層110可與多層式多晶矽結構104一起原位(例如，在同一腔室中)執行。在一些實施例中，頂蓋沉積製程702使用第一前驅物在第三溫度下進行達第三時間，以形成第三厚度t3的頂蓋多晶矽層110。舉例來說，在可變溫度沉積製程中，第一前驅物可包含DCS，而在恒定溫度沉積製程中，第一前驅物可包含矽烷。在一些實施例中，頂蓋多晶矽層110比下伏的多晶矽層106中的任一多晶矽層106都厚。因此，頂蓋沉積製程702可在比圖4的多晶矽沉積製程404的第一時間長的第三時間期間進行。在一些實施例中，頂蓋沉積製程702的第三時間可取決於第三厚度t3且介於例如約20分鐘與約25分鐘之間 的範圍內。為增加第三厚度t3，可增加第三時間。在一些實施例中，第三溫度可大於第一溫度，而在其他實施例中，第三溫度可約等於第一溫度。
舉例來說，在可變溫度沉積製程的一些實施例中，第三溫度可等於約850攝氏度，且因此，約等於第一溫度。因此，頂蓋多晶矽層110與多晶矽層106可具有相同的平均粒度。此外，在恒定溫度沉積製程的一些實施例中，第三溫度可等於約720攝氏度，且因此，大於第一溫度及第二溫度。因此，在此種實施例中，頂蓋多晶矽層110可具有比多晶矽層106大的平均粒度，且頂蓋多晶矽層110可具有比多晶矽層106高的生長速率(例如，單位時間厚度)。為減少第三時間以增加產量，在一些實施例中，增大第三溫度。然而，頂蓋多晶矽層110可捕獲自由電荷載流子，且然後多層式多晶矽結構104可進一步捕獲自由電荷載流子以保護半導體基底102。
如圖8的剖視圖800中所示，可在頂蓋多晶矽層110之上形成絕緣體層112，且可在絕緣體層112之上形成裝置層114。在一些實施例中，絕緣體層112可包含高介電常數電介質、氧化物(例如，二氧化矽)、或一些其他絕緣體材料。絕緣體層112可在熔爐(furnace)中形成為介於約1奈米與約2微米之間的範圍內的厚度。裝置層114可包括包含半導體材料和/或RF裝置的主動半導體層(參見圖2)。此外，在一些實施例中，在沉積絕緣體層112之前，頂蓋多晶矽層110可經歷平坦化製程(例如，化學 機械平坦化)以確保裝置層114實質上為平坦的。
圖9、圖10及圖11示出形成高電阻率SOI基底的方法900、方法1000及方法1100的一些實施例的流程圖。
儘管方法900、方法1000、方法1100在以下被示出及闡述為一系列動作或事件，然而應理解，這些動作或事件的示出順序不應被解釋為具有限制性意義。舉例來說，某些動作可以不同的順序發生，和/或可與除本文中所示和/或所闡述的動作或事件之外的其他動作或事件同時發生。另外，在實施本文說明的一個或多個方面或實施例時可能並非需要所有所示動作。此外，本文中所繪示的動作中的一個或多個動作可在一個或多個單獨的動作和/或階段中施行。
圖9示出使用可變溫度沉積製程形成具有氧摻雜多晶矽層的高電阻率SOI基底的方法900的一些實施例的流程圖。
在動作902處，在腔室中在第一溫度下在基底之上沉積第一層多晶矽。圖4示出與動作902對應的一些實施例的剖視圖400。舉例來說，在一些實施例中，可在磊晶腔室中在約等於850攝氏度的第一溫度下使用包含DCS的第一前驅物達約20秒以形成第一層多晶矽。
在動作904處，將氧引入到腔室中以在低於第一溫度的第二溫度下對第一層多晶矽的頂表面進行摻雜，從而在第一層多晶矽之上形成第一層氧摻雜多晶矽。圖5示出與動作904對應的一些實施例的剖視圖500。舉例來說，在一些實施例中，可在磊晶 腔室中在約等於650攝氏度的第二溫度下使用包含氧氣與氦氣的混合物的第二前驅物達約20秒，以形成第一層氧摻雜多晶矽。
在動作906處，在腔室中在第一溫度下在第一層氧摻雜多晶矽之上沉積第二層多晶矽。舉例來說，在一些實施例中，可在磊晶腔室中在約等於850攝氏度的第一溫度下使用包含DCS的第一前驅物達約20秒，以形成第二層多晶矽。
在動作908處，將氧引入到腔室中以在第二溫度下對第二層多晶矽的頂表面進行摻雜，從而在第二層多晶矽之上形成第二層氧摻雜多晶矽。圖6示出與動作906及動作908對應的一些實施例的剖視圖600。舉例來說，在一些實施例中，可在磊晶腔室中在約等於650攝氏度的第二溫度下使用包含氧氣與氦氣的混合物的第二前驅物達約20秒，以形成第二層氧摻雜多晶矽。
在動作910處，在腔室中在第一溫度下在第二層氧摻雜多晶矽之上沉積多晶矽頂蓋層。圖7示出與動作910對應的一些實施例的剖視圖700。舉例來說，在一些實施例中，可在磊晶腔室中在約等於850攝氏度的第一溫度下使用包含DCS的第一前驅物達約20分鐘，以形成多晶矽頂蓋層。
圖10示出使用恒定溫度沉積製程形成具有氧摻雜多晶矽層的高電阻率SOI基底的方法1000的一些實施例的流程圖。
在動作1002處，在腔室中在第一溫度下在基底之上沉積第一層多晶矽達第一時間。圖4示出與動作1002對應的一些實施例的剖視圖400。舉例來說，在一些實施例中，可在磊晶腔室中在 約等於690攝氏度的第一溫度下使用包含矽烷的第一前驅物達約等於40秒的第一時間，以形成第一層多晶矽。
在動作1004處，將氧引入到腔室中以在第一溫度下對第一層多晶矽的頂表面進行摻雜達小於第一時間的第二時間，以在第一層多晶矽之上形成第一層氧摻雜多晶矽。圖5示出與動作1004對應的一些實施例的剖視圖500。舉例來說，在一些實施例中，可在磊晶腔室中在約等於690攝氏度的第一溫度下使用包含氧氣與氦氣的混合物的第二前驅物達約等於20秒的第二時間，以形成第一層氧摻雜多晶矽。
在動作1006處，在腔室中在第一溫度下在第一層氧摻雜多晶矽之上沉積第二層多晶矽達第一時間。舉例來說，在一些實施例中，可在磊晶腔室中在約等於690攝氏度的第一溫度下使用包含矽烷的第一前驅物達約等於40秒的第一時間，以形成第二層多晶矽。
在動作1008處，將氧引入到腔室中以在第一溫度下對第二層多晶矽的頂表面進行摻雜達第二時間，以在第二層多晶矽之上形成第二層氧摻雜多晶矽。圖6示出與動作1006及動作1008對應的一些實施例的剖視圖600。舉例來說，在一些實施例中，可在磊晶腔室中在約等於690攝氏度的第一溫度下使用包含氧氣與氦氣的混合物的第二前驅物達約等於20秒的第二時間，以形成第二層氧摻雜多晶矽。
在動作1010處，在腔室中在大於第一溫度的第二溫度下 在第二層氧摻雜多晶矽之上沉積多晶矽頂蓋層達大於第一時間的第三時間。圖7示出與動作1010對應的一些實施例的剖視圖700。舉例來說，在一些實施例中，可在磊晶腔室中在約等於720攝氏度的第二溫度下使用包含矽烷的第一前驅物達約等於25分鐘的第三時間，以形成多晶矽頂蓋層。
圖11示出用於形成具有氧摻雜多晶矽層的高電阻率SOI基底的方法1100的一些其他實施例的流程圖。
在動作1102處，在腔室中在基底之上沉積第一層多晶矽。圖4示出與動作1102對應的一些實施例的剖視圖400。
在動作1104處，在第一層多晶矽之上形成第一層氧摻雜多晶矽。圖5示出與動作1104對應的一些實施例的剖視圖500。
在動作1106處，在腔室中在第一層氧摻雜多晶矽之上沉積第二層多晶矽。
在動作1108處，在第二層多晶矽之上形成第二層氧摻雜多晶矽。圖6示出與動作1106及動作1108對應的一些實施例的剖視圖600。
在動作1110處，在腔室中在第二層氧摻雜多晶矽之上沉積多晶矽頂蓋層。圖7示出與動作1110對應的一些實施例的剖視圖700。
因此，本公開涉及一種高電阻率SOI基底，所述高電阻率SOI基底包括位於多晶矽層之間的氧摻雜多晶矽層，以防止自由電荷載流子集中在半導體基底的區域中，從而保持配置在高電 阻率SOI基底上的RF裝置的可靠度。
因此，在一些實施例中，本公開涉及一種高電阻率絕緣體上矽(SOI)基底，所述高電阻率絕緣體上矽基底包括：半導體基底；第一多晶矽層，配置在所述半導體基底之上；第二多晶矽層，配置在所述第一多晶矽層之上；第三多晶矽層，配置在所述第二多晶矽層之上；絕緣體層，配置在所述第三多晶矽層之上；以及主動半導體層，配置在所述絕緣體層之上，其中所述第二多晶矽層與所述第一多晶矽層及所述第三多晶矽層相比具有較高的氧濃度。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，更包括：天然氧化物層，位於所述半導體基底與所述第一多晶矽層之間。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，所述第一多晶矽層具有第一厚度，且其中所述第二多晶矽層具有比所述第一厚度小的第二厚度。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，所述第三多晶矽層具有比所述第一厚度大且比所述第二厚度大的第三厚度。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，所述第一多晶矽層具有第一平均粒度，且其中所述第二多晶矽層具有比所述第一平均粒度小的第二平均粒度。
在一些實施例中，在上述高電阻率絕緣體上矽基底中， 更包括：電晶體裝置，配置在所述主動半導體層之上。
在其他實施例中，本公開涉及一種高電阻率絕緣體上矽(SOI)基底，所述高電阻率絕緣體上矽基底包括：半導體基底；絕緣體層，位於所述半導體基底之上；陷阱富集多晶矽結構，配置在所述絕緣體層與所述半導體基底之間，所述陷阱富集多晶矽結構包括：下部多晶矽層，具有第一厚度且配置在所述半導體基底之上；下部氧摻雜多晶矽層，具有第二厚度且配置在所述下部多晶矽層之上；上部多晶矽層，具有第三厚度且配置在所述下部氧摻雜多晶矽層之上；上部氧摻雜多晶矽層，具有第四厚度且配置在所述上部多晶矽層之上；以及頂蓋多晶矽層，具有第五厚度且配置在所述上部氧摻雜多晶矽層之上，其中所述第一厚度及所述第三厚度各自大於所述第二厚度及所述第四厚度，且其中所述第五厚度大於所述第一厚度及所述第厚度。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，更包括：天然氧化物層，位於所述半導體基底與所述陷阱富集多晶矽結構的所述下部多晶矽層之間。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，所述陷阱富集多晶矽結構的所述下部多晶矽層直接接觸所述天然氧化物層，其中所述上部氧摻雜多晶矽層直接接觸所述頂蓋多晶矽層，且其中所述頂蓋多晶矽層直接接觸所述絕緣體層。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，所述陷阱富集多晶矽結構更包括：一個或多個中間多晶矽層，位 於所述下部氧摻雜多晶矽層與所述上部多晶矽層之間；以及一個或多個中間氧摻雜多晶矽層，位於所述下部氧摻雜多晶矽層與所述上部多晶矽層之間，其中所述一個或多個中間多晶矽層與所述一個或多個中間氧摻雜多晶矽層交替地堆疊在一起。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，所述下部氧摻雜多晶矽層及所述上部氧摻雜多晶矽層中的每一者中的氧對多晶矽的原子百分比介於約10%與約20%之間。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，所述下部氧摻雜多晶矽層具有第一平均粒度，且其中所述下部多晶矽層具有比所述第一平均粒度大的第二平均粒度。
在一些實施例中，在上述高電阻率絕緣體上矽基底中，所述頂蓋多晶矽層具有比所述第二平均粒度大的第三平均粒度。
在又一些其他實施例中，本公開涉及一種形成高電阻率絕緣體上矽(SOI)基底的方法，所述方法包括：在腔室中在半導體基底之上沉積第一層多晶矽；在所述腔室中形成第一層氧摻雜多晶矽；在所述腔室中在所述第一層氧摻雜多晶矽之上沉積第二層多晶矽；在所述腔室中形成第二層氧摻雜多晶矽；以及在所述腔室中在所述第二層氧摻雜多晶矽之上沉積多晶矽頂蓋層。
在一些實施例中，在上述形成高電阻率絕緣體上矽基底的方法中，所述第一層氧摻雜多晶矽及所述第二層氧摻雜多晶矽是通過分別將氧擴散到所述第一層多晶矽的頂表面中及所述第二層多晶矽的頂表面中來形成。
在一些實施例中，在上述形成高電阻率絕緣體上矽基底的方法中，氧的所述擴散包括將預混合氣體引入到所述腔室中，所述預混合氣體包含混合在氦氣中的小於1原子百分比的氧。
在一些實施例中，在上述形成高電阻率絕緣體上矽基底的方法中，所述腔室是磊晶腔室，且其中所述方法更包括：在形成所述第二層氧摻雜多晶矽之後且在所述沉積所述多晶矽頂蓋層之前，使用氫氣對所述腔室進行清潔。
在一些實施例中，在上述形成高電阻率絕緣體上矽基底的方法中，所述第一層多晶矽、所述第一層氧摻雜多晶矽、所述第二層多晶矽及所述第二層氧摻雜多晶矽分別在第一溫度下形成達第一時間、在第二溫度下形成達第二時間、在第三溫度下形成達第三時間以及在第四溫度下形成達第四時間，其中所述第一溫度及所述第三溫度各自大於所述第二溫度及所述第四溫度，其中所述第三溫度約等於所述第一溫度，其中所述第一時間、所述第二時間、所述第三時間及所述第四時間約相等，且其中所述第三時間大於所述第一時間。
在一些實施例中，在上述形成高電阻率絕緣體上矽基底的方法中，其中所述第一層多晶矽、所述第一層氧摻雜多晶矽、所述第二層多晶矽、所述第二層氧摻雜多晶矽及所述多晶矽頂蓋層分別在第一溫度下形成達第一時間、在第二溫度下形成達第二時間、在第三溫度下形成達第三時間、在第四溫度下形成達第四時間以及在第五溫度下形成達第五時間，其中所述第一溫度、所 述第二溫度、所述第三溫度及所述第四溫度約相等，其中所述第五溫度大於所述第一溫度，其中所述第一時間大於所述第二時間，其中所述第三時間大於所述第四時間，且其中所述第五時間大於所述第一時間及所述第三時間。
在一些實施例中，在上述形成高電阻率絕緣體上矽基底的方法中，更包括：在所述多晶矽頂蓋層之上沉積絕緣體層；以及在所述絕緣體層之上沉積半導體層。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100A:剖視圖
102:半導體基底
103:天然氧化物層
104:多層式多晶矽結構
106:多晶矽層
108:氧摻雜多晶矽層
110:頂蓋多晶矽層
112:絕緣體層
114:裝置層
A、B:區域
t1:第一厚度
t2:第二厚度
t3:第三厚度

Claims (10)

  1. 一種高電阻率絕緣體上矽基底，包括：半導體基底；第一多晶矽層，配置在所述半導體基底之上；第二多晶矽層，配置在所述第一多晶矽層之上；第三多晶矽層，配置在所述第二多晶矽層之上；第四多晶矽層，配置在所述第三多晶矽層之上；頂蓋多晶矽層，配置在所述第四多晶矽層之上；絕緣體層，配置在所述頂蓋多晶矽層之上；以及主動半導體層，配置在所述絕緣體層之上，其中所述第二多晶矽層及所述第四多晶矽層與所述第一多晶矽層、所述第三多晶矽層及所述頂蓋多晶矽層相比具有較高的氧濃度。
  2. 如申請專利範圍第1項所述的高電阻率絕緣體上矽基底，更包括：天然氧化物層，位於所述半導體基底與所述第一多晶矽層之間。
  3. 如申請專利範圍第1項所述的高電阻率絕緣體上矽基底，其中所述第一多晶矽層具有第一厚度，且其中所述第二多晶矽層具有比所述第一厚度小的第二厚度。
  4. 如申請專利範圍第1項所述的高電阻率絕緣體上矽基底，其中所述第一多晶矽層具有第一平均粒度，且其中所述第二多晶矽層具有比所述第一平均粒度小的第二平均粒度。
  5. 一種高電阻率絕緣體上矽基底，包括：半導體基底；絕緣體層，位於所述半導體基底之上；陷阱富集多晶矽結構，配置在所述絕緣體層與所述半導體基底之間，所述陷阱富集多晶矽結構包括：第一多晶矽層，具有第一厚度且配置在所述半導體基底之上；第二多晶矽層，具有第二厚度且配置在所述第一多晶矽層之上；第三多晶矽層，具有第三厚度且配置在所述第二多晶矽層之上；第四多晶矽層，具有第四厚度且配置在所述第三多晶矽層之上；以及頂蓋多晶矽層，具有第五厚度且配置在所述第四多晶矽層之上，其中所述第一厚度及所述第三厚度各自大於所述第二厚度及所述第四厚度，其中所述第五厚度大於所述第一厚度及所述第三厚度；且其中所述第二多晶矽層及所述第四多晶矽層各自與所述第一多晶矽層、所述第三多晶矽層及所述頂蓋多晶矽層中的每 一者相比具有較高的氧濃度、較多數目的懸空鍵以及較小的粒度。
  6. 如申請專利範圍第5項所述的高電阻率絕緣體上矽基底，其中所述第二多晶矽層具有第一平均粒度，且其中所述第一多晶矽層具有比所述第一平均粒度大的第二平均粒度。
  7. 一種形成高電阻率絕緣體上矽基底的方法，所述方法包括：在腔室中在半導體基底之上沉積第一層多晶矽；在所述腔室中形成第一層氧摻雜多晶矽；在所述腔室中在所述第一層氧摻雜多晶矽之上沉積第二層多晶矽；在所述腔室中形成第二層氧摻雜多晶矽；以及在所述腔室中在所述第二層氧摻雜多晶矽之上沉積多晶矽頂蓋層。
  8. 如申請專利範圍第7項所述的形成高電阻率絕緣體上矽基底的方法，其中所述第一層氧摻雜多晶矽及所述第二層氧摻雜多晶矽是通過分別將氧擴散到所述第一層多晶矽的頂表面中及所述第二層多晶矽的頂表面中來形成，其中所述第一層氧摻雜多晶矽及所述第二層氧摻雜多晶矽與所述第一層多晶矽、所述第二層多晶矽及所述多晶矽頂蓋層相比具有較高的氧濃度、較多數目的懸空鍵以及較小的粒度。
  9. 如申請專利範圍第7項所述的形成高電阻率絕緣體上矽基底的方法，其中所述腔室是磊晶腔室，且其中所述方法更包括：在形成所述第二層氧摻雜多晶矽之後且在所述沉積所述多晶矽頂蓋層之前，使用氫氣對所述腔室進行清潔。
  10. 如申請專利範圍第7項所述的形成高電阻率絕緣體上矽基底的方法，更包括：在所述多晶矽頂蓋層之上沉積絕緣體層；以及在所述絕緣體層之上沉積半導體層。
TW109130693A 2019-09-11 2020-09-08 高電阻率絕緣體上矽基底及其形成方法 TWI756816B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/567,290 US11171015B2 (en) 2019-09-11 2019-09-11 Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer
US16/567,290 2019-09-11

Publications (2)

Publication Number Publication Date
TW202111946A TW202111946A (zh) 2021-03-16
TWI756816B true TWI756816B (zh) 2022-03-01

Family

ID=74849431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109130693A TWI756816B (zh) 2019-09-11 2020-09-08 高電阻率絕緣體上矽基底及其形成方法

Country Status (3)

Country Link
US (2) US11171015B2 (zh)
CN (1) CN112490253A (zh)
TW (1) TWI756816B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3772749A1 (en) 2019-08-08 2021-02-10 Infineon Technologies Dresden GmbH & Co . KG Methods and devices related to radio frequency devices
US11791334B2 (en) * 2020-10-20 2023-10-17 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with buried trap rich isolation region
US11721719B2 (en) * 2020-10-20 2023-08-08 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with buried trap rich isolation region
CN113437016A (zh) * 2021-06-25 2021-09-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001267A1 (en) * 2010-07-02 2012-01-05 Lee Dong-Kak Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure
US20160300729A1 (en) * 2015-04-10 2016-10-13 Peregrine Semiconductor Corporation Methods and Apparatus for Deuterium Anneal of Multi-Layered Semiconductor Structure
US20170103913A1 (en) * 2014-03-31 2017-04-13 Stmicroelectronics Sa Method for manufacture of a semiconductor wafer suitable for the manufacture of an soi substrate, and soi substrate wafer thus obtained

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
JP3173114B2 (ja) * 1992-03-19 2001-06-04 カシオ計算機株式会社 薄膜トランジスタ
US5612558A (en) * 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
KR100265939B1 (ko) * 1997-08-11 2000-11-01 구본준 산화막 형성방법
US20010014483A1 (en) * 1998-11-24 2001-08-16 Hsueh-Hao Shih Method of forming a gate oxide layer
KR100343151B1 (ko) * 1999-10-28 2002-07-05 김덕중 Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
JP5422534B2 (ja) * 2010-10-14 2014-02-19 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP2013045837A (ja) * 2011-08-23 2013-03-04 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
CN102856173B (zh) * 2012-09-29 2015-03-18 京东方科技集团股份有限公司 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
JP2014103204A (ja) * 2012-11-19 2014-06-05 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
CN104409345B (zh) * 2014-11-13 2018-02-02 南京国盛电子有限公司 一种大功率pin器件硅外延片的制造方法
KR20170136740A (ko) * 2016-06-02 2017-12-12 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치
KR102301594B1 (ko) * 2016-12-05 2021-09-14 글로벌웨이퍼스 씨오., 엘티디. 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
KR102599049B1 (ko) * 2018-11-06 2023-11-06 삼성전자주식회사 이미지 센서

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001267A1 (en) * 2010-07-02 2012-01-05 Lee Dong-Kak Electrode structure, method of fabricating the same, and semiconductor device including the electrode structure
US20170103913A1 (en) * 2014-03-31 2017-04-13 Stmicroelectronics Sa Method for manufacture of a semiconductor wafer suitable for the manufacture of an soi substrate, and soi substrate wafer thus obtained
US20160300729A1 (en) * 2015-04-10 2016-10-13 Peregrine Semiconductor Corporation Methods and Apparatus for Deuterium Anneal of Multi-Layered Semiconductor Structure

Also Published As

Publication number Publication date
US20210074551A1 (en) 2021-03-11
TW202111946A (zh) 2021-03-16
US20220059364A1 (en) 2022-02-24
CN112490253A (zh) 2021-03-12
US12074036B2 (en) 2024-08-27
US11171015B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
TWI756816B (zh) 高電阻率絕緣體上矽基底及其形成方法
TWI723262B (zh) 包含超晶格作為吸除層之半導體元件及方法
KR101720589B1 (ko) 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
US7138292B2 (en) Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
TWI544614B (zh) 互補式金屬氧化物半導體影像感測裝置與其形成方法
US20150194480A1 (en) Compressive Polycrystalline Silicon Film and Method of Manufacture Thereof
US11677028B2 (en) PMOS FinFET
US7144818B2 (en) Semiconductor substrate and processes therefor
KR20110085002A (ko) 트랜지스터 채널에 인접한 에너지 배리어를 갖는 트랜지스터를 포함하는 반도체 장치 구조 및 관련된 방법
KR102153945B1 (ko) 이차원 반도체 소재를 이용한 전자소자
US20220352308A1 (en) Selective polysilicon growth for deep trench polysilicon isolation structure
WO2004017398A2 (en) Semiconductor-on-insulator device and method of its manufacture
JP2012104801A (ja) ＧａＮベースの薄膜トランジスタの製造方法
US9881991B2 (en) Capacitor and method of forming a capacitor
WO2013155818A1 (zh) 一种半导体结构的制造方法
US9312378B2 (en) Transistor device
CN112349775B (zh) 超陡亚阈值摆幅器件及其制备方法
US8796669B2 (en) Semiconductor tunnel FET transistor device
CN104064463B (zh) 晶体管及其形成方法
CN102646601B (zh) 一种半导体结构及其制造方法
JP3708881B2 (ja) 半導体結晶膜，その製造方法，半導体装置及びその製造方法
US20080185675A1 (en) Trench Isolation Structure and a Method of Manufacture Therefor
US6238482B1 (en) Method of producing a wafer with an epitaxial quality layer and device with epitaxial quality layer
US20230326925A1 (en) Monolithic complementary field-effect transistors having carbon-doped release layers
CN106653607A (zh) 半导体制作工艺