CN112490253A - 高电阻率绝缘体上硅衬底及其形成方法 - Google Patents

高电阻率绝缘体上硅衬底及其形成方法 Download PDF

Info

Publication number
CN112490253A
CN112490253A CN202010946568.8A CN202010946568A CN112490253A CN 112490253 A CN112490253 A CN 112490253A CN 202010946568 A CN202010946568 A CN 202010946568A CN 112490253 A CN112490253 A CN 112490253A
Authority
CN
China
Prior art keywords
layer
polysilicon
oxygen
polysilicon layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010946568.8A
Other languages
English (en)
Inventor
郑有宏
吴政达
江振豪
亚历山大卡尔尼斯基
杜友伦
陈逸群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112490253A publication Critical patent/CN112490253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底及其形成方法。高电阻率绝缘体上硅衬底包括配置在半导体衬底之上的第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层以及有源半导体层。第二多晶硅层配置在第一多晶硅层之上，且第三多晶硅层配置在第二多晶硅层之上。位于绝缘体层之上的有源半导体层可配置在第三多晶硅层之上。第二多晶硅层与第一多晶硅层及第三多晶硅层相比具有较高的氧浓度。

Description

高电阻率绝缘体上硅衬底及其形成方法
技术领域
本发明实施例涉及一种高电阻率绝缘体上硅衬底及其形成方法。
背景技术
传统上集成电路(integrated circuit，IC)形成在块状半导体衬底上。近年来，已出现绝缘体上半导体(semiconductor-on-insulator，SOI)衬底作为对块状半导体衬底的替代。SOI衬底包括半导体衬底、上覆在半导体衬底上的绝缘体层以及上覆在绝缘体层上的装置层。此外，SOI衬底会使得寄生电容减小、漏电流减小、闩锁(latch up)减少以及半导体装置性能改善(例如，功耗更低及开关速度更高)。
发明内容
本发明实施例提供一种高电阻率绝缘体上硅衬底，其包括半导体衬底、第一多晶硅层、第二多晶硅层、第三多晶硅层、绝缘体层及有源半导体层。第一多晶硅层配置在所述半导体衬底之上。第二多晶硅层配置在所述第一多晶硅层之上。第三多晶硅层配置在所述第二多晶硅层之上。绝缘体层配置在所述第三多晶硅层之上。有源半导体层配置在所述绝缘体层之上。其中所述第二多晶硅层与所述第一多晶硅层及所述第三多晶硅层相比具有较高的氧浓度。
本发明实施例提供一种高电阻率绝缘体上硅衬底，其包括半导体衬底、绝缘体层以及陷阱富集多晶硅结构。绝缘体层位于所述半导体衬底之上。陷阱富集多晶硅结构配置在所述绝缘体层与所述半导体衬底之间。陷阱富集多晶硅结构包括下部多晶硅层、下部氧掺杂多晶硅层、上部多晶硅层、上部氧掺杂多晶硅层以及顶盖多晶硅层。下部多晶硅层具有第一厚度且配置在所述半导体衬底之上。下部氧掺杂多晶硅层具有第二厚度且配置在所述下部多晶硅层之上。上部多晶硅层具有第三厚度且配置在所述下部氧掺杂多晶硅层之上。上部氧掺杂多晶硅层具有第四厚度且配置在所述上部多晶硅层之上。顶盖多晶硅层具有第五厚度且配置在所述上部氧掺杂多晶硅层之上。其中所述第一厚度及所述第三厚度各自大于所述第二厚度及所述第四厚度，且其中所述第五厚度大于所述第一厚度及所述第三厚度。
本发明实施例提供一种形成高电阻率绝缘体上硅衬底的方法，其包括：在腔室中在半导体衬底之上沉积第一层多晶硅；在所述腔室中形成第一层氧掺杂多晶硅；在所述腔室中在所述第一层氧掺杂多晶硅之上沉积第二层多晶硅；在所述腔室中形成第二层氧掺杂多晶硅；以及在所述腔室中在所述第二层氧掺杂多晶硅之上沉积多晶硅顶盖层。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1A示出高电阻率绝缘体上硅(high-resistivity silicon-on-insulator，SOI)衬底的一些实施例的剖视图，所述高电阻率绝缘体上硅衬底包括位于绝缘体与半导体衬底之间的多晶硅层及氧掺杂多晶硅层。
图1B、图1C、图1D及图1E示出具有晶界以捕获(trap)自由电荷载流子的多晶硅层及氧掺杂多晶硅层的晶粒结构的一些实施例的示意图。
图2示出高电阻率SOI衬底的一些附加实施例的剖视图，所述高电阻率SOI衬底包括位于射频(radio frequency，RF)装置与半导体衬底之间的多晶硅层及氧掺杂多晶硅层。
图3到图8示出在多晶硅层之间形成氧掺杂多晶硅层以形成高电阻率SOI衬底的方法的一些实施例的剖视图。
图9到图11示出阐述图3到图8的方法的一些实施例的流程图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及配置的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且还可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或构造之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
绝缘体上硅(SOI)衬底常常用于射频(RF)应用。举例来说，用于RF应用的SOI衬底可包括设置在具有高电阻率的半导体衬底之上的绝缘体层以及位于绝缘体层之上的装置层。举例来说，装置层可包含半导体材料及嵌式半导体装置，例如晶体管、电感器、和/或微机电系统(micro-electromechanical system)装置。
由于半导体衬底通常是硅，因此半导体衬底可能遭受寄生表面传导(parasiticsurface conduction，PSC)。绝缘体层中的固定电荷(fixed charge)会吸引半导体衬底中的自由电荷载流子(free charge carrier)，从而沿着原本意图具有高电阻率以减少装置层中不同装置之间的RF损耗及串扰的半导体衬底的顶表面形成低电阻率区。举例来说，RF信号(例如，来自装置层中不同装置的RF信号)可在低电阻率区中诱发涡流(eddy current)的形成。涡流可能会使RF信号消散并造成RF损耗。此外，涡流可反射RF信号，从而增加串扰(crosstalk)并降低线性度(linearity)(例如，增加二次/三次谐波失真(harmonicdistortion))。
因此，在一些RF SOI衬底中，在绝缘体与半导体衬底之间设置陷阱富集(trap-rich)多晶硅层，以通过在陷阱富集多晶硅层的晶界中捕获自由电荷载流子来防止自由电荷载流子聚集于半导体衬底。为了提高陷阱富集多晶硅层捕获自由电荷载流子的有效性，可通过调整形成陷阱富集多晶硅层的参数来减小陷阱富集多晶硅层的平均粒度以增加晶界的数目。然而，即使具有较小的粒度，半导体衬底中仍可能存在寄生表面传导。
本申请的各种实施例涉及在多晶硅层之间嵌置氧掺杂多晶硅层。在一些实施例中，在腔室中在位于半导体衬底上的天然氧化物(native oxide)之上形成多晶硅层。然后，将低浓度的氧引入到腔室中且氧气扩散到多晶硅层的顶表面中，从而在多晶硅层上形成薄的氧掺杂多晶硅层。可重复上述步骤以提高氧掺杂多晶硅在降低半导体衬底中的PSC效应方面的有效性。氧掺杂多晶硅层可具有比多晶硅层小的平均粒度，从而提供更多的晶界来捕获自由电荷载流子。此外，通过在多晶硅结构中引入氧，会形成可俘获自由电荷载流子的悬空键(dangling bond)。因此，氧掺杂多晶硅层提供更多用于捕获自由电荷载流子的机制，从而减少半导体衬底中的PSC效应。通过减少PSC效应，例如串扰、RF损耗及二次/三次谐波失真会得以减轻。
图1A示出具有多层氧掺杂多晶硅的高电阻率绝缘体上硅(SOI)衬底的一些实施例的剖视图100A。
剖视图100A中的高电阻率SOI衬底包括半导体衬底102。在一些实施例中，半导体衬底102具有低掺杂浓度以增加半导体衬底102的电阻率，其中掺杂浓度介于约每立方厘米1010个原子与约每立方厘米1011个原子之间的范围内。在一些实施例中，在半导体衬底102之上配置有天然氧化物层103。在天然氧化物层103之上配置有多层式多晶硅结构(multi-layer polysilicon structure)104。多层式多晶硅结构104可包括与多晶硅层106交替地堆叠在一起的氧掺杂多晶硅层108，其中氧掺杂多晶硅层108与多晶硅层106相比具有较高的氧浓度。氧掺杂多晶硅层108可包含原子百分比介于约10％与约20％之间的范围内的氧。因此，氧掺杂多晶硅层108不包括硅与氧的化学计量等于二氧化硅的结构。氧掺杂多晶硅层108中的氧会形成悬空键，这可有助于捕获自由电荷载流子且防止自由电荷载流子损害半导体衬底102中的高电阻率。
在一些实施例中，在氧掺杂多晶硅层108的最顶层之上可配置有顶盖多晶硅层110。氧掺杂多晶硅层108与顶盖多晶硅层110相比也具有较高的氧浓度。在一些实施例中，多晶硅层106中的每一者具有第一厚度t1且氧掺杂多晶硅层108中的每一者具有小于第一厚度t1的第二厚度t2。此外，在一些实施例中，顶盖多晶硅层110具有大于第一厚度t1及第二厚度t2的第三厚度t3。在其他实施例中，第三厚度t3可约等于第一厚度t1。
在一些实施例中，在顶盖多晶硅层110之上可配置有绝缘体层112，且在绝缘体层112之上可配置有装置层114。在一些实施例中，装置层114可包括位于有源半导体层内和/或之上的RF装置(参见，例如图2)。在一些实施例中，半导体衬底102的高电阻率可防止装置层114中RF装置之间的串扰及RF损耗。
在图1A的剖视图100A中，多层式多晶硅结构104包括三个氧掺杂多晶硅层108及三个多晶硅层106。然而，在其他实施例中，多层式多晶硅结构104可包括多达五十个氧掺杂多晶硅层108及多达五十个多晶硅层106，其中多晶硅层106中的每一者被氧掺杂多晶硅层108中的一者覆盖。增加多层式多晶硅结构104中的氧掺杂多晶硅层108的总数目会增加高电阻率SOI衬底的制造时间，但也可增加多层式多晶硅结构104捕获自由电荷载流子的有效性，从而保持半导体衬底102的高电阻率。
图1B示出图1A的多晶硅层106的区域A中的晶粒结构的示意图100B的一些实施例。
图1B的示意图100B微观地示出图1A的多晶硅层106具有由晶界(grain boundary)106b分隔开的晶粒(grain)106g。晶界106b捕获存在于绝缘体层(图1A的112)与半导体衬底(图1A的102)之间的自由电荷载流子，以保持半导体衬底(图1A的102)的高电阻率，从而产生更可靠的装置层(图1A的114)。举例来说，在一些实施例中，平均粒度用于量化例如区域A等区域中的晶界106b的数目。在一些实施例中，区域A是相对于图1A的剖视图100A从多晶硅层106的垂直于页面的横截面截取的。随着平均粒度减小，晶界106b的数目增加。举例来说，平均粒度可使用各种技术(例如线性截取法(linear intercept method)、单位面积粒度法(grain size per area method)及其他软件法)从微结构图像计算得出。然而，平均粒度可被量化为平均粒度直径。此外，举例来说，许多因素(例如处理方法、工艺条件(例如温度、压力等)、以及组成)会影响材料的平均粒度。
在一些实施例中，图1B的示意图100B可具有大的(相对于图1C、图1D及图1E中的平均粒度而言为较大的)第一平均粒度d1。在一些实施例中，多晶硅层106的第一平均粒度d1可介于约100纳米与约200纳米之间的范围内。
图1C示出在具有图1B的示意图100B中的晶粒结构的多晶硅层106上形成的图1A的氧掺杂多晶硅层108的区域B中的晶粒结构的示意图100C的一些实施例。
应理解，图1B及图1D的区域A等于图1C及图1E的区域B。在一些实施例中，区域B是相对于图1A的剖视图100A从氧掺杂多晶硅层108的垂直于页面的横截面截取的。在一些实施例中，图1A的氧掺杂多晶硅层108是通过将氧注入到图1A的多晶硅层106中的一者的顶表面中来形成。在一些实施例中，图1A的氧掺杂多晶硅层108具有晶粒108g，晶粒108g具有比图1B的第一平均粒度d1更小的第二平均粒度d2。在一些实施例中，第二平均粒度d2可例如介于约20纳米与约40纳米之间的范围内。因此，在一些实施例中，使用氧来掺杂多晶硅层106可将平均粒度从第一平均粒度d1减小到第二平均粒度d2。
图1D示出图1A的多晶硅层106的区域A中的另一晶粒结构的示意图100D的一些实施例。
图1D的示意图100D具有晶粒106g，晶粒106g具有比图1B的第一平均粒度d1更小的第三平均粒度d3。由于图1B与图1D二者中的示意图包括相同的材料，因此形成图1A的多晶硅层106的工艺条件(例如，温度、压力等)可能会造成第一平均粒度d1与第三平均粒度d3之间的差异。在一些实施例中，第三平均粒度d3可介于约15纳米与约22纳米之间的范围内。
图1E示出在具有图1D的示意图100D中的晶粒结构的多晶硅层106上形成的图1A的氧掺杂多晶硅层108的区域B中的晶粒结构的示意图100E的一些实施例。
图1E的示意图100E具有晶粒108g，晶粒108g具有比图1D的第三平均粒度d3更小的第四平均粒度d4。在一些实施例中，图1A的氧掺杂多晶硅层108的第四平均粒度d4可介于例如约1纳米与约10纳米之间的范围内。因此，在一些实施例中，使用氧来掺杂多晶硅层106可将平均粒度从第三平均粒度d3减小到第四平均粒度d4。此外，在一些实施例中，第四平均粒度d4可小于图1C中的第二平均粒度d2。不同的因素(例如氧浓度、工艺条件(例如温度、压力等)、和/或与图1A的氧掺杂多晶硅层108相关联的图1A的多晶硅层106的初始粒度)可能会造成这种差异。
图2示出具有多层氧掺杂多晶硅的高电阻率绝缘体上硅(SOI)衬底的一些其他实施例的剖视图200。
剖视图200中的高电阻率SOI衬底包括具有十七层氧掺杂多晶硅层108及十七层多晶硅层106的多层式多晶硅结构104。多晶硅层106中的每一者被氧掺杂多晶硅层108中的每一者覆盖，使得多层式多晶硅结构104具有氧掺杂多晶硅层108与多晶硅层106的交替结构。在一些实施例中，多层式多晶硅结构104可具有第四厚度t4，所述第四厚度t4是从最顶部的氧掺杂多晶硅层108的顶表面到最底部的多晶硅层106的底表面测量的。在一些实施例中，第四厚度t4可介于例如约180纳米与约1微米之间的范围内。顶盖多晶硅层110可具有第五厚度t5，且在一些实施例中，第五厚度t5取决于第四厚度t4。举例来说，在一些实施例中，第四厚度t4与第五厚度t5之和为约2微米。因此，在此种实施例中，第五厚度t5可介于约1.82微米与约1微米之间的范围内。
在一些实施例中，位于绝缘体层112之上的装置层114可包括有源半导体层202及例如晶体管204等装置。有源半导体层202中的其他装置可包括例如电感器或RF MEMS装置。晶体管204可各自包括位于有源半导体层202内的源极/漏极区206。在源极/漏极区206之间以及有源半导体层202上方可配置有栅极阻障层208。晶体管204可各自还包括设置在栅极阻障层208之上的栅极电极210。在一些实施例中，装置层114中存在多于一个的晶体管204。举例来说，使用多层式多晶硅结构104以捕获自由电荷载流子来维持剖视图200中的高电阻率SOI衬底，从而减轻晶体管204之间的串扰以及RF损耗。通过增加多层式多晶硅结构104中的氧掺杂多晶硅层108的数目，更多的自由电荷载流子可被捕获在多层式多晶硅结构104中，从而增加晶体管204的可靠性。
图3到图8示出形成高电阻率SOI衬底的方法的一些实施例的剖视图300到剖视图800。尽管图3到图8是针对一种方法进行阐述，然而应理解，图3到图8中所公开的结构并不仅限于这种方法，而是可单独地作为独立于所述方法的结构。
如图3的剖视图300中所示，提供半导体衬底102。在一些实施例中，半导体衬底102可包含具有低掺杂浓度的掺杂类型(例如，n型或p型)的硅以使得半导体衬底102具有高电阻率。因此，随着掺杂浓度降低，半导体衬底102的电阻率增加。在一些实施例中，所述掺杂浓度介于约每立方厘米1010个原子与约每立方厘米1011个原子之间的范围内。在一些实施例中，由于工艺的残余效应(residual effect)，可能在半导体衬底102上形成天然氧化物层103。天然氧化物层103可包含例如二氧化硅。在一些实施例中，天然氧化物层103具有介于约0.1纳米与约1纳米之间的范围内的第六厚度t6。
如图4的剖视图400中所示，可将半导体衬底102装载到外延腔室402中。在一些实施例中，外延腔室可为低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)腔室。可使用第一前驱物(precursor)在外延腔室402中在第一温度下进行多晶硅沉积工艺404达第一时间，以在天然氧化物层103之上沉积第一多晶硅层406。在一些实施例中，天然氧化物层103使得第一多晶硅层406包含多晶硅，而不是进一步通过外延工艺生长半导体衬底102。举例来说，假设半导体衬底102是单晶硅，那么假如省略天然氧化物层103，则会生长出单晶硅层而非第一多晶硅层406。因此，由于天然氧化物层103的存在，第一多晶硅层406不同于半导体衬底102。在一些实施例中，第一多晶硅层406生长到可介于例如约20纳米与约60纳米之间的范围内的第七厚度t7。在一些实施例中，第一多晶硅层406具有看起来是波状或非平坦的顶表面，而在其他实施例中，第一多晶硅层406可具有实质上平坦的顶表面(例如，图1A)。
举例来说，在一些实施例中，例如在可变温度沉积方法中，多晶硅沉积工艺404可使用包含二氯硅烷(dichlorosilane，DCS)的第一前驱物、在外延腔室402中在约650摄氏度与约875摄氏度之间的第一温度下进行达约20秒的第一时间，使得第七厚度t7介于约55纳米与约65纳米之间的范围内。举例来说，在一些实施例中，第一温度可约等于850摄氏度，且第七厚度t7可约等于60纳米。在一些实施例中，可变温度沉积可使用约80托(torr)的压力进行。在其他实施例中，可增加第一时间以增加第一多晶硅层406的第七厚度t7。在可变温度沉积方法的前述条件下，第一多晶硅层406可具有与图1B中的示意图100B类似的晶粒结构，所述晶粒结构具有介于约100纳米与约200纳米之间的范围内的第一平均粒度d1。在一些实施例中，第一多晶硅层406的第一平均粒度d1是相对于图4的剖视图400从与页面垂直的横截面测量的。
举例来说，在其他实施例中，例如在恒定温度沉积方法中，多晶硅沉积工艺404可使用包含硅烷的第一前驱物、在外延腔室402中在约650摄氏度与约750摄氏度之间的第一温度下进行达约40秒的第一时间，使得第七厚度t7介于约15纳米与约25纳米之间的范围内。举例来说，在一些实施例中，第一温度可约等于690摄氏度，且第七厚度t7可约等于20纳米。在一些实施例中，恒定温度沉积方法使用约30托的压力进行。尽管恒定温度沉积方法的第一时间大于可变温度沉积方法的第一时间，但由于恒定温度沉积方法的第一温度低于可变温度沉积方法的第一温度，因此恒定温度沉积方法的第七厚度t7可小于可变温度沉积方法的第七厚度t7。然而，可调整第一时间、第一温度和/或第一前驱物条件以将第一多晶硅层406的第七厚度t7调节到期望值。
在恒定温度沉积方法的前述条件下，第一多晶硅层406可具有与图1D的示意图100D类似的晶粒结构，所述晶粒结构具有介于约15纳米与约22纳米之间的范围内的第三平均粒度d3。由于恒定温度沉积方法利用比可变温度沉积方法的第一温度小的第一温度，因此第三平均粒度d3可小于第一平均粒度d1。因此，在一些实施例中，较低的第一温度会降低晶粒生长，且因此，提供更多的晶界来捕获自由电荷载流子。
如图5的剖视图500中所示，使用第二前驱物在外延腔室402中在第二温度下进行氧掺杂工艺502达第二时间，以在第一多晶硅层406之上形成第一氧掺杂多晶硅层508。在一些实施例中，氧掺杂工艺502掺杂第一多晶硅层406的顶表面至第二厚度t2。在一些实施例中，第二厚度t2可介于约1纳米与约2纳米之间的范围内。因此，在形成第一氧掺杂多晶硅层508之后，第一多晶硅层406与第一氧掺杂多晶硅层508一起具有等于或约等于图4的第七厚度t7的第八厚度t8。
在一些实施例中，氧掺杂工艺502是使用包含氦气与氧气的混合物作为第二前驱物在外延腔室402中进行。为防止在外延腔室402发生利用用于吹扫(purging)的氢气所进行的反应，第二前驱物中的氧浓度为低的。举例来说，在一些实施例中，第二前驱物包含与氦气混合的约0.1原子百分比与约1原子百分比之间的氧。在一些实施例中，氦气与氧气的混合物是预混合的，且可以每分钟500标准立方厘米的流速进入外延腔室402。在一些实施例中，氢气以每分钟50标准升的流速流入到外延腔室402中。因此，外延腔室402中的氧浓度可为外延腔室402中的氢浓度的百万分之十(10parts per million)。此外，在一些实施例中，第二时间可为约20秒，且第二温度可介于约650摄氏度与约700摄氏度之间的范围内。在氧掺杂工艺502之后，可进行吹扫步骤来清洁外延腔室402。吹扫步骤可包括流速为每分钟50标准升的氢气。
举例来说，在一些实施例中，例如在可变温度沉积方法中，氧掺杂工艺502可在外延腔室402中在介于约550摄氏度与约750摄氏度之间的范围内的第二温度下进行。举例来说，在一些实施例中，第二温度可约等于约650摄氏度。在可变温度沉积方法的一些实施例中，第一多晶硅层406可具有与图1B中的示意图100B类似的晶粒结构，且第一氧掺杂多晶硅层508可具有与图1C中的示意图100C类似的晶粒结构，与示意图100C类似的所述晶粒结构具有介于约20纳米与约40纳米之间的范围内的第二平均粒度d2。在一些实施例中，第一氧掺杂多晶硅层508的第二平均粒度d2是相对于图5的剖视图500从垂直于页面的横截面测量的。此外，在可变温度沉积方法中，氧掺杂工艺502的第二温度低于图4的多晶硅沉积工艺404的第一温度。在一些实施例中，可变温度沉积方法的第一时间与第二时间可相等。
举例来说，在其他实施例中，例如在恒定温度沉积方法中，氧掺杂工艺502可在外延腔室402中在约550摄氏度与约750摄氏度之间的第二温度下进行。举例来说，在一些实施例中，第二温度可约等于约690摄氏度。在恒定温度沉积方法的一些实施例中，第一多晶硅层406可具有与图1D中的示意图100D类似的晶粒结构，且第一氧掺杂多晶硅层508可具有与图1E中的示意图100E类似的晶粒结构，与图1E中的示意图100E类似的所述晶粒结构具有介于约1纳米与约10纳米之间的范围内的第四平均粒度d4。此外，在恒定温度沉积方法中，氧掺杂工艺502的第二温度约等于图4的多晶硅沉积工艺404的第一温度。在恒定温度方法的一些实施例中，第一时间大于第二时间。
在恒定或可变温度沉积方法的一些实施例中，由于第二前驱物中的低浓度氧和/或第二时间，第一氧掺杂多晶硅层508中的氧浓度可介于10％与约20％之间的范围内。因此，第一氧掺杂多晶硅层508是具有少量氧的多晶硅，而不是二氧化硅。第一氧掺杂多晶硅层508的组合物可产生具有可收集自由电荷载流子的悬空键的原子结构。因此，第一氧掺杂多晶硅层508具有比第一多晶硅层406小的平均粒度且还具有悬空键，从而提供用于捕获自由电荷载流子的两种机制，由此保持半导体衬底102的高电阻率。尽管第一氧掺杂多晶硅层508比第一多晶硅层406提供更多机制作为自由电荷载流子的陷阱富集层(trap-richlayer)，但氧掺杂工艺502是耗时的。因此，在一些实施例中，产量(throughput)约束可能限制第一氧掺杂多晶硅层508的第二厚度t2。
如图6的剖视图600中所示，可将图4的多晶硅沉积工艺404、图5的氧掺杂工艺502、以及吹扫步骤重复多次以形成包括交替地堆叠在一起的多个氧掺杂多晶硅层108与多个多晶硅层106的多层式多晶硅结构104。举例来说，多层式多晶硅结构104中的氧掺杂多晶硅层108的数目及多晶硅层106的数目可取决于多种因素，例如高电阻率SOI衬底的所期望总尺寸(例如厚度)、可有效地捕获自由电荷载流子的氧掺杂多晶硅层108的数目和/或产量。在一些实施例中，多层式多晶硅结构104可包括3个氧掺杂多晶硅层108至50个氧掺杂多晶硅层108。此外，在一些实施例中，多层式多晶硅结构104中的氧掺杂多晶硅层108的总数目对多晶硅层106的总数目的比率是一比一。
此外，在一些实施例中，可将用以形成图4的第一多晶硅层406及图5的第一氧掺杂多晶硅层508的图4的多晶硅沉积工艺404、图5的氧掺杂工艺502、以及吹扫步骤分类成一个循环。因此，对于如图6中所示的包括5个氧掺杂多晶硅层108的多层式多晶硅结构104，需执行5个循环。所有的循环可在外延腔室402中原位(in-situ)(例如，在同一腔室中)执行。在可变温度沉积方法的一些实施例中，每一循环可花费约4分钟，而在恒定温度沉积方法的一些实施例中，每一循环可花费约1.3分钟。由于可变温度沉积工艺的循环中的每一步骤之间需要温度斜升(ramping)，因此可变温度沉积工艺可能具有更长的循环时间。因此，恒定温度沉积工艺可具有比可变温度沉积工艺更高的形成高电阻率SOI衬底的产量。
除了捕获自由电荷载流子之外，氧掺杂多晶硅层108还减缓多晶硅层106中的晶粒在高温工艺期间生长，这是因为晶粒常常易于在高温下生长。因此，通过减缓晶粒生长，氧掺杂多晶硅层108保护多晶硅层106中的晶粒且防止用于捕获自由电荷载流子而存在的晶界的数目的减少。举例来说，在一些实施例中，氧掺杂多晶硅层108的存在可将半导体衬底102的电阻率从约30欧姆-厘米增加到约120欧姆-厘米。
如图7的剖视图700中所示，在外延腔室402中执行顶盖沉积工艺702以在氧掺杂多晶硅层108的最顶层108t之上形成顶盖多晶硅层110。因此，顶盖多晶硅层110可与多层式多晶硅结构104一起原位(例如，在同一腔室中)执行。在一些实施例中，顶盖沉积工艺702使用第一前驱物在第三温度下进行达第三时间，以形成第三厚度t3的顶盖多晶硅层110。举例来说，在可变温度沉积工艺中，第一前驱物可包含DCS，而在恒定温度沉积工艺中，第一前驱物可包含硅烷。在一些实施例中，顶盖多晶硅层110比下伏的多晶硅层106中的任一多晶硅层106都厚。因此，顶盖沉积工艺702可在比图4的多晶硅沉积工艺404的第一时间长的第三时间期间进行。在一些实施例中，顶盖沉积工艺702的第三时间可取决于第三厚度t3且介于例如约20分钟与约25分钟之间的范围内。为增加第三厚度t3，可增加第三时间。在一些实施例中，第三温度可大于第一温度，而在其他实施例中，第三温度可约等于第一温度。
举例来说，在可变温度沉积工艺的一些实施例中，第三温度可等于约850摄氏度，且因此，约等于第一温度。因此，顶盖多晶硅层110与多晶硅层106可具有相同的平均粒度。此外，在恒定温度沉积工艺的一些实施例中，第三温度可等于约720摄氏度，且因此，大于第一温度及第二温度。因此，在此种实施例中，顶盖多晶硅层110可具有比多晶硅层106大的平均粒度，且顶盖多晶硅层110可具有比多晶硅层106高的生长速率(例如，单位时间厚度)。为减少第三时间以增加产量，在一些实施例中，增大第三温度。然而，顶盖多晶硅层110可捕获自由电荷载流子，且然后多层式多晶硅结构104可进一步捕获自由电荷载流子以保护半导体衬底102。
如图8的剖视图800中所示，可在顶盖多晶硅层110之上形成绝缘体层112，且可在绝缘体层112之上形成装置层114。在一些实施例中，绝缘体层112可包含高介电常数电介质、氧化物(例如，二氧化硅)、或一些其他绝缘体材料。绝缘体层112可在熔炉(furnace)中形成为介于约1纳米与约2微米之间的范围内的厚度。装置层114可包括包含半导体材料和/或RF装置的有源半导体层(参见图2)。此外，在一些实施例中，在沉积绝缘体层112之前，顶盖多晶硅层110可经历平坦化工艺(例如，化学机械平坦化)以确保装置层114实质上为平坦的。
图9、图10及图11示出形成高电阻率SOI衬底的方法900、方法1000及方法1100的一些实施例的流程图。
尽管方法900、方法1000、方法1100在以下被示出及阐述为一系列动作或事件，然而应理解，这些动作或事件的示出顺序不应被解释为具有限制性意义。举例来说，某些动作可以不同的顺序发生，和/或可与除本文中所示和/或所阐述的动作或事件之外的其他动作或事件同时发生。另外，在实施本文说明的一个或多个方面或实施例时可能并非需要所有所示动作。此外，本文中所绘示的动作中的一个或多个动作可在一个或多个单独的动作和/或阶段中施行。
图9示出使用可变温度沉积工艺形成具有氧掺杂多晶硅层的高电阻率SOI衬底的方法900的一些实施例的流程图。
在动作902处，在腔室中在第一温度下在衬底之上沉积第一层多晶硅。图4示出与动作902对应的一些实施例的剖视图400。举例来说，在一些实施例中，可在外延腔室中在约等于850摄氏度的第一温度下使用包含DCS的第一前驱物达约20秒以形成第一层多晶硅。
在动作904处，将氧引入到腔室中以在低于第一温度的第二温度下对第一层多晶硅的顶表面进行掺杂，从而在第一层多晶硅之上形成第一层氧掺杂多晶硅。图5示出与动作904对应的一些实施例的剖视图500。举例来说，在一些实施例中，可在外延腔室中在约等于650摄氏度的第二温度下使用包含氧气与氦气的混合物的第二前驱物达约20秒，以形成第一层氧掺杂多晶硅。
在动作906处，在腔室中在第一温度下在第一层氧掺杂多晶硅之上沉积第二层多晶硅。举例来说，在一些实施例中，可在外延腔室中在约等于850摄氏度的第一温度下使用包含DCS的第一前驱物达约20秒，以形成第二层多晶硅。
在动作908处，将氧引入到腔室中以在第二温度下对第二层多晶硅的顶表面进行掺杂，从而在第二层多晶硅之上形成第二层氧掺杂多晶硅。图6示出与动作906及动作908对应的一些实施例的剖视图600。举例来说，在一些实施例中，可在外延腔室中在约等于650摄氏度的第二温度下使用包含氧气与氦气的混合物的第二前驱物达约20秒，以形成第二层氧掺杂多晶硅。
在动作910处，在腔室中在第一温度下在第二层氧掺杂多晶硅之上沉积多晶硅顶盖层。图7示出与动作910对应的一些实施例的剖视图700。举例来说，在一些实施例中，可在外延腔室中在约等于850摄氏度的第一温度下使用包含DCS的第一前驱物达约20分钟，以形成多晶硅顶盖层。
图10示出使用恒定温度沉积工艺形成具有氧掺杂多晶硅层的高电阻率SOI衬底的方法1000的一些实施例的流程图。
在动作1002处，在腔室中在第一温度下在衬底之上沉积第一层多晶硅达第一时间。图4示出与动作1002对应的一些实施例的剖视图400。举例来说，在一些实施例中，可在外延腔室中在约等于690摄氏度的第一温度下使用包含硅烷的第一前驱物达约等于40秒的第一时间，以形成第一层多晶硅。
在动作1004处，将氧引入到腔室中以在第一温度下对第一层多晶硅的顶表面进行掺杂达小于第一时间的第二时间，以在第一层多晶硅之上形成第一层氧掺杂多晶硅。图5示出与动作1004对应的一些实施例的剖视图500。举例来说，在一些实施例中，可在外延腔室中在约等于690摄氏度的第一温度下使用包含氧气与氦气的混合物的第二前驱物达约等于20秒的第二时间，以形成第一层氧掺杂多晶硅。
在动作1006处，在腔室中在第一温度下在第一层氧掺杂多晶硅之上沉积第二层多晶硅达第一时间。举例来说，在一些实施例中，可在外延腔室中在约等于690摄氏度的第一温度下使用包含硅烷的第一前驱物达约等于40秒的第一时间，以形成第二层多晶硅。
在动作1008处，将氧引入到腔室中以在第一温度下对第二层多晶硅的顶表面进行掺杂达第二时间，以在第二层多晶硅之上形成第二层氧掺杂多晶硅。图6示出与动作1006及动作1008对应的一些实施例的剖视图600。举例来说，在一些实施例中，可在外延腔室中在约等于690摄氏度的第一温度下使用包含氧气与氦气的混合物的第二前驱物达约等于20秒的第二时间，以形成第二层氧掺杂多晶硅。
在动作1010处，在腔室中在大于第一温度的第二温度下在第二层氧掺杂多晶硅之上沉积多晶硅顶盖层达大于第一时间的第三时间。图7示出与动作1010对应的一些实施例的剖视图700。举例来说，在一些实施例中，可在外延腔室中在约等于720摄氏度的第二温度下使用包含硅烷的第一前驱物达约等于25分钟的第三时间，以形成多晶硅顶盖层。
图11示出用于形成具有氧掺杂多晶硅层的高电阻率SOI衬底的方法1100的一些其他实施例的流程图。
在动作1102处，在腔室中在衬底之上沉积第一层多晶硅。图4示出与动作1102对应的一些实施例的剖视图400。
在动作1104处，在第一层多晶硅之上形成第一层氧掺杂多晶硅。图5示出与动作1104对应的一些实施例的剖视图500。
在动作1106处，在腔室中在第一层氧掺杂多晶硅之上沉积第二层多晶硅。
在动作1108处，在第二层多晶硅之上形成第二层氧掺杂多晶硅。图6示出与动作1106及动作1108对应的一些实施例的剖视图600。
在动作1110处，在腔室中在第二层氧掺杂多晶硅之上沉积多晶硅顶盖层。图7示出与动作1110对应的一些实施例的剖视图700。
因此，本公开涉及一种高电阻率SOI衬底，所述高电阻率SOI衬底包括位于多晶硅层之间的氧掺杂多晶硅层，以防止自由电荷载流子集中在半导体衬底的区域中，从而保持配置在高电阻率SOI衬底上的RF装置的可靠性。
因此，在一些实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底，所述高电阻率绝缘体上硅衬底包括：半导体衬底；第一多晶硅层，配置在所述半导体衬底之上；第二多晶硅层，配置在所述第一多晶硅层之上；第三多晶硅层，配置在所述第二多晶硅层之上；绝缘体层，配置在所述第三多晶硅层之上；以及有源半导体层，配置在所述绝缘体层之上，其中所述第二多晶硅层与所述第一多晶硅层及所述第三多晶硅层相比具有较高的氧浓度。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，还包括：天然氧化物层，位于所述半导体衬底与所述第一多晶硅层之间。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，所述第一多晶硅层具有第一厚度，且其中所述第二多晶硅层具有比所述第一厚度小的第二厚度。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，所述第三多晶硅层具有比所述第一厚度大且比所述第二厚度大的第三厚度。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，所述第一多晶硅层具有第一平均粒度，且其中所述第二多晶硅层具有比所述第一平均粒度小的第二平均粒度。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，还包括：晶体管装置，配置在所述有源半导体层之上。
在其他实施例中，本公开涉及一种高电阻率绝缘体上硅(SOI)衬底，所述高电阻率绝缘体上硅衬底包括：半导体衬底；绝缘体层，位于所述半导体衬底之上；陷阱富集多晶硅结构，配置在所述绝缘体层与所述半导体衬底之间，所述陷阱富集多晶硅结构包括：下部多晶硅层，具有第一厚度且配置在所述半导体衬底之上；下部氧掺杂多晶硅层，具有第二厚度且配置在所述下部多晶硅层之上；上部多晶硅层，具有第三厚度且配置在所述下部氧掺杂多晶硅层之上；上部氧掺杂多晶硅层，具有第四厚度且配置在所述上部多晶硅层之上；以及顶盖多晶硅层，具有第五厚度且配置在所述上部氧掺杂多晶硅层之上，其中所述第一厚度及所述第三厚度各自大于所述第二厚度及所述第四厚度，且其中所述第五厚度大于所述第一厚度及所述第三厚度。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，还包括：天然氧化物层，位于所述半导体衬底与所述陷阱富集多晶硅结构的所述下部多晶硅层之间。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，所述陷阱富集多晶硅结构的所述下部多晶硅层直接接触所述天然氧化物层，其中所述上部氧掺杂多晶硅层直接接触所述顶盖多晶硅层，且其中所述顶盖多晶硅层直接接触所述绝缘体层。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，所述陷阱富集多晶硅结构还包括：一个或多个中间多晶硅层，位于所述下部氧掺杂多晶硅层与所述上部多晶硅层之间；以及一个或多个中间氧掺杂多晶硅层，位于所述下部氧掺杂多晶硅层与所述上部多晶硅层之间，其中所述一个或多个中间多晶硅层与所述一个或多个中间氧掺杂多晶硅层交替地堆叠在一起。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，所述下部氧掺杂多晶硅层及所述上部氧掺杂多晶硅层中的每一者中的氧对多晶硅的原子百分比介于约10％与约20％之间。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，所述下部氧掺杂多晶硅层具有第一平均粒度，且其中所述下部多晶硅层具有比所述第一平均粒度大的第二平均粒度。
在一些实施例中，在上述高电阻率绝缘体上硅衬底中，所述顶盖多晶硅层具有比所述第二平均粒度大的第三平均粒度。
在又一些其他实施例中，本公开涉及一种形成高电阻率绝缘体上硅(SOI)衬底的方法，所述方法包括：在腔室中在半导体衬底之上沉积第一层多晶硅；在所述腔室中形成第一层氧掺杂多晶硅；在所述腔室中在所述第一层氧掺杂多晶硅之上沉积第二层多晶硅；在所述腔室中形成第二层氧掺杂多晶硅；以及在所述腔室中在所述第二层氧掺杂多晶硅之上沉积多晶硅顶盖层。
在一些实施例中，在上述形成高电阻率绝缘体上硅衬底的方法中，所述第一层氧掺杂多晶硅及所述第二层氧掺杂多晶硅是通过分别将氧扩散到所述第一层多晶硅的顶表面中及所述第二层多晶硅的顶表面中来形成。
在一些实施例中，在上述形成高电阻率绝缘体上硅衬底的方法中，氧的所述扩散包括将预混合气体引入到所述腔室中，所述预混合气体包含混合在氦气中的小于1原子百分比的氧。
在一些实施例中，在上述形成高电阻率绝缘体上硅衬底的方法中，所述腔室是外延腔室，且其中所述方法还包括：在形成所述第二层氧掺杂多晶硅之后且在所述沉积所述多晶硅顶盖层之前，使用氢气对所述腔室进行清洁。
在一些实施例中，在上述形成高电阻率绝缘体上硅衬底的方法中，所述第一层多晶硅、所述第一层氧掺杂多晶硅、所述第二层多晶硅及所述第二层氧掺杂多晶硅分别在第一温度下形成达第一时间、在第二温度下形成达第二时间、在第三温度下形成达第三时间以及在第四温度下形成达第四时间，其中所述第一温度及所述第三温度各自大于所述第二温度及所述第四温度，其中所述第三温度约等于所述第一温度，其中所述第一时间、所述第二时间、所述第三时间及所述第四时间约相等，且其中所述第三时间大于所述第一时间。
在一些实施例中，在上述形成高电阻率绝缘体上硅衬底的方法中，其中所述第一层多晶硅、所述第一层氧掺杂多晶硅、所述第二层多晶硅、所述第二层氧掺杂多晶硅及所述多晶硅顶盖层分别在第一温度下形成达第一时间、在第二温度下形成达第二时间、在第三温度下形成达第三时间、在第四温度下形成达第四时间以及在第五温度下形成达第五时间，其中所述第一温度、所述第二温度、所述第三温度及所述第四温度约相等，其中所述第五温度大于所述第一温度，其中所述第一时间大于所述第二时间，其中所述第三时间大于所述第四时间，且其中所述第五时间大于所述第一时间及所述第三时间。
在一些实施例中，在上述形成高电阻率绝缘体上硅衬底的方法中，还包括：在所述多晶硅顶盖层之上沉积绝缘体层；以及在所述绝缘体层之上沉积半导体层。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。

Claims (10)

1.一种高电阻率绝缘体上硅衬底，包括：
半导体衬底；
第一多晶硅层，配置在所述半导体衬底之上；
第二多晶硅层，配置在所述第一多晶硅层之上；
第三多晶硅层，配置在所述第二多晶硅层之上；
绝缘体层，配置在所述第三多晶硅层之上；以及
有源半导体层，配置在所述绝缘体层之上，
其中所述第二多晶硅层与所述第一多晶硅层及所述第三多晶硅层相比具有较高的氧浓度。
2.根据权利要求1所述的高电阻率绝缘体上硅衬底，还包括：
天然氧化物层，位于所述半导体衬底与所述第一多晶硅层之间。
3.根据权利要求1所述的高电阻率绝缘体上硅衬底，其中所述第一多晶硅层具有第一厚度，且其中所述第二多晶硅层具有比所述第一厚度小的第二厚度。
4.根据权利要求1所述的高电阻率绝缘体上硅衬底，其中所述第一多晶硅层具有第一平均粒度，且其中所述第二多晶硅层具有比所述第一平均粒度小的第二平均粒度。
5.一种高电阻率绝缘体上硅衬底，包括：
半导体衬底；
绝缘体层，位于所述半导体衬底之上；
陷阱富集多晶硅结构，配置在所述绝缘体层与所述半导体衬底之间，所述陷阱富集多晶硅结构包括：
下部多晶硅层，具有第一厚度且配置在所述半导体衬底之上；
下部氧掺杂多晶硅层，具有第二厚度且配置在所述下部多晶硅层之上；
上部多晶硅层，具有第三厚度且配置在所述下部氧掺杂多晶硅层之上；
上部氧掺杂多晶硅层，具有第四厚度且配置在所述上部多晶硅层之上；以及
顶盖多晶硅层，具有第五厚度且配置在所述上部氧掺杂多晶硅层之上，其中所述第一厚度及所述第三厚度各自大于所述第二厚度及所述第四厚度，且其中所述第五厚度大于所述第一厚度及所述第三厚度。
6.根据权利要求5所述的高电阻率绝缘体上硅衬底，其中所述下部氧掺杂多晶硅层具有第一平均粒度，且其中所述下部多晶硅层具有比所述第一平均粒度大的第二平均粒度。
7.一种形成高电阻率绝缘体上硅衬底的方法，所述方法包括：
在腔室中在半导体衬底之上沉积第一层多晶硅；
在所述腔室中形成第一层氧掺杂多晶硅；
在所述腔室中在所述第一层氧掺杂多晶硅之上沉积第二层多晶硅；
在所述腔室中形成第二层氧掺杂多晶硅；以及
在所述腔室中在所述第二层氧掺杂多晶硅之上沉积多晶硅顶盖层。
8.根据权利要求7所述的形成高电阻率绝缘体上硅衬底的方法，其中所述第一层氧掺杂多晶硅及所述第二层氧掺杂多晶硅是通过分别将氧扩散到所述第一层多晶硅的顶表面中及所述第二层多晶硅的顶表面中来形成。
9.根据权利要求7所述的形成高电阻率绝缘体上硅衬底的方法，其中所述腔室是外延腔室，且其中所述方法还包括：在形成所述第二层氧掺杂多晶硅之后且在所述沉积所述多晶硅顶盖层之前，使用氢气对所述腔室进行清洁。
10.根据权利要求7所述的形成高电阻率绝缘体上硅衬底的方法，还包括：
在所述多晶硅顶盖层之上沉积绝缘体层；以及
在所述绝缘体层之上沉积半导体层。
CN202010946568.8A 2019-09-11 2020-09-10 高电阻率绝缘体上硅衬底及其形成方法 Pending CN112490253A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/567,290 2019-09-11
US16/567,290 US11171015B2 (en) 2019-09-11 2019-09-11 Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer

Publications (1)

Publication Number Publication Date
CN112490253A true CN112490253A (zh) 2021-03-12

Family

ID=74849431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010946568.8A Pending CN112490253A (zh) 2019-09-11 2020-09-10 高电阻率绝缘体上硅衬底及其形成方法

Country Status (3)

Country Link
US (2) US11171015B2 (zh)
CN (1) CN112490253A (zh)
TW (1) TWI756816B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437016A (zh) * 2021-06-25 2021-09-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3772749A1 (en) 2019-08-08 2021-02-10 Infineon Technologies Dresden GmbH & Co . KG Methods and devices related to radio frequency devices
US11791334B2 (en) * 2020-10-20 2023-10-17 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with buried trap rich isolation region
US11721719B2 (en) * 2020-10-20 2023-08-08 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with buried trap rich isolation region

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
US5091330A (en) * 1990-12-28 1992-02-25 Motorola, Inc. Method of fabricating a dielectric isolated area
JP3173114B2 (ja) * 1992-03-19 2001-06-04 カシオ計算機株式会社 薄膜トランジスタ
US5612558A (en) * 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
KR100265939B1 (ko) * 1997-08-11 2000-11-01 구본준 산화막 형성방법
US20010014483A1 (en) * 1998-11-24 2001-08-16 Hsueh-Hao Shih Method of forming a gate oxide layer
KR100343151B1 (ko) * 1999-10-28 2002-07-05 김덕중 Ｓｉｐｏｓ를 이용한 고전압 반도체소자 및 그 제조방법
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
KR101675459B1 (ko) * 2010-07-02 2016-11-11 삼성전자 주식회사 전극 구조체 및 그 제조방법, 및 전극 구조체를 포함하는 반도체 소자
JP5422534B2 (ja) * 2010-10-14 2014-02-19 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP2013045837A (ja) * 2011-08-23 2013-03-04 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
CN102856173B (zh) * 2012-09-29 2015-03-18 京东方科技集团股份有限公司 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
JP2014103204A (ja) * 2012-11-19 2014-06-05 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
FR3019373A1 (fr) * 2014-03-31 2015-10-02 St Microelectronics Sa Procede de fabrication d'une plaque de semi-conducteur adaptee pour la fabrication d'un substrat soi et plaque de substrat ainsi obtenue
CN104409345B (zh) * 2014-11-13 2018-02-02 南京国盛电子有限公司 一种大功率pin器件硅外延片的制造方法
US20160300729A1 (en) * 2015-04-10 2016-10-13 Peregrine Semiconductor Corporation Methods and Apparatus for Deuterium Anneal of Multi-Layered Semiconductor Structure
KR20170136740A (ko) * 2016-06-02 2017-12-12 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치
WO2018106535A1 (en) * 2016-12-05 2018-06-14 Sunedison Semiconductor Limited High resistivity silicon-on-insulator structure and method of manufacture thereof
KR102599049B1 (ko) * 2018-11-06 2023-11-06 삼성전자주식회사 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437016A (zh) * 2021-06-25 2021-09-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI756816B (zh) 2022-03-01
US20210074551A1 (en) 2021-03-11
US11171015B2 (en) 2021-11-09
TW202111946A (zh) 2021-03-16
US20220059364A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
CN112490253A (zh) 高电阻率绝缘体上硅衬底及其形成方法
TWI723262B (zh) 包含超晶格作為吸除層之半導體元件及方法
US9583559B2 (en) Capacitor having a top compressive polycrystalline plate
US20080303116A1 (en) Semiconductor on insulator apparatus
WO2008054967A2 (en) Method for providing a nanoscale, high electron mobility transistor (hemt) on insulator
US7144818B2 (en) Semiconductor substrate and processes therefor
US11164945B2 (en) SOI substrate, semiconductor device and method for manufacturing the same
US9929039B2 (en) Method for manufacture of a semiconductor wafer suitable for the manufacture of an SOI substrate, and SOI substrate wafer thus obtained
US9881991B2 (en) Capacitor and method of forming a capacitor
US8975702B2 (en) Semiconductor device and method of manufacturing the same
US9312378B2 (en) Transistor device
KR20150066512A (ko) 다층 전하-트랩핑 구역에 중수소화 층을 갖는 비휘발성 전하 트랩 메모리 디바이스
CN102646601B (zh) 一种半导体结构及其制造方法
TW202145316A (zh) 半導體裝置及形成半導體裝置的方法
TWI546960B (zh) 化合物半導體磊晶結構及其製作方法
JP3708881B2 (ja) 半導体結晶膜，その製造方法，半導体装置及びその製造方法
WO2023045129A1 (zh) 半导体结构的制作方法以及半导体结构
JP2009176876A (ja) 半導体装置
CN114267665A (zh) 一种基于空气隙的抗辐照加固结构及其制备方法
TWI231043B (en) Method for fabricating strained multi-layer structure
CN113113474A (zh) 半导体器件、集成芯片及其制造方法
KR20090037260A (ko) 웨이퍼 가공방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination