TWI546960B - 化合物半導體磊晶結構及其製作方法 - Google Patents

化合物半導體磊晶結構及其製作方法 Download PDF

Info

Publication number
TWI546960B
TWI546960B TW101132794A TW101132794A TWI546960B TW I546960 B TWI546960 B TW I546960B TW 101132794 A TW101132794 A TW 101132794A TW 101132794 A TW101132794 A TW 101132794A TW I546960 B TWI546960 B TW I546960B
Authority
TW
Taiwan
Prior art keywords
compound
layer
epitaxial layer
epitaxial
compound semiconductor
Prior art date
Application number
TW101132794A
Other languages
English (en)
Other versions
TW201411841A (zh
Inventor
余典衞
簡金城
賴一銘
陳信琦
李志嶽
莊豐隆
廖晉毅
林冠宇
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW101132794A priority Critical patent/TWI546960B/zh
Publication of TW201411841A publication Critical patent/TW201411841A/zh
Application granted granted Critical
Publication of TWI546960B publication Critical patent/TWI546960B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

化合物半導體磊晶結構及其製作方法
本發明是有關於一種半導體元件及其製作方法,且特別是有關於一種化合物半導體磊晶結構及其製作方法。
隨著通訊等電子設備發展技術的突飛猛進,半導體元件的運作速度勢必越趨快速。為增進電子與電洞在半導體元件之中的移動速度,化合物半導體磊晶結構已被廣泛運用於半導體元件,例如金氧半導體場效應電晶體,的製作。
與單一結晶的矽基材相比較,矽鍺的晶格常數較大,可對源極和汲極之間的通道區施加一壓縮應力,可增加電洞的遷移率(carrier mobility)。因此習知技術遂利用矽鍺磊晶材料,形成矽鍺磊晶結構,做為電晶體源極/汲極結構的主要組成份,來提升元件的效能。
然而,製作矽鍺磊晶結構的金屬矽化(silicide process)過程中,會有鍺凝集現象(agglomeration)產生,加上矽與鍺的晶格常數的差異,會使矽鍺磊晶結構與矽基材以及後續形成在矽鍺磊晶結構上的其他材質層,產生介面晶格差排(lattice mismatch)不匹配,以致於造成分層的問題,並且容易導致矽鍺磊晶結構產生壓縮應力鬆弛的現象,進而使電洞遷移率下降,造成金氧半導體場效應電晶體的臨界電壓下降(threshold voltage roll-off),影響半導體元件效能。
因此有需要提供一種先進的化合物半導體磊晶結構製作 方法,解決習知技術所面臨的問題,提高半導體元件效能。
本發明一方面是在提供一種化合物半導體磊晶結構的製作方法,包括下述步驟:先於基材上形成第一化合物磊晶層。進行一連續磊晶沉積製程,在第一化合物磊晶層上,形成一第二化合物磊晶層,使第二化合物磊晶層具有線性遞減的金屬濃度梯度。然後於第二化合物磊晶層上形成一半導體材質層。
在本發明的一實施例之中,第一化合物磊晶層具有一金屬濃度,且此金屬濃度實質大於或等於金屬濃度梯度的起始濃度。
在本發明的一實施例之中,第二化合物磊晶層的形成,包括控制含有金屬之反應氣體的氣體流量,使其呈線性遞減。在本發明的一實施例之中,第二化合物磊晶層的形成,更包括:控制含有金屬之反應氣體的氣體流量,使其保持恆定一段時間。在本發明的一實施例之中,第一化合物磊晶層為矽鍺塊材(bulk SiGe)層,且含有金屬之反應氣體包括鍺烷(GeH4)。
在本發明的一實施例之中,第二化合物磊晶層的形成,包括採用氣體流量控制器(mass flow controller,MFC)來控制鍺烷、氯化氫(HCl)和二硼烷(B2H6)三者的氣體流量,使鍺烷的氣體流量呈線性遞減或保持恆定一段時間。
在本發明的一實施例之中,第一化合物磊晶層摻雜有硼。
在本發明的一實施例之中,在形成第一化合物磊晶層之前,更包括在基材之上形成一無摻雜矽鍺層。在本發明的一實施例之中,無摻雜矽鍺層具有線性遞增的鍺濃度梯度。在本發 明的一實施例之中,無摻雜矽鍺層的形成,包括採用氣體流量控制器來控制鍺烷和氯化氫二者的氣體流量,使鍺烷的氣體流量呈線性遞增或保持恆定一段時間。
在本發明的一實施例之中,形成第一化合物磊晶層的步驟和形成第二化合物磊晶層的步驟,具有相同的製程溫度。
本發明的另一方面是在提供一種化合物半導體磊晶結構的製作方法,包括基材、第一化合物磊晶層、第二化合物磊晶層以及半導體材質層。其中,第一化合物磊晶層,位於基材之上。第二化合物磊晶層具有線性遞減的金屬濃度梯度,且位於第一化合物磊晶層上。半導體材質層位於第二有化合物磊晶層上。
在本發明的一實施例之中,第一化合物磊晶層具有一金屬濃度,且此金屬濃度實質大於或等於金屬濃度梯度的起始濃度。
在本發明的一實施例之中,第一化合物磊晶層為矽鍺塊材層,包含重量百分比實質為40的鍺,且摻雜有重量百分比實質為25的硼;第二化合物磊晶層,具有線性遞減的鍺濃度梯度。
在本發明的一實施例之中,化合物半導體磊晶結構更包括位於基材與第一化合物磊晶層之間的無摻雜矽鍺層。在本發明的一實施例之中,無摻雜矽鍺層,具有線性遞增的鍺濃度梯度。
在本發明的一實施例之中,第一化合物磊晶層具有高過基材的高度差(step height)。在本發明的一實施例之中,此高度差實質介於150Å到170 Å之間。
在本發明的一實施例之中,第二化合物磊晶層的厚度實質小於100 Å。在本發明的一實施例之中,第二化合物磊晶層的 厚度實質介於30 Å到100 Å之間。
根據上述,本發明的實施例是提供一種化合物半導體磊晶結構及其製作方法。先在基材之中形成第一化合物磊晶層;再採用動態調整沈積氣體濃度的方式,藉由單一連續磊晶沉積製程,在第一化合物磊晶層上,形成第二化合物磊晶層。使第二化合物磊晶層具有線性遞減的一金屬濃度梯度。之後,再於第二化合物磊晶層上形成一半導體材質層。藉由降低化合物磊晶層之間,因為介面的晶格差排的現象,解決化合物磊晶結構應力鬆弛,影響元件效能的問題。
本發明是在提供一種化合物半導體磊晶結構及其製作方法,解決習知技術因為介面的晶格差排造成化合物磊晶層應力鬆弛,影響元件效能的問題。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉一系列具有化合物半導體磊晶結構之金屬氧化物半導體場效應電晶體元件的製作方法,作為較佳實施例,並配合所附圖式及比較例,作詳細說明如下。
請參照圖1A至1E,圖1A至1E係根據本發明的一實施例所繪示,具有化合物半導體磊晶結構100之金屬氧化物半導體場效應電晶體元件10的製程結構剖面示意圖。
金屬氧化物半導體場效應電晶體元件10的製造方法包括下述步驟:首先,提供一個基材101,並於基材101的表面101a上形成閘極結構102。
在本實施例之中,基材101是一個矽晶圓。閘極結構102 包括:形成於基材101表面101a的閘介電層102a,以及位於閘介電層102a上的閘極導體層102b。另外,閘極結構102的側壁,較佳生成有間隙壁103;閘極導體層102b上方則形成有閘覆蓋層102c(如圖1A所繪示)。
之後,在基材101之中形成開口106,鄰接閘極結構102。其中開口106的形成,包括進行一等向性蝕刻製程,移除間隙壁103兩側的部分基材101。在本實施例中,開口106的深度可介於700 nm至800nm之間,且開口106會側向延伸至間隙壁103下方(如圖1B所繪示)。另外,在開口106形成之後,通常會進行一預清洗(pre-cleaning)製程,以清潔開口106底部的基材101表面。
隨後,請參照圖1C,在開口106中形成矽鍺磊晶層107,以作為半導體元件之源極/汲極。在本發明的一些實施例中,矽鍺磊晶層107的形成方法,包括利用化學氣相沈積法,先使用鍺烷、二氯矽甲烷(SiH2Cl2)和二硼烷當作(前驅物)反應氣體,並以氫氣(H2)、氮氣(N2)或氯化氫(HCl)當作承載氣體,在開口106中進行沈積,以形成鍺含量實質為重量百分比40或更高含量,硼摻質濃度實質為重量百分比25的矽鍺塊材層。其中矽鍺磊晶層107較佳必需填滿開口106,並且具有超出矽基材101表面101a實質150Å至170 Å的高度差H。
其中,矽鍺磊晶層107的鍺含量及硼摻質濃度,可藉由氣體流量控制器調整鍺烷、氯化氫和二硼烷三者的氣體流量來加以控制。例如,可調整鍺烷、氯化氫和二硼烷三者的氣體流量,以控制矽鍺磊晶層107中,硼摻質的摻雜濃度與摻質分佈,形成鍺含量實質為重量百分比40,硼摻質濃度固定或隨厚度呈線性漸變的矽鍺磊晶層107。另外,在本發明的一些實施例中,亦可以 使用矽烷(SiH4)或二矽烷(Si2H6)作為反應氣體,取代二氯矽甲烷來進行上述沉積步驟。不過值得注意的是,在本發明的一些實施例之中,為了抑制硼摻質向外擴散,以改善習知因硼摻質嚴重擴散而產生的電性擊穿效應、短通道效應等問題。在形成矽鍺磊晶層107之前,較佳會先在開口106側壁上形成無摻雜矽鍺層108。無摻雜矽鍺層的形成方式,與矽鍺磊晶層107類似。差別在於,不使用二硼烷作為反應氣體前驅物,以形成不含有硼摻質的矽鍺層。在本實施例之中,無摻雜矽鍺層108的鍺含量,實質為重量百分比25。
另外,為了改善基材101與矽鍺磊晶層107介面晶格差排不匹配的現象。在本發明的一些實施例中,無摻雜矽鍺層108的製備過程,可採用氣體流量控制器來控制鍺烷、矽烷(二氯矽甲烷或二矽烷)和氯化氫三者的氣體流量,而使鍺烷的氣體流量隨沉積時間呈線性遞增;進而使無摻雜矽鍺層108具有隨厚度增加而呈線性遞增的鍺濃度梯度。
例如,鍺烷的氣體流量,可由起始的0 sccm,在600秒的操作時間中,線性遞增至270 sccm。同時,氯化氫及矽烷(二氯矽甲烷或二矽烷)的氣體流量,也可隨著操作時間中,線性遞增(請參照圖4)或自始保持恆定。在本發明的一些實施例之中,氯化氫及矽烷(二氯矽甲烷或二矽烷)的氣體流量線性遞增可以由0 sccm起始。藉以使無摻雜矽鍺層108中的鍺含量隨著厚度增加,由重量百分比0線性遞增至重量百分比40。
為了增加無摻雜矽鍺層108中的鍺含量,在鍺烷的氣體流量線性增加一段時間之後,還包括將鍺烷的氣體流量保持恆定,並維持一段時間。且可將線性減少氣體流量和保持氣體流量恆定這兩個步驟加以重複。藉以,使無摻雜矽鍺層108的鍺 含量呈階梯狀遞增,以更增加應力效果。同樣的,氯化氫及矽烷(二氯矽甲烷或二矽烷)的氣體流量,亦可藉由氣體流量控制器的控制,使其呈階梯狀遞增(請參照圖5)。不過在其他實施例之中,氯化氫及矽烷(二氯矽甲烷或二矽烷)的氣體流量,可以自始保持恆定。
而值得注意的是,在本發明的施例中,鍺烷、氯化氫及矽烷(二氯矽甲烷或二矽烷)的氣體流量,以及其恆定流量的時間間隔,端視無摻雜矽鍺層108所預設的鍺濃度梯度而定。且在形成無摻雜矽鍺層108之後,可延續氣體流量控制器對鍺烷和氯化氫的氣體流量控制,加入二硼烷氣體,以原位(in situ)的方式,進行矽鍺磊晶層107的製備。
在矽鍺磊晶層107形成之後,請參照圖1D,接著以原位的方式,在矽鍺磊晶層107上形成另一個磊晶矽鍺材質的襯裡層109;並且使襯裡層109,具有隨著形成厚度增加而線性遞減的鍺濃度梯度。其中,襯裡層109之鍺濃度梯度的起始濃度,等於或小於矽鍺磊晶層107之鍺含量(亦即可小於重量百分比40),較佳是等於矽鍺磊晶層107之鍺含量。在本實施例之中,襯裡層109之鍺濃度梯度的起始濃度,實質為重量百分比25。
襯裡層109的形成方式,亦大致與矽鍺磊晶層107的形成方式類似。二者的差別在於,襯裡層109內的鍺含量分佈。在本發明的一些實施例之中,形成襯裡層109的沉積製程,採用氣體流量控制器來控制鍺烷、矽烷(二氯矽甲烷或二矽烷)、氯化氫和二硼烷四者的氣體流量,使鍺烷的氣體流量隨著沉積時間呈線性遞減,藉以形成厚度實質介於30Å到100Å,鍺含量隨著厚度增加而呈線性遞減的磊晶矽鍺襯裡層。
例如,在本實施例之中,形成襯裡層109的沉積製程,是 將鍺烷的氣體流量,由起始的270sccm,在200秒的操作時間中,線性遞減至0 sccm。同時,氯化氫、二硼烷及矽烷(二氯矽甲烷或二矽烷)的氣體流量,也可隨著操作時間中,線性遞減或自始保持恆定,氯化氫、二硼烷及矽烷(二氯矽甲烷或二矽烷)的氣體流量,較佳是隨著鍺烷線性遞減,如此可使矽鍺襯裡層109成長速率實質上固定,製程較為穩定且便於控制。例如,在本發明的一些實施例之中,二硼烷的氣體流量,由起始的60sccm,在200秒的操作時間中,線性遞減至0 sccm(請參照圖6)。藉以使襯裡層109的厚度實質為80Å並使襯裡層109中的鍺含量隨著厚度增加,由重量百分比25線性遞減至0。
為了增加襯裡層109中的鍺含量,在鍺烷的氣體流量線性減少一段時間之後,可將鍺烷的氣體流量保持恆定,並維持一段時間;且可將線性減少氣體流量和保持氣體流量恆定這兩個步驟加以重複。藉以使襯裡層109沉積製程中的鍺烷氣體流量,呈階梯狀遞減。同樣地,氯化氫和二硼烷的氣體流量,也可藉由氣體流量控制器的控制,使其呈階梯狀遞減。另外,為了使襯裡層109的成長速率保持穩定,在襯裡層109沉積製程中,氯化氫的氣體流量,較佳係隨著鍺烷的氣體流量同步遞減或保持恆定。而在本實施例之中,矽烷(二氯矽甲烷或二矽烷)的氣體流量,則自始保持恆定(請參照圖7)。
而此處所謂的原位,即是指矽鍺磊晶層107與襯裡層109的製備可以是在同一反應室或同一機台中完成。除此之外,在本發明的一些實施例之中,形成襯裡層109的沉積溫度,還可與形成矽鍺磊晶層107的沉積溫度相同。另外,在本實施例中,除了矽鍺磊晶層107與襯裡層109之外,無摻雜矽鍺層108的製備,也可在同一反應室或同一機台之中原位完成。
後續,再於襯裡層109上,形成一覆蓋層110,完成場效應電晶體元件10之化合物半導體磊晶結構100的製備(如圖1E所繪示)。其中,覆蓋層110係藉由沉積製程,形成在襯裡層109上的矽材質層。本發明的一些實施例之中,覆蓋層110的厚度,實質為50至150Å。
在本發明的一些實施例之中,覆蓋層110的形成,係延續氣體流量控制器對氯化氫、二硼烷及二氯矽甲烷(矽烷或二矽烷)的氣體流量控制,以原位的方式來進行。如圖6及圖7所繪示,其中形成覆蓋層110的氯化氫、二硼烷及二氯矽甲烷(矽烷或二矽烷)的氣體流量,係延續製備襯裡層109的氣體流量,而保持恆定。
由於襯裡層109為具有鍺含量濃度會隨著厚度增加而線性遞減的單層結構,相較於由多層矽鍺磊晶層所構成的多層襯裡層結構,並不會在各個矽鍺磊晶層介面之間,產生晶格差排的現象。因此,可大幅改善矽鍺磊晶結構應力鬆弛的問題。
為了讓襯裡層109的特徵和優點能更明顯易懂,以下舉出數個比較例,配合原子力顯微鏡(Atomic Force Microscopy,AFM),使用X-ray diffraction spectrum進行拉伸應力與鬆弛(Strain and Relaxation)測試,並與圖1E所繪示之化合物半導體磊晶結構100的測試結果進行比較。
請參照圖2及圖3,圖2及圖3係根據本發明的另外一些實施例,所分別繪示的金屬氧化物半導體場效應電晶體元件20和30的結構剖面示意圖。金屬氧化物半導體場效應電晶體元件20和30的結構,大致與圖1E所繪示的金屬氧化物半導體場效應電晶體元件10相似。三者的差異在於,半導體場效應電晶體元件10、20和30的化合物半導體磊晶結構100、200 和300有所不同。
其中,化合物半導體磊晶結構100,具有鍺含量會隨著厚度增加而呈線性遞減的矽鍺磊晶襯裡層109;化合物半導體磊晶結構200,具有固定鍺含量濃度(實質為重量百分比25)的單層矽鍺磊晶襯裡層209;而化合物半導體磊晶結構300,則具有複數層鍺含量濃度分別為重量百分比30和8的矽鍺磊晶襯裡層309a和309b。為了清楚描述起見,場效應電晶體元件10、20和30中,相同的元件將以相同的圖示符號加以標示。
觀察拉伸應力與鬆弛測試的結果,與未採用襯裡層的矽鍺磊晶結構作比較,化合物半導體磊晶結構100、200和300產生的鬆弛程度,分別是之0.43%、17.01%及19.82%。顯示:具有鍺含量隨著厚度增加而線性遞減的襯裡層109,不但具有解決化合物半導體磊晶結構100與其他材質層,因介面晶格差排不匹配,造成分層的問題。同時能改善,使用由多層矽鍺磊晶層所構成的多層襯裡層,造成矽鍺磊晶結構應力鬆弛的問題。
加上,襯裡層109是採用動態調整沈積氣體濃度的方式,藉由單一連續磊晶沉積製程來製備。可以省去了如圖3的多層矽鍺磊晶襯裡層309a和309b,在各別製程之間不可避免的預清洗及吹乾(pump & purge)步驟。不僅可簡化製程,更可防止製程間因溫差劇烈改變,所引起的熱震(Thermal Shock)問題。
根據上述,本發明的實施例是提供一種化合物半導體磊晶結構及其製作方法。先在基材之中形成第一化合物磊晶層;再採用動態調整沈積氣體濃度的方式,藉由單一連續磊晶沉積製程,在第一化合物磊晶層上,形成第二化合物磊晶層。使第二有化合物磊晶層具有線性遞減的一金屬濃度梯度。之後,再於第二有化合物磊晶層上形成一半導體材質層。藉由降低化合物 磊晶層之間,因為介面的晶格差排的現象,解決化合物磊晶結構應力鬆弛,影響元件效能的問題。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。形成化合物半導體磊晶結構的材料,並不限於矽鍺磊晶材料;而化合物半導體磊晶結構的應用範圍,也不以金屬氧化物半導體場效應電晶體元件為限。例如,上述實施例所揭露之技術特徵,亦可適用於鰭式場效電晶體。且任何該領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧金屬氧化物半導體場效應電晶體元件
20‧‧‧金屬氧化物半導體場效應電晶體元件
30‧‧‧金屬氧化物半導體場效應電晶體元件
100‧‧‧化合物半導體磊晶結構
101‧‧‧基材
101a‧‧‧基材表面
102‧‧‧閘極結構
102a‧‧‧閘介電層
102b‧‧‧閘極導體層
102c‧‧‧閘覆蓋層
103‧‧‧間隙壁
106‧‧‧開口
107‧‧‧矽鍺磊晶層
108‧‧‧無摻雜矽鍺層
109‧‧‧襯裡層
110‧‧‧覆蓋層
200‧‧‧化合物半導體磊晶結構
209‧‧‧矽鍺磊晶襯裡層
300‧‧‧化合物半導體磊晶結構
309a‧‧‧矽鍺磊晶襯裡層
309b‧‧‧矽鍺磊晶襯裡層
H‧‧‧高度差
圖1A至1E係根據本發明的一實施例所繪示,具有化合物半導體磊晶結構之金屬氧化物半導體場效應電晶體元件的製程結構剖面示意圖。
圖2係根據本發明的另一實施例,所繪示的金屬氧化物半導體場效應電晶體元件的結構剖面示意圖。
圖3係根據本發明的又一實施例,所繪示的金屬氧化物半導體場效應電晶體元件的結構剖面示意圖。
圖4係根據本發明的一實施例,所繪示形成無摻雜矽鍺層和矽鍺磊晶層的氣體流量控制圖。
圖5係根據本發明的另一實施例,所繪示形成無摻雜矽鍺層和矽鍺磊晶層的氣體流量控制圖。
圖6係根據本發明的一實施例,所繪示形成襯裡層和覆蓋層的氣體流量控制圖。
圖7係根據本發明的另一實施例,所繪示形成襯裡層和覆蓋層的氣體流量控制圖。
10‧‧‧金屬氧化物半導體場效應電晶體元件
100‧‧‧化合物半導體磊晶結構
101‧‧‧基材
102‧‧‧閘極結構
102a‧‧‧閘介電層
102b‧‧‧閘極導體層
102c‧‧‧閘覆蓋層
103‧‧‧間隙壁
107‧‧‧矽鍺磊晶層
108‧‧‧無摻雜矽鍺層
109‧‧‧襯裡層
110‧‧‧覆蓋層

Claims (16)

  1. 一種化合物半導體磊晶結構的製作方法,包括:在一基材之上形成一無摻雜矽鍺層,其中使該無摻雜矽鍺層具有線性遞增的一鍺濃度梯度;於該無摻雜矽鍺層上形成一第一化合物磊晶層;進行一連續磊晶沉積製程,在該第一化合物磊晶層上,形成一第二化合物磊晶層,使該第二化合物磊晶層具有線性遞減的一金屬濃度梯度;以及於該第二有化合物磊晶層上形成一半導體材質層。
  2. 如申請專利範圍第1項所述之化合物半導體磊晶結構的製作方法,其中該第一化合物磊晶層具有一金屬濃度,且該金屬濃度實質大於或等於該金屬濃度梯度的一起始濃度。
  3. 如申請專利範圍第1項所述之化合物半導體磊晶結構的製作方法,其中該第二化合物磊晶層的形成,包括控制一含有金屬之反應氣體的一氣體流量,使其呈線性遞減。
  4. 如申請專利範圍第3項所述之化合物半導體磊晶結構的製作方法,其中該第二化合物磊晶層的形成,更包括:控制該含有金屬之反應氣體的該氣體流量,使其保持恆定一段時間。
  5. 如申請專利範圍第4項所述之化合物半導體磊晶結構的製作方法,其中該第一化合物磊晶層為一矽鍺塊材(bulk SiGe)層,且該含有金屬之反應氣體包括鍺烷(GeH4)。
  6. 如申請專利範圍第5項所述之化合物半導體磊晶結構的製作方法,其中該第二化合物磊晶層的形成,包括採用一氣體流量控制器(mass flow controller,MFC)來控制鍺烷、氯化氫(HCl)和二硼烷(B2H6)三者的氣體流量,使鍺烷的氣體流量呈線性遞減或保持恆定一段時間。
  7. 如申請專利範圍第5項所述之化合物半導體磊晶結構的製作方法,其中該第一化合物磊晶層摻雜有硼。
  8. 如申請專利範圍第1項所述之化合物半導體磊晶結構的製作方法,其中該無摻雜矽鍺層的形成,包括採用一氣體流量控制器來控制鍺烷和氯化氫二者的氣體流量,使鍺烷的氣體流量呈線性遞增或保持恆定一段時間。
  9. 如申請專利範圍第1項所述之化合物半導體磊晶結構的製作方法,其中形成該第一化合物磊晶層的步驟和形成該第二化合物磊晶層的步驟,具有相同的一製程溫度。
  10. 一種化合物半導體磊晶結構,包括:一基材;一第一化合物磊晶層,位於該基材之上;一無摻雜矽鍺層,位於該基材與該第一化合物磊晶層之間,其中該無摻雜矽鍺層係具有線性遞增的一鍺濃度梯度;一第二化合物磊晶層,具有線性遞減的一金屬濃度梯度,位於該第一化合物磊晶層上;以及 一半導體材質層,位於該第二有化合物磊晶層上。
  11. 如申請專利範圍第10項所述的化合物半導體磊晶結構,其中該第一化合物磊晶層具有一金屬濃度,且該金屬濃度實質大於或等於該金屬濃度梯度的一起始濃度。
  12. 如申請專利範圍第10項所述的化合物半導體磊晶結構,其中該第一化合物磊晶層為一矽鍺塊材層,包含重量百分比實質為40的鍺(Ge),且摻雜有重量百分比實質為25的硼(B);該第二化合物磊晶層,具有線性遞減的一鍺濃度梯度。
  13. 如申請專利範圍第10項所述的化合物半導體磊晶結構,其中該第一化合物磊晶層具有高過該基材的一高度差(step height)。
  14. 如申請專利範圍第13項所述的化合物半導體磊晶結構,其中該高度差實質介於150Å到170Å之間。
  15. 如申請專利範圍第10項所述的化合物半導體磊晶結構,其中該第二化合物磊晶層具有實質小於100Å的一厚度。
  16. 如申請專利範圍第15項所述的化合物半導體磊晶結構,其中該厚度實質介於30Å到100Å之間。
TW101132794A 2012-09-07 2012-09-07 化合物半導體磊晶結構及其製作方法 TWI546960B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101132794A TWI546960B (zh) 2012-09-07 2012-09-07 化合物半導體磊晶結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101132794A TWI546960B (zh) 2012-09-07 2012-09-07 化合物半導體磊晶結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201411841A TW201411841A (zh) 2014-03-16
TWI546960B true TWI546960B (zh) 2016-08-21

Family

ID=50820938

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132794A TWI546960B (zh) 2012-09-07 2012-09-07 化合物半導體磊晶結構及其製作方法

Country Status (1)

Country Link
TW (1) TWI546960B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991343B2 (en) 2015-02-26 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. LDD-free semiconductor structure and manufacturing method of the same
US9728598B2 (en) * 2015-04-07 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having barrier layer to prevent impurity diffusion

Also Published As

Publication number Publication date
TW201411841A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
US8710632B2 (en) Compound semiconductor epitaxial structure and method for fabricating the same
TWI404123B (zh) 半導體膜之選擇性磊晶成長
US10115826B2 (en) Semiconductor structure and the manufacturing method thereof
TWI509699B (zh) 通道上工程應變之應變源
TWI645562B (zh) 在單一晶圓處理室中製作具有所需均勻度控制之加強型半導體結構之方法
US7494884B2 (en) SiGe selective growth without a hard mask
US7195985B2 (en) CMOS transistor junction regions formed by a CVD etching and deposition sequence
US8680511B2 (en) Bilayer gate dielectric with low equivalent oxide thickness for graphene devices
TWI765765B (zh) 包含具氧單層及碳單層之超晶格之半導體元件及相關方法
US20110003451A1 (en) Intermediate product for a multichannel fet and process for obtaining an intermediate product
US8415236B2 (en) Methods for reducing loading effects during film formation
JP2014512669A (ja) 低温選択エピタキシー方法
US20090035911A1 (en) Method for forming a semiconductor device having abrupt ultra shallow epi-tip regions
JP4664950B2 (ja) 半導体装置
CN1732556A (zh) 厚应变硅层及含有厚应变硅层的半导体结构的形成方法
CN102956445A (zh) 一种锗硅外延层生长方法
JP2012104735A (ja) 半導体装置及びその製造方法
US20160043164A1 (en) Capacitor and Method of Forming a Capacitor
TWI546960B (zh) 化合物半導體磊晶結構及其製作方法
JP5070779B2 (ja) 半導体装置の製造方法および半導体装置
TWI618120B (zh) 磊晶製程
TW201833996A (zh) 在鰭式場效電晶體(finfet)裝置上形成共形磊晶半導體覆層材料之方法
TWI720587B (zh) 用於製作具較低缺陷密度超晶格結構之方法及元件