TWI756554B - 半導體元件及其製備方法 - Google Patents

半導體元件及其製備方法 Download PDF

Info

Publication number
TWI756554B
TWI756554B TW108127166A TW108127166A TWI756554B TW I756554 B TWI756554 B TW I756554B TW 108127166 A TW108127166 A TW 108127166A TW 108127166 A TW108127166 A TW 108127166A TW I756554 B TWI756554 B TW I756554B
Authority
TW
Taiwan
Prior art keywords
doped region
spacers
moderately
doped
lightly
Prior art date
Application number
TW108127166A
Other languages
English (en)
Other versions
TW202101758A (zh
Inventor
廖俊誠
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202101758A publication Critical patent/TW202101758A/zh
Application granted granted Critical
Publication of TWI756554B publication Critical patent/TWI756554B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本揭露提供一種半導體元件及其製備方法。該半導體元件包含：一基底、位在該基底中的一控制結構、位在該控制結構的二側壁上的複數個第一間隙子、位在該等第一間隙子的側壁上之複數個第二間隙子以及位在該基底中的一第一摻雜區。該第一摻雜區具有一輕度摻雜區、一中度摻雜區以及一重度摻雜區。該第一摻雜區的該輕度摻雜區頂抵該控制結構的一邊緣。該第一摻雜區的該中度摻雜區頂抵該第一摻雜區的該輕度摻雜區。該第一摻雜區的該中度摻雜區圍繞該第一摻雜區的該重度摻雜區設置。

Description

半導體元件及其製備方法
本申請案主張2019/06/27申請之美國正式申請案第16/455,008號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件及其製備方法。特別是關於一種具有反熱電子效應能力的半導體元件以及具有反熱電子效應能力的該半導體元件之製備方法。
半導體元件係使用在不同的電子應用中，例如個人電腦、行動電話、數位相機，以及其他電子設備。半導體元件的尺寸持續地等比例縮小，以符合運算力(computing ability)的需求。然而，例如熱電子效應之問題的變異係出現在在等比例縮小製程期間。因此，在達到改善品質、良率以及可靠度上仍具有挑戰性。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件。該半導體元件包括一基底；一控制結構，位在該基底中；複數個第一間隙子，位在該控制結構的兩側壁上；複數個第二間隙子，位在該等第一間隙子的側壁上；以及一第一摻雜區，位在該基底中；其中該第一摻雜區具有一輕度摻雜區、一中度摻雜區以及一重度摻雜區，該第一摻雜區的該輕度摻雜區頂抵該控制結構的一邊緣，該第一摻雜區的該中度摻雜區頂抵該第一摻雜區的該輕度摻雜區，該第一摻雜區的該中度摻雜區圍繞該第一摻雜區的該重度摻雜區設置。
本揭露之另一實施例提供一種半導體元件。該半導體元件包括一基底；一控制結構，位在該基底中；複數個第一間隙子，位在該控制結構的兩側壁上；複數個第二間隙子，位在該等第一間隙子的側壁上；以及複數個第一摻雜區，位在該基底中；其中該等第一摻雜區的至少一者具有一輕度摻雜區、一中度摻雜區以及一重度摻雜區，該等第一摻雜區的該等輕度摻雜區交替地頂抵該控制結構的一邊緣，該等第一摻雜區的該等中度摻雜區對應地分別頂抵該等第一摻雜區的該等輕度摻雜區，該等第一摻雜區的該等中度摻雜區對應地分別圍繞該等第一摻雜區的該等重度摻雜區設置。
本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法的步驟包括：提供一基底；在該基底上形成一控制結構；在該基底中形成一第一輕度摻雜區以及一第二輕度摻雜區，其中該第一輕度摻雜區與該第二輕度摻雜區分開設置；形成複數個第一間隙子以連接到該控制結構的兩側壁上；在該基底中形成一第一中度摻雜區以及一第二中度摻雜區，其中該第一中度摻雜區與該第二中度摻雜區分開設置；形成複數個第 二間隙子以連接到該等第一間隙子的側壁；以及在該基底中形成一第一重度摻雜區以及一第二重度摻雜區，其中該第一重度摻雜區與該第二重度摻雜區分開設置。
由於該半導體元件的設計，可能減輕在半導體元件中的熱電子效應(hot electron effect)，並降低製造半導體元件的複雜度以及成本。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
100:基底
101:隔離結構
102:控制結構
103:第一間隙子
104:第二間隙子
105:第一摻雜區
106:第二摻雜區
107:隔離層
108:中間層
109:頂層
110:輕度摻雜區
111:中度摻雜區
112:重度摻雜區
113:輕度摻雜區
114:中度摻雜區
115:重度摻雜區
C1:摻雜劑濃度
C2:摻雜劑濃度
C3:摻雜劑濃度
D1:深度
D2:深度
D3:深度
L1:長度
L2:長度
L3:長度
S02:步驟
S04:步驟
S06:步驟
S08:步驟
S10:步驟
S12:步驟
S14:步驟
S16:步驟
S18:步驟
S20:步驟
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1及圖5到圖9為依據本揭露一些實施例的多個半導體元件的剖視示意圖。
圖2到圖4及圖10為依據本揭露一些實施例的該等半導體元件之頂視示意圖。
圖11為依據本揭露一些實施例的一種半導體元件之製備方法之流程示意圖。
圖12到圖20為依據本揭露一些實施例的製備一種半導體元件之流程之剖視示意圖。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相 應地進行解釋。
需注意的是，在本揭露的描述中，上方(above)(或之上(up))係對應Z方向箭頭的該方向，而下方(below)(或之下(down))係對應Z方向箭頭的相對方向。
在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，係均包括在半導體元件的範疇中。
本揭露係描述一半導體元件以及該半導體元件的製備方法。
請參考圖1及圖2，舉例來說，一半導體元件具有一基底100、複數個隔離結構(isolating structures)101、一控制結構102、複數個第一間隙子103、複數個第二間隙子104、一第一摻雜區(first doped region)105以及一第二摻雜區106。
請參考圖1及圖2，舉例來說，基底100由矽、摻雜矽、矽鍺(silicon germanium)、絕緣體上覆矽(silicon on insulator)、藍寶石上覆矽(silicon on sapphire)、絕緣體上矽鍺(silicon germanium on insulator)、碳化矽(silicon carbide)、鍺、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷砷化鎵(gallium arsenide phosphide)、磷化銦(indium phosphide)、磷化銦鎵(indium gallium phosphide)或任何其他IV-IV族、III-V族或II-VI族半導體材料所製。在所述的實施例中，基底100由摻雜矽所製，其係摻雜有硼(boron)。或者是，在其他實施例中，基底100由絕緣 體上覆矽所製，而絕緣體上覆矽的基底100係可減輕寄生電容問題，並減少半導體元件的漏電流(leakage currents)。
請參考圖1，複數個隔離結構101(圖2中未示)係可配置在基底100中，並相互分開設置。該等隔離結構101界定出半導體元件的一主動區(active region)。舉例來說，該等隔離結構100由一隔離材料所製，例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽、摻氟矽化物或其類似物。在所述的實施例中，該等隔離結構101由氧化矽所製。
請參考圖1及圖2，控制結構102可配置在基底100上，並可配置在由該等隔離結構101所界定出的主動區中。在所述的實施例中，控制結構102配置在基底100上。控制結構100可具有一隔離層(insulating layer)107、一中間層108以及一頂層109。隔離層107可配置在基底100上。在所述的實施例中，隔離層107配置在基底100上。舉例來說，隔離層107由氧化矽、氮氧化矽、氧化氮化矽、氮化矽或其類似物所製。在所述的實施例中，隔離層107由氧化矽所製。中間層108可配置在隔離層107上。在所述的實施例中，中間層108配置在隔離層107上，並相對基底100設置。舉例來說，中間層108由多晶矽所製。在所述的實施例中，中間層108由摻雜有磷(phosphorus)的多晶矽所製。頂層109可配置在中間層108上。在所述的實施例中，頂層109配置在中間層108上，並相對具有夾置在其間的中間層108之隔離層107設置。舉例來說，頂層109由一金屬矽化物所製，例如矽化鎳(nickel silicide)、矽化鉑(platinum silicide)、矽化鈦(titanium silicide)、矽化鉬(molybdenum silicide)、矽化鈷(cobalt silicide)、矽化鉭(tantalum silicide)、矽化鎢(tungsten silicide)或其類似物。在所述的實施例中，頂層109由矽化鎢所製。
需注意的是，在本揭露中，氮氧化矽代表含有矽、氮以及氧的一摻雜物，其氧的比例大於氮的比例。氧化氮化矽代表含有矽、氧以及氮的一摻雜物，其氮的比例大於大於氧的比例。
或者是，在其他實施例中，隔離層107可由鈦酸鍶鋇(barium strontium titanate)、鋯鈦酸鉛(lead zirconium titanate)、氧化鈦、氧化鋁、氧化鉿(hafnium oxide)、氧化釔(yttrium oxide)、氧化鋯(zirconium oxide)或其類似物所製。中間層108可由氮化鈦所製。頂層109可由氮化鉭所製。
請參考圖1及圖2，該等第一間隙子103可配置在基底100上。該等第一間隙子103可分別地連接到控制結構102的兩側壁上。在所述的實施例中，該等第一間隙子103配置在基底上。該等第一間隙子103的底表面分別地接觸基底100。該等第一間隙子103相互分開設置，且分別地連接到控制結構102的兩側壁上。舉例來說，該等第一間隙子103由氧化矽、氮化矽、多晶矽或其類似物所製。在所述的實施例中，該等第一間隙子103由氮化矽所製。
請參考圖1及圖2，該等第二間隙子104可配置在基底100上。該等第二間隙子104可分別地連接到該等第一間隙子103的側壁上。在所述的實施例中，該等第二間隙子104配置在基底100上。該等第二間隙子104的底表面分別地接觸基底100。該等第二間隙子104相互分開設置。該等第二間隙子104其中之一連接到該等第一間隙子103其中之一的兩側壁。其他的第二間隙子104連接到其他第一間隙子103的側壁。舉例來說，該等第二間隙子104由氧化矽、氮化矽或其類似物所製。在所述的實施例中，該等第二間隙子104由氧化矽所製。
請參考圖1及圖2所示，第一摻雜區105可配置在基底100中。第一摻雜區105頂抵控制結構102的一邊緣(edge)。第一摻雜區105的一部份相對該等第一間隙子103其中之一以及該等第二間隙子104其中之一設置。在所述的實施例中，第一摻雜區105具有一輕度摻雜區(lightly-doped area)110、一中度摻雜區(medium-doped area)111以及一重度摻雜區(heavily-doped area)112。
請參考圖1及圖2，第一摻雜區105的輕度摻雜區110配置在基底100中，並頂抵控制結構102的一邊緣。尤其是，第一摻雜區105的輕度摻雜區110頂抵控制結構102之隔離層107的一邊緣。需注意的是，第一摻雜區105的輕度摻雜區110並未位在控制結構102下。第一摻雜區105的輕度摻雜區110位在該等第一間隙子103其中之一之下。第一摻雜區105的輕度摻雜區110的一頂表面接觸該等第一間隙子103其中之一的底表面。或者是，在另外的實施例中，第一摻雜區105的輕度摻雜區110之一部分可位在控制結構102下。
請參考圖1及圖2，第一摻雜區105的中度摻雜區111配置在基底100中，並頂抵第一摻雜區105的輕度摻雜區110。第一摻雜區105的中度摻雜區111之一部分位在該等第二間隙子104其中之一之下。第一摻雜區105的中度摻雜區111的一頂表面接觸該等第二間隙子104其中之一的底表面。
請參考圖1及圖2，第一摻雜區105的重度摻雜區112配置在基底100中，且第一摻雜區105的中度摻雜區111圍繞第一摻雜區105的重度摻雜區112設置。第一摻雜區105的重度摻雜區112相對具有夾置在其間之第一摻雜區105的中度摻雜區111的第一摻雜區105的輕度摻雜區110設 置。需注意的是，第一摻雜區105的重度摻雜區112並未位在控制結構102、該等第一間隙子103的該其中之一或是該等第二間隙子104的該其中之一之下。
請參考圖1，第一摻雜區105的輕度摻雜區110具有一深度D1(平行於Z方向)。第一摻雜區105的中度摻雜區111具有一深度D2(平行於Z方向)。第一摻雜區105的重度摻雜區112具有一深度D3(平行於Z方向)。在所述的實施例中，第一摻雜區105的輕度摻雜區110的深度D1小於第一摻雜區105的中度摻雜區111的深度D2以及第一摻雜區105的重度摻雜區112的深度D3。第一摻雜區105的重度摻雜區112的深度D3小於第一摻雜區105的中度摻雜區111的深度D2。
請參考圖2，第一摻雜區105的輕度摻雜區110具有一長度L1(平行於X方向)，第一摻雜區105的中度摻雜區111具有一長度L2(平行於X方向)，第一摻雜區105的重度摻雜區112具有一長度L3(平行於X方向)。在所述的實施例中，第一摻雜區105的輕度摻雜區110之長度L1等於第一摻雜區105的中度摻雜區111之長度L2以及第一摻雜區105的重度摻雜區112之長度L3。
第一摻雜區105的輕度摻雜區110摻雜有一摻雜劑(dopant)，係不同於基底100的摻雜劑。第一摻雜區105的輕度摻雜區110具有一摻雜劑濃度(dopant concentration)C1。第一摻雜區105的中度摻雜區111摻雜有一摻雜劑，係與第一摻雜區105的輕度摻雜區110之摻雜物相同，並具有一摻雜劑濃度C2。第一摻雜區105的重度摻雜區112摻雜有一摻雜劑，係與第一摻雜區105的中度摻雜區111之摻雜劑相同，並具有一摻雜劑濃度C3。第一摻雜區105的重度摻雜區112之摻雜劑濃度C3可大於第一摻雜 區105的中度摻雜區111之摻雜劑濃度C2以及第一摻雜區105的輕度摻雜區110之摻雜劑濃度C1。第一摻雜區105的中度摻雜區111之摻雜劑濃度C2可大於第一摻雜區105的輕度摻雜區110之摻雜劑濃度C1。
尤其是，在所述的實施例中，第一摻雜區105的輕度摻雜區110摻雜有磷，且第一摻雜區105的輕度摻雜區110之摻雜劑濃度C1為約1E14 atoms/cm3到1E16 atoms/cm3。第一摻雜區105的中度摻雜區111之摻雜劑濃度C2為約1E15 atoms/cm3到1E17 atoms/cm3。第一摻雜區105的重度摻雜區112之摻雜劑濃度C3為約1E17 atoms/cm3到1E19 atoms/cm3。或者是，在所述的另一實施例中，第一摻雜區105的中度摻雜區111摻雜有一摻雜劑，係不同於基底100的摻雜劑，且不同於第一摻雜區105的輕度摻雜區110的摻雜劑。第一摻雜區105的重度摻雜區112摻雜有一摻雜劑，係不同於基底100的摻雜劑，且不同於第一摻雜區105的中度摻雜區111的摻雜劑。
請參考圖1及圖2，第二摻雜區106可配置在基底100中，並可與第一摻雜區105對稱地設置。第二摻雜區106頂抵控制結構102的另一邊緣。第二摻雜區106的一部份相對其他第一間隙子103與其他第二間隙子104設置。在所述的實施例中，第二摻雜區106具有一輕度摻雜區113、一中度摻雜區114以及一重度摻雜區115。
請參考圖1及圖2，第二摻雜區106的輕度摻雜區113配置在基底100中，並頂抵控制結構100的另一邊緣。換言之，第二摻雜區106的輕度摻雜區113相對第一摻雜區105的輕度摻雜區110設置。尤其是，第二摻雜區106的輕度摻雜區113頂抵控制結構102的隔離層107之另一邊緣。需注意的是，第二摻雜區106的輕度摻雜區113並未位在控制結構102下。 第二摻雜區106的輕度摻雜區113位在另外的第一間隙子103下。第二摻雜區106的輕度摻雜區113的一頂表面接觸其他第一間隙子103的底表面。或者是，在所述另外實施例中，第二摻雜區106的輕度摻雜區113之一部分位在控制結構102下。
請參考圖1及圖2，第二摻雜區106的中度摻雜區114配置在基底100中，並頂抵第二摻雜區106的輕度摻雜區113。第二摻雜區106的中度摻雜區114相對第一摻雜區105的中度摻雜區111設置。第二摻雜區106的中度摻雜區114之一部分位在其他第二間隙子104下。第二摻雜區106的中度摻雜區114之一頂表面接觸其他第二間隙子104的底表面。
請參考圖1及圖2，第二摻雜區106的重度摻雜區115配置在基底100中，且第二摻雜區106的中度摻雜區114圍繞第二摻雜區106的重度摻雜區115設置。第二摻雜區106的重度摻雜區115相對具有夾置在其間之第二摻雜區106的中度摻雜區114的第二摻雜區106的輕度摻雜區113設置。第二摻雜區106的重度摻雜區115相對第一摻雜區105的重度摻雜區112設置。需注意的是，第二摻雜區106的重度摻雜區115並未位在控制結構102、其他的第一間隙子103或其他的第二間隙子104之下。
請參考圖1，第二摻雜區106的輕度摻雜區113具有一深度，係等於第一摻雜區105的輕度摻雜區110之深度D1。第二摻雜區106的中度摻雜區114具有一深度，係等於第一摻雜區105的中度摻雜區111之深度D2。第二摻雜區106的重度摻雜區115具有一深度，係等於第一摻雜區105的重度摻雜區112之深度D3。
請參考圖2，第二摻雜區106的輕度摻雜區113具有一長度，係等於第一摻雜區105的輕度摻雜區110之長度L1。第二摻雜區106的中度 摻雜區114具有一長度，係等於第一摻雜區105的中度摻雜區111之長度L2。第二摻雜區106的重度摻雜區115具有一長度，係等於第一摻雜區105的重度摻雜區112之長度L3。
第二摻雜區106的輕度摻雜區113摻雜有一摻雜劑，係不同於基底100的摻雜劑。第二摻雜區106的輕度摻雜區113具有一摻雜劑濃度，係等於第一摻雜區105的輕度摻雜區110之摻雜劑濃度C1。第二摻雜區106的中度摻雜區114摻雜有一摻雜劑，係不同於基底100的摻雜劑。第二摻雜區106的中度摻雜區114具有一摻雜劑濃度，係等於第一摻雜區105的中度摻雜區111之摻雜劑濃度C2。第二摻雜區106的重度摻雜區115摻雜有一摻雜劑，係不同於基底100的摻雜劑。第二摻雜區106的重度摻雜區115具有一摻雜劑濃度，係等於第一摻雜區105的重度摻雜區112之摻雜劑濃度C3。
在本揭露中，第二摻雜區106的輕度摻雜區113、第一摻雜區105的輕度摻雜區110、第二摻雜區106的中度摻雜區114以及第一摻雜區105的中度摻雜區111係鄰近控制結構102設置，並可引起熱電子，該等熱電子是由高電場所造成，而高電場是由等比例縮小的半導體元件所產生。因此，係可減輕熱電子效應。
複數個第一間隙子103與複數個第二間隙子104可協助來增加在第二摻雜區106的輕度摻雜區113、第一摻雜區105的輕度摻雜區110、第二摻雜區106的中度摻雜區114以及第一摻雜區105的中度摻雜區111之上的垂直電場，以提升半導體元件的反熱電子能力(anti-hot electron capability)。
由於複數個第二間隙子104的存在，因此可最小化複數個第 一間隙子103的一厚度，藉此降低形成在第一摻雜區105與控制結構102之間或第二摻雜區106與控制結構102之間的重疊電容(overlap capacitance)。
或者是，在其他實施例中，請參考圖3，第一摻雜區105的輕度摻雜區110之長度L1，大於第一摻雜區105的中度摻雜區111之長度L2以及第一摻雜區105的重度摻雜區112之長度L3。第一摻雜區105的中度摻雜區111之長度L2，大於第一摻雜區105的重度摻雜區112之長度L3。第一摻雜區105的輕度摻雜區110以及第一摻雜區105的中度摻雜區111之較大長度，係可提升避免該等熱電子注入到控制結構102之隔離層107中之能力。
或者是，在其他實施例中，請參考圖4，第一摻雜區105的輕度摻雜區110之一部分具有一長度L1，所述部分為位在該等第一間隙子103其中之一之下。第一摻雜區105的輕度摻雜區110之剩餘部分具有一長度L3。第一摻雜區105的輕度摻雜區110之該部分的長度L1，大於第一摻雜區105的輕度摻雜區110之該剩餘部分的長度L3。意即，從頂視圖來看，第一摻雜區105的輕度摻雜區110形成一T形圖案。第一摻雜區105的中度摻雜區111之一部分具有一長度L2，所述部分為位在該等第二間隙子104其中之一之下。第一摻雜區105的中度摻雜區111之剩餘部分具有一長度，係等於第一摻雜區105的輕度摻雜區110之該剩餘部分的長度L3。第一摻雜區105的中度摻雜區111之該部分的長度L2，大於第一摻雜區105的輕度摻雜區110之該剩餘部分的長度L3。意即，從頂視圖來看，第一摻雜區105的中度摻雜區111形成一T形圖案。第一摻雜區105的重度摻雜區112具有一長度，係等於第一摻雜區105的輕度摻雜區110之該剩餘部分的長 度L3。相較於圖3中的實施例，第一摻雜區105的T形輕度摻雜區110以及第一摻雜區105的T形中度摻雜區111，係表示在基底100中的較小空間。電阻值(resistance)係正比於在基底100中的第一摻雜區105之空間。由於在基底100中第一摻雜區105之較小空間，因此，在圖4中的半導體元件係可顯出較低功率消耗(lower power dissipation)。
或者是，在其他實施例中，請參考圖5，第一摻雜區105與第二摻雜區106為非對稱設置。尤其是，第二摻雜區106僅具有一重度摻雜區115。第二摻雜區106的重度摻雜區115之一部份係位在其他第一間隙子103與其他第二間隙子104之下。第二摻雜區106的重度摻雜區115之一頂表面接觸其他第一間隙子103與其他第二間隙子104的底表面。
或者是，在其他實施例中，請參考圖6，第一摻雜區105與第二摻雜區106為非對稱設置。尤其是，第二摻雜區106僅具有一中度摻雜區114以及一重度摻雜區115。第二摻雜區106的中度摻雜區114之一部份係位在其他第一間隙子103與其他第二間隙子104之下。第二摻雜區106的中度摻雜區114之一頂表面接觸其他第一間隙子103與其他第二間隙子104的底表面。第二摻雜區106的中度摻雜區114係圍繞第二摻雜區106的重度摻雜區115設置。
或者是，在其他實施例中，請參考圖7，第一摻雜區105與第二摻雜區106為非對稱設置。尤其是，第二摻雜區106僅具有一中度摻雜區114以及一重度摻雜區115。第二摻雜區106的中度摻雜區114之一部份係位在其他第一間隙子103之下。第二摻雜區106的中度摻雜區114之一頂表面接觸其他第一間隙子103的底表面。第二摻雜區106的重度摻雜區115之一部份係位在其他第二間隙子104之下。第二摻雜區106的重度摻雜 區115之一頂表面接觸其他第二間隙子104的底表面。第二摻雜區106的中度摻雜區114係圍繞第二摻雜區106的重度摻雜區115設置。
或者是，在其他實施例中，請參考圖8，第一摻雜區105與第二摻雜區106為非對稱設置。尤其是，第二摻雜區106僅具有一輕度摻雜區113以及一重度摻雜區115。第二摻雜區106的輕度摻雜區113之一部份係位在其他第一間隙子103與其他第二間隙子104之下。第二摻雜區106的輕度摻雜區113之一頂表面接觸其他第一間隙子103與其他第二間隙子104的底表面。第二摻雜區106的重度摻雜區115頂抵第二摻雜區106的輕度摻雜區113。
或者是，在其他實施例中，請參考圖9，第一摻雜區105與第二摻雜區106為非對稱設置。尤其是，第二摻雜區106僅具有一輕度摻雜區113以及一重度摻雜區115。第二摻雜區106的輕度摻雜區113之一部份係位在其他第一間隙子103之下。第二摻雜區106的輕度摻雜區113之一頂表面接觸其他第一間隙子103的底表面。第二摻雜區106的重度摻雜區115之一部份係位在其他第二間隙子104之下。第二摻雜區106的重度摻雜區115之一頂表面接觸其他第二間隙子104的底表面。第二摻雜區106的重度摻雜區115頂抵第二摻雜區106的輕度摻雜區113設置。
或者是，在其他實施例中，請參考圖10，半導體元件具有複數個第一摻雜區105以及複數個第二摻雜區106。該等第一摻雜區105形成在基底100中。該等第一摻雜區105交替地頂抵控制結構102的邊緣。第一摻雜區105各具有一輕度摻雜區110、一中度摻雜區111以及一重度摻雜區112。
請參考圖10，該等第一摻雜區105的該等輕度摻雜區110交 替地頂抵控制結構102的隔離層107之一邊緣。該等第一摻雜區105的該等輕度摻雜區110分別地位在該等第一間隙子103之下。該等第一摻雜區105的該等輕度摻雜區110之頂表面接觸該等第一間隙子103其中之一的底表面。
請參考圖10，該等第一摻雜區105的該等中度摻雜區111對應地分別頂抵該等第一摻雜區105的該等輕度摻雜區110。該等第一摻雜區105的該等中度摻雜區111的一部份分別地位在該等第二間隙子104其中之一之下。該等第一摻雜區105的該等中度摻雜區111之頂表面接觸該等第二間隙子104其中之一的底表面。
請參考圖10，該等第一摻雜區105的該等中度摻雜區111對應地分別圍繞該等第一摻雜區105的該等重度摻雜區112設置。該等第一摻雜區105的該等重度摻雜區112對應地分別相對該等第一摻雜區105的該等輕度摻雜區110設置，且該等第一摻雜區105的該等中度摻雜區111對應地分別夾置在其間。該等第一摻雜區105的該等重度摻雜區112並未位在控制結構102、該等第一間隙子103其中之一以及該等第二間隙子104其中之一之下。
請參考圖10，該等第二摻雜區106可形成在基底100中，並可對應地分別與該等第一摻雜區105對稱設置。該等第二摻雜區106交替地頂抵其他的控制結構102。
請參考圖11及圖12，在步驟S02中，提供一基底100。舉例來說，基底100由矽、摻雜矽、矽鍺、絕緣體上覆矽、藍寶石上覆矽、絕緣體上矽鍺、碳化矽、鍺、砷化鎵、磷化鎵、磷砷化鎵、磷化銦、磷化銦鎵或任何其他IV-IV族、III-V族或II-VI族半導體材料所製。在所述的實施 例中，基底100由摻雜矽所製，其係摻雜有硼(boron)。
請參考圖11及圖13，在步驟S04中，複數個隔離結構101形成在基底100中。該等隔離結構101相互分開設置，並界定出半導體元件的一主動區。舉例來說，該等隔離結構100由一隔離材料所製，例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽、摻氟矽化物或其類似物。在所述的實施例中，該等隔離結構101由氧化矽所製。
請參考圖11及圖14，在步驟S06中，一隔離層107形成在基底100上。舉例來說，隔離層107由氧化矽、氮氧化矽、氧化氮化矽、氮化矽或其類似物所製。在所述的實施例中，隔離層107由氧化矽所製。
請參考圖11及圖15，在步驟S08中，一中間層108形成在隔離層107上。舉例來說，中間層108由多晶矽所製。在所述的實施例中，中間層108由摻雜有磷(phosphorus)的多晶矽所製。
請參考圖11及圖16，在步驟S10中，一頂層109形成在中間層108上。舉例來說，頂層109由一金屬矽化物所製，例如矽化鎳、矽化鉑、矽化鈦、矽化鉬、矽化鈷、矽化鉭、矽化鎢或其類似物。在所述的實施例中，頂層109由矽化鎢所製。隔離層107、中間層108以及頂層109係一起形成一控制結構102。控制結構102具有兩側壁。隔離層107具有兩邊緣(edges)。
請參考圖11及圖17，在步驟S12中，一第一輕度摻雜區110以及一第二輕度摻雜區113分別地形成在基底100中。第一輕度摻雜區110以及第二輕度摻雜區113相互分開設置。第一輕度摻雜區110頂抵隔離層107的兩邊緣其中之一，並佔據隔離層107之兩邊緣其中之一與該等隔離結構101其中之一之間的一空間。第一輕度摻雜區110具有一深度D1以及 一摻雜劑濃度C1，摻雜劑濃度C1為約1E14 atoms/cm3到1E16 atoms/cm3的範圍內。第二輕度摻雜區113頂抵隔離層107的另一邊緣，並占據隔離層107的另一邊緣與另外的隔離結構101之間的一空間。第二輕度摻雜區113具有一深度，係等於第一摻雜區110的深度D1，並具有一摻雜劑濃度，係等於第一摻雜區110的摻雜劑濃度C1。執行使用控制結構102當作一遮罩的一植入製程(implantation process)，以形成第一摻雜區110與第二摻雜區113。一植入能量(implantation energy)約為0.1keV到30keV，且一植入濃度(implantation concentration)約為1E12 atoms/cm2到1E14 atoms/cm2。由於在植入製程期間控制結構102當作遮罩使用，所以無須用於形成第一摻雜區110與第二摻雜區113之額外的遮罩。因此，係可降低半導體元件的製造複雜度與成本。
請參考圖11及圖18，在步驟S14中，複數個第一間隙子103形成在基底100上。該等第一間隙子103相互分開設置，且分別地連接到控制結構102的兩側壁。該等第一間隙子103的底表面分別地接觸第一輕度摻雜區110的一頂表面與第二摻雜區113的一頂表面。舉例來說，該等第一間隙子103由氧化矽、氮化矽、多晶矽或其類似物所製。在所述的實施例中，該等第一間隙子103由氮化矽所製。執行一沉積製程以及一蝕刻製程，以形成該等第一間隙子103。沉積製程可為化學氣相沉積或其類似製程。蝕刻製程可為非等向性乾蝕刻製程，並在沉積製程之後執行。
請參考圖11及圖19，在步驟S16中，一第一中度摻雜區111以及一第二中度摻雜區114分別地形成在基底100中。第一中度摻雜區111頂抵第一輕度摻雜區110。第一中度摻雜區111佔據該等第一間隙子103其中之一與該等隔離結構101其中之一之間的一空間。第一中度摻雜區111 具有一深度D1以及一摻雜劑濃度C2，摻雜劑濃度C2為約1E15 atoms/cm3到1E17 atoms/cm3範圍內。第二中度摻雜區114頂抵第二輕度摻雜區113。第二中度摻雜區114佔據另一第一間隙子114與另一隔離結構101之間的一空間。第二中度摻雜區114具有一深度，係等於第一中度摻雜區11的深度D2，並具有一摻雜劑濃度，係等於第一中度摻雜區111的摻雜劑濃度C2。執行使用該等第一間隙子103當作一遮罩的一植入製程，以形成第一中度摻雜區111與第二中度摻雜區114。一植入能量約為50keV到200keV，且一植入濃度約為1E14 atoms/cm2到1E15 atoms/cm2。由於在植入製程期間該等第一間隙子103當作遮罩使用，所以無須用於形成第一中度摻雜區111與第二中度摻雜區114之額外的遮罩。因此，係可降低半導體元件的製造複雜度與成本。
請參考圖11及圖20，在步驟S18中，複數個第二間隙子104形成在基底100上。該等第二間隙子104相互分開設置，且分別地連接到該等第一間隙子103的兩側壁。該等第二間隙子104的底表面分別地接觸第一中度摻雜區111的一頂表面以及第二中度摻雜區114的一頂表面。舉例來說，該等第二間隙子104由氧化矽、氮化矽或其類似物所製。在所述的實施例中，該等第二間隙子104由氧化矽所製。執行一沉積製程以及一蝕刻製程，以形成該等第二間隙子104。沉積製程可為化學氣相沉積或其類似製程。蝕刻製程可為非等向性乾蝕刻製程，並在沉積製程之後執行。
請參考圖1及圖11，在步驟S20中，一第一重度摻雜區112以及一第二重度摻雜區115形成在基底100中。第一重度摻雜區112相對第一輕度摻雜區110設置，且第一中度摻雜區111夾置在其間。第一重度摻雜區112佔據該等第二間隙子104其中之一與該等隔離結構101其中之一之間的 一空間。第一重度摻雜區112具有一深度以及具有一摻雜劑濃度C3，摻雜劑濃度C3約為1E17 atoms/cm3到1E19 atoms/cm3範圍內。第一輕度摻雜區110、第一中度摻雜區111以及第一重度摻雜區112係一起形成一第一摻雜區105。第二重度摻雜區115相對第二輕度摻雜區113設置，且第二中度摻雜區114夾置在其間。第二重度摻雜區115佔據另一第二間隙子104與另一隔離結構104之間的一空間。第二重度摻雜區115具有一深度，係等於第一重度摻雜區112的深度D3，並具有一摻雜劑濃度，係等於第一重度摻雜區112的摻雜劑濃度C3。第二輕度摻雜區113、第二中度摻雜區114以及第二重度摻雜區115係一起形成一第二摻雜區106。執行使用該等第二間隙子104當作一遮罩的一植入製程，以形成第一重度摻雜區112與第二重度摻雜區115。一植入能量約為50keV到150keV，且一植入濃度約為1E15 atoms/cm2到5E15 atoms/cm2。由於在植入製程期間該等第二間隙子104當作遮罩使用，所以無須用於形成第一重度摻雜區112與第二重度摻雜區115之額外的遮罩。因此，係可降低半導體元件的製造複雜度與成本。
使用控制結構102、該等第一間隙子103以及該等第二間隙子104當作遮罩，所以無須用於形成第一摻雜區105與第二摻雜區106之額外的遮罩。因此，係可降低半導體元件的製造複雜度與成本。此外，第一摻雜區105與第二摻雜區106的設計，係可減輕在半導體元件中的熱電子效應(hot electron effect)。結果，係可提供一可靠的半導體元件。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100:基底
101:隔離結構
102:控制結構
103:第一間隙子
104:第二間隙子
105:第一摻雜區
106:第二摻雜區
107:隔離層
108:中間層
109:頂層
110:輕度摻雜區
111:中度摻雜區
112:重度摻雜區
113:輕度摻雜區
114:中度摻雜區
115:重度摻雜區
D1:深度
D2:深度
D3:深度

Claims (14)

  1. 一種半導體元件，包括：一基底；一控制結構，位在該基底上；複數個第一間隙子，位在該控制結構的兩側壁上；複數個第二間隙子，位在該等第一間隙子的側壁上；以及一第一摻雜區，位在該基底中；其中，該第一摻雜區具有一輕度摻雜區、一中度摻雜區以及一重度摻雜區，該第一摻雜區的該輕度摻雜區頂抵該控制結構的一邊緣，該第一摻雜區的該中度摻雜區頂抵該第一摻雜區的該輕度摻雜區，該第一摻雜區的該中度摻雜區圍繞該第一摻雜區的該重度摻雜區設置，該輕度摻雜區摻雜具有一第一摻雜濃度的摻雜劑，該中度摻雜區摻雜具有一第二摻雜濃度的摻雜劑，該重度摻雜區摻雜具有一第三摻雜濃度的摻雜劑，該第三摻雜濃度大於該第二摻雜濃度，且該第一摻雜濃度小於該第二摻雜濃度；其中，該控制結構係在垂直於橫向方向的方向上延伸；在該橫向方向上，該複數個第一間隙子係設置在該控制結構上，該複數個第二間隙子係設置在該複數個第一間隙子上，該輕度摻雜區沿著該橫向方向之一長度係大於該中度摻雜區沿著該橫向方向之一長度，該輕度摻雜區沿著該橫向方向之一長度係大於該重度摻雜區沿著該橫向方向之一長度；其中，該輕度摻雜區的頂面係接觸該複數個第一間隙子中之一者 的底面及該複數個第二間隙子中之一者的底面。
  2. 如請求項1所述之半導體元件，還包括一第二摻雜區，位在該基底中，並與該第一摻雜區對稱地設置。
  3. 如請求項1所述之半導體元件，還包括一第二摻雜區，位在該基底中，其中該第二摻雜區包括一重度摻雜區，且該第二摻雜區的該第二摻雜區頂抵該控制結構的另一邊緣。
  4. 如請求項1所述之半導體元件，還包括一第二摻雜區，位在該基底中，其中該第二摻雜區包括一輕度摻雜區以及一重度摻雜區，該第二摻雜區的該輕度摻雜區頂抵該控制結構的另一邊緣，該第二摻雜區的該重度摻雜區頂抵該第二摻雜區的該輕度摻雜區。
  5. 如請求項1所述之半導體元件，還包括一第二摻雜區，位在該基底中，其中該第二摻雜區包括一中度摻雜區以及一重度摻雜區，其中該第二摻雜區的該中度摻雜區頂抵該控制結構的另一邊緣，該第二摻雜區的該中度摻雜區圍繞該第二摻雜區的該重度摻雜區設置。
  6. 如請求項1所述之半導體元件，其中該第一摻雜區的該中度摻雜區之一長度係大於該第一摻雜區的該重度摻雜區的一長度。
  7. 如請求項1所述之半導體元件，還包複數個隔離結構，係形成在該基 底中。
  8. 如請求項7所述之半導體元件，其中該複數個隔離結構包含氧化矽、氮化矽、氮氧化矽或摻氟矽化物。
  9. 如請求項1所述之半導體元件，其中該控制結構包括一隔離層、一中間層以及一頂層，該隔離層位在該基底上，該中間層位在該隔離層上，該頂層位在該中間層上。
  10. 如請求項9所述之半導體元件，其中該隔離層係由氧化矽、氮氧化矽、氧化氮化矽或氮化矽形成。
  11. 如請求項9所述之半導體元件，其中該中間層係由多晶矽形成。
  12. 如請求項9所述之半導體元件，其中該頂層係由金屬矽化物形成。
  13. 一種半導體元件，包括：一基底；一控制結構，位在該基底上；複數個第一間隙子，位在該控制結構的兩側壁上；複數個第二間隙子，位在該複數個第一間隙子的側壁上；以及複數個第一摻雜區，位在該基底中；其中該複數個第一摻雜區的至少一者具有一輕度摻雜區、一中度摻雜區以及一重度摻雜區，該複數個第一摻雜區的該等輕度摻雜區 交替地頂抵該控制結構的一邊緣，該複數個第一摻雜區的該等中度摻雜區對應地分別頂抵該複數個第一摻雜區的該等輕度摻雜區，該複數個第一摻雜區的該等中度摻雜區對應地分別圍繞該複數個第一摻雜區的該等重度摻雜區設置，該輕度摻雜區摻雜具有一第一摻雜濃度的摻雜劑，該中度摻雜區摻雜具有一第二摻雜濃度的摻雜劑，該重度摻雜區摻雜具有一第三摻雜濃度的摻雜劑，該第三摻雜濃度大於該第二摻雜濃度，且該第一摻雜濃度小於該第二摻雜濃度；其中，該控制結構係在垂直於橫向方向的方向上延伸；在該橫向方向上，該複數個第一間隙子係設置在該控制結構上，該複數個第二間隙子係設置在該複數個第一間隙子上，該輕度摻雜區沿著該橫向方向之一長度係大於該中度摻雜區沿著該橫向方向之一長度，該輕度摻雜區沿著該橫向方向之一長度係大於該重度摻雜區沿著該橫向方向之一長度；其中，該輕度摻雜區的頂面係接觸該複數個第一間隙子中之一者的底面及該複數個第二間隙子中之一者的底面。
  14. 一種半導體元件的製備方法，包括：提供一基底；在該基底上形成一控制結構，其中設置於該基板上的該控制結構係在一方向上延伸；在該基底中形成一第一輕度摻雜區以及一第二輕度摻雜區，其中該第一輕度摻雜區與該第二輕度摻雜區分開設置，該第一輕度摻雜區摻雜具有一第一摻雜濃度的摻雜劑；形成複數個第一間隙子以連接到該控制結構的兩側壁上，其中， 該第一摻雜區的該輕度摻雜區的頂面係接觸該複數個第一間隙子中之一者的底面；在該基底中形成一第一中度摻雜區以及一第二中度摻雜區，其中該第一中度摻雜區與該第二中度摻雜區分開設置，該第一中度摻雜區摻雜具有一第二摻雜濃度的摻雜劑；形成複數個第二間隙子以連接到該等第一間隙子的側壁，其中，該第一摻雜區的該輕度摻雜區的頂面係接觸該複數個第二間隙子中之一者的底面；以及在該基底中形成一第一重度摻雜區以及一第二重度摻雜區，其中該第一重度摻雜區與該第二重度摻雜區分開設置，該第一重度摻雜區摻雜具有一第三摻雜濃度的摻雜劑，其中，該第一中度摻雜區圍繞該第一重度摻雜區設置，該第二中度摻雜區圍繞該第二重度摻雜區設置，該第三摻雜濃度大於該第二摻雜濃度，且該第一摻雜濃度小於該第二摻雜濃度，其中，該方向係垂直於橫向方向，在該橫向方向上，該複數個第一間隙子係設置在該控制結構上，及該複數個第二間隙子係設置在該複數個第一間隙子上，該輕度摻雜區沿著該方向之一長度係大於該中度摻雜區沿著該方向之一長度，該輕度摻雜區沿著該方向之一長度係大於該第一摻雜區的該重度摻雜區沿著該方向之一長度。
TW108127166A 2019-06-27 2019-07-31 半導體元件及其製備方法 TWI756554B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/455,008 US20200411688A1 (en) 2019-06-27 2019-06-27 Semiconductor device with anti-hot electron effect capability
US16/455,008 2019-06-27

Publications (2)

Publication Number Publication Date
TW202101758A TW202101758A (zh) 2021-01-01
TWI756554B true TWI756554B (zh) 2022-03-01

Family

ID=73891913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108127166A TWI756554B (zh) 2019-06-27 2019-07-31 半導體元件及其製備方法

Country Status (3)

Country Link
US (1) US20200411688A1 (zh)
CN (1) CN112151610B (zh)
TW (1) TWI756554B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
US5208472A (en) * 1988-05-13 1993-05-04 Industrial Technology Research Institute Double spacer salicide MOS device and method
US5652155A (en) * 1995-10-30 1997-07-29 Advanced Micro Devices, Inc. Method for making semiconductor circuit including non-ESD transistors with reduced degradation due to an impurity implant
US5770508A (en) * 1997-03-17 1998-06-23 United Microelectronics Corp. Method of forming lightly doped drains in metalic oxide semiconductor components
TW200411781A (en) * 2002-10-30 2004-07-01 Advanced Micro Devices Inc Method of forming a nickel silicide region in a doped silicon-containing semiconductor area
TW200623279A (en) * 2004-12-28 2006-07-01 Grace Semiconductor Mfg Corp Method for improving doping profile of lightly doped source/drain

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994027325A1 (en) * 1993-05-07 1994-11-24 Vlsi Technology, Inc. Integrated circuit structure and method
US5877530A (en) * 1996-07-31 1999-03-02 Lsi Logic Corporation Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation
KR100302187B1 (ko) * 1997-10-08 2001-11-22 윤종용 반도체장치제조방법
US6188114B1 (en) * 1998-12-01 2001-02-13 Advanced Micro Devices, Inc. Method of forming an insulated-gate field-effect transistor with metal spacers
JP2005109389A (ja) * 2003-10-02 2005-04-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20060086975A1 (en) * 2004-10-22 2006-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Device junction structure
US8809150B2 (en) * 2012-08-16 2014-08-19 Globalfoundries Singapore Pte. Ltd. MOS with recessed lightly-doped drain
US10276596B2 (en) * 2014-08-06 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Selective polysilicon doping for gate induced drain leakage improvement
US9978864B2 (en) * 2015-12-03 2018-05-22 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208472A (en) * 1988-05-13 1993-05-04 Industrial Technology Research Institute Double spacer salicide MOS device and method
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
US5652155A (en) * 1995-10-30 1997-07-29 Advanced Micro Devices, Inc. Method for making semiconductor circuit including non-ESD transistors with reduced degradation due to an impurity implant
US5770508A (en) * 1997-03-17 1998-06-23 United Microelectronics Corp. Method of forming lightly doped drains in metalic oxide semiconductor components
TW200411781A (en) * 2002-10-30 2004-07-01 Advanced Micro Devices Inc Method of forming a nickel silicide region in a doped silicon-containing semiconductor area
TW200623279A (en) * 2004-12-28 2006-07-01 Grace Semiconductor Mfg Corp Method for improving doping profile of lightly doped source/drain

Also Published As

Publication number Publication date
TW202101758A (zh) 2021-01-01
CN112151610A (zh) 2020-12-29
US20200411688A1 (en) 2020-12-31
CN112151610B (zh) 2024-04-16

Similar Documents

Publication Publication Date Title
US9831240B2 (en) Elevated source drain semiconductor device with L-shaped spacers and fabricating method thereof
US11765882B2 (en) Method for fabricating semiconductor device
US20220416047A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic apparatus including the semiconductor device
US20220416023A1 (en) Semiconductor apparatus, manufacturing method therefor, and electronic equipment including the semiconductor apparatus
US10497809B2 (en) FINFET, method of manufacturing the same, and electronic device including the same
WO2020155432A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
US11527538B2 (en) Method for fabricating a semiconductor device with array region and peripheral region
CN112992793A (zh) 间隔件结构及其制造方法
US20210328053A1 (en) Semiconductor device and manufacturing method thereof and electronic device including the same
CN111326509B (zh) 包括电容器的半导体装置及其制造方法及电子设备
TWI756554B (zh) 半導體元件及其製備方法
WO2020073379A1 (zh) 半导体器件及其制造方法及包括该器件的电子设备
WO2022252855A1 (zh) 半导体装置及其制造方法及包括其的电子设备
TWI793520B (zh) 半導體元件及其製備方法
CN111916448B (zh) 一种半导体器件及其制造方法、电子设备
TWI726247B (zh) 半導體裝置及其形成方法
US20200194581A1 (en) Semiconductor device and method for forming the same
US20240023313A1 (en) Semiconductor device having double bit capacity and method for manufacturing the same
US7195982B2 (en) Method for manufacturing anti-punch through semiconductor device
CN113838925B (zh) 一种半导体器件及其制备方法
CN111146268B (zh) 半导体装置及其形成方法
US20220393034A1 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus including semiconductor device
TWI809806B (zh) 半導體結構及其製造方法
US11830908B2 (en) RF switch device having a highly resistive substrate, an isolation layer therein or thereon, and a trap-rich layer therein or thereon
CN213212171U (zh) 带铁电或负电容材料的器件及包括该器件的电子设备