TWI750897B - 微型發光二極體顯示元件及其製造方法 - Google Patents

微型發光二極體顯示元件及其製造方法 Download PDF

Info

Publication number
TWI750897B
TWI750897B TW109139989A TW109139989A TWI750897B TW I750897 B TWI750897 B TW I750897B TW 109139989 A TW109139989 A TW 109139989A TW 109139989 A TW109139989 A TW 109139989A TW I750897 B TWI750897 B TW I750897B
Authority
TW
Taiwan
Prior art keywords
light
transmitting insulating
emitting diode
insulating layer
micro
Prior art date
Application number
TW109139989A
Other languages
English (en)
Other versions
TW202221944A (zh
Inventor
賴育弘
朱永祺
陳培欣
陳奕靜
史詒君
Original Assignee
錼創顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 錼創顯示科技股份有限公司 filed Critical 錼創顯示科技股份有限公司
Priority to TW109139989A priority Critical patent/TWI750897B/zh
Priority to US17/123,140 priority patent/US11862614B2/en
Application granted granted Critical
Publication of TWI750897B publication Critical patent/TWI750897B/zh
Publication of TW202221944A publication Critical patent/TW202221944A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

一種微型發光二極體顯示元件，包含一基板、多個微型發光二極體單元及一透光絕緣層。基板包含多個導電接墊與多個導電連接部，其中導電接墊設置於基板，且各導電連接部分別對應地連接其中一導電接墊。各微型發光二極體單元包含一半導體磊晶結構及二電極，其中電極設於半導體磊晶結構並分別連接相鄰之二導電連接部。透光絕緣層設置於基板上，並覆蓋導電接墊、導電連接部以及微型發光二極體單元，且透光絕緣層填充於各微型發光二極體單元之二電極之間。藉此，可提升顯示品質。

Description

微型發光二極體顯示元件及其製造方法
本揭示內容係關於一種顯示元件及其製造方法，且特別是一種微型發光二極體顯示元件及其製造方法。
目前，微型發光二極體(Micro Light-Emitting Diode, Micro LED)單元可透過銲線或覆晶封裝(Flip Chip)的方式設置於基板以形成微型發光二極體顯示元件，其中覆晶封裝的方式可有效地降低微型發光二極體顯示元件的體積。
一般而言，微型發光二極體單元的晶粒邊長小於100微米，甚至小於50微米。因此，當微型發光二極體單元以覆晶封裝的方式設置於基板時，設置於微型發光二極體單元的電極的金屬凸塊(bump)彼此之間無空隙，容易產生短路的情況。再者，當微型發光二極體單元設置於基板上時容易產生歪斜，進而產生顯示品質的劣化，以及微型發光二極體單元與基板之間連接強度不佳的情況。
本揭示內容提供一種微型發光二極體顯示元件及其製造方法，藉由設置透光絕緣層改善微型發光二極體單元設置於基板時的歪斜與導電連接部短路的缺點，並提升微型發光二極體單元與基板之間的連接強度與精準度。
依據本揭示內容一實施方式提供一種微型發光二極體顯示元件，包含一基板、多個微型發光二極體單元及一透光絕緣層。基板包含多個導電接墊與多個導電連接部，其中導電接墊設置於基板，且導電連接部分別對應地連接其中一導電接墊。各微型發光二極體單元包含一半導體磊晶結構及二電極。電極設於半導體磊晶結構並分別連接相鄰之二導電連接部。透光絕緣層設置於基板上，並覆蓋導電接墊、導電連接部以及微型發光二極體單元，且透光絕緣層填充於各微型發光二極體單元之二電極之間。透光絕緣層相對各半導體磊晶結構上方之一表面具有一第一厚度以及一第二厚度，且第一厚度與第二厚度相異。
依據前段所述實施方式的微型發光二極體顯示元件，其中透光絕緣層可包含熱固性樹脂材料。
依據前段所述實施方式的微型發光二極體顯示元件，其中透光絕緣層之一表面可為非平坦狀。
依據前段所述實施方式的微型發光二極體顯示元件，其中各導電連接部可包含金屬材料或異方性導電膠材料。
依據前段所述實施方式的微型發光二極體顯示元件，其中透光絕緣層的厚度範圍可為10微米至50微米。
依據前段所述實施方式的微型發光二極體顯示元件，其中透光絕緣層可相對各半導體磊晶結構上方之表面區分一外圍區域及一覆蓋區域，外圍區域及覆蓋區域分別具有第一厚度及第二厚度，且第一厚度可大於第二厚度。
依據前段所述實施方式的微型發光二極體顯示元件，其中外圍區域可覆蓋各半導體磊晶結構上方之表面之一部份。
依據本揭示內容一實施方式提供一種微型發光二極體顯示元件，包含一基板、多個微型發光二極體單元及一透光絕緣層。基板包含多個導電接墊與多個導電連接部，其中導電接墊設置於基板，且導電連接部分別對應地連接其中一導電接墊。各微型發光二極體單元包含一半導體磊晶結構及二電極，其中電極設於半導體磊晶結構並分別連接相鄰之二導電連接部。透光絕緣層設置於基板上，並覆蓋導電接墊、導電連接部以及微型發光二極體單元，且透光絕緣層填充於各微型發光二極體單元之二電極之間，透光絕緣層包含多個第一透光絕緣區域與多個第二透光絕緣區域。第一透光絕緣區域覆蓋於基板上。第二透光絕緣區域連接第一透光絕緣區域，並覆蓋於各半導體磊晶結構之一表面的上方。
依據前段所述實施方式的微型發光二極體顯示元件，其中各第一透光絕緣區域可包含熱固性樹脂材料。
依據前段所述實施方式的微型發光二極體顯示元件，其中各第二透光絕緣區域可包含熱固性樹脂材料或量子點材料。
依據前段所述實施方式的微型發光二極體顯示元件，其中各第一透光絕緣區域的材質與各第二透光絕緣區域的材質可不同。
依據前段所述實施方式的微型發光二極體顯示元件，其中各第一透光絕緣區域可覆蓋各半導體磊晶結構之表面之一部份。
依據本揭示內容一實施方式提供一種微型發光二極體顯示元件的製造方法，包含一覆蓋步驟、一置入步驟、一退出步驟及一固化步驟。覆蓋步驟中，將一透光絕緣層覆蓋於一基板。置入步驟中，提供一轉置單元以提取多個微型發光二極體單元，並將轉置單元以及微型發光二極體單元置入透光絕緣層內，且設置微型發光二極體單元於基板上。退出步驟中，將轉置單元退出透光絕緣層。固化步驟中，固化透光絕緣層後，使透光絕緣層覆蓋微型發光二極體單元，形成一微型發光二極體顯示元件。
依據前段所述實施方式的微型發光二極體顯示元件的製造方法，其中固化步驟可包含一第一透光絕緣區域形成步驟與一第二透光絕緣區域形成步驟。第一透光絕緣區域形成步驟中，固化透光絕緣層，以形成多個第一透光絕緣區域以及多個置入空間。第二透光絕緣區域形成步驟中，填入一透光絕緣材料至置入空間並使其固化而形成多個第二透光絕緣區域。第一透光絕緣區域以及第二透光絕緣區域覆蓋微型發光二極體單元。
依據前段所述實施方式的微型發光二極體顯示元件的製造方法，其中置入步驟至固化步驟之時間間隔可為10秒至60秒。
第1圖繪示依照本發明一實施方式中微型發光二極體顯示元件的製造方法S100的步驟流程圖。由第1圖可知，微型發光二極體顯示元件的製造方法S100包含一覆蓋步驟S101、一置入步驟S102、一退出步驟S103及一固化步驟S104。
詳細來說，請同時參照第2圖，其繪示第1圖實施方式中覆蓋步驟S101的示意圖。由第1圖與第2圖可知，覆蓋步驟S101中，基板110上設有多個導電接墊111，導電接墊111上設有導電連接部112，且將一透光絕緣層130覆蓋於基板110。
接著，請配合參照第3圖，其繪示第1圖實施方式中置入步驟S102的示意圖。由第1圖與第3圖可知，置入步驟S102中，其中提供一轉置單元（圖未繪示）以提取多個微型發光二極體單元120，並將轉置單元以及微型發光二極體單元120置入透光絕緣層130內，且設置微型發光二極體單元120於基板110上。具體而言，透光絕緣層130於覆蓋步驟S101與置入步驟S102皆為流動態，其中置入步驟S102的製程溫度介於透光絕緣層130的玻璃轉換溫度與固化溫度之間。藉此，微型發光二極體單元120可順暢地設置於透光絕緣層130內並與基板110電性連接。值得一提的是，第1圖實施方式中，微型發光二極體單元120設置於基板110上的電連接方式為覆晶式的共晶接合，但並不以此為限。詳細來說，置入步驟S102係將微型發光二極體單元120壓入透光絕緣層130中，並讓微型發光二極體單元120的電極接觸基板110的導電接墊111。
接著，請配合參照第4圖，其繪示第1圖實施方式中退出步驟S103與固化步驟S104的示意圖。由第1圖與第4圖可知，退出步驟S103中將轉置單元退出透光絕緣層130，而固化步驟S104中固化透光絕緣層130後，使透光絕緣層130覆蓋微型發光二極體單元120，形成一微型發光二極體顯示元件100。詳細來說，置入步驟S102至固化步驟S104之時間間隔為10秒至60秒。藉此，形成共晶接合以固定微型發光二極體單元120於基板110上，並透過基板110的電訊號來控制微型發光二極體單元120的發光亮度且顯示畫面。
具體來說，因固化透光絕緣層130所需要的加熱時間較利用導電連接部112銲接所需要的加熱時間長，故在接合微型發光二極體單元120於導電接墊111的置入步驟S102中，不會令透光絕緣層130完全固化而導致微型發光二極體單元120無法順利電性接合至基板110的導電接墊111上。第1圖實施方式中，固化透光絕緣層130所需要的加熱時間約為10分鐘至120分鐘。
再者，當微型發光二極體單元120置入透光絕緣層130中時，因透光絕緣層130於置入步驟S102時為流動態，故微型發光二極體單元120可以設置於透光絕緣層130中，且透光絕緣層130在微型發光二極體單元120加熱、加壓的接合過程中會存在於基板110的導電連接部112之間。透過透光絕緣層130填補於導電連接部112之間的空隙，可避免導電連接部112之間產生短路的情況。並且，流動態之透光絕緣層130可發揮液體阻尼效果，有助於固定微型發光二極體單元120之設置位置，故可進一步避免微型發光二極體單元120設置於基板110時產生歪斜的情況，進而提升微型發光二極體單元120與基板110之間的連接強度與精準度，且增加發光效率。
請參照第5圖，其繪示第1圖實施方式中微型發光二極體顯示元件100的示意圖。由第5圖可知，微型發光二極體顯示元件100包含基板110、微型發光二極體單元120及透光絕緣層130。基板110包含多個導電接墊111與多個導電連接部112，其中導電接墊111設置於基板110，且各導電連接部112分別對應地連接其中一導電接墊111。各微型發光二極體單元120包含一半導體磊晶結構121及二個電極（即第一電極126與第二電極127），二個電極設於半導體磊晶結構121並分別連接相鄰之二導電連接部112。透光絕緣層130設置於基板110上，並覆蓋導電接墊111、導電連接部112及微型發光二極體單元120，且透光絕緣層130填充於各微型發光二極體單元120之電極（即第一電極126與第二電極127）之間。換言之，微型發光二極體單元120上方並無裸露，且微型發光二極體單元120上方完全填滿透光絕緣層130。一般而言，透光絕緣層130選用之材料較微型發光二極體單元120有較高的折射率，故於微型發光二極體單元120上方之出光面覆蓋透光絕緣層130時，可有效避免全反射現象發生，藉此提升顯示品質。
由第4圖可知，透光絕緣層130相對各半導體磊晶結構121上方之一表面121a具有一第一厚度d1以及一第二厚度d2，且第一厚度d1與第二厚度d2相異。搭配參照第5圖，進一步來說，透光絕緣層130相對各半導體磊晶結構121上方之表面121a區分一外圍區域Ap及一覆蓋區域Ac，其中外圍區域Ap及覆蓋區域Ac分別具有第一厚度d1及第二厚度d2，第一厚度d1大於第二厚度d2，且外圍區域Ap覆蓋各半導體磊晶結構121上方之表面121a之一部份。也就是說，透過前述置入步驟S102將微型發光二極體單元120置入透光絕緣層130後再進行退出步驟S103與固化步驟S104，可使透光絕緣層130對應各微型發光二極體單元120的部份呈現凹陷狀。
具體而言，透光絕緣層130可包含熱固性樹脂材料，透光絕緣層130的厚度範圍為10微米至50微米，進一步可為10微米至20微米；必須說明的是，透光絕緣層130的厚度範圍是指透光絕緣層130至基板110的最大厚度。藉此，透光絕緣層130於厚度範圍內可維持透光率80%以上。各導電連接部112可包含金屬材料或異方性導電膠材料，其中金屬材料可選自金材質、錫鉛材質、銦材質或上述任意組合之合金，但並不以此為限。
進一步來說，請配合參照第6圖，其中第6圖繪示第1圖實施方式中微型發光二極體單元120的示意圖。由第5圖及第6圖可知，微型發光二極體單元120包含半導體磊晶結構121、第一電極126及第二電極127，其中半導體磊晶結構121可包含第一半導體122、發光層123、第二半導體124及絕緣層125，但並不以第6圖實施方式的微型發光二極體單元120的形式為限。具體而言，第6圖實施方式的微型發光二極體單元120之第一電極126與第二電極127具有實質上共平面之接合面。換言之，本發明可應用於覆晶式(flip chip)與傳統水平式(lateral chip)的實施方式，惟本發明並不限於此處所揭露之實施方式。
請配合參照第7圖與第8圖，其中第7圖繪示第1圖實施方式中微型發光二極體顯示元件100的設置示意圖，第8圖繪示第1圖實施方式中微型發光二極體顯示元件100的另一設置示意圖。由第7圖與第8圖可知，微型發光二極體單元120設置於基板110可有兩種形式。具體而言，由第7圖實施方式可見，同一畫素區塊P設置三個微型發光二極體單元120，而每個微型發光二極體單元120又可分為紅色子畫素(sub-pixel)、綠色子畫素及藍色子畫素；由第8圖實施方式可見，同一畫素區塊P設置六個微型發光二極體單元120，同一顏色的微型發光二極體單元120於同一畫素區塊P的數量為二，亦即每個子畫素中，每種顏色都包含一個備用的微型發光二極體單元120，但並不以上述的設置方式為限。
請參照第9圖，其繪示依照本發明另一實施方式中微型發光二極體顯示元件200的示意圖。由第9圖可知，微型發光二極體顯示元件200包含一基板210、多個微型發光二極體單元220及一透光絕緣層230。基板210包含多個導電接墊211與多個導電連接部212，其中導電接墊211設置於基板210，且各導電連接部212分別對應地連接其中一導電接墊211。各微型發光二極體單元220包含一半導體磊晶結構221及二電極226、227，其中電極226、227設於半導體磊晶結構221並分別連接相鄰之二導電連接部212。透光絕緣層230設置於基板210上，並覆蓋導電接墊211、導電連接部212及微型發光二極體單元220，且透光絕緣層230填充於各微型發光二極體單元220之電極226、227之間。
透光絕緣層230相對各半導體磊晶結構221上方之一表面221a具有一第一厚度d1以及一第二厚度d2，且第一厚度d1與第二厚度d2相異。進一步來說，透光絕緣層230相對各半導體磊晶結構221上方之表面221a區分一外圍區域Ap及一覆蓋區域Ac，其中外圍區域Ap及覆蓋區域Ac分別具有第一厚度d1及第二厚度d2，第一厚度d1大於第二厚度d2，且外圍區域Ap覆蓋各半導體磊晶結構221上方之表面221a之一部份。也就是說，透光絕緣層230對應各微型發光二極體單元220的部份呈現凹陷狀，且透光絕緣層230之一表面為非平坦狀，而非平坦狀的表面可於微型發光二極體顯示元件的製造方法中固化步驟時所產生。非平坦狀之透光絕緣層230之表面可作為微型發光二極體單元220之表面粗糙化結構，使微型發光二極體單元220的有效出光面積擴大，藉此提升微型發光二極體顯示元件200的發光效率。
另外，第9圖實施方式與第5圖實施方式其餘的元件之結構及配置關係皆相同，在此將不另贅述。
請參照第10圖，其繪示依照本發明再一實施方式中微型發光二極體顯示元件的製造方法S300的步驟流程圖。由第10圖可知，微型發光二極體顯示元件的製造方法S300包含一覆蓋步驟S301、一置入步驟S302、一退出步驟S303及一固化步驟S304。
詳細來說，請同時參照第11圖，其繪示第10圖實施方式中覆蓋步驟S301的示意圖。由第10圖與第11圖可知，覆蓋步驟S301中，基板310上設有多個導電接墊311，導電接墊311上設有導電連接部312，且將一透光絕緣層330覆蓋於一基板310。
接著，請配合參照第12圖，其繪示第10圖實施方式中置入步驟S302的示意圖。由第10圖與第12圖可知，置入步驟S302中，其中提供一轉置單元C以提取多個微型發光二極體單元320，並將轉置單元C以及微型發光二極體單元320置入透光絕緣層330內，且設置微型發光二極體單元320於基板310上。具體而言，透光絕緣層330於覆蓋步驟S301與置入步驟S302皆為流動態，其中置入步驟S302的製程溫度介於透光絕緣層330的玻璃轉換溫度與固化溫度之間。藉此，微型發光二極體單元320可順暢地設於透光絕緣層330內並與基板310電性連接。第12圖實施方式中，微型發光二極體單元320設置於基板310上的封裝方式為覆晶式的共晶接合，但並不以此為限。
接著，請配合參照第13A圖與第13B圖，其中第13A圖繪示第10圖實施方式中退出步驟S303與第一透光絕緣區域形成步驟S305的示意圖，第13B圖繪示第10圖實施方式中第二透光絕緣區域形成步驟S306的示意圖。由第10圖、第13A圖及第13B圖可知，固化步驟S304可包含一第一透光絕緣區域形成步驟S305與一第二透光絕緣區域形成步驟S306。置入步驟S302至固化步驟S304之時間間隔為10秒至60秒。具體而言，第13A圖實施方式中，置入步驟S302至第一透光絕緣區域形成步驟S305之時間間隔為10秒至60秒。
詳細來說，由第10圖與第13A圖可知，退出步驟S303中將轉置單元C退出透光絕緣層330，而第一透光絕緣區域形成步驟S305中固化透光絕緣層330，使透光絕緣層330覆蓋微型發光二極體單元320，以形成多個第一透光絕緣區域331以及多個置入空間S。
如第13A圖所示，當轉置單元C移出透光絕緣層330後，若將透光絕緣層330靜置一段時間，透光絕緣層330因重力以一流動方向F向內流動，進而覆蓋微型發光二極體單元320。
繼續參照第13B圖，第二透光絕緣區域形成步驟S306中，填入一透光絕緣材料（圖未標示）至置入空間S並使其固化而形成多個第二透光絕緣區域332，其中第一透光絕緣區域331以及第二透光絕緣區域332覆蓋微型發光二極體單元320。
由第13A圖與第13B圖可知，微型發光二極體顯示元件300包含基板310、微型發光二極體單元320及透光絕緣層330。基板310包含多個導電接墊311與多個導電連接部312，其中導電接墊311設置於基板310，且各導電連接部312分別對應地連接其中一導電接墊311。各微型發光二極體單元320包含一半導體磊晶結構321及二電極326、327，其中電極326、327設於半導體磊晶結構321並分別連接相鄰之二導電連接部312。透光絕緣層330設置於基板310上，並覆蓋導電接墊311、導電連接部312及微型發光二極體單元320，且透光絕緣層330填充於各微型發光二極體單元320之電極326、327之間。
詳細來說，透光絕緣層330包含多個第一透光絕緣區域331與多個第二透光絕緣區域332。第一透光絕緣區域331覆蓋於基板310上，且覆蓋各半導體磊晶結構321之一表面321a之一部份。第二透光絕緣區域332連接第一透光絕緣區域331，並覆蓋於各半導體磊晶結構321之表面321a的上方。
進一步來說，透光絕緣層330相對各半導體磊晶結構321上方之表面321a區分一外圍區域Ap及一覆蓋區域Ac，且外圍區域Ap覆蓋各半導體磊晶結構321上方之表面321a之一部份。第13B圖實施方式中，覆蓋區域Ac受透光絕緣層330之第一透光絕緣區域331與第二透光絕緣區域332覆蓋；而外圍區域Ap則僅受第一透光絕緣區域331覆蓋。
再者，各第一透光絕緣區域331可包含熱固性樹脂材料，各第二透光絕緣區域332可包含熱固性樹脂材料或量子點材料，且各第一透光絕緣區域331的材質與各第二透光絕緣區域332的材質可不同，但並不以此為限。再者，量子點材料的作用類似濾光片(color filter)，可用以轉換光線顏色，舉例來說，當微型發光二極體單元320為藍色子畫素時，可透過量子點材料轉換為紅色子畫素或綠色子畫素，且透過量子點材料轉換後的光線顏色的色純度高。
請參照第14圖，其繪示依照本發明另一實施方式中微型發光二極體顯示元件的製造方法S400的步驟流程圖。由第14圖可知，微型發光二極體顯示元件的製造方法S400包含一覆蓋步驟S401、一置入步驟S402、一第一透光絕緣區域形成步驟S403、一退出步驟S404及一第二透光絕緣區域形成步驟S405。
詳細來說，第14圖實施方式的覆蓋步驟S401與置入步驟S402可分別參照第11圖與第12圖，因第14圖實施方式的覆蓋步驟S401與置入步驟S402和第10圖實施方式的覆蓋步驟S301與置入步驟S302皆相同，在此將不另贅述。
再者，請同時參照第14圖與第15A圖，其中第15A圖繪示第14圖實施方式中第一透光絕緣區域形成步驟S403與退出步驟S404的示意圖。由第14圖與第15A圖可知，第一透光絕緣區域形成步驟S403中固化透光絕緣層430（標示於第15B圖），以形成多個第一透光絕緣區域431以及多個置入空間S，而退出步驟S404中將轉置單元（圖未繪示）退出透光絕緣層430。具體而言，當微型發光二極體單元420透過轉置單元設置於基板410時，先進行第一透光絕緣區域形成步驟S403，以使透光絕緣層430固化形成第一透光絕緣區域431。當完成固化透光絕緣層430後，再進行退出步驟S404，即退出轉置單元，以形成多個置入空間S。藉此，可節省曝光步驟、顯影步驟及蝕刻步驟即可得到置入空間S，並露出半導體磊晶結構421一部分之表面421a。另外，可依據需求調整退出步驟與第一透光絕緣區域形成步驟的順序，彈性地形成如第13A圖實施方式的置入空間S或第15A圖實施方式的置入空間S。
請參照第15B圖，其繪示第14圖實施方式中第二透光絕緣區域形成步驟S405的示意圖。由第14圖與第15B圖可知，第二透光絕緣區域形成步驟S405中，填入透光絕緣材料（圖未標示）至置入空間S並使其固化而形成多個第二透光絕緣區域432，其中第一透光絕緣區域431以及第二透光絕緣區域432（即透光絕緣層430）覆蓋微型發光二極體單元420。
另外，第15A圖及第15B圖實施方式與第13A圖及第13B圖實施方式其餘的元件之結構及配置關係皆相同，在此將不另贅述。
由第15A圖與第15B圖可知，微型發光二極體顯示元件400包含基板410、微型發光二極體單元420及透光絕緣層430。基板410包含多個導電接墊411與多個導電連接部412，其中導電接墊411設置於基板410，且各導電連接部412分別對應地連接其中一導電接墊411。各微型發光二極體單元420包含一半導體磊晶結構421及二電極426、427，其中電極426、427設於半導體磊晶結構421並分別連接相鄰之二導電連接部412。透光絕緣層430設置於基板410上，並覆蓋導電接墊411、導電連接部412及微型發光二極體單元420，且透光絕緣層430填充於各微型發光二極體單元420之電極426、427之間。詳細來說，透光絕緣層430包含多個第一透光絕緣區域431與多個第二透光絕緣區域432。第一透光絕緣區域431覆蓋於基板410上，且覆蓋各半導體磊晶結構421之表面421a之一部份。第二透光絕緣區域432連接第一透光絕緣區域431，並覆蓋於各半導體磊晶結構421之表面421a的上方。
進一步來說，透光絕緣層430相對各半導體磊晶結構421上方之表面421a區分一外圍區域Ap及一覆蓋區域Ac，且外圍區域Ap覆蓋各半導體磊晶結構421上方之表面421a之一部份。第15B圖實施方式中，覆蓋區域Ac與外圍區域Ap分別受第二透光絕緣區域432與第一透光絕緣區域431覆蓋。另外，第14圖實施方式與第5圖、第10圖實施方式其餘的元件之結構及配置關係皆相同，在此將不另贅述。
綜上所述，透過透光絕緣層的設置，可避免導電連接部之間無空隙而造成短路的情況，並可改善微型發光二極體單元設置於基板上歪斜的狀況，進而提升微型發光二極體單元與基板之間的連接強度與精準度，並增加微型發光二極體單元的發光效率。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S100,S300,S400:微型發光二極體顯示元件的製造方法 S101,S301,S401:覆蓋步驟 S102,S302,S402:置入步驟 S103,S303,S404:退出步驟 S104,S304:固化步驟 S305,S403:第一透光絕緣區域形成步驟 S306,S405:第二透光絕緣區域形成步驟 100,200,300,400:微型發光二極體顯示元件 110,210,310,410:基板 111,211,311,411:導電接墊 112,212,312,412:導電連接部 120,220,320,420:微型發光二極體單元 121,221,321,421:半導體磊晶結構 121a,221a,321a,421a:表面 122:第一半導體 123:發光層 124:第二半導體 125:絕緣層 126:第一電極 127:第二電極 130,230,330,430:透光絕緣層 226,227,326,327,426,427:電極 331,431:第一透光絕緣區域 332,432:第二透光絕緣區域 P:畫素區塊 C:轉置單元 S:置入空間 d1:第一厚度 d2:第二厚度 Ac:覆蓋區域 Ap:外圍區域 F:流動方向
第1圖繪示依照本發明一實施方式中微型發光二極體顯示元件的製造方法的步驟流程圖； 第2圖繪示第1圖實施方式中覆蓋步驟的示意圖； 第3圖繪示第1圖實施方式中置入步驟的示意圖； 第4圖繪示第1圖實施方式中退出步驟與固化步驟的示意圖； 第5圖繪示第1圖實施方式中微型發光二極體顯示元件的示意圖； 第6圖繪示第1圖實施方式中微型發光二極體單元的示意圖； 第7圖繪示第1圖實施方式中微型發光二極體顯示元件的設置示意圖； 第8圖繪示第1圖實施方式中微型發光二極體顯示元件的另一設置示意圖； 第9圖繪示依照本發明另一實施方式中微型發光二極體顯示元件的示意圖； 第10圖繪示依照本發明再一實施方式中微型發光二極體顯示元件的製造方法的步驟流程圖； 第11圖繪示第10圖實施方式中覆蓋步驟的示意圖； 第12圖繪示第10圖實施方式中置入步驟的示意圖； 第13A圖繪示第10圖實施方式中退出步驟與第一透光絕緣區域形成步驟的示意圖； 第13B圖繪示第10圖實施方式中第二透光絕緣區域形成步驟的示意圖； 第14圖繪示依照本發明另一實施方式中微型發光二極體顯示元件的製造方法的步驟流程圖； 第15A圖繪示第14圖實施方式中第一透光絕緣區域形成步驟與退出步驟的示意圖；以及 第15B圖繪示第14圖實施方式中第二透光絕緣區域形成步驟的示意圖。
100:微型發光二極體顯示元件
110:基板
111:導電接墊
112:導電連接部
120:微型發光二極體單元
121:半導體磊晶結構
121a:表面
126:第一電極
127:第二電極
130:透光絕緣層
Ac:覆蓋區域
Ap:外圍區域

Claims (15)

  1. 一種微型發光二極體顯示元件，包含： 一基板，包含： 多個導電接墊，設置於該基板；及 多個導電連接部，分別對應地連接其中一該導電接墊； 多個微型發光二極體單元，各該微型發光二極體單元包含： 一半導體磊晶結構；及 二電極，設於該半導體磊晶結構並分別連接相鄰之二該導電連接部；以及 一透光絕緣層，設置於該基板上，並覆蓋該些導電接墊、該些導電連接部以及該些微型發光二極體單元，且該透光絕緣層填充於各該微型發光二極體單元之二該電極之間； 其中，該透光絕緣層相對各該半導體磊晶結構上方之一表面具有一第一厚度以及一第二厚度，且該第一厚度與該第二厚度相異。
  2. 如請求項1所述之微型發光二極體顯示元件，其中該透光絕緣層包含熱固性樹脂材料。
  3. 如請求項1所述之微型發光二極體顯示元件，其中該透光絕緣層之一表面為非平坦狀。
  4. 如請求項1所述之微型發光二極體顯示元件，其中各該導電連接部包含金屬材料或異方性導電膠材料。
  5. 如請求項1所述之微型發光二極體顯示元件，其中該透光絕緣層的厚度範圍為10微米至50微米。
  6. 如請求項1所述之微型發光二極體顯示元件，其中該透光絕緣層相對各該半導體磊晶結構上方之該表面區分一外圍區域及一覆蓋區域，該外圍區域及該覆蓋區域分別具有該第一厚度及該第二厚度，且該第一厚度大於該第二厚度。
  7. 如請求項6所述之微型發光二極體顯示元件，其中該外圍區域覆蓋各該半導體磊晶結構上方之該表面之一部份。
  8. 一種微型發光二極體顯示元件，包含： 一基板，包含： 多個導電接墊，設置於該基板；及 多個導電連接部，分別對應地連接其中一該導電接墊； 多個微型發光二極體單元，各該微型發光二極體單元包含： 一半導體磊晶結構；及 二電極，設於該半導體磊晶結構並分別連接相鄰之二該導電連接部；以及 一透光絕緣層，設置於該基板上，並覆蓋該些導電接墊、該些導電連接部以及該些微型發光二極體單元，且該透光絕緣層填充於各該微型發光二極體單元之二該電極之間，該透光絕緣層包含： 多個第一透光絕緣區域，覆蓋於該基板上；及 多個第二透光絕緣區域，連接該些第一透光絕緣區域，並覆蓋於各該半導體磊晶結構之一表面的上方。
  9. 如請求項8所述之微型發光二極體顯示元件，其中各該第一透光絕緣區域包含熱固性樹脂材料。
  10. 如請求項8所述之微型發光二極體顯示元件，其中各該第二透光絕緣區域包含熱固性樹脂材料或量子點材料。
  11. 如請求項8所述之微型發光二極體顯示元件，其中各該第一透光絕緣區域的材質與各該第二透光絕緣區域的材質不同。
  12. 如請求項8所述之微型發光二極體顯示元件，其中各該第一透光絕緣區域覆蓋各該半導體磊晶結構之該表面之一部份。
  13. 一種微型發光二極體顯示元件的製造方法，包含： 一覆蓋步驟，其中將一透光絕緣層覆蓋於一基板； 一置入步驟，其中提供一轉置單元以提取多個微型發光二極體單元，並將該轉置單元以及該些微型發光二極體單元置入該透光絕緣層內，且設置該些微型發光二極體單元於該基板上； 一退出步驟，其中將該轉置單元退出該透光絕緣層；以及 一固化步驟，其中固化該透光絕緣層後，使該透光絕緣層覆蓋該些微型發光二極體單元，形成一微型發光二極體顯示元件。
  14. 如請求項13所述之微型發光二極體顯示元件的製造方法，其中該固化步驟包含： 一第一透光絕緣區域形成步驟，其中固化該透光絕緣層，以形成多個第一透光絕緣區域以及多個置入空間；以及 一第二透光絕緣區域形成步驟，其中填入一透光絕緣材料至該些置入空間並使其固化而形成多個第二透光絕緣區域； 其中，該些第一透光絕緣區域以及該些第二透光絕緣區域覆蓋該些微型發光二極體單元。
  15. 如請求項13所述之微型發光二極體顯示元件的製造方法，其中該置入步驟至該固化步驟之時間間隔為10秒至60秒。
TW109139989A 2020-11-16 2020-11-16 微型發光二極體顯示元件及其製造方法 TWI750897B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109139989A TWI750897B (zh) 2020-11-16 2020-11-16 微型發光二極體顯示元件及其製造方法
US17/123,140 US11862614B2 (en) 2020-11-16 2020-12-16 Micro LED display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109139989A TWI750897B (zh) 2020-11-16 2020-11-16 微型發光二極體顯示元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI750897B true TWI750897B (zh) 2021-12-21
TW202221944A TW202221944A (zh) 2022-06-01

Family

ID=80681355

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109139989A TWI750897B (zh) 2020-11-16 2020-11-16 微型發光二極體顯示元件及其製造方法

Country Status (2)

Country Link
US (1) US11862614B2 (zh)
TW (1) TWI750897B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814413B (zh) * 2022-06-01 2023-09-01 錼創顯示科技股份有限公司 顯示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002298A (ja) * 2013-06-17 2015-01-05 ヘンケルジャパン株式会社 発光装置、その製造のための封止フィルム積層体、および発光装置の製造方法
US20200287110A1 (en) * 2019-03-05 2020-09-10 Lumens Co., Ltd. Led array package and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI635470B (zh) * 2017-07-04 2018-09-11 錼創科技股份有限公司 發光模組及顯示裝置
US11437551B2 (en) * 2019-03-19 2022-09-06 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
JP2022542736A (ja) * 2019-07-26 2022-10-07 泉州三安半導体科技有限公司 発光装置パッケージデバイス及びディスプレイ装置
US11742319B2 (en) * 2020-09-23 2023-08-29 Innolux Corporation Method of manufacturing electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002298A (ja) * 2013-06-17 2015-01-05 ヘンケルジャパン株式会社 発光装置、その製造のための封止フィルム積層体、および発光装置の製造方法
US20200287110A1 (en) * 2019-03-05 2020-09-10 Lumens Co., Ltd. Led array package and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814413B (zh) * 2022-06-01 2023-09-01 錼創顯示科技股份有限公司 顯示面板

Also Published As

Publication number Publication date
TW202221944A (zh) 2022-06-01
US11862614B2 (en) 2024-01-02
US20220157789A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
TWI635605B (zh) 微型發光二極體顯示面板
TWI745206B (zh) 發光顯示單元及顯示裝置
US20180145236A1 (en) Package structure for light emitting device
JP5652252B2 (ja) 発光装置、照明装置および表示装置
JP4758921B2 (ja) 線状光源装置、及びバックライト装置
TWI535077B (zh) 發光單元及其發光模組
TWI729846B (zh) 發光裝置
US11289633B2 (en) LED array package and manufacturing method thereof
JP5130440B2 (ja) 発光素子パッケージ及びその製造方法
TW202023051A (zh) 發光二極體面板
JP6126752B2 (ja) 半導体装置及びその製造方法
JP2006270046A (ja) 発光ダイオードパッケージ及びその製造方法
TWI262347B (en) Electrical conducting structure and liquid crystal display device comprising the same
JP2012114311A (ja) Ｌｅｄモジュール
JP2012114284A (ja) Ｌｅｄモジュール及び照明装置
CN110853572A (zh) 显示面板和显示装置
WO2021017711A1 (zh) 发光装置封装件和显示装置
JP6736256B2 (ja) Ｌｅｄパッケージ
JPWO2011108664A1 (ja) 光半導体装置
TWI750897B (zh) 微型發光二極體顯示元件及其製造方法
CN112397491A (zh) 微型发光二极管显示元件及其制造方法
JP5286122B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP5880025B2 (ja) 発光装置
JPWO2016174892A1 (ja) Ｌｅｄパッケージ、発光装置およびｌｅｄパッケージの製造方法
KR101815963B1 (ko) 칩 패키지 및 칩 패키지 제조방법