TWI746990B

TWI746990B - 子畫素陣列以及影像感測器

Info

Publication number: TWI746990B
Application number: TW108120007A
Authority: TW
Inventors: 游騰健
Original assignee: 精準基因生物科技股份有限公司
Priority date: 2018-11-16
Filing date: 2019-06-11
Publication date: 2021-11-21
Also published as: CN111198382B; TW202020479A; US20200158835A1; CN111199988B; CN111199989B; TW202020845A; TWI722519B; CN111199989A; TW202021335A; CN111208528A; CN111200711A; CN111208528B; CN111198382A; CN111199988A; TWI696842B; TW202020471A; TW202021141A

Abstract

本發明提出一種子畫素陣列以及影像感測器。子畫素陣列包括感光層、第一介質層以及多個微透鏡。感光層包括多個感測區域以及至少一電路布局區域。第一介質層形成在感光層上方。多個微透鏡形成在第一介質層上方。這些微透鏡在垂直方向上一對一地對應於這些感測區域。這些感測區域各別的第一摻雜區域在感光層中平行於所述至少一電路布局區域。這些感測區域的至少其中之一的第二摻雜區域的至少一部分在水平面上的投影重疊於第一摻雜區域以及所述至少一電路布局區域的至少一部分在水平面上的投影。

Description

子畫素陣列以及影像感測器

本發明是有關於一種感測器，且特別是有關於一種子畫素陣列以及影像感測器的架構。

隨著影像感測技術的演進，各種影像感測器被不斷地被設計出來，並且被廣泛地應用於例如影像感測、距離感測、指紋感測、人臉感測等諸如此類的感測應用。然而，在具有特定功能的影像感測器的設計過程中，由於影像感測器必須搭載有其他功能電路，以實現特定的感測功能，因此如何設計有良好的布局架構，並且可有效地整合特定功能電路至影像感測器是目前本領域主要的研究與設計方向之一。有鑑於此，以下將提出幾個實施例的解決方案。

本發明提供一種子畫素陣列以及影像感測器具有良好的布局架構。

本發明的子畫素陣列包括感光層、第一介質層以及多個微透鏡。感光層包括多個感測區域以及至少一電路布局區域。所述多個感測區域各別包括第一摻雜區域以及第二摻雜區域。第一介質層形成在感光層上方。所述多個微透鏡形成在第一介質層上方。所述多個微透鏡陣列排列。所述多個微透鏡在垂直方向上一對一地對應於所述多個感測區域。所述多個感測區域各別的第一摻雜區域在感光層中平行於所述至少一電路布局區域。所述多個感測區域的至少其中之一的第二摻雜區域的至少一部分在水平面上的投影重疊於第一摻雜區域以及所述至少一電路布局區域的至少一部分在水平面上的投影。

本發明的影像感測器包括多個子畫素陣列。多個子畫素陣列形成畫素陣列。所述多個子畫素陣列各別包括感光層、第一介質層以及多個微透鏡。感光層包括多個感測區域以及至少一電路布局區域。所述多個感測區域各別包括第一摻雜區域以及第二摻雜區域。第一介質層形成在感光層上方。所述多個微透鏡形成在第一介質層上方。所述多個微透鏡陣列排列。所述多個微透鏡在垂直方向上一對一地對應於所述多個感測區域。所述多個感測區域各別的第一摻雜區域在感光層中平行於所述至少一電路布局區域。所述多個感測區域的至少其中之一的第二摻雜區域的至少一部分在水平面上的投影重疊於第一摻雜區域以及所述至少一電路布局區域的至少一部分在水平面上的投影。

基於上述，本發明的子畫素陣列以及影像感測器可有效地將特定的功能電路整合至感光層中。特定的功能電路可例如是類比至數位轉換器（Analog to Digital Converter, ADC）。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

為了使本發明之內容可以被更容易明瞭，以下特舉實施例做為本發明確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟，係代表相同或類似部件。

圖1是依照本發明的一實施例的子畫素陣列的示意圖。圖1為應用於影像感測器的畫素陣列中的子畫素陣列，其中影像感測器可例如是互補式金屬氧化物半導體（Complementary Metal Oxide Semiconductor, CMOS）影像感測器（CMOS Image Sensor, CIS），但本發明並不限於此。並且，本發明各實施例所述的影像感測器是採用背光照度技術（Backside Illumination, BSI）的影像感測器設計。圖1為多個子畫素架構的側視圖，並且本實施例的子畫素架構可更包括一般影像感測器的其他必要架構或元件而不限於圖1所示。

參考圖1，子畫素陣列P1、P2在第二方向D2的一側分別更包括另兩個子畫素（圖未示）。子畫素陣列P1可如圖2所示的2×2陣列。在本實施例中，感光層130包括多個感測區域131_1、131_2、132_1、132_2以及電路布局區域131_3、132_3。第一介質層140形成在感光層130上方，並且第一介質層140可包括多個電路走線，並且所述多個電路走線耦接至這些感測區域131_1、131_2、132_1、132_2。第二介質層120形成在感光層130下方，並且包括至少另一電路走線。所述至少另一電路走線可耦接至電路布局區域131_3、132_3。承載晶圓110形成在第二介質層120下方。在本實施例中，這些感測區域131_1、131_2、132_1、132_2可為多個光電二極體（photodiode）。

在本實施例中，多個微透鏡151_1、151_2、152_1、152_2形成在第一介質層140上方。這些微透鏡151_1、151_2、152_1、152_2陣列排列，並且這些微透鏡151_1、151_2、152_1、152_2在垂直方向上一對一地對應於這些感測區域131_1、131_2、132_1、132_2。值得注意的是，這些感測區域131_1、131_2、132_1、132_2各別的第一摻雜區域131_1A、131_2A、132_1A、132_2A在感光層130中平行於電路布局區域131_3、132_3。並且，這些感測區域131_1、131_2、132_1、132_2的至少其中之一的第二摻雜區域131_1B、131_2B、132_1B、132_2B的至少一部分在水平面上（例如由第三方向D3朝第一方向D1以及第二方向D2所延伸的平面的投影）的投影重疊於第一摻雜區域131_1A、131_2A、132_1A、132_2A以及電路布局區域131_3、132_3的至少一部分在水平面上的投影。

在本實施例中，電路布局區域131_3、132_3可例如包括類比至數位轉換器（Analog to Digital Converter, ADC）。也就是說，本實施例的子畫素陣列P1可各別利用感測區域131_1、131_2的非對稱形狀設計，以將電路布局區域131_3置入感光層130之中。同理，子畫素陣列P2可各別利用感測區域132_1、132_2的非對稱形狀設計，以將電路布局區域132_3置入感光層130之中。因此，本實施例的這些子畫素陣列P1、P2可有效地整合有類比至數位轉換器的電路布局。

在本實施例中，這些微透鏡151_1、151_2、152_1、152_2用以接收多個光信號。這些感測區域131_1、131_2、132_1、132_2分別對應於這些微透鏡151_1、151_2、152_1、152_2各自的入射光範圍，以分別接收由這些微透鏡151_1、151_2、152_1、152_2分別傳導的多個光信號。在本實施例中，這些感測區域131_1、131_2、132_1、132_2可分別例如是灰階子像素、彩色子像素以及非可見光子像素的至少其中之一。彩色子像素可例如是紅色（Red）子畫素、綠色（Green）子畫素、藍色（Blue）子畫素。非可見光子像素可例如是紅外光（Infrared）子畫素。感測區域131_1、131_2、132_1、132_2可各別例如用於感測紅光、綠光、藍光以及紅外光，並且例如經轉換後輸出對應的RGB影像資訊、紅外光感測資訊或距離資訊，但本發明並不加以限制。值得注意的是，本實施例的第二摻雜區域131_1B、131_2B、132_1B、132_2B的摻雜濃度高於第一摻雜區域131_1A、131_2A、132_1A、132_2A，並且第一摻雜區域131_1A、131_2A、132_1A、132_2A以及第二摻雜區域131_1B、131_2B、132_1B、132_2B分別具有漸變的摻雜濃度變化。換言之，本實施例的感測區域131_1、131_2、132_1、132_2可藉由摻雜濃度的變化來有效地將光信號轉換為電信號（影像信號），並有效地傳導至第一介質層140的電路走線。

圖2是依照本發明的一實施例的子畫素陣列的多個微透鏡以及電路布局區域的示意圖。參考圖1以及圖2，圖2為圖1的子畫素陣列P1的多個微透鏡151_1~151_4以及電路布局區域131_3的俯視圖。在本實施例中，類比至數位轉換器的電路布局可被設計在電路布局區域131_3中。對於子畫素陣列P1來說，子畫素陣列P1為2×2陣列，並且子畫素陣列P1各別的感測區域131_1、131_2各別的第一摻雜區域131_1A、131_2A與第二摻雜區域131_1B、131_2B連接。在本實施例中，電路布局區域131_3位於子畫素陣列P1的中間區域。

同理，對於圖1的子畫素陣列P2來說，子畫素陣列P2為2×2陣列，並且子畫素陣列P2各別的感測區域132_1、132_2各別的第一摻雜區域132_1A、132_2A與第二摻雜區域132_1B、132_2B連接。在本實施例中，電路布局區域132_3位於子畫素陣列P2的中間區域。因此，本實施例的子畫素陣列P1、P2可有效地將特定的功能電路整合至感光層130中。

圖3是依照本發明的一實施例的畫素陣列的示意圖。圖3為影像感測器的畫素陣列300的多個微透鏡的俯視圖。在本實施例中，子畫素陣列P1~P12形成畫素陣列300，並且這些子畫素陣列各別包括如上述圖1以及圖2實施例所述的結構特徵、實施方式以及技術細節。也就是說，本實施例的影像感測器可有效地減少例如在畫素陣列的額外周圍區域設置相關功能電路所需的空間，而可在BSI影像感測器設計的過程中，將具有相關功能電路的電路布局區域整合在感光層中。對此，圖3的子畫素陣列P1~P12可進一步參考上述圖1以及圖2實施例說明而獲致足夠的教示、建議以及實施說明，因此不再贅述。此外，圖3的影像感測器的畫素陣列300的這些微透鏡在第三方向上D3還可配置一個大透鏡，以將感測的多個光信號聚光至這些微透鏡。

圖4是依照本發明的另一實施例的子畫素陣列的示意圖。圖4為一個子畫素架構的側視圖，並且本實施例的子畫素架構可更包括一般影像感測器的其他必要架構或元件而不限於圖4所示。參考圖4，子畫素陣列P1’在第二方向D2的一側分別更包括另六個子畫素（圖未示）。子畫素陣列P1’可如圖5所示的3×3陣列。在本實施例中，感光層430包括多個感測區域431_1~431_3以及電路布局區域431_4、431_5。第一介質層440形成在感光層430上方，並且第一介質層440可包括多個電路走線，並且所述多個電路走線耦接至這些感測區域431_1~431_3。第二介質層420形成在感光層430下方，並且包括至少另一電路走線。所述至少另一電路走線可耦接至電路布局區域431_4、431_5。承載晶圓410形成在第二介質層420下方。在本實施例中，這些感測區域431_1~431_3可為多個光電二極體（photodiode）。

在本實施例中，多個微透鏡451_1~451_3形成在第一介質層440上方。這些微透鏡451_1~451_3陣列排列，並且這些微透鏡451_1~451_3在垂直方向上一對一地對應於這些感測區域431_1~431_3。值得注意的是，這些感測區域431_1~431_3各別的第一摻雜區域431_1A、431_2A、432_3A在感光層430中平行於電路布局區域431_4、431_5。並且，感測區域431_1、431_3的第二摻雜區域431_1B、432_3B的至少一部分在水平面上（例如由第三方向D3朝第一方向D1以及第二方向D2所延伸的平面的投影）的投影重疊於第一摻雜區域431_1A、432_3A以及電路布局區域431_3、432_3的至少一部分在水平面上的投影。在本實施例中，第一摻雜區域431_1A、431_2A、432_3A與第二摻雜區域431_1B、432_2B、432_3B之間還包括有第三摻雜區域431_1C、431_2C、432_3C。

在本實施例中，電路布局區域431_4、431_5可例如包括類比至數位轉換器（Analog to Digital Converter, ADC）。也就是說，本實施例的子畫素陣列P1’可各別利用感測區域431_1~431_3的非對稱形狀設計，以將電路布局區域431_4、431_5置入感光層430之中。因此，本實施例的這些子畫素陣列P1、P2可有效地整合有類比至數位轉換器的電路布局。

在本實施例中，這些微透鏡451_1~451_3用以接收多個光信號。這些感測區域431_1~431_3分別對應於這些微透鏡451_1~451_3各自的入射光範圍，以分別接收由這些微透鏡451_1~451_3分別傳導的多個光信號。在本實施例中，這些感測區域451_1~451_3可分別例如是灰階子像素、彩色子像素以及非可見光子像素的至少其中之一。彩色子像素可例如是紅色子畫素、綠色子畫素、藍色子畫素。非可見光子像素可例如是紅外光子畫素。感測區域431_1~431_3可各別例如用於感測紅光、綠光、藍光以及紅外光，並且例如經轉換後輸出對應的RGB影像資訊、紅外光感測資訊或距離資訊，但本發明並不加以限制。值得注意的是，本實施例的第二摻雜區域431_1B、432_2B、432_3B的摻雜濃度高於第三摻雜區域431_1C、431_2C、432_3C，並且第三摻雜區域431_1C、431_2C、432_3C的摻雜濃度高於第一摻雜區域431_1A、431_2A、432_3A。

第一摻雜區域431_1A、431_2A、432_3A、第二摻雜區域431_1B、432_2B、432_3B以及第三摻雜區域431_1C、431_2C、432_3C分別具有漸變的摻雜濃度變化。換言之，本實施例的感測區域451_1~451_3可藉由摻雜濃度的變化來有效地將光信號轉換為電信號（影像信號），並有效地傳導至第一介質層440的電路走線。

圖5是依照本發明的另一實施例的子畫素陣列的多個微透鏡以及電路布局區域的示意圖。圖6是依照本發明的另一實施例的子畫素陣列的多個感測區域的示意圖。參考圖4至圖6，圖5為圖4的子畫素陣列P1’的多個微透鏡451_1~451_9以及電路布局區域431_4（431/5）的俯視圖。在圖5中，類比至數位轉換器的電路布局可被設計在電路布局區域431_1（431/5）中。圖4的電路布局區域431_1與電路布局區域431_5可環繞子畫素陣列P1’的多個感測區域，以形成環形區域，但本發明並不限於此。對於子畫素陣列P1’來說，子畫素陣列P1為3×3陣列。在圖6中，子畫素陣列P1’各別的感測區域431_1~431_9各別的第一摻雜區域431_1A~431_9A與第三摻雜區域431_1C~431_9C（斜線區）連接，並且各別的第三摻雜區域431_1C~431_9C（斜線區）與第二摻雜區域131_1B、131_2B連接。因此，結合圖5以及圖6，電路布局區域431_4（431/5）可位於子畫素陣列P1’的周圍區域。

圖7是依照本發明的一實施例的畫素陣列的示意圖。圖7為影像感測器的畫素陣列700的多個微透鏡的俯視圖。在本實施例中，子畫素陣列P1’~P6’形成畫素陣列700，並且這些子畫素陣列各別包括如上述圖4至圖6實施例所述的結構特徵、實施方式以及技術細節。也就是說，本實施例的影像感測器可有效地減少例如在畫素陣列的額外周圍區域設置相關功能電路所需的空間，而可在BSI影像感測器設計的過程中，將具有相關功能電路的電路布局區域整合在感光層中。對此，圖7的子畫素陣列P1’~P6’可進一步參考上述圖4至圖6實施例說明而獲致足夠的教示、建議以及實施說明，因此不再贅述。此外，圖7的影像感測器的畫素陣列700的這些微透鏡在第三方向上D3還可配置一個大透鏡，以將感測的多個光信號聚光至這些微透鏡。

綜上所述，本發明的子畫素陣列以及影像感測器的感光層可設計有非對稱分布的多個感測區域，以使電路布局區域可有效地整合至感光層之中，以進一步設置其他功能電路，例如類比至數位轉換器。因此，本發明的子畫素陣列以及影像感測器可有效地減少例如在畫素陣列的額外周圍區域設置相關功能電路所需的空間，而可在BSI影像感測器設計的過程中，有效地將具有相關功能電路的電路布局區域整合在感光層中。舉例而言，一般的畫素陣列周圍可能設置有時脈（clock）電路、偏壓（bias）電路以及類比至數位轉換器電路等相關電路元件。然而，本發明的子畫素陣列以及影像感測器可例如將類比至數位轉換器整合在感光層中，因此可有效降低在畫素陣列的額外周圍區域設置類比至數位轉換器電路所需的空間。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

110、410:承載晶圓 120、420:第二介質層 130、430:感光層 131_1、131_2、132_1、132_2、431_1~431_3:感測區域 131_3、132_3、431_4、431_5:電路布局區域 131_1A、131_2A、132_1A、132_2A、431_1A~431_9A:第一摻雜區域 131_1B、131_2B、132_1B、132_2B、431_1B~431_9B:第二摻雜區域 140、440:第一介質層 151_1~151_4、152_1、152_2、451_1~451_9:微透鏡 300、700:畫素陣列 431_1C~431_9C:第三摻雜區域 P1~P12、P1’~P6’:子畫素陣列 D1、D2、D3:方向

圖1是依照本發明的一實施例的子畫素陣列的示意圖。圖2是依照本發明的一實施例的子畫素陣列的多個微透鏡以及電路布局區域的示意圖。圖3是依照本發明的一實施例的畫素陣列的示意圖。圖4是依照本發明的另一實施例的子畫素陣列的示意圖。圖5是依照本發明的另一實施例的子畫素陣列的多個微透鏡以及電路布局區域的示意圖。圖6是依照本發明的另一實施例的子畫素陣列的多個感測區域的示意圖。圖7是依照本發明的一實施例的畫素陣列的示意圖。

110:承載晶圓

120:第二介質層

130:感光層

131_1、131_2、132_1、132_2:感測區域

131_3、132_3:電路布局區域

131_1A、131_2A、132_1A、132_2A:第一摻雜區域

131_1B、131_2B、132_1B、132_2B:第二摻雜區域

140:第一介質層

151_1、151_2、152_1、152_2:微透鏡

P1、P2:子畫素陣列

D1、D2、D3:方向

Claims

一種子畫素陣列，包括：一感光層，包括為非對稱形狀的多個感測區域以及至少一電路布局區域，其中該些感測區域各別包括一第一摻雜區域以及一第二摻雜區域；一第一介質層，形成在該感光層上方；以及多個微透鏡，形成在該第一介質層上方，其中該些微透鏡陣列排列，並且該些微透鏡在一垂直方向上一對一地對應於該些感測區域，其中該些感測區域各別的該第一摻雜區域在該感光層中平行於該至少一電路布局區域，並且該些感測區域的至少其中之一的該第二摻雜區域的至少一部分在一水平面上的投影重疊於該第一摻雜區域以及該至少一電路布局區域的至少一部分在該水平面上的投影，並且該至少一電路布局區域被設置於該些感測區域各別的該第一摻雜區域之間。
如申請專利範圍第1項所述的子畫素陣列，其中該些微透鏡用以接收多個光信號，並且該些感測區域分別對應於該些微透鏡的入射光範圍，以分別接收由該些微透鏡分別傳導的該些光信號。
如申請專利範圍第1項所述的子畫素陣列，其中該第一介質層包括多個電路走線，並且該些電路走線耦接至該些感測區域，其中該些感測區域為多個光電二極體。
如申請專利範圍第1項所述的子畫素陣列，更包括：一第二介質層，形成在該感光層下方，並且包括至少另一電路走線，其中該至少另一電路走線耦接至該至少一電路布局區域；以及一承載晶圓，形成在該第二介質層下方。
如申請專利範圍第1項所述的子畫素陣列，其中該至少一電路布局區域包括一類比至數位轉換電路。
如申請專利範圍第1項所述的子畫素陣列，其中該些感測區域分別對應於一灰階子像素、一彩色子像素以及一非可見光子像素的至少其中之一。
如申請專利範圍第1項所述的子畫素陣列，其中該第二摻雜區域的摻雜濃度高於該第一摻雜區域，並且該第一摻雜區域以及該第二摻雜區域分別具有漸變的摻雜濃度變化。
如申請專利範圍第1項所述的子畫素陣列，其中該子畫素陣列為2×2陣列，並且該些感測區域各別的該第一摻雜區域與該第二摻雜區域連接，其中該至少一電路布局區域位於該子畫素陣列的一中間區域。
如申請專利範圍第1項所述的子畫素陣列，其中該子畫素陣列為3×3陣列，並且該些感測區域各別更包括一第三摻雜區域，其中該第一摻雜區域與該第三摻雜區域連接，並且該第二摻雜區域與該第三摻雜區域連接，其中該至少一電路布局區域位於該子畫素陣列的一周圍區域。
一種影像感測器，包括：多個子畫素陣列，形成一畫素陣列，其中該些子畫素陣列各別包括：一感光層，包括為非對稱形狀的多個感測區域以及至少一電路布局區域，其中該些感測區域各別包括一第一摻雜區域以及一第二摻雜區域；一第一介質層，形成在該感光層上方；以及多個微透鏡，形成在該第一介質層上方，其中該些微透鏡陣列排列，並且該些微透鏡在一垂直方向上一對一地對應於該些感測區域，其中該些感測區域各別的該第一摻雜區域在該感光層中平行於該至少一電路布局區域，並且該些感測區域的至少其中之一的該第二摻雜區域的至少一部分在一水平面上的投影重疊於該第一摻雜區域以及該至少一電路布局區域的至少一部分在該水平面上的投影，並且該至少一電路布局區域被設置於該些感測區域各別的該第一摻雜區域之間。
如申請專利範圍第10項所述的影像感測器，其中該些微透鏡用以接收多個光信號，並且該些感測區域分別對應於該些微透鏡的入射光範圍，以分別接收由該些微透鏡分別傳導的該些光信號。
如申請專利範圍第10項所述的影像感測器，其中該第一介質層包括多個電路走線，並且該些電路走線耦接至該些感測區域，其中該些感測區域為多個光電二極體。
如申請專利範圍第10項所述的影像感測器，其中該些子畫素陣列各別更包括：一第二介質層，形成在該感光層下方，並且包括至少另一電路走線，其中該至少另一電路走線耦接至該至少一電路布局區域；以及一承載晶圓，形成在該第二介質層下方。
如申請專利範圍第10項所述的影像感測器，其中該至少一電路布局區域包括一類比至數位轉換電路。
如申請專利範圍第10項所述的影像感測器，其中該些感測區域分別對應於一灰階子像素、一彩色子像素以及一非可見光子像素的至少其中之一。
如申請專利範圍第10項所述的影像感測器，其中該第二摻雜區域的摻雜濃度高於該第一摻雜區域，並且該第一摻雜區域以及該第二摻雜區域分別具有漸變的摻雜濃度變化。
如申請專利範圍第10項所述的影像感測器，其中該些子畫素陣列各別為2×2陣列，並且該些子畫素陣列各別的該些感測區域各別的該第一摻雜區域與該第二摻雜區域連接，其中該至少一電路布局區域位於該子畫素陣列的一中間區域。
如申請專利範圍第10項所述的影像感測器，其中該些子畫素陣列各別為3×3陣列，並且該些子畫素陣列各別的該些感測區域各別更包括一第三摻雜區域，其中該第一摻雜區域與該第三摻雜區域連接，並且該第二摻雜區域與該第三摻雜區域連接，其中該至少一電路布局區域位於該子畫素陣列的一周圍區域。