TWI745411B - 帶中斷開關的主動式全橋整流器 - Google Patents
帶中斷開關的主動式全橋整流器 Download PDFInfo
- Publication number
- TWI745411B TWI745411B TW106125178A TW106125178A TWI745411B TW I745411 B TWI745411 B TW I745411B TW 106125178 A TW106125178 A TW 106125178A TW 106125178 A TW106125178 A TW 106125178A TW I745411 B TWI745411 B TW I745411B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- transistors
- bridge rectifier
- windings
- voltage
- Prior art date
Links
- 238000004804 winding Methods 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 12
- 230000007246 mechanism Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims description 4
- 230000009993 protective function Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 15
- 238000004590 computer program Methods 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229920006926 PFC Polymers 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/061—Manufacture or treatment of lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/60—Lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/83—FETs having PN junction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
- H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
- H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
- H10D62/134—Emitter regions of BJTs of lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
- H10D62/184—Base regions of bipolar transistors, e.g. BJTs or IGBTs of lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/328—Channel regions of field-effect devices of FETs having PN junction gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/343—Gate regions of field-effect devices having PN junction gates
Landscapes
- Bipolar Transistors (AREA)
- Rectifiers (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本發明涉及具有帶保護功能之主動式開關元件的橋式整流器電路。一方面，我們公開了一種具有橋式整流器的電子元件。橋式整流器包括至少五個電晶體和一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
Description
本專利申請要求2016年12月12日提交的GB1621043.7號英國專利申請的優先權，並引用將其全部包括在內。
本發明涉及橋式整流器電路領域，尤其涉及具有帶保護功能之主動式開關元件的橋式整流器電路。
背景說明包括可能有助於理解本發明的內容。這並不表示此處提供的任何內容都是先前技術或與當前申請的發明相關，也不表示明確或暗示引用的任何公開專利都是先前技術。
典型的先前技術橋式整流器電路，在一個具有兩個交流(Alternating Current，AC)輸入端子和兩個直流(Direct Current，DC)輸出端子的橋式配置中使用四個二極體，並用於將交流(Alternating Current，AC)輸入電壓轉換成直流(Direct Current，DC)輸出電壓。也許，這種橋式整流器電路最常見的用途是，將來自電源線的交流(Alternating Current，AC)輸入電壓轉換成隨後被濾波並用於給電子電路供電的直流(Direct Current，DC)電壓。
儘管簡單的四路二極體橋式整流器電路充分地執行其預期的功能，但它也有許多缺點，特別是在高電流應用中。由於每個二極體的固有正向壓降(通常為0.7伏特或更高)，因此在電橋中會耗散大量功率，特別是在涉及大電流的情況下。這種不必要的功率耗散需要使用較大的元件，並產生不需要的熱量，這在積體電路應用中會特別麻煩。
為了克服這些缺點，我們開發了先前技術的橋式整流器電路，其中使用金屬氧化物半導體(Metal-Oxide Semiconductor，MOS)電晶體來代替常規橋式整流器電路中的至少兩個二極體。在這種應用中使用電晶體代替二極體的優點在於，當金屬氧化物半導體(Metal-Oxide Semiconductor，MOS)電晶體導通時，可以提供顯著降低的電壓降(大約0.2-0.3伏)，從而與二極體整流器相比降低了功耗和發熱。然而，當金屬氧化物半導體(Metal-Oxide Semiconductor，MOS)電晶體用作整流元件時，必須提供額外的電路，以便在適當的時候導通或關閉電晶體。在先前技術中，該功能係透過將金屬氧化物半導體(Metal-Oxide Semiconductor，MOS)電晶體的閘極(直接或透過被動式元件網路)連接到AC輸入電壓端子來實現，從而提供簡單且較為有效的控制電壓源，以適當地切換金屬氧化物半導體(Metal-Oxide Semiconductor，MOS)電晶體。
隨著技術的進步和發展，我們提出在先前技術中採用多種新型的橋式整流器和二極體整流器。例如，美國專利US 9685502 B2列述了一種主動式整流器，其外部是一個雙端子元件，並且充當低正向電壓、高反向阻斷電壓二極體。四個這樣的元件可以形成一個橋式整流器。
儘管先前技術中提出的既有可用的主動式整流器確實沒有任何問題，但改進現有的主動式整流器仍然存在急迫的技術需求，即透過提供具有臨時保護功能的低成本解決方案，其中利用主動式整流器中涉及的所有電晶體來高效提供保護功能。
因此，本發明的一個目的是解決以上引述的問題以及現有主動式整流器中的至少幾個其他現有問題。
本文中的所有公開專利透過引用包括在內，其程度如同每個單獨的公開專利或專利申請被具體地和單獨地指示為透過引用包括在內。在所包括引用中的辭彙定義或使用與本文提供之辭彙的定義不一致或相悖時，本文提供的辭彙定義適用，而引用中的辭彙定義不適用。
在某些實施例中，用於描述和申請發明的某些實施例、表示物品數量或尺寸等的數字，在某些情況下應被理解為被「大約」一詞修改。因此，在一些實施例中，在書面說明和所附專利申請範圍中提出的數值參數是近似值，其可能根據特定實施例試圖獲得的期望性質而變化。在一些實施例中，數值參數應根據所報告的有效數字的數量並透過套用普通的四捨五入技術來解釋。儘管闡述本發明一些實施例的廣泛範圍的數值範圍和參數是近似值，但是具體範例中闡述的數值在可行的情況下被儘量精確地報告。本發明的一些實施例中呈現的數值，可能包含必然由其各自測試測量中出現的標準偏差引發的某些誤差。
如本文的描述以及隨後的專利申請範圍中所使用的，除非上下文另外明確指出，否則單數詞包括複數含義。此外，如本文描述中所使用的，除非上下文另外明確指出，否則「在...中」的含義包括「在...中」和「在...上」。
本文對數值範圍的引述只是用作分別指代落入範圍內的每個單獨數值的速記方法。除非本文另外指出，否則每個單獨的數值都被納入專利說明書中，就如同它在本文被單獨列舉一樣。本文所述的所有方法可以以任何合適的順序執行，除非本文另有指示或者與上下文明顯衝突。本文中關於某些實施例所提供的任何和所有範例或典型語言(例如「諸如」)的使用，只為了更佳說明本發明，而不是對本發明另外要求保護的範圍進行限制。專利說明書中的
任何語言都不應該被解釋為表示對本發明的實施來說必不可少的任何非權項元素。
本文公開之發明的替代元素或實施例的分組不應被解釋為限制。每個組成員可以被單獨地或者與該組中的其他成員或本文中出現的其他元素一起被引用和要求。出於便利性和/或可專利性的原因，組中的一個或多個成員可以納入組中或從組中刪除。當發生任何這樣的納入或刪除時，專利說明書在本文中被認為包含被修改的組，從而完成所附專利申請範圍中使用的所有組的書面說明。
本發明涉及橋式整流器電路領域，尤其涉及具有帶保護功能之主動式開關元件的橋式整流器電路。
本發明為解決習知技術之問題所採用之技術手段係提供一種具有橋式整流器的電子元件。橋式整流器包括至少五個電晶體和一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流
在本發明的一實施例中係提供一種電子元件，該電子元件包括多個開關，這些開關經調整可以在至少一個或多個所述五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。
在本發明的一實施例中係提供一種電子元件，該電子元件更包括一個或多個低電壓切換積體電路(Integrated Circuit，IC)，在至少一個或多個所述
五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。
在本發明的一實施例中係提供一種電子元件，所述五個電晶體包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以在多個電源週期對大電壓電容器充電。
在本發明的一實施例中係提供一種電子元件，所述五個電晶體包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以防止高電壓通過到橋式整流器的輸出。
在本發明的一實施例中係提供一種五電晶體橋式整流器，該五電晶體橋式整流器包括一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
在本發明的一實施例中係提供一種五電晶體橋式整流器，該五電晶體橋式整流器包括多個開關或一個或多個低電壓切換IC，經調整可以在至少一個或多個所述五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。
在本發明的一實施例中係提供一種五電晶體橋式整流器，該五電晶體橋式整流器包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以在多個電源週期對大電壓電容器充電。
在本發明的一實施例中係提供一種五電晶體橋式整流器，該五電晶體橋式整流器包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以防止高電壓通過到五電晶體橋式整流器的輸出。
在本發明的一實施例中係提供一種封裝的半導體元件。封裝的半導體元件包括一個具有雙電感器的單晶片漸近零切換損耗功率因數控制器和一個具有五電晶體橋式整流器、用於防止高電壓通過到五電晶體橋式整流器之輸出的控制機制。五電晶體橋式整流器包括一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
經過以下優選實施例的詳細說明以及附圖中相同的附圖標記表示相同的部件，本發明標的的各種目的、特徵、方面和優點會更清楚地顯現出來。
SWA:開關
SWB:開關
Q1:電晶體
Q2:電晶體
Q3:電晶體
Q4:電晶體
Q5:電晶體
L1:電感器
mn1電晶體
mn2:電晶體
mp1:電晶體
mp2:電晶體
〔圖1A〕描繪了本發明的實施例中具有中斷開關的主動式全橋的電氣原理圖；〔圖1B〕描繪了本發明的實施例中具有中斷開關的主動式全橋基板機件的典型封裝；〔圖1C〕描繪了本發明的實施例中具有中斷開關的主動式全橋的典型時序圖；
〔圖1D〕描繪了本發明的實施例中顯示具有中斷開關之主動式全橋過壓保護的典型時序圖；〔圖2A〕描繪了本發明的實施例中主動式全橋中使用的I-MODE Woodbridge控制器的典型電路圖；〔圖2B〕描繪了本發明的實施例中所有元件使用共享磁路的主機/從屬機制的典型時序圖；〔圖2C〕描繪了本發明的實施例中主動式全橋中的典型從屬積體電路詳圖；〔圖3A-3D〕描繪了本發明的實施例中主動式橋式整流器簡易替換品；〔圖4〕描繪了本發明的實施例中具有保護主動式整流器和絕熱PFC升壓轉換器和絕熱輸出的完整AC-DC轉換；〔圖5〕描繪了本發明的實施例中的絕熱功率驅動機制；以及〔圖6A-6G〕描繪了本發明的實施例中使用絕熱技術的圖騰柱功率因素修正器(Totem-pole PFCs)。
以下是附圖中描繪的本發明實施例的詳細說明。這些實施例如此詳細，可以清楚地傳達本發明的內容。然而，所提供的詳細程度並非旨在限制實施例的預期變化；相反地，其意圖是涵蓋落入由所附專利申請範圍限定之本發明保護範圍內的所有修改項、等同項和替代項。
所附的每個專利申請範圍都定義了單獨的發明，出於侵權的目的被認為包括專利申請範圍中指定的各種元素或限制的等同項。根據上下文，下面對「發明」的所有引用在一些情況下可能僅指代某些具體實施例。在其他情
況下，將認識到，對「發明」的引用將指代在一個或多個專利申請範圍(但不一定是全部)中列舉的標的。
如本文的描述以及隨後的專利申請範圍中所使用的，除非上下文另外明確指出，否則單數詞包括複數含義。此外，如本文描述中所使用的，除非上下文另外明確指出，否則「在...中」的含義包括「在...中」和「在...上」。
本文所述的所有方法可以以任何合適的順序執行，除非本文另有指示或者與上下文明顯衝突。本文中關於某些實施例所提供的任何和所有範例或典型語言(例如「諸如」)的使用，只為了更佳說明本發明，而不是對本發明另外要求保護的範圍進行限制。專利說明書中的任何語言都不應該被解釋為表示對本發明的實施來說必不可少的任何非權項元素。
本發明的實施例可能以電腦程式設計產品的形式提供，其可能包括有形地體現產品上指令的機器可讀儲存媒體，指令則可能被用來對電腦(或其他電子元件)進行程式設計以執行某程序。機器可讀媒體包括但不限於固定硬碟、磁帶、碟片、光碟、唯讀光碟機(CD-ROM)和磁性光碟、半導體記憶體(例如ROM、PROM、隨機存取記憶體(RAM)、可程式唯讀記憶體(PROM)、抹除式PROM(EPROM)、電子抹除式PROM(EEPROM))、快閃記憶體、磁卡或光卡或適合儲存電子指令(例如，電腦程式碼，如軟體或韌體)的其他類型的媒體/機器可讀媒體。
本文所述的各種方法可以依照以下方式來實施：根據本發明結合包含程式碼的一個或多個機器可讀儲存媒體，同時以適當的標準電腦硬體來執行其中包含的程式碼。用於實施本發明的各種實施例的裝置可能包括一臺或多臺電腦(或單臺電腦內的一個或多個處理器)以及包含按本文所述各種方法編碼的電腦程式或對其具有網路存取權限的儲存系統，並且本發明的方法步驟可以透過電腦程式產品的模組、常式、副常式或次部件來完成。
如果專利說明書敘述「可能」包括某個元件或功能或具有某個特徵，則不一定包括該特定元件或功能或具有某個特徵。
現在將參照附圖在下文中更全面地說明典型實施例，在附圖中顯示了典型實施例。然而，本發明可能以許多不同的形式來實施，並且不應該被解釋為僅限於在此闡述的實施例。提供這些實施例是為了使本發明徹底和完整，並將本發明的範圍充分地傳達給本領域的普通技術人員。此外，在此引用本發明的實施例及其具體範例的所有敘述旨在涵蓋其結構和功能等同項。另外，該等等同項旨在包括當前已知的等同項以及將來開發的等同項(即，開發之執行相同功能的任何元件，而不管結構如何)。
例如，本領域普通技術人員將理解的是，圖表、示意圖、說明等代表了用於描述體現本發明之系統和方法的概念視圖或製程。圖中所示的各種元件的功能可透過使用專用硬體以及能夠執行相關軟體的硬體來提供。類似地，圖中所示的任何開關只是概念。它們的功能可能透過程式邏輯的操作、專用邏輯、程式控制和專用邏輯的交互，或者甚至使用由實施本發明的實體選擇的特定技術的手動方式來執行。本領域的普通技術人員進一步理解，本文所述的典型硬體、軟體、製程、方法和/或作業系統是用於說明的目的，因此不限於任何特定的名稱。
接下來的說明僅提供典型實施例，並不限制本發明的範圍、適用性或配置。相反，典型實施例的隨後說明將為本領域技術人員提供用於實施典型實施例的有用說明。應該理解的是，在不脫離如所附專利申請範圍所載之發明保護範圍的情況下，可以對元件的功能和排列進行多種改變。
下面的說明中給出了具體細節，以提供對實施例的透徹理解。然而，本領域普通技術人員將理解，可以在沒有這些具體細節的情況下實施這些實施例。例如，電路、系統、網路、製程和其他元件可能在方塊圖中顯示為元
件，避免以不必要的細節混淆實施例。在其他情況下，廣為人知的電路、製程、演算法、結構和技術也可能不顯示非必要的細節，以避免混淆實施例。
辭彙「機器可讀儲存媒體」或「電腦可讀儲存媒體」包括但不限於可攜式或非可攜式儲存裝置、光儲存裝置以及能夠儲存、包含或攜帶指令和/或資料的各種其他媒體。機器可讀媒體可能包括非暫態媒體，其中可以儲存資料並且不包括無線傳播或透過有線連接傳播的載波和/或暫態電子訊號。非暫態媒體的範例包括但不限於磁碟或磁帶、光碟(CD)或數位多功能影音光碟(DVD)等光儲存媒體、快閃記憶體、記憶體或記憶體裝置。電腦程式產品可能包括程式碼和/或機器可執行指令，它們可能代表了某個程序、函數、副程式、程式、常式、副常式、模組、軟體封裝、類別，或指令、資料結構或程式陳述式的任意組合。程式碼區段可透過傳遞和/或接收資訊、資料、引數、參數或記憶體內容而被耦合到另一程式碼區段或硬體電路。資訊、引數、參數、資料等可藉由包括記憶體共用、訊息傳遞、權杖傳遞、網路傳輸等任何合適的方式傳遞、轉寄或傳輸。
此外，實施例可透過硬體、軟體、韌體、中介軟體、微碼、硬體說明語言或其任意組合來實作。當以軟體、韌體、中介軟體或微碼實作時，執行必要工作(例如，電腦程式產品)的程式碼或程式碼區段可能被儲存於機器可讀媒體中。處理器可以執行必要的工作。
一些圖中描繪的系統可能以多種配置提供。在一些實施例中，系統可以被設定為分散式系統，其中系統的一個或多個元件分散於雲端運算系統中的一個或多個網路上。
本文所使用的各個辭彙如下所示。在專利申請範圍中使用的辭彙未定義的情況下，相關領域的人員應該給予該辭彙最寬泛的定義，如同已公開發表的文件和已公告的專利在提交時所反映的定義。
本發明涉及橋式整流器電路領域，尤其涉及具有帶保護功能之主動式開關元件的橋式整流器電路。
根據本發明，我們因此提供了一種具有橋式整流器的電子元件。橋式整流器包括至少五個電晶體和一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
在本發明的一個方面，電子元件還包括多個開關，這些開關經調整可以在至少一個或多個所述五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。在本發明的另一個方面，電子元件還包括一個或多個低電壓切換IC，在至少一個或多個所述五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。
在本發明的一個方面，所述五個電晶體包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以在多個電源週期對大電壓電容器充電。在本發明的另一個方面，所述五個電晶體包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以防止高電壓通過到橋式整流器的輸出。
本發明的一個方面涉及一個五電晶體橋式整流器，該五電晶體橋式整流器包括一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
在本發明的一個方面，五電晶體橋式整流器包含一個開關或一個或多個低電壓切換IC，經調整可以在至少一個或多個所述五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。
在本發明的一個方面，五電晶體橋式整流器包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以在多個電源週期對大電壓電容器充電。在本發明的另一個方面，五電晶體橋式整流器包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以防止高電壓通過到五電晶體橋式整流器的輸出。
本發明的一個方面涉及封裝的半導體元件。封裝的半導體元件包括一個具有雙電感器的單晶片漸近零切換損耗功率因數控制器和一個具有五電晶體橋式整流器、用於防止高電壓通過到五電晶體橋式整流器之輸出的控制機制。五電晶體橋式整流器包括一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
圖1描繪了本發明的實施例中具有中斷開關的主動式全橋。在一個實施例中，顯示了一個使用對於半橋或全橋系統所需的多個主動式整流器和IC使用單個電感器和主機/從屬設計的低成本解決方案。
如圖1A所示，在本發明的I-MODE主Woodbridge控制器中，在全電流的路徑中僅提供一個N型金屬氧化物半導體(NMOS)開關(SWA)，因此把I^2*R損耗減少為兩端子主動式二極體簡單連接在一起的四分之一。此NMOS邏輯使用n型場效電晶體(MOSFET)來實作邏輯閘極和其他數位電路。這些nMOS電晶體透過在p型電晶體本體中建立反轉層而運作。此反轉層被稱
為n通道，可以在n型「源極」和「汲極」端子之間傳導電子。n通道是透過向第三個端子(稱為閘極)施加電壓而建立的。像其他MOSFET一樣，nMOS電晶體有四種操作模式：截止(或次臨界區)、三極體、飽和(有時稱為主動)和速度飽和。
此外，本發明的I-MODE Woodbridge控制器包括另一個開關(SWB)，基極電流脈衝依次發送到Q2、Q4、Q5或Q1、Q3、Q5，具體取決於經整流的AC市電，並且這種情況在高達MHz分時率發生。
可以理解的是，圖1A描繪了一個全橋整流器，然而，相同的想法透過省略Q2、Q4、IC3適用於半橋整流器。因此，圖1A應被認為僅用於理解本發明，並且不以任何方式限制本發明的範圍。
在本發明的典型實施例中，可以在升壓電路中使用I-MODE Woodbridge控制器中的單磁元件，因為橋式整流器中的所有使用中的電晶體具有通過其中的相同標稱電流；倘若電晶體來自同一個製造批次，則它們會匹配得很好。可以理解的是，在高電流密度和完全飽和的情況下，β在截然不同的摻雜時保持不變。
在典型實施例中，全橋機制還適合於全橋高頻測量電橋，如同用於VFD變頻馬達驅動逆變器，而不僅僅是低速橋式整流器。
從屬IC只需要具有SWB，並且在偵測及整流根據互補式金屬氧化物半導體(Complementary Metal-Oxide Semiconductor，CMOS)製程將所有元件驅動到3.3V-1.8V之間的VDD返馳式事件之後，將電流脈衝發送到本地電晶體基極。因此，這些從屬IC可以更小巧、更便宜，因為它們只需處理2A的平均值，而不是完整的典型20A電橋電流。儘管擁有完整的SWA是一項優勢，但從屬裝置中的SWB可以在核心中保持磁化電流的一致性。主機和從屬裝置之間只需要一個非常基本的同步系統，但對於更先進的元件，數據通訊的可能性仍然存在。
對於典型的設計，可能有0.21V的vself_power供應到升壓轉換器，相當於例如20A整流電流下提供4.2W，這必須向三批BASE供電，在B=10時每3個元件在2A基極電流下的電壓典型值為0.7V。當與低成本商用橋式整流器內0.8V至1V的典型二極體壓降比較時，全橋總壓降=i 0.21V+75mV*3=0.44V(全橋)，或0.22V/二極體。
為了控制和保護目的，Camp節點允許監測電橋中的電流，並在VDD脈衝發出時立即採樣。額外的採樣器可以被加入BASE節點，並且BASE(Vbe)電壓和電流的組合表示功率電晶體上的裸晶溫度，並可再次用於引起安全故障跳閘。有一個工作中的VDD意味著，積體電路可以驅動LED狀態，以指示過電流、過電壓、過溫和各種閃爍模式。
圖1B描繪了本發明的實施例中具有中斷開關的主動式全橋基板機件的典型封裝。圖1B顯示了封裝之前的頂視圖、模製件橫截面，以及具有氧化鋁釋放器、氧化鋁基底和銅襯裡的中心安裝孔。
圖1C描繪了本發明的實施例中於湧入電流限制功能期間具有中斷開關的主動式全橋的典型時序圖。圖1C描繪了本發明的實施例中具有中斷開關過電壓保護的主動式全橋的典型時序圖。
圖2A描繪了本發明的實施例中主動式全橋中使用的I-MODE Woodbridge控制器的典型電路圖。前面的圖表中顯示的來自火線和零線的分壓器驅動vsense1和vsense2節點。這些電壓直接用於VCBO分級FET的閘極，當電晶體兩端的電壓超過100V時，會自動將電晶體的BASE端子箝位到發射極，並帶有一個低電阻開關。這也適用於沒有VDD的情況，以防止因其在另外開放的基極連接中的增益而造成電晶體的過早擊穿電壓。帶比較器的vsense輸入可以確定哪個極性將被整流，哪個基波脈沖轉向適當的電晶體。最後，如果交流峰值電壓過高並且可以作為漸進式電容器漸變(軟啟動、湧入電流限制)的一
部分進行工作，則感測電壓具備透過停用遮斷器電晶體來提供防止過電壓狀況的能力。圖1C和圖1D。
圖2B描繪了本發明的實施例中所有元件使用共享磁路的主機/從屬機制的典型時序圖。使用晶片上振盪器來實現時序，例如，基於優選自相同來源的主機和從屬裝置積體電路的RC或環形振盪器，裸晶之間達到良好匹配。使用了3插槽時序。Tslot0始於主機對電感器充電持續約66%的時隙。
然後，電感器被釋放以提供在主電路和從屬電路中所見的正脈衝，並被整流在適當的電壓下提供本地VDD。蕭特基二極體在元件中顯示為整流器，但是對於CMOS製程而言，Pch MOSFET可以被用作到相同端的主動式整流器。
識別該VDD脈衝，從屬裝置會將其狀態機重設為已知狀態(Tslot0)。然後，如果其pol輸入是正確的極性，則其會啟用其SWB持續固定的時間(與早前提及的主機中產生的時間相符)，將基極電流注入其受控電晶體，從而使受控電晶體的VCE下降到約75mV或以下。
脈衝性在所有3個T型槽平均為大約10%工作週期或10的強制β。當從屬裝置斷開其SWB開關時，電壓會自然跳變到VDD電平，因此在同一磁路上的主機可以偵測並移動到Tslot1。
可以理解的是，VDD脈沖不需要在每3個T型槽發生，但可以斷斷續續，僅以補充低電流VDD電源的速率發生。狀態機對點繞組訊號的正緣進行點數，因此只需要偶爾與VDD脈衝重新同步，VDD脈衝可以作為VDD電壓調節迴路的一部分發出。在Tslot1中，主機再次以固定的導通時間驅動SWA，而固定的關斷時間則使用SWB1或SWB2(取決於電源極性)來導通電晶體Q1或Q2。
上電：即使沒有從I-MODE驅動器(驅動器可以斷電)注入額外的基極電流，如圖2A中描繪的VSS和BASEx之間的基板二極體，這意味著，在整個1.5V(基板二極體電壓降+電晶體Vbe電壓的組合)下，電晶體將以二極體模式自動導通。這確保了啟動，因為vself_power處於傳導路徑中，並且在內部「蕭特基」促使上電的情況下很快獲得標稱的VDD電壓。
圖3A-3D描繪了本發明的實施例中主動式橋式整流器的簡易替換品。在實施例中，為了適合標準的橋式整流器封裝，圖3A-3D描繪了緊湊和低寄生R和L系統如何使用元件安裝在印刷電路板型基底的兩側。電感器圍繞中央安裝孔形成。晶圓級「銲料球接合」是一種將焊球安裝到完整的矽晶圓上的技術，使單個裸晶可直接焊接到基底上。
執行此操作的機器來自PacTech http：//pactech.de/index.php？option=com_content&task=view&id=4&Itemid=4。TI的NanoStar等商用元件於每個焊盤的電阻約為1mOhm，而在500u間距上的170u直徑焊球的電感為21pH。
圖4描繪了本發明的實施例中具有保護主動式整流器和絕熱PFC升壓轉換器和絕熱輸出的完整AC-DC轉換。在實施例中，圖4可以在晶片上使用保護電橋整流保護PFC實作「使用雙電感器和控制機制的單晶片漸近零切換損耗功率因數控制器」。升壓型絕熱PFC由主動式橋式整流器饋電，半穩壓DC匯流排饋送至絕熱順向轉換器。控制電路未顯示，但是可以從圖5中所示的先前逐步過程以及眾所周知的PFC升壓拓撲和順向轉換器拓撲輕鬆確定。
在一個實施例中，這裡描述的電路是使用1個額外電感器的2級切換方法，但沒有理由不使用2個額外的電感器把這個概念延伸到3級，或者使用N+1個電感器延伸到N級，每個電感器絕熱地驅動下一個電感器。例如，
於1倍、4倍、16倍對開關定型的3級將動態消耗降低16倍，並且只需要2個小電感器。
圖5描繪了本發明的實施例中的絕熱功率驅動機制。在實施例中，圖5顯示了絕熱：高功率全電壓、全切換絕熱。在電源切換電路中降低CV^2F功率損耗的傳統方法是，透過使用GaN或其他昂貴的半導體來減小電源開關的輸出電容，並於更快的邊緣速率下操作以減少半橋中的擊穿損耗。這並不否定負載電容的動態功率損耗，並且快速邊沿速率本身可以透過震鈴引起高損耗。
在一個實施例中，該方法試圖大大減少在高速下充電容性負載中浪費的CV^2F功率。一般情況下，電路有4個電晶體用於驅動1個輸出節點Q。對於具有不對稱電容的負載，例如包含續流二極體的負載，有減少元件數量的可能。
L1是一個低電阻電感，輸出擺動的上升和下降部分透過這個電感從小電晶體mp1、mn1發送到負載。這些元件可以很小(因此輸出電容很低，這很重要，因為這些電容的CV2F能量沒有完全恢復)，由於它們只在一個切換週期內短暫地傳導，因此它們的傳導損耗不會很大。
電晶體mp2和mn2通常是大得多的元件，並且主要被設計為在輸出不切換時使傳導損耗最小化。大尺寸不是問題，因為它們的輸出電容能量(包括超結電容)被絕緣開關機制作為損耗源而大大減少，負載電容能量/功率損耗也是如此。電晶體顯示為P型和N型MOSFET，但是完全為N型開關也是可能的，BJT或JFET型開關也是如此。
操作可以透過波形看出，並給出了切換順序。在第1-4步中，使用由mp1驅動的電感器L1來迴轉輸出。當所有的負載電容漸變時，500V和Q電壓之間的電壓差不會消耗掉能量；取而代之的是，它被儲存於L1中，然後在L1放電後被發送給負載。Mp2在低DC損耗下接管DC輸出路徑的保持。
除了相反的極性擺動外，第5-8步類似於第1-4步。該電路能夠以最小的Eon/Eoff處理非常高的超結電容、輸出負載電容、分佈電容和反向恢復電容。它在電橋上也沒有交叉傳導。如果在多電晶體基底上使用裸晶上驅動器建立，則只需要一個額外的電感器(小的外部或裸晶上引線結合電感器)。
圖6描繪了本發明的實施例中使用絕熱技術的圖騰柱功率因素修正器。在一個實施例中，先前針對絕熱PWM概述的技術適用於單相或三相AC->DC對功率因數控制器升壓系統的作用。眾所周知的配置在圖6A中。圖6B和圖6C的子圖顯示了經典圖騰柱功率因素修正器中的切換排序，在此使用電晶體開關擴增的二極體來消除正向壓降。「LowF」是指這些開關只需要於60Hz的速率下進行切換。A相和B相是高頻切換控制訊號。只有這些子圖左側的開關必須是高速的。圖6D和圖6E的子圖是所有4個開關都能夠高速運行的備用控制方法。圖6F中顯示了使用額外電感器和開關對的絕熱版本，這再現了圖6B和圖6C的操作，但是現在切換損耗可以大大減少，如前面的部分所說明的那樣。圖6G簡化了圖6F，以適應非雙向功率流的情況，每個開關都顯示為BJT元件。只有低側需要絕熱開關，但除此之外，操作沒有什麼不同。
如本文所使用的，除非上下文另外指出，否則辭彙「耦合到」包括直接耦合(其中彼此耦合的兩個元件彼此接觸)和間接耦合(其中至少一個額外的元件位於這兩個元件之間)。因此，辭彙「耦合到」和「與...相耦合」被用作同義詞。在本文件的上下文中，辭彙「耦合到」和「與...相耦合」也被委婉地用在網路上表示「以通訊方式與...相結合」，其中兩個或更多個設備能夠透過網路彼此交換數據，可能經由一個或多個中間設備。
對於本領域技術人員顯而易見的是，在不脫離本文的發明概念的情況下，除了已描述的那些修改以外，可能還有更多的修改。因此，除了所附專利申請範圍的保護範圍之外，本發明標的不受限制。此外，在解釋專利說明
書和專利申請範圍時，所有的辭彙應該以與上下文一致、盡可能最廣泛的方式來解釋。特別地，辭彙「包含」和「包括」應該被解釋為以非排他性的方式引用元件、組件或步驟，指示所引用的元件、組件或步驟可能存在、被利用或與未明確引用的其他元件、組件或步驟結合。在專利說明書專利申請範圍涉及從由A、B、C...和N組成的組中選擇的至少一項的情況下，該文字應該被解釋為僅要求組中的一個元件，而不是A加N，或B加N，等等。
雖然已說明和描述本發明的實施例，但是顯而易見的是，本發明不僅限於這些實施例。如專利申請範圍中所描述的，在不脫離本發明保護範圍的情況下，許多修改、變更、變化、替換和等同項對於本領域技術人員將是顯而易見的。
前面的說明中已闡述了許多細節。然而，對於受益於本發明的本領域普通技術人員顯而易見的是，可以在沒有這些具體細節的情況下實施本發明。在一些情況下，為了避免混淆本發明，以方塊圖形式而不是詳細地展示廣為人知的結構和元件。
已藉由演算法和符號表示詳細說明了電腦記憶體內資料位元作業的某些內容。在這裡，演算法通常被認為是促成所需結果的一系列有條理的步驟。這些步驟需要對物理數量進行物理處理。這些數量通常(但不一定)表現為能被儲存、傳輸、組合、比較和以其他方式處理的電或磁訊號的形式。出於一般用法的原因，有時將這些訊號稱為位元、值、元素、符號、字元、辭彙、數字等經證明是比較方便的。
然而，應該記住的是，所有這些和類似的術語都與相關物理數量相關聯，並且只是運用於這些數量的方便標籤。除非特別指出，否則從以下討論中顯而易見的是：應理解在整個專利說明書中，利用諸如「計算」、「比較」、「確定」、「調整」、「套用」、「建立」、「排列」、「分類」等辭彙的討
論是指電腦系統或類似電子計算裝置的操作和程序，該操作和程序將電腦系統的暫存器和記憶體內表示為物理(例如，電子)數量的數據處理並轉換成電腦系統記憶體或暫存器或其他這樣的資訊儲存、傳輸或顯示裝置內類似地表示為物理數量的數據。
本發明的某些實施例還涉及用於執行此處操作的裝置。該裝置可能出於預期目的而構建，也可能包含由電腦中儲存的電腦程式選擇性地啟用或重新設定的通用型電腦。該等電腦程式可能儲存於電腦可讀儲存媒體中，例如任何類型的磁碟，包括磁片、光碟、CD-ROM和磁性光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁卡或光卡，或者適合儲存電子指令的任何類型的媒體，等等。
應該理解的是，以上說明旨在說明而不是限制。在閱讀和理解以上說明之後，許多其他實施例對於本領域技術人員將是顯而易見的。因此，本發明的範圍應該參考所附專利申請範圍以及這些專利申請範圍的權利等同項的全部範圍來確定。
SWA:開關
SWB:開關
Claims (10)
- 一種帶中斷開關的主動式全橋整流器的電子元件，包含：一種橋式整流器，包含：至少五個電晶體；以及一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
- 如申請專利範圍第1項之帶中斷開關的主動式全橋整流器的電子元件，更包含一個經調整可以在至少一個或多個所述五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。
- 如申請專利範圍第1項之帶中斷開關的主動式全橋整流器的電子元件，更包含一個或多個低電壓切換IC，在至少一個或多個所述五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。
- 如申請專利範圍第1項之帶中斷開關的主動式全橋整流器的電子元件，其中所述五個電晶體包括至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以在多個電源週期對大電壓電容器充電。
- 如申請專利範圍第1項之帶中斷開關的主動式全橋整流器的電子元件，其中所述五個電晶體包括至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以防止高電壓通過到橋式整流器的輸出。
- 一種帶中斷開關的主動式五電晶體橋式整流器，包含： 一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
- 如申請專利範圍第6項之帶中斷開關的主動式五電晶體橋式整流器，更包含一個開關或一個或多個低電壓切換IC，經調整可以在至少一個或多個所述五個電晶體之間於高頻率下按時間順序改變單磁芯提供的電感器核心能量的路線。
- 如申請專利範圍第6項之帶中斷開關的主動式五電晶體橋式整流器，更包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以在多個電源週期對大電壓電容器充電。
- 如申請專利範圍第6項之帶中斷開關的主動式五電晶體橋式整流器，更包含至少一個經調整作為遮斷器電晶體運作的電晶體，並且所述遮斷器電晶體經調整由至少一個或多個低電壓切換IC或一個開關控制，以防止高電壓通過到橋式整流器的輸出。
- 一種帶中斷開關的主動式全橋整流器的封裝半導體元件，包含：一個單晶片漸近零切換損耗功率因數控制器，包含：一個雙電感器和一個具有五電晶體橋式整流器、用於防止高電壓通過到五電晶體橋式整流器之輸出的控制機制、所述的五電晶體橋式整流器，包含：一個具有至少三個繞組的磁芯，其中所述三個繞組中的至少一個低壓側繞組向所述五個電晶體中的至少三個雙極電晶體提供基極電流，並且所述三個繞組中的至少兩個獨立繞組向所述五個電晶體中的至少第四電晶體和至少第五電晶體提供基極電流。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB1621043.7 | 2016-12-12 | ||
| ??GB1621043.7 | 2016-12-12 | ||
| GBGB1621043.7A GB201621043D0 (en) | 2016-12-12 | 2016-12-12 | Ultra-lateral power transistor and driver structures |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201834373A TW201834373A (zh) | 2018-09-16 |
| TWI745411B true TWI745411B (zh) | 2021-11-11 |
Family
ID=58222070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106125178A TWI745411B (zh) | 2016-12-12 | 2017-07-26 | 帶中斷開關的主動式全橋整流器 |
Country Status (4)
| Country | Link |
|---|---|
| AU (1) | AU2017374758B2 (zh) |
| GB (2) | GB201621043D0 (zh) |
| TW (1) | TWI745411B (zh) |
| WO (1) | WO2018109452A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11637016B2 (en) | 2013-12-11 | 2023-04-25 | Ideal Power Inc. | Systems and methods for bidirectional device fabrication |
| DE102018214628B4 (de) * | 2018-08-29 | 2020-09-03 | Robert Bosch Gmbh | Leistungsfeldeffekttransistor |
| TWI703806B (zh) * | 2019-10-14 | 2020-09-01 | 台達電子工業股份有限公司 | 主動橋式整流電路 |
| US11411557B2 (en) | 2020-05-18 | 2022-08-09 | Ideal Power Inc. | Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN) |
| US11496129B2 (en) | 2020-06-08 | 2022-11-08 | Ideal Power Inc. | Method and system of current sharing among bidirectional double-base bipolar junction transistors |
| US11777018B2 (en) | 2020-11-19 | 2023-10-03 | Ideal Power Inc. | Layout to reduce current crowding at endpoints |
| TWI831083B (zh) * | 2021-11-17 | 2024-02-01 | 瑞昱半導體股份有限公司 | 電感裝置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050093097A1 (en) * | 2003-10-30 | 2005-05-05 | Baiocchi Frank A. | Enhanced substrate contact for a semiconductor device |
| US7388760B2 (en) * | 2005-01-06 | 2008-06-17 | Sony Corporation | Switching power supply circuit |
| JP4506891B2 (ja) * | 2008-12-23 | 2010-07-21 | ダイキン工業株式会社 | 電流形電力変換回路 |
| TWI365592B (en) * | 2007-12-31 | 2012-06-01 | Chimei Innolux Corp | Power supply circuit |
| CN102723883A (zh) * | 2012-07-02 | 2012-10-10 | 沈阳师范大学 | 电容储能型可控硅开关电源 |
| US20130075741A1 (en) * | 2011-09-23 | 2013-03-28 | Alpha and Omega Semiconductor Inc. | Lateral PNP Bipolar Transistor Formed with Multiple Epitaxial Layers |
| TWI406491B (zh) * | 2005-09-12 | 2013-08-21 | Fairchild Semiconductor | 同步全橋整流電路及同步全波整流方法 |
| EP3029735A1 (en) * | 2014-12-04 | 2016-06-08 | Nxp B.V. | Semiconductor device |
| CN205490211U (zh) * | 2016-04-01 | 2016-08-17 | 河海大学 | 一种多路输出的小功率开关电源电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3044909A (en) | 1958-10-23 | 1962-07-17 | Shockley William | Semiconductive wafer and method of making the same |
| GB2089119A (en) | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| DE59711481D1 (de) * | 1996-02-05 | 2004-05-06 | Infineon Technologies Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| JP4088033B2 (ja) * | 2000-11-27 | 2008-05-21 | 株式会社東芝 | 半導体装置 |
| GB2510716A (en) * | 2013-02-07 | 2014-08-13 | John Wood | Bi-polar junction transistor |
| US10049884B2 (en) | 2013-02-07 | 2018-08-14 | John Wood | Anodic etching of substrates |
| GB2546475B (en) * | 2015-12-16 | 2020-12-02 | Wood John | Ultra-Lateral Power Transistor amd Driver structures |
-
2016
- 2016-12-12 GB GBGB1621043.7A patent/GB201621043D0/en not_active Ceased
-
2017
- 2017-07-26 TW TW106125178A patent/TWI745411B/zh active
- 2017-12-12 AU AU2017374758A patent/AU2017374758B2/en active Active
- 2017-12-12 GB GB1907668.6A patent/GB2572702B/en active Active
- 2017-12-12 WO PCT/GB2017/053713 patent/WO2018109452A1/en active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050093097A1 (en) * | 2003-10-30 | 2005-05-05 | Baiocchi Frank A. | Enhanced substrate contact for a semiconductor device |
| US7388760B2 (en) * | 2005-01-06 | 2008-06-17 | Sony Corporation | Switching power supply circuit |
| TWI406491B (zh) * | 2005-09-12 | 2013-08-21 | Fairchild Semiconductor | 同步全橋整流電路及同步全波整流方法 |
| TWI365592B (en) * | 2007-12-31 | 2012-06-01 | Chimei Innolux Corp | Power supply circuit |
| JP4506891B2 (ja) * | 2008-12-23 | 2010-07-21 | ダイキン工業株式会社 | 電流形電力変換回路 |
| US20130075741A1 (en) * | 2011-09-23 | 2013-03-28 | Alpha and Omega Semiconductor Inc. | Lateral PNP Bipolar Transistor Formed with Multiple Epitaxial Layers |
| CN102723883A (zh) * | 2012-07-02 | 2012-10-10 | 沈阳师范大学 | 电容储能型可控硅开关电源 |
| EP3029735A1 (en) * | 2014-12-04 | 2016-06-08 | Nxp B.V. | Semiconductor device |
| CN205490211U (zh) * | 2016-04-01 | 2016-08-17 | 河海大学 | 一种多路输出的小功率开关电源电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2017374758B2 (en) | 2022-08-11 |
| GB201621043D0 (en) | 2017-01-25 |
| WO2018109452A1 (en) | 2018-06-21 |
| GB2572702B (en) | 2022-06-01 |
| AU2017374758A1 (en) | 2019-06-20 |
| TW201834373A (zh) | 2018-09-16 |
| GB201907668D0 (en) | 2019-07-17 |
| GB2572702A (en) | 2019-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI745411B (zh) | 帶中斷開關的主動式全橋整流器 | |
| TWI740837B (zh) | 自動增強自驅動同步整流控制電路、主動箝位順向轉換器及主動箝位功率轉換器 | |
| Sun et al. | A comparison review of the resonant gate driver in the silicon MOSFET and the GaN transistor application | |
| CN108988836B (zh) | 控制方法及功率电路的封装结构 | |
| US9595861B2 (en) | Power switching converter | |
| WO2013117091A1 (zh) | 无桥功率因数校正电路及其控制方法 | |
| Umegami et al. | A novel high-efficiency gate drive circuit for normally off-type GaN FET | |
| CN103887984A (zh) | 隔离式变换器及应用其的开关电源 | |
| CN107465171A (zh) | 用于功率转换器的过载保护 | |
| US9172301B2 (en) | Synchronous rectification in the three-level inverter-converter topologies | |
| CN101860186B (zh) | 一种直流变换器预偏置开机电路及直流变换器 | |
| CN104205602A (zh) | 整流电路 | |
| JP2013005474A (ja) | 電源回路 | |
| JP6136011B2 (ja) | 半導体装置、および電力変換装置 | |
| CN101888185A (zh) | 开关电源电路及其电源短路过流保护电路 | |
| US9800159B2 (en) | Buck converter having self-driven BJT synchronous rectifier | |
| JPWO2018193527A1 (ja) | 過電流検出回路及び電力変換装置 | |
| JP2015082810A (ja) | 半導体装置及び半導体モジュール | |
| JP5646070B2 (ja) | 電力用半導体素子のゲート駆動回路、および電力用半導体素子の駆動方法 | |
| JP6717380B2 (ja) | 半導体モジュール、及び半導体モジュールに使われるスイッチング素子のチップ設計方法 | |
| CN203326888U (zh) | 一种轻载高效的新型适配器电源 | |
| CN218867915U (zh) | SiC MOSFET的保护电路 | |
| CN204631083U (zh) | 主动式负载电路 | |
| JP6493033B2 (ja) | 電力変換装置及び電力変換システム | |
| JP2015035847A (ja) | 突入電流防止回路 |