TWI743007B - 半導體結構及其製造方法 - Google Patents

Abstract

一種半導體結構，包括主幹部與分支部。主幹部在第一方向上延伸。分支部連接於主幹部。分支部包括柄部與雙叉部。柄部連接於主幹部，且在第二方向上延伸。第二方向相交於第一方向。雙叉部連接於柄部。柄部的線寬大於雙叉部的線寬。

Description

半導體結構及其製造方法

本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種可防止斷線的半導體結構及其製造方法。

目前，一些半導體元件(如，快閃記憶體(flash memory))的構件具有軌條(rail)圖案與連接至軌條圖案的陣列(array)圖案，其中陣列圖案可由自對準雙重圖案化(self-alignment double patterning，SADP)製程進行定義，而軌條圖案可由另外的圖案化光阻層進行定義。

然而，在使用圖案化罩幕層與圖案化光阻層作為罩幕來定義出軌條圖案與陣列圖案的過程中，由於圖案化光阻層位在軌條區中並覆蓋軌條區中的圖案化罩幕層，且陣列區中的圖案化罩幕層的緊鄰於軌條區的部分在蝕刻製程中的蝕刻率較快，因此常會在此部分中形成副溝槽(sub-trench)，進而使得圖案化罩幕層受損或斷線。如此一來，藉由上述圖案化罩幕層與圖案化光阻層所形成的半導體結構容易受損或發生斷線，進而造成半導體元件的良率與可靠度降低。

本發明提供一種半導體結構及其製造方法，其可有效地防止半導體結構受損或發生斷線。

本發明提出一種半導體結構，包括主幹部與分支部。主幹部在第一方向上延伸。分支部連接於主幹部。分支部包括柄部與雙叉部。柄部連接於主幹部，且在第二方向上延伸。第二方向相交於第一方向。雙叉部連接於柄部。柄部的線寬大於雙叉部的線寬。

本發明提出一種半導體結構的製造方法，包括以下步驟。提供材料層。在材料層上形成第一罩幕層。在第一罩幕層上形成多個芯圖案(core pattern)。每個芯圖案包括第一芯部與第二芯部。第二芯部連接於第一芯部。第一芯部的線寬大於第二芯部的線寬。在芯圖案上共形地形成間隙壁材料層。對間隙壁材料層進行回蝕刻製程，而暴露出芯圖案的頂面與第一罩幕層的頂面。在進行上述回蝕刻製程之後，移除間隙壁材料層的位在芯圖案的兩末端上的部分，而暴露出芯圖案的兩末端，且形成多個間隙壁結構。每個間隙壁結構包括合併間隙壁與非合併間隙壁。合併間隙壁位在相鄰兩個第一芯部之間。非合併間隙壁位在相鄰兩個第二芯部之間，且連接於合併間隙壁。合併間隙壁的線寬大於非合併間隙壁的線寬。移除芯圖案。形成第一圖案化罩幕層。第一圖案化罩幕層覆蓋合併間隙壁的一部分，且暴露出合併間隙壁的另一部分與非合併間隙壁。利用第一圖案化罩幕層與間隙壁結構作為罩幕，將第一罩幕層圖案化成第二圖案化罩幕層。

基於上述，在本發明所提出的半導體結構中，分支部藉由柄部連接於主幹部，且柄部的線寬大於雙叉部的線寬。因此，藉由上述半導體結構的圖案設計，可有效地防止半導體結構在柄部的位置因副溝槽現象而受損或發生斷線。此外，在本發明所提出的半導體結構的製造方法中，第一圖案化罩幕層覆蓋合併間隙壁的一部分，且暴露出合併間隙壁的另一部分與非合併間隙壁。由於合併間隙壁的線寬大於非合併間隙壁的線寬(亦即，合併間隙壁可具有較大的線寬)，因此在利用第一圖案化罩幕層與間隙壁結構作為罩幕，將第一罩幕層圖案化成第二圖案化罩幕層的過程中，可有效地防止第二圖案化罩幕層因副溝槽現象而受損或發生斷線。如此一來，在後續將第二圖案化罩幕層的圖案轉移至待圖案化的材料層而形成半導體結構的過程中，可有效地防止半導體結構受損或發生斷線。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1I為本發明一實施例的半導體結構的製造流程立體圖。圖2為圖1D中的間隙壁結構108a的上視圖。圖3為圖1F中的圖案化罩幕層104a的上視圖。圖4為圖1I中的半導體結構100a的上視圖。

請參照圖1A，提供提材料層100。材料層100可用於形成預定的半導體結構。亦即，材料層100可在後續製程中被圖案化成具有預定的半導體結構(如，圖1I中的半導體結構100a)。在本實施例中，在預定的半導體結構為主動區(active area)的情況下，材料層100可為半導體基底(如，矽基底)，但本發明並不以此為限。在另一些實施例中，在預定的半導體結構為導線的情況下，材料層100可為導體層(如，金屬層或摻雜多晶矽層等)。

接著，可在材料層100上形成罩幕層102。罩幕層102的材料例如是氧化物(如，氧化矽)，但本發明並不以此為限。罩幕層102的形成方法例如是化學氣相沉積法。

然後，可在罩幕層102上形成罩幕層104。罩幕層104的材料例如是多晶矽，本發明並不以此為限。只要罩幕層104的材料與罩幕層102的材料在同一道蝕刻製程中具有不同蝕刻率即屬於本發明所涵蓋的範圍。罩幕層104的形成方法例如是化學氣相沉積法。

接下來，可在罩幕層104上形成多個芯圖案(core pattern)106。在一些實施例中，可對芯圖案106進行修剪製程(trim process)，以進一步縮小芯圖案106的尺寸。修剪製程例如是乾式蝕刻製程。每個芯圖案106包括芯部106a與芯部106b。芯部106b連接於芯部106a。芯部106a的線寬LW1大於芯部106b的線寬LW2。在相鄰兩個芯部106a之間可具有開口OP1。在相鄰兩個芯部106b之間可具有開口OP2。開口OP1可連接於開口OP2。開口OP1的寬度W1可小於開口OP2的寬度W2。

此外，芯圖案106可為單層結構或多層結構。芯圖案106的材料可為碳、氮氧化矽(SiON)、底部抗反射塗層(bottom anti-reflective coating，BARC)或其組合。在本實施例中，芯圖案106是以材料為碳的單層結構為例，但本發明並不以此為限。芯圖案106可藉由旋轉塗佈製程、沉積製程、微影製程、蝕刻製程或其組合所形成。

請參照圖1B，可在芯圖案106上共形地形成間隙壁材料層108。間隙壁材料層108的材料例如是氧化物(如，氧化矽)。間隙壁材料層108的形成方法例如是化學氣相沉積法。

此外，開口OP1的寬度W1可大於間隙壁材料層108的厚度T1的一倍且小於等於間隙壁材料層108的厚度T1的兩倍。藉此，間隙壁材料層108的位在開口OP1的側壁上的相鄰部分可合併在一起。在一些實施例中，間隙壁材料層108可完全填滿開口OP1。另外，開口OP2的寬度W2可大於間隙壁材料層108的厚度T1的兩倍。另一方面，間隙壁材料層108未完全填滿開口OP2。

請參照圖1C，對間隙壁材料層108進行回蝕刻製程，而暴露出芯圖案106的頂面與罩幕層104的頂面。回蝕刻製程例如是乾式蝕刻製程(如，反應性離子蝕刻(reactive ion etching，RIE)製程)。

請參照圖1D與圖2，在進行上述回蝕刻製程之後，移除間隙壁材料層108的位在芯圖案106的兩末端上的部分，而暴露出芯圖案106的兩末端，且形成多個間隙壁結構108a。藉此，可在罩幕層104上形成多個間隙壁結構108a。每個間隙壁結構108a包括合併間隙壁S1與非合併間隙壁S2。在本實施例中，對「合併間隙壁S1」與「非合併間隙壁S2」的定義如下。如圖1B所示，在用以形成間隙壁結構108a的溝填製程(gap filling process)中，當開口OP1的寬度W1小於等於間隙壁材料層108的厚度T1的兩倍時，間隙壁材料層108的位在開口OP1的側壁上的相鄰部分可合併在一起而形成「合併部」。在間隙壁結構108a中，由上述「合併部」所形成的部分定義為「合併間隙壁S1」。此外，非由上述「合併部」所形成的部分定義為「非合併間隙壁S2」。合併間隙壁S1位在相鄰兩個芯部106a之間。非合併間隙壁S2位在相鄰兩個芯部106b之間，且連接於合併間隙壁S1。合併間隙壁S1的線寬LW3大於非合併間隙壁S2的線寬LW4。舉例來說，合併間隙壁S1的線寬LW3可大於非合併間隙壁S2的線寬LW4的一倍且小於等於非合併間隙壁S2的線寬LW4的兩倍。非合併間隙壁S2的上視形狀例如是U形。

此外，間隙壁材料層108的位在芯圖案106的兩末端上的部分的移除方法可包括以下步驟，但本發明並不以此為限。在間隙壁材料層108上形成圖案化光阻層(未示出)，其中圖案化光阻層暴露出間隙壁材料層108的位在芯圖案106的兩末端上的部分。接著，利用圖案化光阻層作為罩幕，對間隙壁材料層108進行蝕刻製程(如，乾式蝕刻製程)，而移除間隙壁材料層108的位在芯圖案106的兩末端上的部分，而形成間隙壁結構108a。此外，可藉由乾式剝離法(dry stripping)或濕式剝離法(wet stripping)移除圖案化光阻層。

請參照圖1E，移除芯圖案106。芯圖案106的移除方法例如是灰化法(ashing)、乾式蝕刻法或濕式蝕刻法。舉例來說，當芯圖案106的材料為碳時，可藉由灰化法移除芯圖案106。

請參照圖1F，形成圖案化罩幕層110。圖案化罩幕層110覆蓋合併間隙壁S1的一部分，且暴露出合併間隙壁S1的另一部分與非合併間隙壁S2。圖案化罩幕層110可在第一方向D1上延伸。合併間隙壁S1可在第二方向D2上延伸。第二方向D2可相交於第一方向D1。舉例來說，第一方向D1可垂直於第二方向D2，但本發明並不以此為限。圖案化罩幕層110可為單層結構或多層結構。圖案化罩幕層110的材料可為旋塗碳(spin-on-carbon，SOC)、含矽硬罩幕的底部抗反射塗佈層(silicon-containing hard-mask bottom anti-reflection coating，SHB)、底部抗反射塗層(BARC)、光阻材料或其組合。圖案化罩幕層110可藉由旋轉塗佈製程、沉積製程、微影製程、蝕刻製程或其組合所形成。在本實施例中，圖案化罩幕層110是以材料為旋塗碳的單層結構為例，但本發明並不以此為限。

請參照圖1G，利用圖案化罩幕層110與間隙壁結構108a作為罩幕，將罩幕層104圖案化成圖案化罩幕層104a。將罩幕層104圖案化成圖案化罩幕層104a的方法例如是利用圖案化罩幕層110與間隙壁結構108a作為罩幕，對罩幕層104進行乾式蝕刻製程(如，反應性離子蝕刻製程)。在一些實施例中，由於合併間隙壁S1的緊鄰於圖案化罩幕層110的部分在蝕刻製程中的蝕刻率較快，因此可能會在合併間隙壁S1的緊鄰於圖案化罩幕層110的部分中形成副溝槽ST。然而，即使在合併間隙壁S1中形成副溝槽ST，由於合併間隙壁S1的線寬LW3大於非合併間隙壁S2的線寬LW4(亦即，合併間隙壁S1可具有較大的線寬)，因此在利用圖案化罩幕層110與間隙壁結構108a作為罩幕，將罩幕層104圖案化成圖案化罩幕層104a的過程中，可防止間隙壁結構108a發生斷線，進而可有效地防止圖案化罩幕層104a在柄部P21的位置因副溝槽現象而受損或發生斷線。如此一來，在後續將圖案化罩幕層104a的圖案轉移至待圖案化的材料層100而形成半導體結構100a(圖1I)的過程中，可有效地防止半導體結構100a受損或發生斷線。

此外，如圖1F所示，圖案化罩幕層110覆蓋合併間隙壁S1的一部分，且暴露出合併間隙壁S1的另一部分與非合併間隙壁S2。因此，如圖1G所示，在利用乾式蝕刻製程對罩幕層104進行圖案化的過程中，被圖案化罩幕層110所覆蓋的合併間隙壁S1的高度可高於未被圖案化罩幕層110所覆蓋的合併間隙壁S1的高度與非合併間隙壁S2的高度。

在一些實施例中，在利用乾式蝕刻製程對罩幕層104進行圖案化的過程中，可同時移除圖案化罩幕層110，但本發明並不以此為限。在另一些實施例中，可藉由額外進行的製程(如，蝕刻製程等)來移除圖案化罩幕層110。

請參照圖1G與圖3，圖案化罩幕層104a可包括主幹部P1與分支部P2。主幹部P1可在第一方向D1上延伸。分支部P2連接於主幹部P1。分支部P2的上視形狀例如是雙叉叉子狀。分支部P2可包括柄部P21與雙叉部P22。柄部P21連接於主幹部P1，且可在第二方向D2上延伸。雙叉部P22連接於柄部P21。亦即，柄部P21的一端可連接於主幹部P1。柄部P21的另一端可連接於雙叉部P22。雙叉部P22的上視形狀例如是U形。柄部P21的線寬LW5可大於雙叉部P22的線寬LW6。舉例來說，柄部P21的線寬LW5可大於雙叉部P22的線寬LW6的一倍且小於等於雙叉部P22的線寬LW6的兩倍。

請參照圖1H與圖1I，可將圖案化罩幕層104a的圖案轉移至材料層100，而形成半導體結構100a。舉例來說，將圖案化罩幕層104a的圖案轉移至材料層100的方法可包括以下步驟，但本發明並不以此為限。首先，如圖1H所示，可將圖案化罩幕層104a的圖案轉移至罩幕層102，而形成圖案化罩幕層102a。圖案化罩幕層102a的形成方法例如是利用圖案化罩幕層104a作為罩幕，對罩幕層102進行乾式蝕刻製程。此外，在利用乾式蝕刻製程對罩幕層102進行圖案化的過程中，可同時移除間隙壁結構108a，但本發明並不以此為限。在另一些實施例中，可藉由額外進行的蝕刻製程來移除間隙壁結構108a。另外，在利用乾式蝕刻製程對罩幕層102進行圖案化的過程中，部分圖案化罩幕層104a可能會被移除，而使得圖案化罩幕層104a的高度降低。

接著，請參照圖1I，可將圖案化罩幕層102a的圖案轉移至材料層100，而形成半導體結構100a。舉例來說，可利用圖案化罩幕層104a與圖案化罩幕層102a作為罩幕，對材料層100進行乾式蝕刻製程，而形成半導體結構100a。此外，在利用乾式蝕刻製程對材料層100進行圖案化的過程中，可同時移除圖案化罩幕層104a，但本發明並不以此為限。在另一些實施例中，可藉由額外進行的蝕刻製程來移除圖案化罩幕層104a。另外，在形成半導體結構100a之後，可依照需求來決定要保留或移除圖案化罩幕層102a。

在上述半導體結構100a的製造方法中，雖然是利用兩層罩幕層(即，罩幕層102與罩幕層104)來對材料層100進行圖案化，但本發明並不以此為限。在另一些實施例中，亦可利用單一層罩幕層或三層以上的罩幕層來對材料層100進行圖案化。

基於上述實施例可知，在半導體結構100a的製造方法中，圖案化罩幕層110覆蓋合併間隙壁S1的一部分，且暴露出合併間隙壁S1的另一部分與非合併間隙壁S2。由於合併間隙壁S1的線寬LW3大於非合併間隙壁S2的線寬LW4(亦即，合併間隙壁S1可具有較大的線寬)，因此在利用圖案化罩幕層110與間隙壁結構108a作為罩幕，將罩幕層104圖案化成圖案化罩幕層104a的過程中，可有效地防止圖案化罩幕層104a在柄部P21的位置因副溝槽現象而受損或發生斷線。如此一來，在後續將圖案化罩幕層104a的圖案轉移至待圖案化的材料層100而形成半導體結構100a的過程中，可有效地防止半導體結構100a受損或發生斷線。

以下，藉由圖1I與圖4來說明上述實施例的半導體結構100a。此外，雖然半導體結構100a的形成方法是以上述方法為例進行說明，但本發明並不以此為限。

請參照圖1I與圖4，半導體結構100a包括主幹部P3與分支部P4。在一些實施例中，半導體結構100a可為半導體基底的主動區，如快閃記憶體的主動區，但本發明並不以此為限。舉例來說，主幹部P3可位在軌條區R1中，且分支部P4可位在陣列區R2中。軌條區R1可對應於圖1F中的圖案化罩幕層110所在的區域。在其他實施例中，半導體結構100a可為其他類型的半導體結構，如導線等。

主幹部P3在第一方向D1上延伸。分支部P4連接於主幹部P3。如上述實施例所示，半導體結構100a可利用自對準雙重圖案化(SADP)製程定義出分支部P4的形狀。分支部P4的上視形狀例如是雙叉叉子狀。分支部P4包括柄部P41與雙叉部P42。柄部P41連接於主幹部P3，且在第二方向D2上延伸。第二方向D2相交於第一方向D1。舉例來說，第一方向D1可垂直於第二方向D2，但本發明並不以此為限。雙叉部P42連接於柄部P41。亦即，柄部P41的一端可連接於主幹部P3。柄部P41的另一端可連接於雙叉部P42。雙叉部P42的上視形狀例如是U形。柄部P41的線寬LW7大於雙叉部P42的線寬LW8。舉例來說，柄部P41的線寬LW7可大於雙叉部P42的線寬LW8的一倍且小於等於雙叉部P42的線寬LW8的兩倍。

在本實施例中，雖然半導體結構100a是以在主幹部P3單一側具有分支部P4為例，但本發明並不以此為限。在一些實施例中，半導體結構100a可在主幹部P3兩側均具有分支部P4。

基於上述實施例可知，在半導體結構100a中，分支部P4藉由柄部P41連接於主幹部P3，且柄部P41的線寬LW7大於雙叉部P42的線寬LW8。因此，藉由上述半導體結構100a的圖案設計方式，可有效地防止半導體結構100a在柄部P41的位置因副溝槽現象而受損或發生斷線。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:材料層 100a:半導體結構 102,104:罩幕層 102a,104a,110:圖案化罩幕層 106:芯圖案 106a,106b:芯部 108:間隙壁材料層 108a:間隙壁結構 D1:第一方向 D2:第二方向 LW1~LW8:線寬 OP1,OP2:開口 P1,P3:主幹部 P2,P4:分支部 P21,P41:柄部 P22,P42:雙叉部 R1:軌條區 R2:陣列區 S1:合併間隙壁 S2:非合併間隙壁 T1:厚度 W1,W2:寬度

圖1A至圖1I為本發明一實施例的半導體結構的製造流程立體圖。 圖2為圖1D中的間隙壁結構108a的上視圖。 圖3為圖1F中的圖案化罩幕層104a的上視圖。 圖4為圖1I中的半導體結構100a的上視圖。

100:材料層

100a:半導體結構

102a:圖案化罩幕層

D1:第一方向

D2:第二方向

LW7,LW8:線寬

P3:主幹部

P4:分支部

P41:柄部

P42:雙叉部

R1:軌條區

R2:陣列區

Claims (14)

1. 一種半導體結構，包括： 主幹部，在第一方向上延伸；以及 分支部，連接於所述主幹部，且所述分支部包括： 柄部，連接於所述主幹部，且在第二方向上延伸，其中所述第二方向相交於所述第一方向；以及 雙叉部，連接於所述柄部，其中所述柄部的線寬大於所述雙叉部的線寬。
2. 如請求項1所述的半導體結構，其中所述分支部的上視形狀包括雙叉叉子狀。
3. 如請求項1所述的半導體結構，其中所述雙叉部的上視形狀包括U形。
4. 如請求項1所述的半導體結構，其中所述主幹部位在軌條區中，且所述分支部位在陣列區中。
5. 如請求項1所述的半導體結構，其中所述柄部的線寬大於所述雙叉部的線寬的一倍且小於等於所述雙叉部的線寬的兩倍。
6. 如請求項1所述的半導體結構，其中所述第一方向垂直於所述第二方向。
7. 一種半導體結構的製造方法，包括： 提供材料層； 在所述材料層上形成第一罩幕層； 在第一罩幕層上形成多個芯圖案，且每個所述芯圖案包括： 第一芯部；以及 第二芯部，連接於所述第一芯部，其中所述第一芯部的線寬大於所述第二芯部的線寬； 在多個所述芯圖案上共形地形成間隙壁材料層； 對所述間隙壁材料層進行回蝕刻製程，而暴露出多個所述芯圖案的頂面與所述第一罩幕層的頂面； 在進行所述回蝕刻製程之後，移除所述間隙壁材料層的位在所述芯圖案的兩末端上的部分，而暴露出所述芯圖案的兩末端，且形成多個間隙壁結構，其中每個所述間隙壁結構包括： 合併間隙壁，位在相鄰兩個所述第一芯部之間；以及 非合併間隙壁，位在相鄰兩個所述第二芯部之間，且連接於所述合併間隙壁，其中所述合併間隙壁的線寬大於所述非合併間隙壁的線寬； 移除多個所述芯圖案； 形成第一圖案化罩幕層，其中所述第一圖案化罩幕層覆蓋所述合併間隙壁的一部分，且暴露出所述合併間隙壁的另一部分與所述非合併間隙壁；以及 利用所述第一圖案化罩幕層與所述間隙壁結構作為罩幕，將所述第一罩幕層圖案化成第二圖案化罩幕層。
8. 如請求項7所述的半導體結構的製造方法，其中所述非合併間隙壁的上視形狀包括U形。
9. 如請求項7所述的半導體結構的製造方法，其中所述合併間隙壁的線寬大於所述非合併間隙壁的線寬的一倍且小於等於所述非合併間隙壁的線寬的兩倍。
10. 如請求項7所述的半導體結構的製造方法，其中在相鄰兩個所述第一芯部之間具有第一開口，且在相鄰兩個所述第二芯部之間具有第二開口，所述第一開口連接於所述第二開口，且所述第一開口的寬度小於所述第二開口的寬度。
11. 如請求項10所述的半導體結構的製造方法，其中所述間隙壁材料層的位在所述第一開口的側壁上的相鄰部分合併在一起，且所述間隙壁材料層未完全填滿第二開口。
12. 如請求項7所述的半導體結構的製造方法，其中所述第一圖案化罩幕層在第一方向上延伸，且所述合併間隙壁在第二方向上延伸，其中所述第二方向相交於所述第一方向。
13. 如請求項12所述的半導體結構的製造方法，其中所述第二圖案化罩幕層包括： 主幹部，在所述第一方向上延伸；以及 分支部，連接於所述主幹部，且所述分支部包括： 柄部，連接於所述主幹部，且在所述第二方向上延伸；以及 雙叉部，連接於所述柄部，其中所述柄部的線寬大於所述雙叉部的線寬。
14. 如請求項7所述的半導體結構的製造方法，更包括： 將所述第二圖案化罩幕層的圖案轉移至所述材料層。

Images