TWI742911B - 記憶體裝置及其製造方法 - Google Patents

Abstract

一種記憶體裝置包括基板、第一及第二介電結構、通道結構、源極結構及汲極結構。第一及第二介電結構設置於基板上，且第一介電結構及第二介電結構沿第一方向彼此間隔開來。通道結構連接第一介電結構與第二介電結構。源極結構及汲極結構位於通道結構的兩側，且分別嵌入至第一介電結構及第二介電結構中，其中源極結構沿第一方向的長度對第一介電結構沿第一方向的長度的比值介於0.3至0.4之間。

Description

記憶體裝置及其製造方法

本揭露內容是有關於一種記憶體裝置及一種記憶體裝置的製造方法。

近年來，半導體裝置的結構不斷改變，且半導體裝置的儲存容量不斷增加。記憶體裝置被應用於許多產品(例如MP3播放器、數位相機及電腦檔案等)的儲存元件中。隨著這些應用的增加，記憶體裝置的需求集中在小尺寸與大儲存容量上。為了滿足此條件，需要具有高元件密度與小尺寸的記憶體裝置及其製造方法。此外，源極/汲極的對準對於改善記憶體裝置的臨界尺寸亦是關鍵的。

本揭露之技術態樣為一種記憶體裝置及一種記憶體裝置的製造方法。

根據本揭露一些實施方式，一種記憶體裝置包括基板、第一及第二介電結構、通道結構、源極結構及汲極結構。第一及第二介電結構設置於基板上，且第一介電結構及第二介電結構沿第一方向彼此間隔開來。通道結構連接第一介電結構與第二介電結構。源極結構及汲極結構位於通道結構的兩側，且分別嵌入至第一介電結構及第二介電結構中，其中源極結構沿第一方向的長度對第一介電結構沿第一方向的長度的比值介於0.3至0.4之間。

在本揭露一些實施方式中，源極結構及汲極結構各自沿第一方向的長度介於50nm至100nm之間。

在本揭露一些實施方式中，通道結構在俯視角度下的形狀為長方形，且源極結構及汲極結構各自在俯視角度下的形狀實質上為圓形。

在本揭露一些實施方式中，源極結構及汲極結構各自包括單晶矽，通道結構包括多晶矽，且通道結構與源極結構及汲極結構之間各自具有不規則界面。

在本揭露一些實施方式中，記憶體裝置更包括記憶體結構層以及導電層。記憶體結構層由第一介電結構的側壁延伸至第二介電結構的側壁，其中第一介電結構的側壁面對第二介電結構的側壁。導電層由第一介電結構的側壁延伸至第二介電結構的側壁，其中記憶體結構層位於通道結構與導電層之間。

根據本揭露另一些實施方式，一種記憶體裝置包括基板、複數個導電層及複數個介電層、記憶體結構以及第一介電結構及第二介電結構。導電層及介電層交錯堆疊於基板上。記憶體結構穿過導電層及介電層，其中記憶體結構包括兩通道結構、兩源極結構以及兩汲極結構。兩通道結構彼此平行延伸，其中通道結構具有相對的第一側及第二側。兩源極結構分別位於兩通道結構的第一側。兩汲極結構分別位於兩通道結構的第二側，其中汲極結構與源極結構沿第一方向實質上對齊。第一介電結構及第二介電結構設置於基板上，且位於記憶體結構的相對兩側，其中源極結構及汲極結構別嵌入至第一介電結構及第二介電結構中。

在本揭露一些實施方式中，通道結構彼此沿第二方向實質上對齊，且第二方向垂直於第一方向。

在本揭露一些實施方式中，記憶體裝置更包括第二絕緣結構，穿過導電層及介電層，其中第二絕緣結構的多個部分夾置於該些介電層之間。

根據本揭露另一些實施方式，一種記憶體裝置的製造方法，包括：形成柱狀結構於基板上，其中柱狀結構包括兩通道層沿第一方向彼此平行延伸；形成第一溝槽及第二溝槽穿過柱狀結構，使得兩通道結構形成，通道結構的第一側由第一溝槽裸露，且通道結構的第二側由第二溝槽裸露；以及磊晶生長源極結構於通道結構的第一側以及汲極結構於通道結構的第二側，使得源極結構與汲極結構沿第一方向實質上對齊。

在本揭露一些實施方式中，形成第一溝槽及第二溝槽使得第一溝槽及第二溝槽各自沿第二方向的寬度大於柱狀結構沿第二方向的寬度，且第二方向垂直於第一方向。

根據本揭露上述實施方式，由於通道結構沿第一方向平行地延伸，且源極結構及汲極結構在每個通道結構的相對兩側磊晶生長，因此在同一個記憶體結構中之源極結構的對齊、在同一個記憶體結構中之汲極結構的對齊以及源極結構與汲極結構之間的對齊可輕易實現。此外，由於源極/汲極結構與第一/第二溝槽之長度的比值介於0.3與0.4之間，因此源極結構與汲極結構可在不受侷限的狀況下生長，以進一步實現源極結構與汲極結構之間的對齊。

以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。

本文所用「約」、「近似」或「實質上」應通常是指給定值或範圍的百分之十以內，且更優選地為百分之五以內。 在此給出的數值是近似的，意味著若沒有明確說明，則術語「約」、「近似」或「實質上」的涵意可被推斷出來。

在本揭露的實施方式中，提供了一種記憶體裝置及其製造方法。為簡單及清楚起見，將首先在本文中討論記憶體裝置的製造方法。此外，為了便於描述，術語「上視圖」在本文中可以是泛指記憶體裝置之最頂部介電層(即第2B圖中線段a-a"的剖面位置)的剖面圖，以突顯本揭露的技術特徵。第1A至1B圖、第2A至2B圖、第3A至3B圖、第4A至4B圖、第5A至5B圖、第6A至6B圖、第7A至7B圖、第8A至8B圖、第9A至9B圖、第10A至10B圖、第11A至11B圖以及第12A至12B圖繪示根據本揭露一些實施方式之記憶體裝置100的製造方法在各步驟的視圖。

請參閱第1A圖與第1B圖，其中第1A圖繪示形成記憶體裝置100在步驟S10的上視圖，第1B圖繪示第1A圖中沿線段1B-1B截取的剖面圖。在步驟S10中提供基板110，並在基板110上交錯堆疊多個絕緣層120及多個介電層130，且絕緣層120及介電層130沿著由第一方向D1與第二方向D2形成的平面延伸，其中第一方向D1垂直於第二方向D2。在一些實施方式中，可以在最底部的介電層130上形成閘極多晶矽層50，且閘極多晶矽層50亦可沿著由第一方向D1與第二方向D2形成的平面延伸。閘極多晶矽層50可由包括多晶矽的材料所製成，並用以作為形成凹槽的蝕刻停止層，此將於下文中進行更詳細的說明。在一些實施方式中，絕緣層120的厚度T1可大於介電層130的厚度T2，且最底部的介電層130的厚度T3可大於設置在其上的其他介電層130的厚度T2。在一些實施方式中，絕緣層120可由包括氮化物的材料所製成，並且介電層130可由包括氧化物的材料所製成，但並不用以限制本揭露。

請參閱第2A圖與第2B圖，其中第2A圖繪示形成記憶體裝置100在步驟S20的上視圖，第2B圖繪示第2A圖中沿線段2B-2B截取的剖面圖。在將堆疊的層設置在基板110上後，形成第一凹槽R1。詳細而言，第一凹槽R1穿過絕緣層120及介電層130。如前所述，閘極多晶矽層50可用以作為形成第一凹槽R1的蝕刻停止層，使得第一凹槽R1停止在閘極多晶矽層50下方。如第2A圖所示，第一凹槽R1在俯視圖中具有矩形輪廓，並且矩形的第一凹槽R1沿著第一方向D1延伸。在一些實施方式中，多個第一凹槽R1可沿著第一方向D1彼此平行地形成，例如三個第一凹槽R1可沿著第二方向D2間隔地排列，且每個第一凹槽R1沿第一方向D1延伸(如第2A圖所示)。在形成第一凹槽R1之後，隔離層140共形地形成在第一凹槽R1中及最頂部介電層130上。詳細而言，隔離層140設置在絕緣層120與介電層130的側壁上以及最頂部介電層130的頂面上，並且覆蓋第一凹槽R1的底面。在一些實施方式中，隔離層140可由包括氧化物的材料所製成，但並不用以限制本揭露。

請參閱第3A圖與第3B圖，其中第3A圖繪示形成記憶體裝置100在步驟S30的上視圖，第3B圖繪示第3A圖中沿線段3B-3B截取的剖面圖。接著，在第一凹槽R1中沿著隔離層140的相對側壁共形地形成一對通道層150"。詳細而言，可先在隔離層的整個表面上共形地形成通道層150"的材料，並接著執行毯式蝕刻製程(blanket etching process)，從而去除位於最頂部介電層130之頂表面上的通道層150"的材料以及位於第一凹槽R1之底部的通道層150"的材料，以暴露位於最頂部介電層130之頂表面上隔離層140以及位於第一凹槽R1之底部上隔離層140。如此一來，一對通道層150"便形成於第一凹槽R1中並沿第一方向D1延伸。在一些實施方式中，通道層150"可由包括多晶矽的材料所製成。

請參閱第4A圖與第4B圖，其中第4A圖繪示形成記憶體裝置100在步驟S40的上視圖，第4B圖繪示第4A圖中沿線段4B-4B截取的剖面圖。第一絕緣結構160設置在通道層150"之間以填充滿第一凹槽R1並與隔離層140的底部接觸。在一些實施方式中，可執行例如是化學機械研磨的平坦化製程以去除超出第一凹槽R1之第一絕緣結構160的材料。在一些實施方式中，第一絕緣結構160可由包括氧化物的材料所製成，但並不用以限制本揭露。在形成第一絕緣結構160之後，包括第一絕緣結構160、隔離層140以及一對通道層150"的柱狀結構P可形成。當在前述步驟S20中，形成多個彼此平行且沿第一方向D1延伸的第一凹槽R1，則在此步驟中便可形成多個彼此平行並且在上視圖中具有矩形輪廓的多個柱狀結構P。柱狀結構P沿著第二方向D2具有寬度W2(見第4A圖)。

請參閱第5A圖與第5B圖，其中第5A圖繪示形成記憶體裝置100在步驟S50的上視圖，第5B圖繪示第5A圖中沿線段5B-5B截取的剖面圖。在形成柱狀結構P(見第4A圖)後，可接著形成穿過柱狀結構P(見第4A圖)的第一溝槽172及第二溝槽174。在一些實施方式中，第一溝槽172沿著第一方向D1相鄰於第二溝槽174而形成。應瞭解到，在第5A圖及第5B圖中所標記的第一溝槽172及第二溝槽174僅是示例，沿第一方向D1彼此相鄰的任何兩個溝槽皆可為本文所指的第一溝槽172及第二溝槽174。在一些實施方式中，第一溝槽172及第二溝槽174各自在上視圖中皆具有矩形輪廓，其中第一溝槽172及第一溝槽172及第二溝槽174​​各自的其中兩側平行於柱狀結構P(見第4A圖)的其中兩側。在一些實施方式中，第一溝槽172及第二溝槽174​​各自沿第二方向D2的寬度W1大於柱狀結構P(見第4A圖)沿第二方向D2的寬度W2。藉此，柱狀結構P被第一溝槽172及第二溝槽174切割成複數個分段柱狀結構P1。換句話說，溝槽(包括第一溝槽172及第二溝槽174)與分段柱狀結構P1沿第一方向D1交替排列。另外，在形成第一溝槽172及第二溝槽174之後，每個通道層150"(見第4A圖)被切割成至少一個通道結構150，且每個分段柱狀結構P1可包括沿著第一方向D1延伸並且沿著第二方向D2彼此實質上對齊的兩個通道結構150。在每一個分段柱狀結構P1中，每個通道結構150在上視圖中實質上是矩形的，且每個通道結構150具有由第一溝槽172暴露的第一側152以及由第二溝槽174暴露的第二側154。

請參閱第6A圖與第6B圖，其中第6A圖繪示形成記憶體裝置100在步驟S60的上視圖，第6B圖繪示第6A圖中沿線段6B-6B截取的剖面圖。分別從每個通道結構150的第一側152及第二側154磊晶生長源極結構180及汲極結構190。在磊晶生長期間，源極結構180的材料從通道結構150的第一側152逐漸生長至第一溝槽172中，而汲極結構190從通道結構150的第二側154逐漸生長至第二溝槽174中。如在步驟S50中所述，由於第一溝槽172及第二溝槽174各自沿第二方向D2的寬度W1(見第5A圖)大於柱狀結構P沿第二方向D2的寬度W2(見第5A圖)，可確保具有足夠的空間預留給源極結構180及汲極結構190生長。如此一來，源極結構180及汲極結構190的生長可不受第一溝槽172及第二溝槽174的限制，也使得源極結構180及汲極結構190可生長為期望的形狀並形成在期望的位置，從而輕易地實現源極結構180及汲極結構190的對齊。舉例而言，分別位於同一個通道結構150之第一側152及第二側154的源極結構180及汲極結構190在第一方向D1上實質上彼此對齊；在同一溝槽(即第一溝槽172)中，且不同通道結構150上的源極結構180在第二方向D2上實質上彼此對齊；在同一溝槽(即第二溝槽174)中，且不同通道結構150上的汲極結構190在第二方向D2上實質上彼此對齊。

請參閱第6C圖，其是第6A圖中區域A1的局部放大圖。在一些實施方式中，可以控制生長條件，使得源極結構180沿第一方向D1的長度L1對第一溝槽172沿第一方向D1的長度L2的比值介於0.3至0.4之間，並使得汲極結構190沿第一方向D1的長度L3對第二溝槽174沿第一方向D1的長度L4的比值介於0.3至0.4之間。當所述比值落在上述範圍內時，可以防止同一溝槽中相鄰的源極結構180與汲極結構190彼此接觸，從而避免短路，並且源極結構180與汲極結構190的電阻可被控制在期望值。詳細而言，若前述比值大於0.4，則第一溝槽172及第二溝槽174各自的長度不夠源極結構180與汲極結構190生長，從而導致源極結構180與汲極結構190之間的接觸；若前述比值小於0.3，則源極結構180與汲極結構190各自的尺寸可能太小，導致源極結構180與汲極結構190各自的電阻無法被良好地控制在期望值。

在一些實施方式中，源極結構180沿第一方向D1的長度L1及汲極結構190沿第一方向D1的長度L3各自介於50nm與100nm之間，使得源極結構180與汲極結構190各自的電阻可達到期望值，且記憶體裝置100的尺寸可以維持在適當的範圍內。詳細而言，若源極結構180的長度L1以及汲極結構190的長度L3分別小於50nm，可能導致源極結構180與汲極結構190各自的各自的尺寸過小而無法達到期望的電阻值；而若源極結構180的長度L1以及汲極結構190的長度L3分別大於100nm，則可能難以減小記憶體裝置100的尺寸。在一些實施例中，通道結構150沿第二方向D2的長度L5對源極結構180及汲極結構190各自沿第二方向D2的長度L6的比值介於0.1至0.2之間。詳細而言，若上述比值小於0.1，可能難以實現源極結構180與汲極結構190之間的對齊；而若上述比值大於0.2，則源極結構180與汲極結構190各自的尺寸可能太小而無法達到期望的電阻值。

在一些實施方式中，可良好地控制生長條件，以使得源極結構180及汲極結構190各自在上視圖中呈現圓形。如此一來，通道結構150以及在通道結構150相對側上的源極結構180與汲極結構190的組合在上視圖中可具有「類啞鈴」或「類骨頭」的形狀。在一些實施方式中，通道結構150的材料可與源極結構180及汲極結構190的材料不同。舉例而言，通道結構150可由包括多晶矽的材料所製成，且源極結構180及汲極結構190可由包括單晶矽的材料製成。

請參閱第7A圖與第7B圖，其中第7A圖繪示形成記憶體裝置100在步驟S70的上視圖，第7B圖繪示第7A圖中沿線段7B-7B截取的剖面圖。在形成源極結構180及汲極結構190後，可將介電材料填充在第一溝槽172以及第二溝槽174(見第6A圖)中。在一些實施方式中，可執行例如是化學機械研磨的平坦化製程以去除超出第一溝槽172以及第二溝槽174(見第6A圖)的介電材料。如此一來，可在第一溝槽172及第二溝槽174(見第6A圖)中分別形成第一介電結構200及第二介電結構210，其中源極結構180沿第一方向D1的長度L1對第 一介電結構200沿第一方向D1的長度L2的比值介於0.3至0.4之間。另外，由相同的分段柱狀結構P1生長的源極結構180嵌入至第一介電結構200中，並且由相同的分段柱狀結構P1生長的汲極結構190則嵌入至第二介電結構210中。應瞭解到，當多個溝槽(包括第一溝槽172及第二溝槽174)沿第一方向D1排列時，由同一個分段柱狀結構P1生長出來的源極結構180及由相鄰的分段柱狀結構P2生長出來的汲極結構190可嵌入至相同的第一介電結構200中，且由同一個分段柱狀結構P1生長出來的汲極結構190及由相鄰的分段柱狀結構P3生長出來的源極結構180可嵌入至相同的第二介電結構210中。此外，第一絕緣結構160沿第一方向D1被夾置在第一介電結構200與第二介電結構210之間，並沿第二方向D2被夾置在通道結構150間。在形成第一介電結構200以及第二介電結構210之後，便可形成包括兩個通道結構150、兩個源極結構180、兩個汲極結構190、第一絕緣結構160、部分之第一介電結構200以及部分之第二介電結構210的記憶體結構M。

更詳細而言，記憶體結構M可包括兩通道結構150、兩源極結構180以及兩汲極結構190。兩通道結構150彼此平行延伸，且每一個通道結構150具有相對的第一側152及第二側154。兩源極結構180分別位於兩通道結構150的第一側152，且兩汲極結構190分別位於兩通道結構150的第二側154。在一些實施方式中，汲極 結構190與源極結構180沿第一方向D1實質上對齊。

請參閱第8A圖與第8B圖，其中第8A圖繪示形成記憶體裝置100在步驟S80的上視圖，第8B圖繪示第8A圖中沿線段8B-8B截取的剖面圖。接著，沿著第二方向D2且相鄰於記憶體結構M形成第二凹槽R2。在一些實施方式中，第二凹槽R2穿過絕緣層120及介電層130。如前文所述，閘極多晶矽層50可用以作為形成第二凹槽R2的蝕刻停止層，使得第二凹槽R2停止在閘極多晶矽層50下方。如第8A圖所示，第二凹槽R2在上視圖中具有矩形輪廓，並且矩形的第二凹槽R2沿第一方向D1延伸。在一些實施方式中，第二凹槽R2可沿著第二方向D2形成在兩個記憶體結構M之間，並且與記憶體結構M平行地延伸。在一些實施方式中，多個記憶體結構M與多個第二凹槽R2可以沿第二方向D2間隔且交替地排列。

請參閱第9A圖與第9B圖，其中第9A圖繪示形成記憶體裝置100在步驟S90的上視圖，第9B圖繪示第9A圖中沿線段9B-9B截取的剖面圖。接著，透過選擇性蝕刻製程去除介電層130之間的絕緣層120(見第9B圖)。在一些實施方式中，選擇性蝕刻製程可以是在熱磷酸中去除絕緣層120的化學蝕刻製程，且絕緣層120可由包括氮化矽的材料所製成。於此同時，介電層130與記憶體結構M可被良好地保留。在透過選擇性蝕刻製程去除絕緣層120(見第9B圖)之後，在介電層130之間便形 成多個空間S，且位於該些空間S中之部分的隔離層140亦被移除，使得部分的通道結構150從該些空間S裸露出來。

請參閱第10A圖與第10B圖，其中第10A圖繪示形成記憶體裝置100在步驟S100的上視圖，第10B圖繪示第10A圖中沿線段10B-10B截取的剖面圖。記憶體結構層220及高介電常數介電層230隨後共形地形成於記憶體裝置100的頂面、介電層130之間(亦即空間S中，見第9B圖)、通道結構150的裸露部分上以及第二凹槽R2中。接著，導電層240設置在及高介電常數介電層230以填充滿空間S，從而使絕緣層120被存記憶體結構層220、高介電常數介電層230以及導電層240替換。在一些實施方式中，記憶體結構層220可包括阻擋層、記憶儲存層以及穿隧層(圖中未繪示)，其中阻擋層直接接觸通道結構150的裸露部分並且直接接觸部分的隔離層140，記憶儲存層設置在阻擋層上，且穿隧層設置在記憶體儲存層上。換句話說，記憶體結構層220直接接觸通道結構150的裸露部分。阻擋層與穿隧層可由包括氧化矽或其他介電質的材料所製成，記憶儲存層可由包括氮化矽或其他能夠捕捉電子的材料所製成。在一些實施方式中，高介電常數介電層230可由包括氧化鋁或其他介電質的材料所製成。在一些實施方式中，可透過化學氣相沉積(chemical vapor deposition，CVD)製程設置導電層240，且導電層240可由包括鎢或其他金屬的材料所製 成。

請參閱第11A圖與第11B圖，其中第11A圖繪示形成記憶體裝置100在步驟S110的上視圖，第11B圖繪示第11A圖中沿線段11B-11B截取的剖面圖。移除位於第二凹槽R2(見第10B圖)中以及記憶體裝置100之頂面的記憶體結構層220、高介電常數介電層230以及導電層240，使得記憶體結構層220、高介電常數介電層230以及導電層240由第二凹槽R2(見第11B圖)裸露出來。在一些實施方式中，可進一步將導電層240回蝕置空間S(見第9B圖)中約15nm至20nm的深度，使得導電層240從記憶體結構層220及高介電常數介電層230凹陷。隨後，第二絕緣結構250完全地填充在第二凹槽R2中並凸出至空間S(見第9B圖)中，使得部分的第二絕緣結構250在垂直方向上(即垂直於第一方向D1與第二方向D2的方向上)夾置於介電層130之間。在執行步驟S110後，穿過導電層240及介電層130的第二絕緣結構250便可形成。

第11C圖繪示第11A圖中沿線段11C-11C截取的剖面圖。第11D圖繪示第11A圖中區域A2的局部透視放大圖，其中透視的水平位置與第11B圖中線段b-b'的位置相同。請同時參閱第11A圖至第11D圖。記憶體裝置100包括基板110、第一介電結構200、第二介電結構210、通道結構150、源極結構180以及汲極結構190。第一介電結構200及第二介電結構210設置於基 板110上，且第一介電結構200及第二介電結構210沿第一方向D1彼此間隔開來。第一介電結構及第二介電200以及第二介電結構210位於穿過導電層240及介電層130之記憶體結構M的相對兩側，其中源極結構180及汲極結構190分別嵌入至第一介電結構210及第二介電結構220中。通道結構150連接第一介電結構200與第二介電結構210。源極結構180及汲極結構190位於通道結構150的兩側(兩端)，且分別嵌入至第一介電結構200及第二介電結構210中。如第11D圖所示，記憶體結構層220以及高介電常數介電層230由第一介電結構200的側壁202延伸至第二介電結構210的側壁212，其中第一介電結構200的側壁202面對第二介電結構210的側壁212。此外，導電層240沿第一方向D1延伸並具有一部分凸出以與第一介電結構200的側壁202、第二介電結構210的側壁212以及高介電常數介電層230接觸。換句話說，導電層240具有由第一介電結構200的側壁202延伸至第二介電結構210的側壁212的一部分，使得記憶體結構層220在第二方向D2上位於通道結構150與導電層240之間。

在一些實施方式中，接觸第一介電結構200的側壁202之記憶體結構層220的側壁222實質上共平面於接觸第一介電結構200的側壁202之導電層240的側壁242。類似而言，接觸第二介電結構210的側壁212之記憶體結構層220的側壁224實質上共平面於接觸第二 介電結構210的側壁212之導電層240的側壁244。此外，第一絕緣結構160沿著通道結構150背對記憶體結構層220的側壁延伸。在一些實施方式中，記憶體結構層220沿第一方向D1的垂直投影部分地重疊於源極結構180及汲極結構190各自沿第一方向D1的垂直投影。如第11B圖所示，隔離層140位於介電層130與通道結構150之間。另一方面，如第11D圖所示，由於源極結構180及汲極結構190是由通道結構150磊晶生長而得，且源極結構180及汲極結構190各自的材料相異於通道結構150的材料，因此在微觀的尺度下，通道結構150與源極結構180及通道結構150與汲極結構190之間各自可具有不規則界面F。

請參閱第12A圖與第12B圖，其中第12A圖繪示形成記憶體裝置100在步驟S120的上視圖，第12B圖繪示第12A圖中沿線段12B-12B截取的剖面圖。在步驟S120中，在步驟S120中，可分別在源極結構180及汲極結構190形成接觸結構260，以將記憶體裝置100連接至字線及/或位線以進行編程和擦除。在一些實施方式中，可在形成接觸結構260前在記憶體裝置100的頂部形成介電層270，其中介電層270所包括的材料可與介電層130所包括的材料相同。藉此，接觸結構260可形成在介電層270中並且電性連接至字線及/或位線。

根據本揭露上述實施方式，由於通道結構沿第一方向平行地延伸，且源極結構及汲極結構在每個通道結構 的相對兩側磊晶生長，因此在同一個記憶體結構中之源極結構的對齊、在同一個記憶體結構中之汲極結構的對齊以及源極結構與汲極結構之間的對齊可輕易實現。此外，由於源極/汲極結構與第一/第二溝槽之長度的比值介於0.3與0.4之間，因此源極結構與汲極結構可在不受侷限的狀況下生長，以進一步實現源極結構與汲極結構的對齊。另外，透過控制源極結構與汲極結構的生長條件，源極結構與汲極結構各自的尺寸可以在適當的範圍內，從而良好地改善記憶體裝置的效能。

雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

50:閘極多晶矽層

100:記憶體裝置

110:基板

120:絕緣層

130:介電層

140:隔離層

150:通道結構

152:第一側

154:第二側

150":通道層

160:第一絕緣結構

172:第一溝槽

174:第二溝槽

180:源極結構

190:汲極結構

200:第一介電結構

202:側壁

210:第二介電結構

212:側壁

220:記憶體結構層

222:側壁

224:側壁

230:高介電常數介電層

240:導電層

242:側壁

244:側壁

250:第二絕緣結構

260:接觸結構

270:介電層

P:柱狀結構

P1,P2,P3:分段柱狀結構

M:記憶體結構

S:空間

R1:第一凹槽

R2:第二凹槽

A1,A2:區域

W1,W2:寬度

T1,T2,T3:厚度

L1~L6:長度

F:不規則界面

D1:第一方向

D2:第二方向

S10~S120:步驟

1B-1B,2B-2B,3B-3B,4B-4B,5B-5B,6B-6B,7B-7B,8B-8B,9B-9B,10B-10B,11B-11B,11C-11C,12B-12B,a-a',b-b':線段

為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1A圖、第2A圖、第3A圖、第4A圖、第5A圖、第6A圖、第7A圖、第8A圖、第9A圖、第10A圖、第11A圖及第12A圖繪示根據本揭露一些實施方式之記憶體裝置的製造方法在各步驟的上視圖； 第1B圖、第2B圖、第3B圖、第4B圖、第5B圖、第6B圖、第7B圖、第8B圖、第9B圖、第10B圖、第11B圖及第12B圖繪示根據本揭露一些實施方式之記憶體裝置的製造方法在各步驟的剖面圖； 第6C圖是第6A圖中區域A1的局部放大圖； 第11C圖是第11A圖中沿線段11C-11C截取的剖面圖；以及 第11D圖是第11A圖中區域A2的局部透視放大圖。

150:通道結構

180:源極結構

190:汲極結構

200:第一介電結構

202:側壁

210:第二介電結構

212:側壁

220:記憶體結構層

222:側壁

224:側壁

230:高介電常數介電層

240:導電層

242:側壁

244:側壁

250:第二絕緣結構

A2:區域

F:不規則界面

Claims (10)

1. 一種記憶體裝置，包括： 一基板； 一第一介電結構及一第二介電結構，設置於該基板上，且該第一介電結構及該第二介電結構沿一第一方向彼此間隔開來； 一通道結構，連接該第一介電結構與該第二介電結構；以及 一源極結構及一汲極結構，位於該通道結構的兩側，且分別嵌入至該第一介電結構及該第二介電結構中，其中該源極結構沿該第一方向的長度對該第一介電結構沿該第一方向的長度的一比值介於0.3至0.4之間。
2. 如請求項1所述的記憶體裝置，其中該源極結構及該汲極結構各自沿該第一方向的長度介於50nm至100nm之間。
3. 如請求項1所述的記憶體裝置，其中該通道結構在俯視角度下的形狀為長方形，且該源極結構及該汲極結構各自在俯視角度下的形狀實質上為圓形。
4. 如請求項1所述的記憶體裝置，其中該通道結構包括多晶矽，該源極結構及該汲極結構各自包括單晶矽，且該通道結構與該源極結構及該汲極結構之間各自具有一不規則界面。
5. 如請求項1所述的記憶體裝置，更包括： 一記憶體結構層，由該第一介電結構的一側壁延伸至該第二介電結構的一側壁，其中該第一介電結構的該側壁面對該第二介電結構的該側壁；以及 一導電層，由該第一介電結構的該側壁延伸至該第二介電結構的該側壁，其中該記憶體結構層位於該通道結構與該導電層之間。
6. 一種記憶體裝置，包括： 一基板； 複數個導電層及複數個介電層，交錯堆疊於該基板上； 一記憶體結構，穿過該些導電層及該些介電層，其中該記憶體結構包括： 兩通道結構，彼此平行延伸，其中每一該些通道結構具有相對的一第一側及一第二側； 兩源極結構，分別位於該些通道結構的該些第一側；以及 兩汲極結構，分別位於該些通道結構的該些第二側，其中該些汲極結構與該些源極結構沿一第一方向實質上對齊；以及 一第一介電結構及一第二介電結構，設置於該基板上，且位於該記憶體結構的相對兩側，其中該些源極結構及該些汲極結構別嵌入至該第一介電結構及該第二介電結構中。
7. 如請求項6所述的記憶體裝置，其中該些通道結構彼此沿一第二方向實質上對齊，且該第二方向垂直於該第一方向。
8. 如請求項6所述的記憶體裝置，更包括： 一第二絕緣結構，穿過該些導電層及該些介電層，其中該第二絕緣結構的複數個部分夾置於該些介電層之間。
9. 一種記憶體裝置的製造方法，包括： 形成一柱狀結構於一基板上，其中該柱狀結構包括兩通道層沿一第一方向彼此平行延伸； 形成一第一溝槽及一第二溝槽穿過該柱狀結構，使得兩通道結構形成，每一該些通道結構的一第一側由該第一溝槽裸露，且每一該些通道結構的一第二側由該第二溝槽裸露；以及 磊晶生長一源極結構於每一該些通道結構的該第一側以及一汲極結構於每一該些通道結構的該第二側，使得該源極結構與該汲極結構沿一第一方向實質上對齊。
10. 如請求項9所述的記憶體裝置的製造方法，其中形成該第一溝槽及該第二溝槽使得該第一溝槽及該第二溝槽各自沿一第二方向的寬度大於該柱狀結構沿該第二方向的寬度，且該第二方向垂直於該第一方向。

Images