TWI741996B - 提供動態隨機存取記憶單元之電容的方法、裝置及系統 - Google Patents

提供動態隨機存取記憶單元之電容的方法、裝置及系統 Download PDF

Info

Publication number
TWI741996B
TWI741996B TW105126629A TW105126629A TWI741996B TW I741996 B TWI741996 B TW I741996B TW 105126629 A TW105126629 A TW 105126629A TW 105126629 A TW105126629 A TW 105126629A TW I741996 B TWI741996 B TW I741996B
Authority
TW
Taiwan
Prior art keywords
capacitor
doped region
substrate
conductive
coupled
Prior art date
Application number
TW105126629A
Other languages
English (en)
Other versions
TW201724470A (zh
Inventor
唐諾德 尼爾森
派翠克 摩洛
里沙 梅安卓
艾倫 理萊克
史蒂芬 希亞
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201724470A publication Critical patent/TW201724470A/zh
Application granted granted Critical
Publication of TWI741996B publication Critical patent/TWI741996B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

在本文中說明用以提供電容予積體電路之記憶單元的技術及機制，在實施例中，記憶單元的電晶體包含各種形成於半導體基板的第一側中或第一側上的結構。在處理以形成電晶體之後，進行薄化以使半導體基板的第二側暴露出，第二側和第一側相面對。隨後進行處理於半導體基板之露出的第二側中或第二側上，以形成延伸而耦合至該等電晶體結構的其中一者之電容器於半導體基板中。在另一實施例中，電容器係耦合用以基於電晶體之通道的啟動而累積電荷，該電容器係進一步耦合用以將該電荷經由第二側從該記憶單元送出。

Description

提供動態隨機存取記憶單元之電容的方法、裝置及系統
本文中所討論的實施例係通常有關積體電路領域，尤指(但非排他)用以改善記憶單元中之電容的結構。
各種類型的記憶單元，諸如動態隨機存取記憶體(DRAM)裝置，包含用來儲存代表資料位元值之電荷的電容器。在一個圖1A中所示之典型的記憶體裝置100中，基板包含p型半導體材料110和磊晶層120於其上，其中，記憶單元包含以各種方式被形成於該基板的一側105中或側105上的電晶體結構，一個此種的電晶體包含n+摻雜區域122,124(用以操作為源極和汲極)和形成於該側105上，在介於n+摻雜區域122,124間之區域126處的閘極132。在記憶體裝置100的操作期間，端子接點130和閘極132不同地接收發訊(signaling)以有助於區 域122,124間之通道的啟動(activation)。記憶單元也包含從側105垂直向下延伸入基板中的電容器140，其中，電容器140包含電介質以累積經由該通道而交換的電荷。目前，記憶體技術利用深溝槽結構，諸如容納電容器140的深溝槽結構，其需要非常高的蝕刻寬深比和能夠以保形(conformal)方式將電介質層沉積於此等深溝槽結構內的製程。
圖1B顯示另一個習知記憶體裝置150，而類似地，其具有以各種方式被沉積於基板160的一側155中或其上的電晶體結構，一個此種的電晶體包含n+摻雜區域162,164，和形成在介於n+摻雜區域162,164間之區域166處的閘極182。閘極182和端子接點180,182接收發訊以有助於在區域166下方之通道的啟動。在記憶體裝置150的情況中，記憶單元包含電容器190以儲存經由該通道而交換的電荷，其中，電容器190係在基板160之外，並且從側155垂直向上延伸入。至少在電容器190在側155上方與金屬層中之跡線的路由介接的範圍內，記憶體裝置150之在基板上方的電容器架構傾向限制裝置縮放(scaling)。
對DRAM、嵌入型DRAM(eDRAM)和其他記憶單元類型進一步縮放的其中一個主要限制為需要電晶體可被製作於其內之足夠的幾何體積，DRAM記憶體技術的縮放常常受到與電容器之幾何尺寸縮放相關聯的困難度和從晶圓的正面使用習知處理來製造此電容器的能力所限 制。隨著連續幾代的記憶體技術持續在尺寸上縮小，會有電容量可供個別記憶單元使用之增加改善之不斷增長的需求。
一種積體電路，包括：基板；包含第一電晶體之記憶單元，包括：第一摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；第二摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；閘極，係設置在該第一側上，該閘極係耦合用以接收訊號，並且回應於該訊號，用以啟動介於該第一摻雜區域與該第二摻雜區域之間的通道；以及電容器，係耦合用以基於該通道的啟動而累積電荷，其中，該電容器係進一步耦合用以將該電荷從該記憶單元經由該基板的第二側送出，該第二側和該第一側相面對，其中，該電容器包含第一導電區域、第二導電區域、和設置在該第一導電區域與該第二導電區域之間的電介質，且其中，該第二摻雜區域與該第一導電區域相接觸，而且從剖面透視來看，該第二摻雜區域係至少部分垂直地在該電容器的該第一導電區域之上。
100:記憶體裝置
110:p型半導體材料
120:磊晶層
122:n+摻雜區域
124:n+摻雜區域
126:區域
130:端子接點
132:閘極
140:電容器
150:習知記憶體裝置
160:基板
162:n+摻雜區域
164:n+摻雜區域
166:區域
180:端子接點
182:閘極
190:電容器
300:積體電路(IC)裝置
306:端子接點
308:閘極結構
310:絕緣間隙填充材料
312:導電區域
314:電介質
316:分支結構
318:金屬
324:摻雜區域
400:積體電路(IC)裝置
402:正面
404:反面
406:端子接點
408:閘極結構
410:絕緣間隙填充材料
412:區域
414:電介質
416:分支結構
418:金屬
420:磊晶層
422:摻雜區域
424:摻雜區域
450:積體電路(IC)裝置
452:正面
454:反面
456:端子接點
458:閘極結構
460:絕緣間隙填充材料
462:導電區域
464:電介質
466a,466b:波瓣結構
468:金屬
502:正面
504a,504b:反面
506a:晶圓
506b:基板
508:結構
510a,510b:摻雜區域
512:空乏區域
514:金屬層
520:填充材料
530:遮罩
532:孔洞
534:凹部
560:填充材料
562:電介質層
564:金屬層
600:計算裝置
602:板
604:處理器
606:通訊晶片
700:電腦系統
702:處理器
704:主記憶體
706:靜態記憶體
708:網路介面裝置
710:視頻顯示單元
712:字母數字輸入裝置
714:游標控制裝置
716:訊號產生裝置
718:次級記憶體
720:網路
722:軟體
726:處理邏輯
730:匯流排
732:機器可存取儲存媒體
800:計算裝置
802:積體電路晶粒
804:中央處理單元
806:內建在晶粒上的記憶體
808:通訊晶片
810:揮發性記憶體
812:非揮發性記憶體
814:繪圖處理單元
816:數位訊號處理器
820:晶片組
822:天線
824:觸控螢幕顯示器
826:觸控螢幕控制器
828:全球定位系統(GPS)裝置
829:電池
830:羅盤
832:運動感測器
834:揚聲器
836:相機
838:使用者輸入裝置
840:大量儲存裝置
842:密碼處理器
本發明之各種實施例藉由舉例說明而被繪示在附圖的圖形中，而非藉由舉例說明來限制於附圖的圖形中，在附圖中：圖1A,1B為習知記憶體裝置中之積體電路結構的剖 面示圖。
圖2為繪示依據實施例之積體電路的製造方法之要素的流程圖。
圖3為依據實施例之記憶單元結構的剖面示圖。
圖4A,4B為各自依據對應實施例之個別記憶單元結構的剖面示圖。
圖5A至5C為依據實施例之積體電路的製造處理期間之積體電路結構的剖面示圖。
圖6繪示依據一個實施例之計算裝置。
圖7繪示依據實施例之代表性計算裝置的方塊圖。
圖8為依據實施例所建構之計算裝置。
本文中所討論之實施例包含提供用於積體電路裝置之記憶單元操作的電容之技術及/或機制。在有些實施例中，積體電路包含包括一或多個電晶體的記憶單元，該一或多個電晶體的結構被形成在基板的第一側中或第一側上。該積體電路可另包括電容性結構，用以基於藉由一或多個電晶體之通道的啟動而儲存電荷，該等電容性結構可至少部分被設置在第一側之下-例如，在該處，經由對基板之背面(與第一側相反)的處理來形成記憶單元的電容器及/或該電容器並不延伸至該基板的該第一側。
如同本文中有關積體電路裝置的基板所使用者，“第一側”(或者除非有指示)指的是該基板之設置有電 晶體之結構於其上及/或該電晶體之結構延伸於其中的一側，此等結構可包含該基板之摻雜區域-例如，在該處，該摻雜區域係用作為該電晶體之源極或該電晶體之汲極。另外或除此之外，此等結構可包含直接或間接設置在基板的正面上之閘極，該電晶體之操作可包含通道的啟動，而通道係用以在源極與汲極之間交換電流於該基板之毗連該正面的區域中。如同本文中有關基板所使用者，“背面”指的是該基板之與該基板之正面相反的一面-例如，在該處，正面和背面延伸於互相平行且彼此偏移的個別平面中。一結構可被認為是在基板的正面“之上”，在該處，該結構與該正面直接相接觸，或者，經由該正面上之另一結構而被耦合至該基板。類似地，一結構可被認為是在基板的背面“之下”(“的下方”)，在該處，該結構與該背面相接觸，或者，經由該背面上之另一結構而被耦合至該基板。
各種實施例的特徵在本文中針對提供DRAM記憶單元中的電容來予以說明。然而，此種討論可以被延伸至額外或另外地應用於適用於本文中所述之特徵的各式各樣其他記憶單元類型之任一者的交換。本文中所述之技術可被施行於一或多個電子裝置，可利用本文中所述之技術之電子裝置的非限定範例包含任何類型的移動式裝置及/或固定式裝置，諸如相機、蜂巢式電話、電腦終端、桌上型電腦、電子閱讀器、傳真機、互動式多媒體資訊站(kiosk)、小筆電、筆記型電腦、網際網路裝置、付款終端、個人數位助理、媒體播放器及/或記錄器、伺服器 (刀鋒伺服器、機架式伺服器、其組合等等)、機上盒、智慧型電話、平板個人電腦、超級移動式個人電腦、有線電話、其組合、等等，此等裝置可為攜帶式或固定式。在有些實施例中，本文中所述之技術可被使用於桌上型電腦、膝上型電腦、智慧型電話、平板電腦、小筆電、筆記型電腦、個人數位助理、伺服器、其組合等等。更普遍地說，本文中所述之技術可被使用於包含IC記憶體裝置之各式各樣電子裝置的任一者中。
圖2繪示依據實施例之用以提供積體電路裝置之電容性結構的方法200之要素。方法200為利用背面揭露製程以便能夠形成電容器於基板的背面中或背面上之實施例的一個範例，此種處理可減輕加諸於現有之記憶體架構和製作技術之縮小上的某些限制。例如，依據一些實施例的處理技術各方面地縮減或去除對於某些類型之正面金屬路由的需求，及/或對記憶單元而言可以考量相對大的電容器結構。
方法200可包含製作包含電晶體和電容器之記憶單元的操作。雖然某些實施例在此方面並未被限制，但是該記憶單元可包含例如DRAM單元。另外或除此之外，該記憶單元的電晶體可為FinFET電晶體。在實施例中，方法200包括，在210處，將電晶體的閘極設置於基板的正面上，該基板可包含被使用於習知晶圓製程中之各式各樣的矽及/或其他半導體材料的任一者。在有些實施例中，該基板另包括形成於該基板材料上的磊晶層，其 中，該磊晶層構成該基板的第一面(例如，正面)，該基板的特殊材料、厚度、晶體結構、摻雜、等等可改造自習知晶圓處理製程技術，其並未詳述於本文中而且未被限定於各種實施例。在210處的該設置可包含圖案化沉積於該正面上以形成絕緣層(例如，氧化物)以及閘極的金屬、多晶矽、或其他導電材料。
方法200可另包括，在220處，形成第一摻雜區域和第二摻雜區域於該基板的第一面中或第一面上。在220處的該形成可包含實施摻雜經過該第一面以形成一或多個電晶體源極區域及/或電晶體汲極區域於該基板中。各種實施例的某些特徵在本文中針對包含n+摻雜的源極和汲極區域的電晶體來予以說明。然而，依據不同實施例之記憶單元的電晶體可包含各式各樣之其他摻雜方案的任一者-例如，改造自習知的電晶體設計。
在實施例中，在210處的該設置及/或在220處的該形成包含改造自依據現有技術來製作電晶體結構之各式各樣遮罩、金屬沉積、摻雜及/或其他處理的任一者之操作。
在230處，該方法200可包含實施薄化以使該基板的第二面暴露出，該第二面與該第一面相面對。在230處的該薄化可包含研磨、濕式蝕刻、化學機械拋光(CMP)及/或其他此等製程，以便從該基板去除半導體材料。此種薄化可被實施於例如，210處的該設置及/或220處的該形成之後。在實施例中，在230處的該薄化造 成該第一面與該露出的第二面之間的全部厚度，其考慮到蝕刻、沉積及/或其他處理以形成耦合至在220處所形成之摻雜區域的電容性結構。
例如，方法200可另包括，在240處，在230處的該薄化之後形成電容器於第二面中或第二面上。該電容器可包含第一導電區域、第二導電區域、和設置在第一導電區域與第二導電區域之間的電介質。在實施例中，該等導電區域的其中一者形成一或多個波瓣(lobe)結構，其延伸至少局部在第一面與背面之間。另外或除此之外，該電容器可構成水平分支部位、垂直分支部位及/或其他此等部位的一或多者，以幫助增加記憶單元的電容。摻雜區域的其中一者可被設置在電容器與第一面之間-例如，該電容器並不延伸至該第一面之處。在另一實施例中，第二摻雜區域被設置在該第一面上，其中，該第二摻雜區域在該第一面處包圍該電容器。
在一個實施例中，在240處形成電容器包含蝕刻穿過經圖案化之遮罩中的孔洞，以形成凹部穿過該背面，該凹部延伸至第二摻雜區域(或者，在其他實施例中，延伸至第一摻雜區域)。另外或除此之外，在240處的該形成可包含沉積即將位在導電結構之間的電介質材料-例如，用以形成金屬-絕緣體-金屬(m-i-m)電容器。在240處的該形成之後，摻雜區域-例如，第二摻雜區域-可以在電容器與該基板的第一面之間。例如，在240處所形成的電容器可以在該第一面之下，並且被耦合而基於 在第一摻雜區域與第二摻雜區域間之通道的啟動來累積電荷。在有些實施例中，方法200另形成記憶單元的一或多個其他電容器-例如，包含形成電容器於第一面中或第一面上(依據習知技術)及/或也被耦合以經由該基板的背面來交換電流的另一電容器。
圖3顯示依據實施例之包括記憶單元-例如，DRAM單元-電容性結構之積體電路(IC)裝置300的要素。IC裝置300只是包含記憶單元之實施例的一個範例，該記憶單元具有多方面地形成在基板的第一面(正面)中或其上的電晶體結構，及延伸通過及/或該基板之與該第一面相面對之第二面(背面)中的電容器-例如，該電容器整體被設置在該第一面之下。IC裝置300可藉由諸如例如方法200的那些方法之製程來予以製造。
在所示之繪示性實施例中，IC裝置300的記憶單元包含多方面地形成在基板的正面302中或正面302上的電晶體結構-例如，由基板之磊晶層320所形成的正面302。藉由舉例說明而非限制性地，記憶單元的電晶體可包含設置在磊晶層320中之摻雜區域322,324(例如，包含各自的n+摻雜)，該等摻雜區域322,324分別用作為電晶體源極和電晶體汲極。該電晶體可另包括形成於在介於摻雜區域322,324之間的空乏區域之上的面302上的閘極結構308，該電晶體的操作可至少局部地回應於經由閘極結構308和端子接點306(例如，源極端子)所多方面接收之訊號-例如，在該處，此等訊號有助於通道的啟 動以在摻雜區域322,324之間交換電荷。
IC裝置300的記憶單元可另包括電容器以儲存經由該通道所交換的電荷-例如，在該處，該電容器係用以接收來自摻雜區域324的此種電荷。在一個實施例中，該電容器包含設置在兩個電容性結構(諸如，繪示性的導電區域312和金屬318)之間的電介質314，該電容器的結構-例如，包含改造自習知DRAM電容性結構之電介質材料及/或一或多個導電材料-可被設置至少局部在基板的背面304中或背面304上。電介質314可包含氧化物、氧氮化物、及/或改造自習知記憶體裝置設計之各式各樣其他材料的任一者。藉由舉例說明而非限制性地，電介質314之材料可具有3.8以上的介電常數，在有些實施例中具有7.3以上的介電常數，導電區域312可包括相對高度摻雜的多晶矽及/或金屬-諸如銅(Cu)、鉭(Ta)、鋁(Al)、透磁合金鎳-鐵(Ni-Fe)合金、鉑(Pt)等等-在有些實施例中。
基板可另包括一或多個結構以提供該電容器的至少部分的電絕緣。例如，氧化物或其他絕緣材料-例如，繪示性絕緣間隙填充材料310-可延伸在面302,304之間，並且使至少部分的電容器結構與該基板之也延伸在面302,304之間的半導體材料(未顯示出)分離。在所示之繪示性實施例中，金屬318構成分支結構316，其垂直地從面304朝向摻雜區域324延伸，結構316可容許在電介質314與毗連的導電結構間之表面積的增加，其最終導 致記憶單元之電容的增加。間隙填充材料310可延伸在分支結構316的周圍，以及導電區域312及電介質314之也延伸在分支結構316之周圍的部分。
圖4A顯示依據另一實施例之IC裝置400的記憶單元。IC裝置400的製作，例如，可依據方法200。在所示之繪示性實施例中，IC裝置400包含具有正面402和背面404的基板，其中，IC裝置400的記憶單元包含包括各方面地設置在正面402處和正面402之下的摻雜區域422,424(在功能性上對應於摻雜區域322,324)的電晶體。例如，摻雜區域422,424可為各自在基板之磊晶層420中的n+摻雜區域。該電晶體可另包括端子接點406和閘極結構408-例如，在功能性上分別對應於端子接點306和閘極結構308。
記憶單元可另包括電容器以基於摻雜區域422,424間之通道的啟動來儲存電荷。例如，電容器可包含電介質414以及-在電介質414的相對面上-兩個導電結構，諸如繪示性的導電區域412和金屬418。在一個實施例中，導電區域412包括多晶矽(例如，n+摻雜)或其他此種摻雜的半導體材料。在另一實施例中，導電區域412包含銅(Cu)、鉭(Ta)、鋁(Al)、透磁合金鎳-鐵(Ni-Fe)合金、鉑(Pt)或在習知IC電容器結構中所使用之各式各樣其他金屬的任一者(例如，和金屬318相同者)。
電介質414可構成沿著面404延伸及/或延伸 於面404中之平面結構-例如，平行於面404。在實施例中，記憶單元的電容可藉由區域412之分支結構416來予以增加，區域412之分支結構416水平地自摻雜區域424之下並且沿著電介質414的表面延伸出。電容器的至少部分的電絕緣可藉由絕緣間隙填充材料410來予以提供，絕緣間隙填充材料410例如延伸在區域412與基板之延伸於面402,404之間的半導體材料(未顯示出)。在有些實施例中，一或多個隔離溝槽結構可包含或毗連間隙填充材料410，在該處，此等溝槽結構有助於電容器與IC裝置400之另一記憶單元(未顯示出)的隔離。
圖4B顯示依據另一實施例之IC裝置450的記憶單元。IC裝置450的製作可包含，例如，方法200的部分或所有操作。IC裝置450包含具有正面452和背面454的基板，其中，IC裝置450的記憶單元包含包括各自被設置在正面452處和正面452之下的摻雜區域472,474的電晶體-例如，在基板的磊晶層470中。該記憶單元可另包括端子接點456和閘極結構458-例如，在功能性上分別對應於端子接點306和閘極結構308。
IC裝置450的記憶單元可另包括電容器，該電容器包含電介質464以及-在電介質464的相對面上-導電區域462和金屬468。導電區域462可具有例如導電區域412的特徵，電介質464可延伸至少部分於面454上。在實施例中，金屬468構成一或多個波瓣結構(lobe)466a,466b，其各自延伸經過面454朝向面452。 電介質464可與此等一或多個波瓣結構466a,466b一致，並且也延伸至少部分經過面454。該一或多個波瓣結構466a,466b可藉由增加電介質464與導電區域462和金屬468的毗連導電結構之間的表面積而有助於增加記憶單元的電容。在實施例中，電容器的電絕緣可至少部分藉由絕緣間隙填充材料460(諸如，間隙填充材料410者)來予以提供，其延伸在面452,454之間，並且至少部分在一部分導電區域462的周圍。
圖5A至5C顯示依據實施例之記憶單元的製造處理的各個階段500a-500f期間之結構的剖面示圖。圖5A至5C中所表示的處理可包含例如方法200的部分或所有的操作。在實施例中，此種操作戲用以提供具有IC裝置300,400,450的其中一者或全部的積體電路及/或具有本文中所述之電容性結構的各種其他裝置的任一者。
如同階段500a中所表示者，電晶體的結構508可被各方面地設置在晶圓506a的正面502中或正面502上，在該處，最終形成的基板係要包含晶圓506a的半導體材料。在繪示的實施例中，該電晶體為一般被稱為鰭式場效電晶體(FET)或“FinFET”之類型的電晶體-例如，在該處，結構508包含所有皆延伸於正面502之上的摻雜區域510a,510b的和空乏區域512(在摻雜區域510a,510b之間)，閘極結構GS可延伸在空乏區域512的相對側壁兩者之上並且沿著空乏區域512的相對側壁。例如，至少部分的閘極結構GS可延伸在結構508之上的 金屬層514中-連同電晶體的源極和汲極端子接點TC1,TC2一起-以及沿著空乏區域512之至少部分朝向面502的側面。雖然摻雜區域510a,510b係顯示為n+摻雜的-例如，在該處，晶圓506a包含p+摻雜的半導體-摻雜之各種其他組合的任一者依據不同實施例可藉由基板和電晶體的其他組件來予以提供。
階段500a之後的處理可包含倒轉或者定向和定位晶圓506a、結構508和金屬層514以供薄化用，其係用以去除晶圓506a之基板材料的部分。例如，處理晶圓(未顯示出)可經由正面502而被耦合至晶圓506a(例如，不直接地經由結構508和金屬層514)，在該處，該處理層係用以提供機械支撐於晶圓506a的薄化期間。此種薄化，其例如可包含研磨、濕式蝕刻、化學機械拋光(CMP)及/或其他此等處理製程-可導致從晶圓506a形成基板506b。在一個繪示的實施例中，晶圓506a(其從背面504a算起具有厚度t1)例如可為幾百微米(um)的等級-例如，在200-500um的範圍中-或者，在薄膜類型基板的情況中，為在30-100um的範圍中，厚度t1可被減少至厚度t2，例如，其為1-10um的等級或者，在薄膜類型基板的情況中，可為在50-250奈米(nm)的範圍中。如同在階段500b中所示，此種薄化可使基板506b之與正面502相面對的背面504b暴露出。
由於薄化以形成基板506b之厚度t2可以把後續的蝕刻及/或其他處理考慮在內-在背面504b上或穿過 背面504b-以形成延伸至結構508之凹入結構於基板506b中，該凹入結構用以容納記憶單元的電容器。如同在階段500c中所示，可實施遮罩和蝕刻處理以形成延伸自面504b的凹部，此種凹部可至少部分延伸穿過該基板-例如，在面502處或者接近面502的區域。沉積處理可形成係用以提供用於電容器之至少部分絕緣的填充材料520(例如，氧化物)於此種凹部中。隨後，在階段500d，經圖案化之遮罩530可被形成在背面504b上，該遮罩530包含孔洞532，經由該孔洞532來實施填充材料520的蝕刻。如同在階段500e中所示，經由該經圖案化之遮罩530的蝕刻可形成延伸自面504b的凹部534，經過填充材料520，到(而在有些實施例中，進入)摻雜區域510b。在凹部534的形成之後，填充金屬560可被電鍍及/或沉積於其中以形成電容器的導電性結構。在實施例中，電介質材料層562和金屬層564然後可被連續地沉積在填充金屬560上，填充金屬560、電介質層562及金屬層564可構成m-i-m電容器，其被耦合來和摻雜區域510b交換電荷。在實施例中，此種電荷可經由導電路徑而被進一步交換至或自電容器，該導電路徑經由背面504b而自電晶體延伸出-例如，和經由形成於金屬層514中或金屬層514之上的導電路徑而交換此種電荷相反。
圖6繪示依據一個實施例之計算裝置600，該計算裝置600收納板602，該板602可包含許多組件，其包含但不限於處理器604和至少一個通訊晶片606，該處 理器604係實體上且電連接至板602。在有些施行中，該至少一個通訊晶片606亦係實體上且電連接至板602。在其他施行中，該通訊晶片606為處理器604的部分。
取決於其應用，計算裝置600可包含其他組件，其可或不可被實體上且電連接至板602。這些其他組件包含但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、繪圖處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、聲頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速儀、陀螺儀、揚聲器、相機、以及大量儲存裝置(諸如、硬碟機、光碟(CD)、數位影音光碟(DVD)、等等)。
通訊晶片606致能無線通訊以使資料的轉移往來於計算裝置600，術語「無線」及其衍生用語可被用來描述電路、裝置、系統、方法、技術、通訊通道、等等，其可透過經調變之電磁輻射的使用，經由非固態媒體來通訊資料，該術語並不隱含相關裝置並未含有任何導線，雖然在有些實施例中他們可能不含。通訊晶片606可施行許多無線標準或協定之任一者，其包含但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及被命名為3G、 4G、5G、及往後的任何其他無線協定。計算裝置600可包含多個通訊晶片606。例如，第一通訊晶片606可專用於諸如Wi-Fi及藍芽的較短範圍的無線通訊，並且第一通訊晶片606可專用於較長範圍的無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、和其它者。
計算裝置600的處理器604包含封裝於處理器604之內的積體電路晶粒，術語「處理器」可指任何裝置或裝置之處理來自暫存器及/或記憶體之電子資料以將該電子資料轉變成可被儲存於暫存器及/或記憶體中之其他電子資料的部分。通訊晶片606也包含封裝於通訊晶片606之內的積體電路晶粒。
在各種施行中，計算裝置600可為膝上型電腦、小筆電、筆記型電腦、超級筆電、智慧型電話、平板電腦、個人數位助理(PDA)、超級移動式PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、攜帶型音樂播放器、或數位錄影機。在各種施行中，計算裝置600可包含任何其他可處理資料的電子裝置。
實施例可被提供為程式產品、或可包含具有儲存於其上之指令的機器可讀取媒體的軟體，其可被用來編程電腦系統(或其他電子裝置)以按照實施例來實施程序。機器可讀取媒體包含用來以可被機器(例如，電腦)讀取之形式而儲存或發送資訊的任何機制。例如，機器可 讀取(例如，電腦可讀取)媒體包含機器(例如，電腦)可讀取儲存媒體(例如，唯讀記憶體(“ROM”)、隨機存取記憶體(“RAM”)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等等)、機器(例如，電腦)可讀取傳輸媒體(電氣、光學、聲學、或其他形式的傳播訊號(例如，紅外線訊號、數位訊號、等等)、等等。
圖7繪示呈電腦系統700之代表性形式之機器的圖形表示，在該電腦系統700內，可執行用以致使該機器能夠進行本文中所述之方法的任何一者或多者的一組指令。在替換實施例中，該機器可被連接(例如，網路連接)至區域網路(LAN)、內部互聯網、外部互聯網、或網際網路中的其他機器，該機器可以操作為客戶端-伺服器網路環境中的伺服器或客戶端機器，或者操作為同級(peer-to-peer)(或分散式)網路環境中的同級(peer)機器，該機器可為個人電腦(PC)、平板PC、機上盒(STB)、個人數位助理(PDA)、蜂巢式電話、環球網設備(web appliance)、伺服器、網路路由器、開關或橋接器，或者能夠執行指明將由該機器所採取之動作的一組指令(序列或其他)之任何機器。此外，雖然僅繪示出單一機器，但是術語“機器”將也可採用以包含個別或聯合執行的一組(或多組)指令來進行本文中所述之方法的任何一者或多者的一堆機器(例如，電腦)。
代表性電腦系統700包含處理器702、主記憶體704(例如，唯讀記憶體(ROM)、快閃記憶體、諸如 同步DRAM(SDRAM)或Rambus DRAM的動態隨機存取記憶體(DRAM)、等等)、靜態記憶體706(例如，快閃記憶體、靜態隨機存取記憶體(SRAM)、等等)、以及次級記憶體718(例如，資料儲存裝置)，它們經由匯流排730而互相通訊。
處理器702代表一或多個通用處理裝置，諸如微處理器、中央處理單元等等。更特別者，處理器702可為複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、施行其他指令集的處理器、或施行指令集之組合的處理器。處理器702也可為一或多個專用處理裝置，諸如特殊應用積體電路(ASIC)、現場可程式邏輯閘陣列(FPGA)、數位訊號處理器(DSP)、網路處理器等等。處理器702被組構成執行處理邏輯726，用以實施本文中所述之操作。
電腦系統700可另包含網路介面裝置708，電腦系統700也可包含視頻顯示單元710(例如，液晶顯示器(LCD)、發光二極體顯示器(LED)、或陰極射線管(CRT))、字母數字輸入裝置712(例如，鍵盤)、游標控制裝置714(例如，滑鼠)、及訊號產生裝置716(例如，揚聲器)。
次級記憶體718可包含機器可存取儲存媒體(或者更明確地說，電腦可讀取儲存媒體)732，其上儲存有使本文中所述之方法或功能的任何一或多者具體化的 一或多組指令(例如，軟體722)。在其藉由電腦系統700的執行期間，軟體722也可整體或至少部分地位於主記憶體704之內及/或處理器702之內，主記憶體704和處理器702也構成機器可讀取儲存媒體。軟體722可進一步透過網路720，經由網路介面裝置708而被發送或接收。
雖然在代表性實施例中機器可存取儲存媒體732被顯示為單一媒體，但是術語“機器可讀取儲存媒體”應該被採取包含單一媒體或儲存該一或多組指令的多重媒體(例如，集中或分散式資料庫、及/或相關的快取記憶體和伺服器)。術語“機器可讀取儲存媒體”也應該被採取包含能夠儲存或編碼供機器執行之一組指令和致使該機器能夠進行各種實施例之方法的任何一或多者的任何媒體，術語“機器可讀取儲存媒體”將因此被採取包含但不限於固態記憶體及光學和磁性媒體。
圖8繪示依據一個實施例的計算裝置800，計算裝置800可包含許多組件。在一個實施例中，這些組件被附接至一或多個主機板。在替換實施例中，這些組件被製造於單一個系統單晶片(SoC)晶粒上，而不是主機板上。計算裝置800中的該等組件包含但不限於積體電路晶粒802和至少一個通訊晶片808。在有些施行中，通訊晶片808被製造成為積體電路晶粒802的部分，積體電路晶粒802可包含CPU 804以及內建在晶粒上的記憶體(on-die memory)806(常常被稱為快取記憶體)，其可藉由 諸如嵌入式DRAM(eDRAM)或自旋力矩轉移記憶體(STTM或STTM-RAM)之技術來予以提供。
計算裝置800可包含可或不可被實體上且電耦合至主機板或製造於SoC晶粒之內的其他組件，這些其他組件包含但不限於揮發性記憶體810(例如，DRAM)、非揮發性記憶體812(例如，ROM或快閃記憶體)、繪圖處理單元814(GPU)、數位訊號處理器816、密碼處理器842(執行硬體內之密碼演算法的專門處理器)、晶片組820、天線822、顯示器或觸控螢幕顯示器824、觸控螢幕控制器826、電池829或其他電源、功率放大器(未顯示出)、全球定位系統(GPS)裝置828、羅盤830、運動協同處理器或感測器832(其可包含加速儀、陀螺儀、和羅盤)、揚聲器834、相機836、使用者輸入裝置838(諸如，鍵盤、滑鼠、尖筆(stylus)、及觸控板)、以及大量儲存裝置840(諸如、硬碟機、光碟(CD)、數位影音光碟(DVD)、等等)。
通訊晶片808致能資料的傳送自和傳送至計算裝置800的無線通訊。術語“無線”及其衍生詞可被用來描述電路、裝置、系統、方法、技術、通訊通道、等等，其可經由透過非固態媒體之經調變之電磁輻射的使用來通訊資料，該術語並不隱含相關裝置並未含有任何導線，雖然在有些實施例中他們可能不含。通訊晶片808可施行許多無線標準或協定之任一者，其包含但不限於Wi-Fi (IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及被命名為3G、4G、5G、及往後的任何其他無線協定。計算裝置800可包含多個通訊晶片808。例如，第一通訊晶片808可專用於諸如Wi-Fi及藍芽的較短範圍的無線通訊，並且第一通訊晶片808可專用於較長範圍的無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、和其它者。
術語「處理器」可指任何裝置或裝置之處理來自暫存器及/或記憶體之電子資料以將該電子資料轉變成可被儲存於暫存器及/或記憶體中之其他電子資料的部分。在各種施行中，計算裝置800可為膝上型電腦、小筆電、筆記型電腦、超級筆電、智慧型電話、平板電腦、個人數位助理(PDA)、超級移動式PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、攜帶型音樂播放器、或數位錄影機。在其他施行中，計算裝置800可為任何其他處理資料的電子裝置。
在一個施行中，積體電路包括：基板和包含第一電晶體之記憶單元，該記憶單元包括：第一摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；第二摻雜區域，係設置至少部分在該基板的第一 側中或在該基板的第一側上；以及閘極，係設置在該第一側上，該閘極係耦合用以接收訊號，並且回應於該訊號，用以啟動介於該第一摻雜區域與該第二摻雜區域之間的通道。該記憶單元另包括電容器，係耦合用以基於該通道的啟動而累積電荷，其中，該電容器係進一步耦合用以將該電荷從該記憶單元經由該基板的第二側送出，該第二側和該第一側相面對。
在施行中，該第二摻雜區域係設置在該電容器與該第一側之間。在另一施行中，該第二摻雜區域係設置在該第一側上，且其中，該第二摻雜區域在第一側處包圍該電容器。在另一施行中，該電容器包含在垂直於該第二側之方向上延伸至該第二摻雜區域的分支結構。在另一施行中，該電容器包含延伸在平行於該第二側之方向上的分支結構。在另一施行中，該電容器包含第一導電區域、第二導電區域、和設置在該第一導電區域與該第二導電區域之間的電介質，其中，該第一導電區域構成延伸在該第一側與背側之間的一或多個波瓣結構。在另一施行中，該記憶單元為動態隨機存取記憶單元。在另一施行中，該電晶體為鰭部場效電晶體。在另一施行中，該記憶單元另包括另一電容器，係耦合用以基於該通道的啟動而累積其他電荷，其中，該另一電容器經由該第一側而被耦合至該基板，或者該另一電容器經由該第一側而從該第二摻雜區域延伸出。
在另一施行中，一種方法包括：形成記憶單 元的第一電晶體，其包含：設置閘極於基板的第一側上；以及形成第一摻雜區域和第二摻雜區域於該基板的該第一側中或該基板的該第一側上；該方法進一步包含進行薄化以使該基板的第二側暴露出，該第二側和該第一側相面對；以及在該薄化之後，形成延伸於該第二側中或穿過該第二側的電容器，其中，該電容器係耦合用以基於該第一摻雜區域與該第二摻雜區域間之通道的啟動而累積電荷，其中，該電容器係進一步耦合用以將該電荷從該記憶單元經由該第二側送出。
在施行中，該第二摻雜區域係設置在該電容器與該第一側之間。在另一施行中，該第二摻雜區域係設置在該第一側上，且其中，該第二摻雜區域在第一側處包圍該電容器。在另一施行中，形成該電容器包含形成分支結構，該分支結構在垂直於該第二側的方向上延伸至該第二摻雜區域。在另一施行中，形成該電容器包含形成分支結構，該分支結構延伸在平行於該第二側的方向上。在另一施行中，形成該電容器包含形成第一導電區域、第二導電區域、和設置在該第一導電區域與該第二導電區域之間的電介質，其中，該第一導電區域包含延伸在該第一側與背側之間的一或多個波瓣結構。在另一施行中，該記憶單元為動態隨機存取記憶單元。在另一施行中，該電晶體為鰭部場效電晶體。在另一施行中，該方法另包括形成該記憶單元的另一電容器，其中，該另一電容器係耦合用以基於該通道的啟動而累積其他電荷，其中，該另一電容器經 由該第一側而被耦合至該基板，或者該另一電容器經由該第一側而從該第二摻雜區域延伸出。
在另一施行中，一種系統包括：積體電路，其包含：基板；包含第一電晶體之記憶單元，該記憶單元包括：第一摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；第二摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；以及閘極，係設置在該第一側上，該閘極係耦合用以接收訊號，並且回應於該訊號，用以啟動介於該第一摻雜區域與該第二摻雜區域之間的通道。該記憶單元另包括電容器，係耦合用以基於該通道的啟動而累積電荷，其中，該電容器係進一步耦合用以將該電荷從該記憶單元經由該基板的第二側送出，該第二側和該第一側相面對。該系統另包括顯示裝置，係耦合至該積體電路，該顯示裝置用以基於經由該第二側而從該記憶單元送出的該電荷而顯示影像。
在施行中，該第二摻雜區域係設置在該電容器與該第一側之間。在另一施行中，該第二摻雜區域係設置在該第一側上，且其中，該第二摻雜區域在第一側處包圍該電容器。在另一施行中，該電容器包含在垂直於該第二側之方向上延伸至該第二摻雜區域的分支結構。在另一施行中，該電容器包含延伸在平行於該第二側之方向上的分支結構。在另一施行中，該電容器包含第一導電區域、第二導電區域、和設置在該第一導電區域與該第二導電區域之間的電介質，其中，該第一導電區域構成延伸在該第 一側與背側之間的一或多個波瓣結構。在另一施行中，該記憶單元為動態隨機存取記憶單元。在另一施行中，該電晶體為鰭部場效電晶體。在另一施行中，該記憶單元另包括另一電容器，係耦合用以基於該通道的啟動而累積其他電荷，其中，該另一電容器經由該第一側而被耦合至該基板，或者該另一電容器經由該第一側而從該第二摻雜區域延伸出。
在本文中說明用以提供記憶體之積體電路的技術及架構。在上面的說明中，為了解說，許多特定細節被提出以便提供某些實施例的通徹了解。然而，對於習於此技藝者而言明顯的是，有些實施例可被施行而不需要這些特定的細節。在其他例子中，以方塊圖形式來顯示結構和裝置以避免模糊了說明。
說明書中的“一個實施例”或“實施例”意謂所述之與該實施例相關的特別特徵、結構、或特性係包含在本發明的至少一個實施例中。在說明書之各處中用語“在一個實施例中”的出現不一定都指同一個實施例。
在本文中之實施方式的有些部分係以對電腦記憶體內之資料位元操作的演算法和符號表示法來予以呈現，這些演算法說明和表示法為由習於計算技術者所使用之手段，用以將他們工作的本質最有效地傳達給熟悉此技藝的其他人。演算法在此且通常被想像為導致所想要結果之自我一致的序列步驟，該等步驟為需要物理量的物理操縱之步驟。通常，雖然非必要的，這些量採取電或磁訊號 的形式，其能夠被儲存、轉移、結合、比較、或者操縱者。主要基於共同使用的理由，已經證明有時是便利地將這些訊號稱為位元、數值、元素、符號、文字、術語、數量等等。
然而，應記住所有的這些和類似術語係與適當的物理量相關聯，並且僅為應用於這些量的便利標記。除非另有特定說明，否則如同從本文中之討論顯而易知者，可知通篇利用諸如“處理”或“計算”或“估算”或“決定”或“顯示”等術語的說明、討論指的是電腦系統或類似的電子計算裝置的動作和過程，其將電腦系統之暫存器及記憶體內表示為物理(電子)量的資料操縱和轉變成為電腦系統記憶體或暫存器或者其他此類的資訊儲存、傳輸、或顯示裝置內表示為物理量的其他資料。
有些實施例也有關實施本文中之操作的設備，此設備可特別針對所想要的目的來予以建構，或者該設備可包括通用電腦，該通用電腦可選擇性地由儲存於該電腦中之電腦程式所啟動或重組。此種電腦程式可被儲存在電腦可讀取儲存媒體中，諸如(但不限於)，任何類型的碟片(包含軟碟、光碟、CD-ROMs、和磁光碟)、唯讀記憶體(“ROMs”)、隨機存取記憶體(“RAMs”)(諸如動態RAM(DRAM)、EPROMs、EEPROMs)、磁性或光學卡、或者任何類型適合用來儲存電子指令、且耦合至電腦系統匯流排的媒體。
本文中所呈現之演算法和顯示器本質上不與 任何特別的電腦或其他設備相關。各種的通用系統依據本文中之教旨而可與程式一起被使用，或者其可證明方便用來建構更專用的設備以實施所想要的方法步驟，針對各式各樣的這些系統之所需結構將從本文中之說明而顯而易知。除此之外，有些實施例並未參考任何任何特別的程式語言來做說明。將可知各式各樣的程式語言可被用來施行如同本文中所說明之此等實施例的教旨。
除了本文中所說明者之外，可對所揭示之實施例及其施行在不違離其範疇下做出各種的修正。因此，本文中的例示和範例應該被建構為說明性而非限制性的，本發明的範疇應該僅參考後附的申請專利範圍來予以度量。
300:積體電路(IC)裝置
306:端子接點
308:閘極結構
310:絕緣間隙填充材料
312:導電區域
314:電介質
316:分支結構
318:金屬
324:摻雜區域

Claims (21)

  1. 一種積體電路，包括：基板；包含第一電晶體之記憶單元，包括：第一摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；第二摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；閘極，係設置在該第一側上，該閘極係耦合用以接收訊號，並且回應於該訊號，用以啟動介於該第一摻雜區域與該第二摻雜區域之間的通道；以及電容器，係耦合用以基於該通道的啟動而累積電荷，其中，該電容器係進一步耦合用以將該電荷從該記憶單元經由該基板的第二側送出，該第二側和該第一側相面對，其中，該電容器包含第一導電區域、第二導電區域、和設置在該第一導電區域與該第二導電區域之間的電介質，且其中，該第二摻雜區域與該第一導電區域相接觸，而且從剖面透視來看，該第二摻雜區域係至少部分垂直地在該電容器的該第一導電區域之上。
  2. 如請求項1之積體電路，其中，該第二摻雜區域係設置在該電容器與該第一側之間。
  3. 如請求項1之積體電路，其中，該第二摻雜區域係設置在該第一側上，且其中，該第二摻雜區域在該第一側處包圍該電容器。
  4. 如請求項1之積體電路，其中，該電容器包含在垂直於該第二側之方向上延伸至該第二摻雜區域的分支結構。
  5. 如請求項1之積體電路，其中，該電容器包含延伸在平行於該第二側之方向上的分支結構。
  6. 如請求項1之積體電路，其中，該第一導電區域構成延伸在該第一側與背側之間的一或多個波瓣結構。
  7. 如請求項1之積體電路，其中，該記憶單元為動態隨機存取記憶單元。
  8. 如請求項1之積體電路，其中，該電晶體為鰭部場效電晶體。
  9. 如請求項1之積體電路，其中，該記憶單元另包括另一電容器，係耦合用以基於該通道的啟動而累積其他電荷，其中，該另一電容器經由該第一側而被耦合至該基板，或者該另一電容器經由該第一側而從該第二摻雜區域延伸出。
  10. 一種用以提供積體電路之電容性結構的方法，包括：形成記憶單元的第一電晶體，包含：設置閘極於基板的第一側上；以及形成第一摻雜區域和第二摻雜區域於該基板的該第一側中或該基板的該第一側上；進行薄化以使該基板的第二側暴露出，該第二側和該 第一側相面對；以及在該薄化之後，形成延伸於該第二側中或穿過該第二側的電容器，其中，該電容器係耦合用以基於該第一摻雜區域與該第二摻雜區域間之通道的啟動而累積電荷，其中，該電容器係進一步耦合用以將該電荷從該記憶單元經由該第二側送出，其中，該電容器包含第一導電區域、第二導電區域、和設置在該第一導電區域與該第二導電區域之間的電介質，且其中，該第二摻雜區域與該第一導電區域相接觸，而且從剖面透視來看，該第二摻雜區域係至少部分垂直地在該電容器的該第一導電區域之上。
  11. 如請求項10之方法，其中，該第二摻雜區域係設置在該電容器與該第一側之間。
  12. 如請求項10之方法，其中，該第二摻雜區域係設置在該第一側上，且其中，該第二摻雜區域在該第一側處包圍該電容器。
  13. 如請求項10之方法，其中，形成該電容器包含形成分支結構，該分支結構在垂直於該第二側的方向上延伸至該第二摻雜區域。
  14. 如請求項10之方法，其中，形成該電容器包含形成分支結構，該分支結構延伸在平行於該第二側的方向上。
  15. 如請求項10之方法，其中，形成該電容器包含形成包含延伸在該第一側與背側之間的一或多個波瓣結構的該第一導電區域。
  16. 如請求項10之方法，其中，另包括形成該記憶單元的另一電容器，其中，該另一電容器係耦合用以基於該通道的啟動而累積其他電荷，其中，該另一電容器經由該第一側而被耦合至該基板，或者該另一電容器經由該第一側而從該第二摻雜區域延伸出。
  17. 一種計算系統，包括：積體電路，包含：基板；包含第一電晶體之記憶單元，包括：第一摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；第二摻雜區域，係設置至少部分在該基板的第一側中或在該基板的第一側上；閘極，係設置在該第一側上，該閘極係耦合用以接收訊號，並且回應於該訊號，用以啟動介於該第一摻雜區域與該第二摻雜區域之間的通道；以及電容器，係耦合用以基於該通道的啟動而累積電荷，其中，該電容器係進一步耦合用以將該電荷從該記憶單元經由該基板的第二側送出，該第二側和該第一側相面對，其中，該電容器包含第一導電區域、第二導電區域、和設置在該第一導電區域與該第二導電區域之間的電介質，且其中，該第二摻雜區域與該第一導電區域相接觸，而且從剖面透視來看，該第二摻雜區域係至少部分垂直地在該電容器的該第一導電區域之上；以及 顯示裝置，係耦合至該積體電路，該顯示裝置用以基於經由該第二側而從該記憶單元送出的該電荷而顯示影像。
  18. 如請求項17之系統，其中，該第二摻雜區域係設置在該電容器與該第一側之間。
  19. 如請求項17之系統，其中，該第二摻雜區域係設置在該第一側上，且其中，該第二摻雜區域在該第一側處包圍該電容器。
  20. 如請求項17之系統，其中，該第一導電區域構成延伸在該第一側與背側之間的一或多個波瓣結構。
  21. 如請求項17之系統，其中，該記憶單元另包括另一電容器，係耦合用以基於該通道的啟動而累積其他電荷，其中，該另一電容器經由該第一側而被耦合至該基板，或者該另一電容器經由該第一側而從該第二摻雜區域延伸出。
TW105126629A 2015-09-25 2016-08-19 提供動態隨機存取記憶單元之電容的方法、裝置及系統 TWI741996B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/52455 2015-09-25
PCT/US2015/052455 WO2017052645A1 (en) 2015-09-25 2015-09-25 Method, device and system to provide capacitance for a dynamic random access memory cell

Publications (2)

Publication Number Publication Date
TW201724470A TW201724470A (zh) 2017-07-01
TWI741996B true TWI741996B (zh) 2021-10-11

Family

ID=58387122

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105126629A TWI741996B (zh) 2015-09-25 2016-08-19 提供動態隨機存取記憶單元之電容的方法、裝置及系統

Country Status (4)

Country Link
US (1) US11049861B2 (zh)
CN (1) CN107924919B (zh)
TW (1) TWI741996B (zh)
WO (1) WO2017052645A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220102274A1 (en) * 2020-09-30 2022-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with Backside Power Rail and Method for Forming the Same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084090A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US20040082117A1 (en) * 2000-12-29 2004-04-29 Marcus Kastner Method for producing an integrated semiconductor memory configuration

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218990A (zh) * 1997-09-05 1999-06-09 西门子公司 简化三维沟道电容器动态随机存取存储器的方法
KR100335778B1 (ko) * 1999-04-08 2002-05-09 박종섭 반도체 소자 및 그 제조 방법
DE19943760C1 (de) * 1999-09-13 2001-02-01 Infineon Technologies Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE10065664B4 (de) 2000-12-29 2005-07-28 Infineon Technologies Ag Integrierte Halbleiterspeicheranordnung
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
JP3926272B2 (ja) * 2003-01-08 2007-06-06 株式会社東芝 トレンチキャパシタを含む半導体装置の製造方法
DE10328634B3 (de) * 2003-06-26 2004-10-21 Infineon Technologies Ag Verfahren zur Herstellung eines Buried-Strap-Kontakts für einen Speicherkondensator
JP4969771B2 (ja) * 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
EP2225773B1 (en) 2007-12-21 2011-08-03 Nxp B.V. Memory cell comprising a capacitor arranged laterally from a transistor
US7923815B2 (en) * 2008-01-07 2011-04-12 International Business Machines Corporation DRAM having deep trench capacitors with lightly doped buried plates
US8193067B2 (en) * 2009-12-03 2012-06-05 International Business Machines Corporation Integrated circuit and a method using integrated process steps to form deep trench isolation structures and deep trench capacitor structures for the integrated circuit
US8318574B2 (en) * 2010-07-30 2012-11-27 International Business Machines Corporation SOI trench DRAM structure with backside strap
US9679917B2 (en) * 2014-12-23 2017-06-13 International Business Machines Corporation Semiconductor structures with deep trench capacitor and methods of manufacture
KR102518914B1 (ko) * 2015-09-23 2023-04-07 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084090A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US20040082117A1 (en) * 2000-12-29 2004-04-29 Marcus Kastner Method for producing an integrated semiconductor memory configuration

Also Published As

Publication number Publication date
US20180219012A1 (en) 2018-08-02
US11049861B2 (en) 2021-06-29
CN107924919B (zh) 2023-01-06
WO2017052645A1 (en) 2017-03-30
TW201724470A (zh) 2017-07-01
CN107924919A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US12040378B2 (en) Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US9368589B2 (en) Semiconductor device and semiconductor module
US9691839B2 (en) Metal-insulator-metal (MIM) capacitor with insulator stack having a plurality of metal oxide layers
TWI732019B (zh) 用於對３ｄ堆疊裝置之密度改善的倒反階梯接觸
US20210151437A1 (en) Two transistor gain cell memory with indium gallium zinc oxide
TWI828018B (zh) 多高度半導體裝置及其製造方法
TWI783918B (zh) 用於ｉｇｚｏ非平面裝置之環繞且導電之金屬氧化物接點的製造技術
US20200105337A1 (en) Memory cells and arrays for compute in memory computations
TWI741996B (zh) 提供動態隨機存取記憶單元之電容的方法、裝置及系統
KR20120121727A (ko) 반도체 셀 및 그 형성 방법, 셀 어레이, 반도체 소자, 반도체 모듈, 반도체 시스템, 전자 유닛 및 전자 시스템
TWI741995B (zh) 用於積體電路元件的絕緣結構及其製造方法
WO2019132890A1 (en) Ferroelectric memory devices with integrated capacitors and methods of manufacturing the same
CN117529086A (zh) 半导体装置及其制造方法
CN117397040A (zh) 具有垂直晶体管的存储器装置及其制造方法
WO2019132902A1 (en) Memory array having ground shields