CN111326514A - 基于垂直薄膜晶体管的存储器单元 - Google Patents

基于垂直薄膜晶体管的存储器单元 Download PDF

Info

Publication number
CN111326514A
CN111326514A CN201911118177.0A CN201911118177A CN111326514A CN 111326514 A CN111326514 A CN 111326514A CN 201911118177 A CN201911118177 A CN 201911118177A CN 111326514 A CN111326514 A CN 111326514A
Authority
CN
China
Prior art keywords
capacitor
layer
plate
transistor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911118177.0A
Other languages
English (en)
Inventor
J.G.阿尔扎特维纳斯科
A.A.沙尔马
F.哈姆扎奥卢
B.塞尔
王珮华
V.H.勒
J.T.卡瓦列罗斯
T.加尼
古杰仁
T.W.拉茹瓦
U.阿尔斯兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111326514A publication Critical patent/CN111326514A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文的实施例描述了一种用于半导体装置的技术，所述半导体装置包括沿水平方向定向的衬底，以及在衬底上方包括晶体管和电容器的存储器单元。所述晶体管包括沿大体上正交于所述水平方向的垂直方向定向的栅极电极，以及沿所述垂直方向定向的、围绕所述栅极电极并通过栅极电介质层而与所述栅极电极分离的沟道层。所述电容器在所述衬底上方的层间电介质层内。所述电容器包括与所述晶体管的所述沟道层的第二部分耦合的第一极板，以及通过电容器电介质层而与所述第一极板分离的第二极板。电容器的第一极板也是所述晶体管的源极电极。可以描述和/或要求保护其它实施例。

Description

基于垂直薄膜晶体管的存储器单元
技术领域
本公开的实施例一般涉及集成电路领域，并且更特别地，涉及存储器阵列。
背景技术
存储器装置是集成电路（IC）和现代电子装置的重要部分。存储器装置（例如动态随机存取存储器（DRAM）阵列）可以包括多个存储器单元，其中存储器单元可以包括选择器（例如晶体管）以控制对存储单元的存取。当硅晶体管被用作选择器时，硅晶体管可能非常易漏（leaky），这可能给存储单元的性能带来不利影响。
薄膜晶体管（TFT）是一种场效应晶体管，其包括在支撑但不导电的衬底上的沟道层、栅极电极、以及源极电极和漏极电极。TFT不同于常规晶体管，其中常规晶体管的沟道通常在衬底（诸如硅衬底）内。通过在后端中集成TFT，同时为高速晶体管留出硅衬底区域，TFT已成为推动摩尔定律的有吸引力的选项。TFT可以被用作存储器装置（例如，DRAM装置）中的存储器单元的选择器。然而，存储器装置（例如，DRAM装置）的当前设计和实现仍然面临许多挑战。
附图说明
通过结合附图的以下具体实施方式将容易理解实施例。为了促进此描述，相似的附图标记标示相似的结构元件。在附图的图中，作为示例而非作为限制来图示实施例。
图1（a）-1（c）示意性图示了根据一些实施例的、包括在衬底上在后道工序（BEOL）中形成的垂直薄膜晶体管（TFT）和电容器的存储器单元的图解。
图2（a）-2（b）示意性图示了根据一些实施例的、包括具有垂直TFT和电容器的多个堆叠式存储器单元的半导体装置的图解。
图3图示了根据一些实施例的、用于形成包括垂直TFT和电容器的存储器单元的过程。
图4示意性图示了根据一些实施例的、具有包括垂直TFT和电容器的多个存储器单元的存储器阵列。
图5示意性图示了根据一些实施例的、实现本公开的一个或多个实施例的插入部（interposer）。
图6示意性图示了根据一些实施例的、根据本公开的实施例而构建的计算装置。
具体实施方式
存储器装置是集成电路（IC）和现代电子装置的重要部分。高密度或高带宽存储器装置可能对于许多应用（例如图形、人工智能、机器学习、或在存储器中或在其附近的计算）特别有用。动态随机存取存储器（DRAM）、或增强式或嵌入式动态随机存取存储器（eDRAM）可能是用于高密度或高带宽存储器装置的引领候选之一。存储器阵列（例如DRAM或eDRAM）可以包括多个存储器单元，其中存储器单元可以包括选择器（例如晶体管）以控制对存储单元的存取。在实施例中，存储单元可以是用于存储电荷的电容器，导致存储器单元的1T1C（一个晶体管、一个电容器）架构。
存储器装置可以用深沟槽电容器或位上电容器（COB）来实现。然而，由于电容器的空间或体积要求，存储器装置的这种实现仍可能占据相当大的面积。此外，DRAM或eDRAM装置可能具有被嵌入到快速逻辑处理电路的挑战。在一些情况下，DRAM密度可以通过平面缩放或堆叠式平面薄膜晶体管（TFT）来改进。然而，缩放平面TFT可能受到制造中的最小特征所限制。
本文的实施例可呈现一种包括具有垂直TFT的存储器单元的存储器装置。通过垂直TFT，存储器单元的面积大小可被减小到4F2，其中F是节点的临界尺寸。包括具有垂直TFT的存储器单元的存储器装置可以允许与适当逻辑兼容的高容量以实现大带宽。此外，通过进一步将垂直TFT阵列堆叠在彼此之上，可以实现更多共享和节省，例如，共享在读取出保存在存储器单元中的内容期间在堆叠式阵列之间进行选择的读出放大器。此外，对于存储器单元，堆叠式垂直TFT阵列可以实现4F2/N的密度，其中N是堆叠式阵列的数量。
本文的实施例可呈现一种半导体装置，所述半导体装置包括沿水平方向定向的衬底，以及在衬底上方包括晶体管和电容器的存储器单元。所述晶体管包括在所述衬底上方沿大体上正交于所述水平方向的垂直方向定向的栅极电极。所述晶体管还包括沿所述垂直方向定向的、围绕所述栅极电极并通过栅极电介质层而与所述栅极电极分离的沟道层。此外，所述晶体管包括与所述栅极电极分离并与所述沟道层的第一部分接触的漏极电极。所述电容器在所述衬底上方的ILD层内。详细地说，所述电容器包括与所述晶体管的所述沟道层的第二部分耦合的第一极板，以及通过电容器电介质层而与所述第一极板分离的第二极板。所述漏极电极位于所述沟道层的第一侧，并且所述电容器的所述第一极板位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧。电容器的第一极板也是所述晶体管的源极电极。
本文的实施例可呈现一种用于形成半导体装置的方法。所述方法可以包括：形成位于衬底上方的第一金属层中的第一金属电极作为晶体管的漏极电极，其中所述衬底沿水平方向定向。所述方法包括形成沿大体上正交于所述水平方向的垂直方向定向的所述晶体管的沟道层，其中所述沟道层在位于所述沟道层的第一侧的第一部分处被耦合到所述第一金属电极。所述方法还包括形成被所述沟道层围绕的、沿所述垂直方向定向的栅极电极。所述栅极电极包括位于第二金属层中的第二金属电极，并且所述第二金属层通过第一ILD层而与所述第一金属层分离。而且，所述方法包括形成在所述第二ILD层内在所述第二金属层上方、并与位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧的所述沟道层的第二部分耦合的电容器的第一极板。所述电容器的所述第一极板也是所述晶体管的源极电极。此外，所述方法包括形成在所述第二ILD层内并通过电容器电介质层而与所述第一极板分离的所述电容器的第二极板，其中所述晶体管和所述电容器形成存储器单元。
本文的实施例可呈现计算装置，所述计算装置可以包括电路板以及耦合到所述电路板并包括存储器阵列的存储器装置。更详细地说，所述存储器阵列可以包括多个存储器单元。所述多个存储器单元中的存储器单元包括沿水平方向定向的衬底、在衬底上方的晶体管和电容器。所述晶体管包括在所述衬底上方沿大体上正交于所述水平方向的垂直方向定向的栅极电极。所述晶体管还包括沿所述垂直方向定向的、围绕所述栅极电极并通过栅极电介质层而与所述栅极电极分离的沟道层。此外，所述晶体管包括与所述栅极电极分离并与所述沟道层的第一部分接触的漏极电极。所述电容器在所述衬底上方的层间电介质（ILD）层内。详细地说，所述电容器包括与所述晶体管的所述沟道层的第二部分耦合的第一极板，以及通过电容器电介质层而与所述第一极板分离的第二极板。所述漏极电极位于所述沟道层的第一侧，并且所述电容器的所述第一极板位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧。电容器的第一极板也是所述晶体管的源极电极。
在以下描述中，说明性实现的各个方面将使用由本领域技术人员通常采用的术语进行描述，以向本领域其它技术人员传达说明性实现的各个方面的工作的实质。然而，本领域技术人员将明白，本公开可以仅用所描述方面中的一些来实践。为了解释的目的，阐述了特定数量、材料和配置以便提供对说明性实现的全面理解。然而，本领域技术人员将明白，本公开可以在没有特定细节的情况下被实践。在其它实例中，省略或简化了众所周知的特征以免使说明性实现模糊不清。
前道工序（FEOL）半导体处理和结构可以指的是IC制造的第一部分，其中各个装置（例如晶体管、电容器、电阻器等）在半导体衬底或层中被图案化。FEOL通常覆盖直至（但不包括）金属互连层的沉积的所有东西。在FEOL中形成的晶体管也可以被称为前端晶体管。在最后一次FEOL操作之后，结果通常是具有隔离晶体管（例如，没有任何导线）的晶圆。后道工序（BEOL）半导体处理和结构可以指的是IC制造的第二部分，其中各个装置（例如晶体管、电容器、电阻器等）与晶圆上的接线（例如一个或多个金属化层）互连。BEOL包括金属接触部、电介质层、金属级、和用于芯片到封装连接的粘合部位。在制造的BEOL部分，可以形成金属接触部、焊盘、互连导线、通孔、和电介质结构。对于现代IC过程，在BEOL中可添加多于10个金属层。TFT是一种在BEOL处形成的场效应晶体管，并且包括在支撑但不导电的衬底上的沟道层、栅极电极、以及源极电极和漏极电极。
各种操作进而将以最有助于理解本公开的方式而被描述为多个分立操作。然而，描述的顺序不应被解释为暗示这些操作一定是顺序相关的。特别地，这些操作可以不按呈现的顺序来执行。为了本公开的目的，短语“A和/或B”意味着（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”意味着（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。
如本文所使用的术语“在……之上”、“在……之下”、“在……之间”、“在……上方”和“在……上”可以指的是一个材料层或组件相对于其它层或组件的相对位置。例如，部署在另一层之上或之下的一个层可以与所述另一层直接接触，或者可以具有一个或多个中间层。而且，部署在两个层之间的一个层可以与所述两个层直接接触，或者可以具有一个或多个中间层。相比之下，“在”第二层上的第一层与该第二层直接接触。类似地，除非另有明确声明，否则部署在两个特征之间的一个特征可以与相邻特征直接接触，或者可以具有一个或多个中间特征。
该描述可以使用短语“在一实施例中”或“在实施例中”，它们可各指的是相同或不同实施例中的一个或多个。此外，如相对于本公开的实施例所使用的术语“包括”、“包含”、“具有”和诸如此类是同义词。
本文可以使用术语“与……耦合”连同其派生词。“耦合”可以意味着以下项中的一项或多项。“耦合”可以意味着两个或更多个元件直接物理接触或电气接触。然而，“耦合”也可以意味着两个或更多个元件彼此间接接触，但还仍然彼此协作或交互，并且可以意味着一个或多个其它元件被耦合或连接在被说成彼此耦合的元件之间。术语“直接耦合”可以意味着两个或更多个元件直接接触。
在各种实施例中，短语“第一特征被形成、沉积或以其它方式部署在第二特征上”可以意味着第一特征被形成、沉积或部署在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触（例如直接物理接触和/或电气接触）或间接接触（例如在第一特征与第二特征之间具有一个或多个其它特征）。
在本公开陈述“一”或“第一”元件或其等效物时，这种公开包括一个或多个这种元件，既不要求也不排除两个或更多个这种元件。另外，用于标识的元件的顺序指示符（例如，第一、第二或第三）被用于区分所述元件，并不指示或暗示这种元件的所需数量或有限数量，它们也不指示这种元件的特别位置或顺序，除非另有特定声明。
如本文所使用的，术语“电路”可以指的是以下项、作为以下项的一部分或者包含以下项：执行一个或多个软件或固件程序的专用集成电路（ASIC）、电子电路、处理器（共享、专用或群组）、和/或存储器（共享、专用或群组），组合逻辑电路，和/或提供所描述的功能性的其它合适的硬件组件。如本文所使用的，“计算机实现的方法”可指的是由一个或多个处理器、具有一个或多个处理器的计算机系统、移动装置（诸如智能电话（其可包含一个或多个处理器））、平板计算机、膝上型计算机、机顶盒、游戏控制台等所执行的任何方法。
本公开的实现可以在衬底（诸如半导体衬底）上被形成或实行。在一个实现中，半导体衬底可以是使用大块硅或绝缘体上硅结构形成的晶体衬底。在其它实现中，半导体衬底可以使用可或可不与硅组合的备选材料来形成，所述备选材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或III-V族或IV族材料的其它组合。尽管在此描述了可以形成衬底的材料的几个示例，但是可以充当基础（可以在其上构建半导体装置）的任何材料都落在本公开的精神和范围内。
可以在衬底上制造多个晶体管，诸如金属氧化物半导体场效应晶体管（MOSFET或简单的是MOS晶体管）。在本公开的各种实现中，MOS晶体管可以是平面晶体管、非平面晶体管、或二者的组合。非平面晶体管包括FinFET晶体管（诸如双栅极晶体管或三栅极晶体管）以及环绕（wrap-around）或全绕（all-around）栅极晶体管（诸如纳米带和纳米线晶体管）。尽管本文描述的实现可以仅图示平面晶体管，但是应当注意，本公开也可以使用非平面晶体管来实行。
每个MOS晶体管包括由至少两个层（栅极电介质层和栅极电极层）形成的栅极堆叠。栅极电介质层可以包括一个层或多个层的堆叠。一个或多个层可以包括氧化硅、二氧化硅（SiO2）和/或高k电介质材料。高k电介质材料可以包含诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。在栅极电介质层中使用的高k材料的示例可包含但不限于氧化铪、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铌酸铅锌。在一些实施例中，当使用高k材料时，可以在栅极电介质层上实行退火过程以改进其质量。
栅极电极层被形成在栅极电介质层上，并且可以由至少一种P型功函数金属或N型功函数金属组成，这取决于晶体管将是PMOS晶体管还是NMOS晶体管。在一些实现中，栅极电极层可以由两个或更多个金属层的堆叠组成，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。出于其它目的，可以包括另外的金属层，诸如阻挡层。
对于PMOS晶体管，可用于栅极电极的金属包括但不限于钌、钯、铂、钴、镍和导电金属氧化物，例如氧化钌。P型金属层将使能形成功函数在大约4.9 eV和大约5.2 eV之间的PMOS栅极电极。对于NMOS晶体管，可用于栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金以及这些金属的碳化物（诸如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝）。N型金属层将使能形成功函数在大约3.9 eV和大约4.2 eV之间的NMOS栅极电极。
在一些实现中，当被视为晶体管沿源极-沟道-漏极方向的横截面时，栅极电极可以由U形结构组成，该U形结构包括大体上平行于衬底的表面的底部部分和大体上垂直于衬底的顶表面的两个侧壁部分。在另一实现中，形成栅极电极的金属层中的至少一个可以简单的是大体上平行于衬底的顶表面的平面层，并且不包括大体上垂直于衬底的顶表面的侧壁部分。在本公开的另外实现中，栅极电极可以由U形结构和平面非U形结构的组合组成。例如，栅极电极可以由被形成在一个或多个平面非U形层顶上的一个或多个U形金属层组成。
在本公开的一些实现中，可以在栅极堆叠的相对侧上形成承托栅极堆叠的一对侧壁间隔物。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅、和氮氧化硅的材料形成。用于形成侧壁间隔物的过程在本领域中是众所周知的，并且一般包括沉积和蚀刻过程操作。在备选实现中，可以使用多个间隔物对，比如，两对、三对或四对侧壁间隔物可被形成在栅极堆叠的相对侧上。
如在本领域中众所周知的，在衬底内与每个MOS晶体管的栅极堆叠相邻地形成源极区域和漏极区域。通常使用注入/扩散过程或蚀刻/沉积过程来形成源极区域和漏极区域。在前一过程中，掺杂剂（诸如硼、铝、锑、磷或砷）可以被离子注入到衬底中以形成源极区域和漏极区域。激活掺杂剂并使它们进一步扩散到衬底中的退火过程通常在离子注入过程后。在后一过程中，可以首先蚀刻衬底，以在源极区域和漏极区域的位置形成凹槽。然后可以实行外延沉积过程，以通过用于制造源极区域和漏极区域的材料来填充凹槽。在一些实现中，源极区域和漏极区域可以使用硅合金（诸如硅锗或碳化硅）来制造。在一些实现中，外延沉积的硅合金可以就地掺杂有诸如硼、砷或磷的掺杂剂。在另外的实施例中，可以使用一种或多种备选半导体材料（诸如锗或III-V族材料或合金）来形成源极区域和漏极区域。并且在另外的实施例中，可以使用一层或多层金属和/或金属合金来形成源极区域和漏极区域。
一种或多种层间电介质（ILD）被沉积在MOS晶体管之上。可以使用已知它们在集成电路结构中的可应用性的电介质材料（诸如低k电介质材料）来形成ILD层。可以使用的电介质材料的示例包括但不限于二氧化硅（SiO2）、碳掺杂氧化物（CDO）、氮化硅、有机聚合物（诸如全氟环丁烷或聚四氟乙烯）、氟硅酸盐玻璃（FSG）、和有机硅酸盐（诸如倍半硅氧烷、硅氧烷或有机硅酸盐玻璃）。ILD层可以包括孔隙或气隙，以进一步降低它们的电介质常数。
图1（a）-1（c）示意性图示了根据一些实施例的、包括在衬底上在BEOL中形成的垂直TFT和电容器的存储器单元的图解。例如，存储器单元100包括在衬底101上在BEOL中形成的垂直TFT 110和电容器120。为了清楚起见，存储器单元100、垂直TFT 110、电容器120和衬底101的特征可以在下面被描述为示例，所述示例用于理解包括在衬底上在BEOL中形成的垂直TFT和电容器的示例存储器单元。另外，将理解，存储器单元、垂直TFT、电容器或衬底内的组件中的一个或多个组件可以包括来自以下描述的附加和/或变化的特征，并且可以包括本领域普通技术人员将认为和/或称为存储器单元、垂直TFT、电容器或衬底的任何装置。
在实施例中，如图1（a）-1（b）中所示，存储器单元100包括在互连结构内的垂直TFT110和电容器120，所述互连结构包括衬底101上方的各种金属层和ILD层。存储器单元100可以是存储器阵列的存储器单元。图1（a）示出了在存储器阵列的字线方向上的存储器单元100，而图1（b）示出了大体上正交于字线方向的位线方向上的存储器单元100。
详细地说，存储器单元100包括衬底101、衬底101上方的ILD层103、ILD层103上方的ILD层125、和ILD层125上方的ILD层127。金属层122、金属层124、和金属层126在衬底101上方，并且通过ILD层（例如，ILD层125和ILD层127）而分离。ILD层103、ILD层125、ILD层127、金属层122、金属层124和金属层126可以是在衬底101上在BEOL 105处的互连结构的一部分。各种金属电极可被形成在金属层内。蚀刻停止层可与金属层相邻。例如，蚀刻停止层131与金属层122相邻，并且蚀刻停止层133与金属层124相邻。短通孔（例如短通孔123）可以在蚀刻停止层131内、或者在蚀刻停止层131内、或者穿过蚀刻停止层131。此外，各种通孔和短通孔可以耦合不同的金属层。例如，通孔129可以耦合金属层122和金属层124之间的金属电极，并且通孔128可以耦合金属层124和金属层126之间的金属电极。
在实施例中，垂直TFT 110包括栅极电极105、沟道层109、栅极电介质层107和漏极电极121。此外，垂直TFT 110还包括间隔物108，其中栅极电极105与间隔物108和栅极电介质层107相邻。垂直TFT 110还可以包括金属密封剂层112。在一些实施例中，栅极电极105被耦合到存储器阵列的字线，并且漏极电极121被耦合到存储器阵列的位线。
在实施例中，电容器120包括第一极板113和通过电容器电介质层115而与第一极板113分离的第二极板111。电容器电介质层115可以包括U形部分。电容器120的第一极板113也是垂直TFT 110的源极电极，并且与垂直TFT 110的沟道层109的一部分耦合。漏极电极121位于沟道层109的第一侧，并且电容器120的第一极板113位于与沟道层109的第一侧相对的沟道层109的第二侧。在一些实施例中，电容器120的第一极板113通过金属密封剂层112而与垂直TFT 110的沟道层109的第二部分耦合。对于垂直TFT 110，源极电极和漏极电极可以是可互换的。
在实施例中，漏极电极121包括位于金属层122中的第一金属电极，以及耦合到漏极电极121并耦合到沟道层109的第一部分的短通孔123。栅极电极105包括位于金属层124中的第二金属电极，其中金属层124通过ILD层125而与金属层122分离。电容器120的第二极板111可被耦合到两个相邻金属层（例如，金属层124和金属层126）之间的通孔128。
在实施例中，衬底101可以沿水平方向定向。栅极电极105可以在衬底101上方、沿大体上正交于水平方向的垂直方向定向。详细地说，沿垂直方向定向的栅极电极105可以意味着栅极电极105沿大体上与由沿水平方向定向的衬底101所限定的平面垂直或正交的垂直方向定向。当在两个方向之间存在+/-10度的正交性时，第一方向可以大体上垂直于或正交于第二方向。例如，衬底101可以在水平方向上，而当栅极电极105可以与水平方向形成80度或100度时，栅极电极105可以在衬底101上方沿垂直方向定向。栅极电介质层107包括栅极电介质材料，并且围绕栅极电极105沿垂直方向定向。栅极电介质层107可以完全围绕栅极电极105，或者部分围绕栅极电极105。沟道层109包括沟道材料，并且围绕栅极电介质层107且在衬底101上方沿垂直方向定向。
在实施例中，漏极电极121、栅极电极105可以具有与存储器单元100的最小特征宽度F相等的宽度。此外，存储器单元100可以与另一存储器单元分离最小特征宽度F。因而，存储器单元100可以占据2F*2F=4F2的面积。其它存储器单元可以占据类似的面积。
在实施例中，栅极电极105、漏极电极121、第一极板113、或第二极板111可以包括钛（Ti）、钼（Mo）、金（Au）、铂（Pt）、铝（Al）、镍（Ni）、铜（Cu）、铬（Cr）、铪（Hf）、铟（In）、Mg、W、Fe、Vn、Zn、Ta、Mo、或者Ti、Mo、Au、Pt、Al、Ni、Cu、Cr、TiAlN、HfAlN或InAlO的合金。
在实施例中，沟道层109可以是n型掺杂沟道或p型掺杂沟道。沟道层109可以包括诸如以下项的材料：CuS2、CuSe2、WSe2、MoS2、MoSe2、WS2、铟掺杂氧化锌（IZO）、锌锡氧化物（ZTO）、非晶硅（a-Si）、非晶锗（a-Ge）、低温多晶硅（LTPS）、过渡金属二硫化物（TMD）、钇掺杂氧化锌（YZO）、多晶硅、掺杂硼的聚锗、掺杂铝的聚锗、掺杂磷的聚锗、掺杂砷的聚锗、氧化铟、氧化锡、氧化锌、氧化镓、铟镓氧化锌（IGZO）、氧化铜、氧化镍、氧化钴、氧化铟锡、二硫化钨、二硫化钼、硒化钼、黑磷、锑化铟、石墨烯、石墨炔、硼苯、锗烯、硅烯、Si2BN、甾烯、磷烯、辉钼矿、如InAs的聚III-V、InGaAs、InP、非晶InGaZnO（a-IGZO）、晶体状InGaZnO（c-IGZO）、GaZnON、ZnON或C轴对齐的晶体（CAAC）、钼和硫\或VI族过渡金属二卤化物。
在实施例中，衬底101可以是硅衬底、玻璃衬底(诸如钠钙玻璃或硼硅酸盐玻璃)、金属衬底、塑料衬底\或另一种合适的衬底。其它电介质层或其它装置可以被形成在衬底101上，为了清楚起见未示出。
在实施例中，ILD层103、ILD层125或ILD层127可以包括二氧化硅（SiO2）、碳掺杂氧化物（CDO）、氮化硅、O3-原硅酸四乙酯（TEOS）、O3-六甲基二硅氧烷（HMDS）、等离子-TEOS氧化物层、全氟环丁烷、聚四氟乙烯、氟硅酸盐玻璃（FSG）、有机聚合物、倍半硅氧烷、硅氧烷、有机硅酸盐玻璃或其它合适的材料。
在实施例中，栅极电介质层107可以包括从由硅酸铪、硅酸锆、二氧化铪、二氧化锆、氧化铝和氮化硅硅酸铪组成的群组中选择的高K电介质材料。
图1（c）示意性图示了两个存储器单元（例如存储器单元150和存储器单元190），其包括在衬底151上在BEOL中形成的垂直TFT和电容器。存储器单元150或存储器单元190的组件可以类似于存储器单元100的组件。
在实施例中，存储器单元150包括在衬底151上方的垂直TFT 160和电容器170，而存储器单元190包括在衬底151上方的垂直TFT 191和电容器193。此外，存储器单元150和存储器单元190包括衬底151上方的ILD层153、ILD层153上方的ILD层175、和ILD层175上方的ILD层177。金属层172、金属层174和金属层176在衬底151上方，并且通过ILD层（例如，ILD层175和ILD层177）而分离。ILD层153、ILD层175、ILD层177、金属层172、金属层174和金属层176可以是衬底151上BEOL处的互连结构的一部分。蚀刻停止层可以与金属层相邻。例如，蚀刻停止层181与金属层172相邻，并且蚀刻停止层183与金属层174相邻。
在实施例中，垂直TFT 160包括栅极电极155、沟道层159、栅极电介质层157、和漏极电极171。此外，垂直TFT 160还包括间隔物158，其中栅极电极155与间隔物158和栅极电介质层157相邻。垂直TFT 160还可以包括金属密封剂层162。在一些实施例中，栅极电极155被耦合到存储器阵列的字线，并且漏极电极171被耦合到存储器阵列的位线。漏极电极171包括位于金属层172中的第一金属电极、以及耦合到漏极电极171并耦合到沟道层159的第一部分的短通孔173。栅极电极155包括位于金属层174中的第二金属电极，其中金属层174通过ILD层175而与金属层172分离。
在实施例中，垂直TFT 191与垂直TFT 160共享栅极电极155、沟道层159、栅极电介质层157和间隔物158。在一些实施例中，栅极电极155、沟道层159、栅极电介质层157和间隔物158可以在存储器单元150和存储器单元190的字线方向被连续共享，如图1（c）中所示。在一些其它实施例中，可以存在绝缘区域，其用于分离存储器单元150和存储器单元190的垂直TFT的层。另一方面，在位线方向，存储器单元150和存储器单元190的垂直TFT的层（例如栅极电极155、沟道层159、栅极电介质层157和间隔物158）可以通过垂直TFT 160和垂直TFT191之间的绝缘区域而分离。此外，垂直TFT 191包括金属密封剂层168、通过短通孔184而被耦合到沟道层159的漏极电极182。
在实施例中，电容器170包括第一极板163和通过电容器电介质层165而与第一极板163分离的第二极板161。电容器电介质层165可以包括U形部分。电容器170的第二极板161可以被耦合到两个相邻金属层（例如，金属层174和金属层176）之间的通孔178。电容器170的第一极板163也是垂直TFT 160的源极电极，并且与垂直TFT 160的沟道层159的一部分耦合。漏极电极171位于沟道层159的第一侧，并且电容器170的第一极板163位于与沟道层159的第一侧相对的沟道层159的第二侧。在一些实施例中，电容器170的第一极板163通过金属密封剂层162而与沟道层159的第二部分耦合。
在实施例中，电容器193包括第一极板164和第二极板，所述第二极板与电容器193的第二极板161共享。第二极板161通过电容器电介质层166而与第一极板164分离。电容器电介质层166可以包括U形部分。电容器193的第一极板164也是垂直TFT 191的源极电极，并且与垂直TFT 191的沟道层159的一部分耦合。漏极电极182位于沟道层159的第一侧，并且电容器193的第一极板164位于与沟道层159的第一侧相对的沟道层159的第二侧。在一些实施例中，电容器193的第一极板164通过金属密封剂层168而与沟道层159的第二部分耦合。
图2（a）-2（b）示意性图示了根据一些实施例的、包括具有垂直TFT和电容器的多个堆叠式存储器单元的半导体装置的图解。例如，存储器单元252可被堆叠在存储器单元212之上，存储器单元254可被堆叠在存储器单元203之上，存储器单元284可被堆叠在存储器单元236之上，并且存储器单元286可被堆叠在存储器单元238之上。
存储器单元252包括垂直TFT 260和电容器270，存储器单元212包括垂直TFT 220和电容器230，存储器单元254包括垂直TFT 250和电容器251，存储器单元203包括垂直TFT210和电容器202，存储器单元284包括垂直TFT 280和电容器299，存储器单元236包括垂直TFT 234和电容器240，存储器单元238包括垂直TFT 241和电容器242，并且存储器单元286包括垂直TFT 281和电容器282。垂直TFT 260、垂直TFT 220、垂直TFT 250、垂直TFT 210、垂直TFT 280、垂直TFT 234、垂直TFT 241和垂直TFT 281可以类似于如图1（a）中所示的垂直TFT 110。电容器270、电容器230、电容器251、电容器202、电容器299、电容器240、电容器242和电容器282可以类似于如图1（a）中所示的电容器120。
如图2（a）中所示，在实施例中，垂直TFT 260和垂直TFT 250可以沿字线方向共享栅极电极、沟道层。垂直TFT 220和垂直TFT 210可以沿字线方向共享栅极电极、沟道层。此外，电容器230和电容器202可以共享极板211。位线可被耦合到垂直TFT 260、垂直TFT 220、垂直TFT 250和垂直TFT 210的漏极电极，并且可被耦合到多路复用器以共享读出放大器，该读出放大器可以在存储器单元（例如，存储器单元252、存储器单元212、存储器单元254和存储器单元203）的下方或上方。
如图2（b）中所示，在实施例中，垂直TFT 280和垂直TFT 281可以沿字线方向共享栅极电极、沟道层。垂直TFT 234和垂直TFT 241可以沿字线方向共享栅极电极、沟道层。此外，电容器299、电容器240、电容器242和电容器282可以共享极板247。位线可被耦合到垂直TFT 280、垂直TFT 281、垂直TFT 234和垂直TFT 241的漏极电极，并且可被耦合到多路复用器以共享读出放大器，该读出放大器可以在存储器单元（例如，存储器单元284、存储器单元236、存储器单元238和存储器单元286）的下方或上方。
图3图示了根据一些实施例用于形成具有共享接触电极的、包括电容器和TFT的存储器单元的过程300。在实施例中，可以应用过程300来形成存储器单元100、存储器单元150和存储器单元190，如图1（a）-1（c）中所示；存储器单元252、存储器单元212、存储器单元254、存储器单元203、存储器单元284、存储器单元236、存储器单元286和存储器单元238，如图2（a）-2（b）中所示。
在框301，过程300可以包括：形成位于在衬底上方的第一金属层中的第一金属电极作为晶体管的漏极电极，其中衬底沿水平方向定向。例如，过程300可以包括形成位于第一金属层（例如衬底101上方的金属层122）中的第一金属电极作为漏极电极121，其中衬底101沿水平方向定向，如图1（a）中所示。
在框303，过程300可以包括：形成晶体管的沟道层，所述沟道层沿大体上正交于水平方向的垂直方向定向，其中沟道层在位于沟道层的第一侧的第一部分处被耦合到第一金属电极。例如，过程300可以包括形成沿大体上正交于水平方向的垂直方向定向的沟道层109，其中沟道层109在位于沟道层的第一侧的第一部分处被耦合到第一金属电极（例如漏极电极121），如图1（a）中所示。
在框305，过程300可以包括：形成被沟道层围绕的、沿垂直方向定向的栅极电极，其中栅极电极包括位于第二金属层中的第二金属电极，并且第二金属层通过第一ILD层而与第一金属层分离。例如，过程300可以包括形成被沟道层109围绕的、沿垂直方向定向的栅极电极105，其中栅极电极109包括位于金属层124中的第二金属电极，并且金属层124通过ILD层125而与金属层122分离，如图1（a）中所示。
在框307，过程300可以包括：在第二ILD层内在第二金属层上方形成电容器的第一极板，并且所述第一极板与沟道层的第二部分耦合，沟道层的第二部分位于与沟道层的第一侧相对的沟道层的第二侧，其中电容器的第一极板也是晶体管的源极电极。例如，过程300可以包括在ILD层127内在金属层124上方形成电容器120的第一极板113，并且第一极板113与沟道层109的第二部分耦合，沟道层109的第二部分位于与沟道层109的第一侧相对的沟道层109的第二侧，其中电容器120的第一极板113也是源极电极，如图1（a）中所示。
在框309，过程300可以包括：在第二ILD层内形成电容器的第二极板，并且所述第二极板通过电容器电介质层而与第一极板分离，其中晶体管和电容器形成存储器单元。例如，过程300可以包括在ILD层127内形成电容器120的第二极板111，并且通过电容器电介质层115而与第一极板113分离，如图1（a）中所示。
此外，过程300可以包括用于形成其它层（例如，ILD层、封装层、绝缘层）的附加操作（未示出）。例如，过程300可以包括形成短通孔以将第一金属电极耦合到沟道层的第一部分，或者形成金属密封剂层，其中电容器的第一极板通过金属密封剂层而与晶体管的沟道层的第二部分耦合。
此外，过程300可以包括堆叠式存储器单元。例如，其中存储器单元、晶体管和电容器分别是第一存储器单元、第一晶体管和第一电容器，并且方法还包括在第一存储器单元上方形成第二存储器单元，第二存储器单元包括第二晶体管和第二电容器，并且形成第二存储器单元包括：与第一电容器的第二极板相邻地形成第二电容器的电容器电介质层，其中第一电容器的第二极板也是第二电容器的第二极板；与第二电容器的电容器电介质层相邻地形成第二电容器的第一极板；其中第二电容器的第一极板、第一电容器的第二极板在第二ILD层内，并且第二电容器的第一极板也是第二晶体管的源极电极；形成沿垂直方向定向的第二晶体管的第二沟道层，其中第二沟道层在位于第二沟道层的第一侧的第一部分处被耦合到第二电容器的第一极板；形成被第二沟道层围绕的、沿垂直方向定向的第二栅极电极，其中第二栅极电极包括位于第三金属层中的第三金属电极；以及形成位于在第三金属层上方的第四金属层中的第四金属电极作为第二晶体管的漏极电极，其中第四金属层通过第三ILD层而与第三金属层分离，并且与位于与第二沟道层的第一侧相对的第二沟道层的第二侧的第二部分耦合。
图4示意性图示了根据各种实施例的具有多个存储器单元（例如，存储器单元402、存储器单元404、存储器单元406和存储器单元408）的存储器阵列400，其中TFT（例如，TFT414）可以是存储器单元（例如，存储器单元402）的选择器。在实施例中，存储器单元402或其它存储器单元可以是以下存储器单元的示例：存储器单元100、存储器单元150和存储器单元190，如图1（a）-1（c）中所示；存储器单元252、存储器单元212、存储器单元254、存储器单元203、存储器单元284、存储器单元236、存储器单元286和存储器单元238，如图2（a）-2（b）中所示，或者遵循过程300而形成的存储器单元。
在实施例中，多个存储器单元可被布置在通过位线（例如，位线B1和位线B2）、字线（例如，字线W1和字线W2）和源线（例如，源线S1和源线S2）而耦合的多个行和列中。存储器单元402可以与同一行的其它存储器单元串联耦合，并且可以与其它行的存储器单元并联耦合。存储器阵列400可以包括任何合适数量的一个或多个存储器单元。
在实施例中，多个存储器单元（诸如存储器单元402、存储器单元404、存储器单元406和存储器单元408）可以具有类似的配置。例如，存储器单元402可以包括耦合到存储单元412（其可以是电容器）的TFT 414，这可以被称为1T1C配置。存储器单元402可以通过多个电气连接来控制，以从存储器单元读取、向存储器单元写入、和/或执行其它存储器操作。
TFT 414可以是存储器单元402的选择器。存储器阵列400的字线W1可被耦合到TFT414的栅极电极411。当字线W1为活动的时，TFT 414可以选择存储单元412。存储器阵列400的位线B1可被耦合到存储单元412的电极401，而存储单元412的另一个电极407可被共享给TFT 414。此外，存储器阵列400的源线S1可被耦合到另一个电极，例如TFT 414的电极409。共享电极407可以是TFT 414的漏极电极，而电极409可以是TFT 414的源极电极。漏极电极和源极电极在本文可以可互换地使用。此外，源线和位线在本文可以可互换地使用。
在一些实施例中，对于存储器阵列400（例如eDRAM存储器阵列），多个存储器单元可以具有耦合在一起的源线或位线，并且具有恒定的电压。在一些实施例中，可以在存储器阵列400的所有行和所有列之间共享公共连接。当这种共享发生时，位线和源线可能是不可互换的。
在各种实施例中，存储器阵列400中包括的存储器单元和晶体管（例如存储器单元402和TFT 414）可以在BEOL中形成，如图1中所示。例如，TFT 414可以被图示为在BEOL在图1中示出的垂直TFT 110，并且存储单元412可以是图1中示出的电容器120。因而，存储器阵列400可以被形成在有源衬底区域上方的集成电路的较高金属层（例如金属层3和/或金属层4）中，并且可以不占据被常规晶体管或存储器装置所占据的有源衬底区域。
图5图示了包括本公开的一个或多个实施例的插入部500。插入部500是用于将第一衬底502桥接到第二衬底504的中间衬底。第一衬底502比如可以是用于存储器单元的衬底支撑，所述存储器单元例如是：存储器单元100、存储器单元150和存储器单元190，如图1（a）-1（c）中所示；存储器单元252、存储器单元212、存储器单元254、存储器单元203、存储器单元284、存储器单元236、存储器单元286和存储器单元238，如图2（a）-2（b）中所示，或者遵循过程300所形成的存储器单元。第二衬底504比如可以是存储器模块、计算机母板或另一集成电路管芯。例如，第二衬底504可以是包括如图4中所示的存储器阵列400的存储器模块。通常，插入部500的目的是将连接扩展到更宽的间距，或者将连接重新布线到不同的连接。例如，插入部500可以将集成电路管芯耦合到球栅阵列（BGA）506，球栅阵列506随后可被耦合到第二衬底504。在一些实施例中，第一和第二衬底502/504被附接到插入部500的相对侧。在其它实施例中，第一和第二衬底502/504被附接到插入部500的同一侧。并且在另外的实施例中，三个或更多个衬底通过插入部500的方式而被互连。
插入部500可以由环氧树脂、玻璃纤维增强的环氧树脂、陶瓷材料或聚合物材料（诸如聚酰亚胺）形成。在另外的实现中，插入部可以由交替的刚性或柔性材料形成，其可以包含上述供半导体衬底中使用的相同材料，诸如硅、锗和其它III-V族和IV族材料。
插入部可以包含金属互连508和通孔510，包含但不限于穿硅通孔（TSV）512。插入部500可以进一步包含嵌入式装置514，包括无源装置和有源装置两者。这种装置包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、以及静电放电（ESD）装置。在插入部500上还可以形成更复杂的装置，诸如射频（RF）装置、功率放大器、功率管理装置、天线、阵列、传感器和MEMS装置。
根据本公开的实施例，本文公开的设备或过程可被用在插入部500的制造中。
图6图示了根据本公开的一个实施例的计算装置600。计算装置600可以包括多个组件。在一个实施例中，这些组件被附接到一个或多个母板。在备选实施例中，这些组件中的一些或全部被制造在单个芯片上系统（SoC）管芯（诸如用于移动装置的SoC）上。计算装置600中的组件包括但不限于集成电路管芯602和至少一个通信逻辑单元608。在一些实现中，通信逻辑单元608被制造在集成电路管芯602内，而在其它实现中，通信逻辑单元608被制造在单独的集成电路芯片中，该集成电路芯片可以被接合到衬底或母板，所述衬底或母版被共享给或电耦合到集成电路管芯602。集成电路管芯602可以包括处理器604以及经常用作高速缓存存储器的管芯上存储器606，管芯上存储器606能由诸如嵌入式DRAM（eDRAM）或SRAM的技术来提供。例如，管芯上存储器606可以包括：存储器单元100、存储器单元150和存储器单元190，如图1（a）-1（c）中所示；存储器单元252、存储器单元212、存储器单元254、存储器单元203、存储器单元284、存储器单元236、存储器单元286和存储器单元238，如图2（a）-2（b）中所示，或者遵循过程300所形成的存储器单元。
在实施例中，计算装置600可以包括显示器或触摸屏显示器624以及触摸屏显示器控制器626。显示器或触摸屏显示器624可以包括FPD、AMOLED显示器、TFT LCD、微型发光二极管（µLED）显示器、或其它显示器。
计算装置600可以包括可或可不被物理地和电气地耦合到母板的其它组件或者可或可不在SoC管芯内制造的其它组件。这些其它组件包括但不限于易失性存储器610（例如，动态随机存取存储器（DRAM）、非易失性存储器612（例如，ROM或闪速存储器）、图形处理单元614（GPU）、数字信号处理器（DSP）616、密码处理器642（例如，在硬件内执行密码算法的专用处理器）、芯片集620、至少一个天线622（在一些实现中，可以使用两个或更多个天线）、电池630或其它功率源、功率放大器（未示出）、电压调节器（未示出）、全球定位系统（GPS）装置628、罗盘、运动协处理器或传感器632（其可以包括加速度计、陀螺仪和罗盘）、麦克风（未示出）、扬声器634、摄像机636、用户输入装置638（诸如键盘、鼠标、触控笔和触摸板）以及海量存储装置640（诸如硬盘驱动器、紧致盘（CD）、数字多功能盘（DVD）等）。计算装置600可以结合本文尚未描述的其它传输、电信或无线电功能性。在一些实现中，计算装置600包括被用于通过在空气或空间中调制和辐射电磁波而在某一距离内进行通信的无线电装置。在另外的实现中，计算装置600包括用于通过在空气或空间中调制和辐射电磁波而在某一距离内进行通信的传送器和接收器（或收发器）。
通信逻辑单元608能够实现无线通信以便向和从计算系统600转移数据。术语“无线”及其派生词可用于描述可通过经由非固态介质使用已调制电磁辐射来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语不暗示关联装置不含有任何导线，尽管在一些实施例中它们可能不含有任何导线。通信逻辑单元608可以实现多个无线标准或协议中的任一个，所述多个无线标准或协议包括但不限于Wi-Fi（IEEE 802.11系列）、WiMAX （IEEE802.16系列）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、 HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、红外（IR）、近场通信（NFC）、蓝牙、及它们的派生、以及被指定为3G、4G、5G及以后的任何其它无线协议。计算装置600可包括多个通信逻辑单元608。比如，第一通信逻辑单元608可专用于较短程无线通信，诸如Wi-Fi、NFC和蓝牙，而第二通信逻辑单元608可专用于较长程无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
计算装置600的处理器604包括一个或多个装置，例如晶体管。术语“处理器”可以指的是处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以被存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。通信逻辑单元608还可以包括一个或多个装置，诸如晶体管。
在另外的实施例中，容纳在计算装置600内的另一组件可以包含根据当前公开的实现而形成的一个或多个装置（诸如DRAM），例如存储器单元100、存储器单元150和存储器单元190，如图1（a）-1（c）中所示；存储器单元252、存储器单元212、存储器单元254、存储器单元203、存储器单元284、存储器单元236、存储器单元286和存储器单元238，如图2（a）-2（b）中所示，或者遵循过程300所形成的存储器单元。
在各种实施例中，计算装置600可以是膝上型计算机、上网本计算机、笔记本计算机、超极本计算机、智能电话、非智能电话、平板计算机、平板/膝上型混合计算机、个人数字助理（PDA）、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器、或数字录像机。在另外的实现中，计算装置600可以是处理数据的任何其它电子装置。
下面提供了一些非限制性示例。
示例1可包括一种半导体装置，包括：衬底，所述衬底沿水平方向定向；以及存储器单元，所述存储器单元包括在所述衬底上方的晶体管以及在所述衬底上方在层间电介质（ILD）层内的电容器；其中所述晶体管包括：栅极电极，所述栅极电极在所述衬底上方、沿大体上正交于所述水平方向的垂直方向定向；沟道层，所述沟道层沿所述垂直方向定向、围绕所述栅极电极并通过栅极电介质层而与所述栅极电极分离；以及漏极电极，所述漏极电极与所述栅极电极分离，并与所述沟道层的第一部分接触；所述电容器包括与所述晶体管的所述沟道层的第二部分耦合的第一极板、以及通过电容器电介质层而与所述第一极板分离的第二极板；以及所述漏极电极位于所述沟道层的第一侧，所述电容器的所述第一极板位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧，并且所述电容器的所述第一极板也是所述晶体管的源极电极。
示例2可包括如示例1和/或本文一些其它示例所述的半导体装置，其中所述漏极电极包括位于第一金属层中的第一金属电极、以及耦合到所述第一金属电极并耦合到所述沟道层的所述第一部分的短通孔。
示例3可包括如示例2和/或本文一些其它示例和/或本文一些其它示例所述的半导体装置，其中所述栅极电极包括位于第二金属层中的第二金属电极，并且所述第二金属层通过ILD层而与所述第一金属层分离。
示例4可包括如示例2和/或本文一些其它示例所述的半导体装置，其中所述短通孔位于与所述第一金属层相邻的蚀刻停止层内或穿过所述蚀刻停止层。
示例5可包括如示例1和/或本文一些其它示例所述的半导体装置，其中所述电容器的所述第二极板与两个相邻金属层之间的通孔耦合。
示例6可包括如示例1和/或本文一些其它示例所述的半导体装置，其中所述晶体管和所述电容器在互连结构内，所述互连结构在所述衬底上方。
示例7可包括如示例1和/或本文一些其它示例所述的半导体装置，其中所述晶体管还包括：间隔物，其中所述栅极电极与所述间隔物和所述栅极电介质层相邻。
示例8可包括如示例1和/或本文一些其它示例所述的半导体装置，其中所述晶体管还包括：金属密封剂层，其中所述电容器的所述第一极板通过所述金属密封剂层而与所述晶体管的所述沟道层的所述第二部分耦合。
示例9可包括如示例1和/或本文一些其它示例所述的半导体装置，其中所述电容器的所述电容器电介质层包括U形部分。
示例10可包括如示例1和/或本文一些其它示例所述的半导体装置，其中所述栅极电极被耦合到存储器阵列的字线，并且所述漏极电极被耦合到所述存储器阵列的位线。
示例11可包括如示例1和/或本文一些其它示例所述的半导体装置，其中所述存储器单元、所述晶体管和所述电容器分别是存储器阵列的第一存储器单元、第一晶体管和第一电容器，并且所述半导体装置还包括在所述第一存储器单元上方的第二存储器单元，其中所述第二存储器单元包括第二晶体管和第二电容器，所述第二晶体管包括：第二栅极电极，所述第二栅极电极在所述衬底上方、沿所述垂直方向定向；第二沟道层，所述第二沟道层沿所述垂直方向定向、围绕所述第二栅极电极并通过栅极电介质层而与所述第二栅极电极分离；以及第二漏极电极，所述第二漏极电极与所述第二栅极电极分离，并与所述第二沟道层的第一部分接触；所述第二电容器包括与所述第二晶体管的所述第二沟道层的第二部分耦合的所述第二电容器的第一极板、以及通过电容器电介质层而与所述第二电容器的所述第一极板分离的所述第二电容器的第二极板；以及所述第二漏极电极位于所述第二沟道层的第一侧，所述第二电容器的所述第一极板位于与所述第二沟道层的所述第一侧相对的所述第二沟道层的第二侧，并且所述第二电容器的所述第一极板也是所述第二晶体管的源极电极。
示例12可包括如示例11和/或本文一些其它示例所述的半导体装置，其中所述第二电容器的所述第二极板通过一个或多个通孔而被耦合到所述第一电容器的所述第二极板。
示例13可包括如示例11和/或本文一些其它示例所述的半导体装置，其中所述第二电容器的所述第二极板和所述第一电容器的所述第二极板是一个被共享的极板。
示例14可包括如示例11和/或本文一些其它示例所述的半导体装置，其中所述第一晶体管的所述第一栅极电极被耦合到所述存储器阵列的第一字线，所述第一漏极电极被耦合到所述存储器阵列的第一位线；所述第二晶体管的所述第二栅极电极被耦合到所述存储器阵列的第二字线，所述第二漏极电极被耦合到所述存储器阵列的第二位线；以及所述第一位线和所述第二位线被耦合到多路复用器，以共享在所述第一存储器单元和所述第二存储器单元下方的读出放大器。
示例15可包括一种用于形成半导体装置的方法，所述方法包括：形成位于在衬底上方的第一金属层中的第一金属电极作为晶体管的漏极电极，其中所述衬底沿水平方向定向；形成所述晶体管的沟道层，所述沟道层沿大体上正交于所述水平方向的垂直方向定向，其中所述沟道层在位于所述沟道层的第一侧的第一部分处被耦合到所述第一金属电极；形成被所述沟道层围绕的、沿所述垂直方向定向的栅极电极，其中所述栅极电极包括位于第二金属层中的第二金属电极，并且所述第二金属层通过第一层间电介质（ILD）层而与所述第一金属层分离；在第二ILD层内在所述第二金属层上方形成电容器的第一极板，并且所述第一极板与所述沟道层的第二部分耦合，所述沟道层的所述第二部分位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧，其中所述电容器的所述第一极板也是所述晶体管的源极电极；以及在所述第二ILD层内形成所述电容器的第二极板，并且所述第二极板通过电容器电介质层而与所述第一极板分离，其中所述晶体管和所述电容器形成存储器单元。
示例16可包括如示例15和/或本文一些其它示例所述的方法，还包括：形成短通孔以将所述第一金属电极耦合到所述沟道层的所述第一部分。
示例17可包括如示例15和/或本文一些其它示例所述的方法，还包括：形成金属密封剂层，其中所述电容器的所述第一极板通过所述金属密封剂层而与所述晶体管的所述沟道层的所述第二部分耦合。
示例18可包括如示例15和/或本文一些其它示例所述的方法，其中所述存储器单元、所述晶体管和所述电容器分别是第一存储器单元、第一晶体管和第一电容器，并且所述方法还包括在所述第一存储器单元上方形成包括第二晶体管和第二电容器的第二存储器单元，并且所述形成所述第二存储器单元包括：与所述第一电容器的所述第二极板相邻地形成所述第二电容器的电容器电介质层，其中所述第一电容器的所述第二极板也是所述第二电容器的第二极板；与所述第二电容器的所述电容器电介质层相邻地形成所述第二电容器的第一极板；其中所述第二电容器的所述第一极板、所述第一电容器的所述第二极板在所述第二ILD层内，并且所述第二电容器的所述第一极板也是所述第二晶体管的源极电极；形成沿所述垂直方向定向的所述第二晶体管的第二沟道层，其中所述第二沟道层在位于所述第二沟道层的第一侧的第一部分处被耦合到所述第二电容器的所述第一极板；形成被所述第二沟道层围绕的、沿所述垂直方向定向的第二栅极电极，其中所述第二栅极电极包括位于第三金属层中的第三金属电极；以及形成位于在所述第三金属层上方的第四金属层中的第四金属电极作为所述第二晶体管的漏极电极，其中所述第四金属层通过第三ILD层而与所述第三金属层分离，并且所述第四金属层与位于与所述第二沟道层的所述第一侧相对的所述第二沟道层的第二侧的第二部分耦合。
示例19可包括一种计算装置，包括：电路板；以及存储器装置，所述存储器装置被耦合到所述电路板并且包括存储器阵列，其中所述存储器阵列包括多个存储器单元，所述多个存储器单元中的存储器单元包括在衬底上方沿水平方向定向的晶体管、以及在所述衬底上方的层间电介质（ILD）层内的电容器；其中所述晶体管包括：栅极电极，所述栅极电极在所述衬底上方、沿大体上正交于所述水平方向的垂直方向定向；沟道层，所述沟道层沿所述垂直方向定向、围绕所述栅极电极并通过栅极电介质层而与所述栅极电极分离；以及漏极电极，所述漏极电极与所述栅极电极分离，并与所述沟道层的第一部分接触；所述电容器包括与所述晶体管的所述沟道层的第二部分耦合的第一极板、以及通过电容器电介质层而与所述第一极板分离的第二极板；以及所述漏极电极位于所述沟道层的第一侧，所述电容器的所述第一极板位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧，并且所述电容器的所述第一极板也是所述晶体管的源极电极。
示例20可包括如示例19和/或本文一些其它示例所述的计算装置，其中所述衬底包括从由以下项组成的群组中选择的材料：硅衬底、玻璃衬底、金属衬底、和塑料衬底。
示例21可包括如示例19和/或本文一些其它示例所述的计算装置，其中所述ILD层包括从由以下项组成的群组中选择的材料：二氧化硅（SiO2）、碳掺杂氧化物（CDO）、氮化硅、全氟环丁烷、聚四氟乙烯、氟硅酸盐玻璃（FSG）、有机聚合物、倍半硅氧烷、硅氧烷、和有机硅酸盐玻璃。
示例22可包括如示例19和/或本文一些其它示例所述的计算装置，其中所述栅极电极、所述漏极电极、所述第一极板、或所述第二极板包括从由以下项组成的群组中选择的材料：钛（Ti）、钼（Mo）、金（Au）、铂（Pt）、铝（Al）、镍（Ni）、铜（Cu）、铬（Cr）、铪（Hf）、铟（In）、以及Ti、Mo、Au、Pt、Al、Ni、Cu、Cr、TiAlN、HfAlN或InAlO的合金。
示例23可包括如示例19和/或本文一些其它示例所述的计算装置，其中所述沟道层包括从由以下项组成的群组中选择的材料：CuS2、CuSe2、WSe2、铟掺杂氧化锌（IZO）、锌锡氧化物（ZTO）、非晶硅（a-Si）、非晶锗（a-Ge）、低温多晶硅（LTPS）、过渡金属二硫化物（TMD）、钇掺杂氧化锌（YZO）、多晶硅、掺杂硼的聚锗、掺杂铝的聚锗、掺杂磷的聚锗、掺杂砷的聚锗、氧化铟、氧化锡、氧化锌、氧化镓、铟镓氧化锌（IGZO）、氧化铜、氧化镍、氧化钴、氧化铟锡、二硫化钨、二硫化钼、硒化钼、黑磷、锑化铟、石墨烯、石墨炔、硼苯、锗烯、硅烯、Si2BN、甾烯、磷烯、辉钼矿、如InAs的聚III-V、InGaAs、InP、非晶InGaZnO（a-IGZO）、晶体状InGaZnO（c-IGZO）、GaZnON、ZnON或C轴对齐的晶体（CAAC）、钼和硫、以及VI族过渡金属二卤化物。
示例24可包括如示例19和/或本文一些其它示例所述的计算装置，其中所述漏极电极包括位于第一金属层中的第一金属电极、以及耦合到所述第一金属电极并耦合到所述沟道层的所述第一部分的短通孔；所述栅极电极包括位于第二金属层中的第二金属电极，并且所述第二金属层通过ILD层而与所述第一金属层分离；以及所述短通孔位于或穿过与所述第一金属层相邻的蚀刻停止层。
示例25可包括如示例19和/或本文一些其它示例所述的计算装置，其中所述计算装置是从由可穿戴装置或移动计算装置组成的群组中选择的装置，所述可穿戴装置或所述移动计算装置包括与所述存储器装置耦合的以下项中的一个或多个：天线、触摸屏控制器、显示器、电池、处理器、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、罗盘、Geiger计数器、加速度计、陀螺仪、扬声器、和摄像机。
各种实施例可以包括上述实施例的任何合适的组合，包括上面以联合形式（和）（例如“和”可以是“和/或”）所描述的实施例的备选（或）实施例。此外，一些实施例可以包括在其上存储有指令的一个或多个制品（例如非暂态计算机可读介质），所述指令当被执行时导致上述实施例中任一个实施例的动作。而且，一些实施例可以包括具有用于实行上述实施例的各种操作的任何合适的部件的设备或系统。
所图示的实现的以上描述（包括在摘要中所描述的）不旨在是详尽的或是将本公开的实施例局限于所公开的精确形式。虽然在本文为了说明性目的而描述了特定实现和示例，但如本领域技术人员将认识到的各种等效修改在本公开的范围内是可能的。
按照上面的具体实施方式，可以对本公开的实施例进行这些修改。在随附权利要求中使用的术语不应该被解释为将本公开的各种实施例局限于在说明书和权利要求中公开的特定实现。而是，该范围将完全由随附权利要求所确定，权利要求将根据权利要求解释的既定原则来解释。

Claims (25)

1.一种半导体装置，包括：
衬底，所述衬底沿水平方向定向；以及
存储器单元，所述存储器单元包括在所述衬底上方的晶体管以及在所述衬底上方在层间电介质（ILD）层内的电容器；
其中所述晶体管包括：
栅极电极，所述栅极电极在所述衬底上方、沿大体上正交于所述水平方向的垂直方向定向；
沟道层，所述沟道层沿所述垂直方向定向、围绕所述栅极电极并通过栅极电介质层而与所述栅极电极分离；以及
漏极电极，所述漏极电极与所述栅极电极分离，并与所述沟道层的第一部分接触；
所述电容器包括与所述晶体管的所述沟道层的第二部分耦合的第一极板、以及通过电容器电介质层而与所述第一极板分离的第二极板；以及
所述漏极电极位于所述沟道层的第一侧，所述电容器的所述第一极板位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧，并且所述电容器的所述第一极板也是所述晶体管的源极电极。
2.如权利要求1所述的半导体装置，其中所述漏极电极包括位于第一金属层中的第一金属电极、以及耦合到所述第一金属电极并耦合到所述沟道层的所述第一部分的短通孔。
3.如权利要求2所述的半导体装置，其中所述栅极电极包括位于第二金属层中的第二金属电极，并且所述第二金属层通过ILD层而与所述第一金属层分离。
4.如权利要求2或3所述的半导体装置，其中所述短通孔位于与所述第一金属层相邻的蚀刻停止层内或穿过所述蚀刻停止层。
5.如权利要求1、2或3所述的半导体装置，其中所述电容器的所述第二极板与两个相邻金属层之间的通孔耦合。
6.如权利要求1、2或3所述的半导体装置，其中所述晶体管和所述电容器在互连结构内，所述互连结构在所述衬底上方。
7.如权利要求1、2或3所述的半导体装置，其中所述晶体管还包括：
间隔物，其中所述栅极电极与所述间隔物和所述栅极电介质层相邻。
8.如权利要求1、2或3所述的半导体装置，其中所述晶体管还包括：
金属密封剂层，其中所述电容器的所述第一极板通过所述金属密封剂层而与所述晶体管的所述沟道层的所述第二部分耦合。
9.如权利要求1、2或3所述的半导体装置，其中所述电容器的所述电容器电介质层包括U形部分。
10.如权利要求1、2或3所述的半导体装置，其中所述栅极电极被耦合到存储器阵列的字线，并且所述漏极电极被耦合到所述存储器阵列的位线。
11.如权利要求1、2或3所述的半导体装置，其中所述存储器单元、所述晶体管和所述电容器分别是存储器阵列的第一存储器单元、第一晶体管和第一电容器，并且所述半导体装置还包括在所述第一存储器单元上方的第二存储器单元，其中所述第二存储器单元包括第二晶体管和第二电容器，
所述第二晶体管包括：
第二栅极电极，所述第二栅极电极在所述衬底上方、沿所述垂直方向定向；
第二沟道层，所述第二沟道层沿所述垂直方向定向、围绕所述第二栅极电极并通过栅极电介质层而与所述第二栅极电极分离；以及
第二漏极电极，所述第二漏极电极与所述第二栅极电极分离，并与所述第二沟道层的第一部分接触；
所述第二电容器包括与所述第二晶体管的所述第二沟道层的第二部分耦合的所述第二电容器的第一极板、以及通过电容器电介质层而与所述第二电容器的所述第一极板分离的所述第二电容器的第二极板；以及
所述第二漏极电极位于所述第二沟道层的第一侧，所述第二电容器的所述第一极板位于与所述第二沟道层的所述第一侧相对的所述第二沟道层的第二侧，并且所述第二电容器的所述第一极板也是所述第二晶体管的源极电极。
12.如权利要求11所述的半导体装置，其中所述第二电容器的所述第二极板通过一个或多个通孔而被耦合到所述第一电容器的所述第二极板。
13.如权利要求11所述的半导体装置，其中所述第二电容器的所述第二极板和所述第一电容器的所述第二极板是一个被共享的极板。
14.如权利要求11所述的半导体装置，其中所述第一晶体管的所述第一栅极电极被耦合到所述存储器阵列的第一字线，所述第一漏极电极被耦合到所述存储器阵列的第一位线；
所述第二晶体管的所述第二栅极电极被耦合到所述存储器阵列的第二字线，所述第二漏极电极被耦合到所述存储器阵列的第二位线；以及
所述第一位线和所述第二位线被耦合到多路复用器，以共享在所述第一存储器单元和所述第二存储器单元下方的读出放大器。
15.一种用于形成半导体装置的方法，所述方法包括：
形成位于在衬底上方的第一金属层中的第一金属电极作为晶体管的漏极电极，其中所述衬底沿水平方向定向；
形成所述晶体管的沟道层，所述沟道层沿大体上正交于所述水平方向的垂直方向定向，其中所述沟道层在位于所述沟道层的第一侧的第一部分处被耦合到所述第一金属电极；
形成被所述沟道层围绕的、沿所述垂直方向定向的栅极电极，其中所述栅极电极包括位于第二金属层中的第二金属电极，并且所述第二金属层通过第一层间电介质（ILD）层而与所述第一金属层分离；
在第二ILD层内在所述第二金属层上方形成电容器的第一极板，并且所述第一极板与所述沟道层的第二部分耦合，所述沟道层的所述第二部分位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧，其中所述电容器的所述第一极板也是所述晶体管的源极电极；以及
在所述第二ILD层内形成所述电容器的第二极板，并且所述第二极板通过电容器电介质层而与所述第一极板分离，其中所述晶体管和所述电容器形成存储器单元。
16.如权利要求15所述的方法，还包括：
形成短通孔以将所述第一金属电极耦合到所述沟道层的所述第一部分。
17.如权利要求15或16所述的方法，还包括：
形成金属密封剂层，其中所述电容器的所述第一极板通过所述金属密封剂层而与所述晶体管的所述沟道层的所述第二部分耦合。
18.如权利要求15或16所述的方法，其中所述存储器单元、所述晶体管和所述电容器分别是第一存储器单元、第一晶体管和第一电容器，并且所述方法还包括在所述第一存储器单元上方形成包括第二晶体管和第二电容器的第二存储器单元，并且所述形成所述第二存储器单元包括：
与所述第一电容器的所述第二极板相邻地形成所述第二电容器的电容器电介质层，其中所述第一电容器的所述第二极板也是所述第二电容器的第二极板；
与所述第二电容器的所述电容器电介质层相邻地形成所述第二电容器的第一极板；其中所述第二电容器的所述第一极板、所述第一电容器的所述第二极板在所述第二ILD层内，并且所述第二电容器的所述第一极板也是所述第二晶体管的源极电极；
形成沿所述垂直方向定向的所述第二晶体管的第二沟道层，其中所述第二沟道层在位于所述第二沟道层的第一侧的第一部分处被耦合到所述第二电容器的所述第一极板；
形成被所述第二沟道层围绕的、沿所述垂直方向定向的第二栅极电极，其中所述第二栅极电极包括位于第三金属层中的第三金属电极；以及
形成位于在所述第三金属层上方的第四金属层中的第四金属电极作为所述第二晶体管的漏极电极，其中所述第四金属层通过第三ILD层而与所述第三金属层分离，并且所述第四金属层与位于与所述第二沟道层的所述第一侧相对的所述第二沟道层的第二侧的第二部分耦合。
19.一种计算装置，包括：
电路板；以及
存储器装置，所述存储器装置被耦合到所述电路板并且包括存储器阵列，其中所述存储器阵列包括多个存储器单元，所述多个存储器单元中的存储器单元包括在衬底上方沿水平方向定向的晶体管、以及在所述衬底上方的层间电介质（ILD）层内的电容器；
其中所述晶体管包括：
栅极电极，所述栅极电极在所述衬底上方、沿大体上正交于所述水平方向的垂直方向定向；
沟道层，所述沟道层沿所述垂直方向定向、围绕所述栅极电极并通过栅极电介质层而与所述栅极电极分离；以及
漏极电极，所述漏极电极与所述栅极电极分离，并与所述沟道层的第一部分接触；
所述电容器包括与所述晶体管的所述沟道层的第二部分耦合的第一极板、以及通过电容器电介质层而与所述第一极板分离的第二极板；以及
所述漏极电极位于所述沟道层的第一侧，所述电容器的所述第一极板位于与所述沟道层的所述第一侧相对的所述沟道层的第二侧，并且所述电容器的所述第一极板也是所述晶体管的源极电极。
20.如权利要求19所述的计算装置，其中所述衬底包括从由以下项组成的群组中选择的材料：硅衬底、玻璃衬底、金属衬底、和塑料衬底。
21.如权利要求19或20所述的计算装置，其中所述ILD层包括从由以下项组成的群组中选择的材料：二氧化硅（SiO2）、碳掺杂氧化物（CDO）、氮化硅、全氟环丁烷、聚四氟乙烯、氟硅酸盐玻璃（FSG）、有机聚合物、倍半硅氧烷、硅氧烷、和有机硅酸盐玻璃。
22.如权利要求19或20所述的计算装置，其中所述栅极电极、所述漏极电极、所述第一极板、或所述第二极板包括从由以下项组成的群组中选择的材料：钛（Ti）、钼（Mo）、金（Au）、铂（Pt）、铝（Al）、镍（Ni）、铜（Cu）、铬（Cr）、铪（Hf）、铟（In）、以及Ti、Mo、Au、Pt、Al、Ni、Cu、Cr、TiAlN、HfAlN或InAlO的合金。
23.如权利要求19或20所述的计算装置，其中所述沟道层包括从由以下项组成的群组中选择的材料：CuS2、CuSe2、WSe2、铟掺杂氧化锌（IZO）、锌锡氧化物（ZTO）、非晶硅（a-Si）、非晶锗（a-Ge）、低温多晶硅（LTPS）、过渡金属二硫化物（TMD）、钇掺杂氧化锌（YZO）、多晶硅、掺杂硼的聚锗、掺杂铝的聚锗、掺杂磷的聚锗、掺杂砷的聚锗、氧化铟、氧化锡、氧化锌、氧化镓、铟镓氧化锌（IGZO）、氧化铜、氧化镍、氧化钴、氧化铟锡、二硫化钨、二硫化钼、硒化钼、黑磷、锑化铟、石墨烯、石墨炔、硼苯、锗烯、硅烯、Si2BN、甾烯、磷烯、辉钼矿、如InAs的聚III-V、InGaAs、InP、非晶InGaZnO（a-IGZO）、晶体状InGaZnO（c-IGZO）、GaZnON、ZnON或C轴对齐的晶体（CAAC）、钼和硫、以及VI族过渡金属二卤化物。
24.如权利要求19或20所述的计算装置，其中所述漏极电极包括位于第一金属层中的第一金属电极、以及耦合到所述第一金属电极并耦合到所述沟道层的所述第一部分的短通孔；
所述栅极电极包括位于第二金属层中的第二金属电极，并且所述第二金属层通过ILD层而与所述第一金属层分离；以及
所述短通孔位于或穿过与所述第一金属层相邻的蚀刻停止层。
25.如权利要求19或20所述的计算装置，其中所述计算装置是从由可穿戴装置或移动计算装置组成的群组中选择的装置，所述可穿戴装置或所述移动计算装置包括与所述存储器装置耦合的以下项中的一个或多个：天线、触摸屏控制器、显示器、电池、处理器、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、罗盘、Geiger计数器、加速度计、陀螺仪、扬声器、和摄像机。
CN201911118177.0A 2018-12-17 2019-11-15 基于垂直薄膜晶体管的存储器单元 Pending CN111326514A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/222934 2018-12-17
US16/222,934 US11462541B2 (en) 2018-12-17 2018-12-17 Memory cells based on vertical thin-film transistors

Publications (1)

Publication Number Publication Date
CN111326514A true CN111326514A (zh) 2020-06-23

Family

ID=70859648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911118177.0A Pending CN111326514A (zh) 2018-12-17 2019-11-15 基于垂直薄膜晶体管的存储器单元

Country Status (3)

Country Link
US (1) US11462541B2 (zh)
CN (1) CN111326514A (zh)
DE (1) DE102019130775A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022205807A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2022261827A1 (zh) * 2021-06-15 2022-12-22 华为技术有限公司 存储器及其制造方法
WO2023272634A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
WO2023284123A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 半导体结构及其制造方法
WO2023102698A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 晶体管装置及其制备方法、电子器件
WO2023155339A1 (zh) * 2022-02-21 2023-08-24 长鑫存储技术有限公司 一种半导体器件的制造方法、半导体器件及堆叠器件
WO2023201825A1 (zh) * 2022-04-22 2023-10-26 长鑫存储技术有限公司 一种半导体器件及其制造方法
WO2023216789A1 (zh) * 2022-05-11 2023-11-16 华为技术有限公司 一次编程存储器及其控制方法、存储系统和电子设备
RU2808029C1 (ru) * 2021-07-16 2023-11-22 Чансинь Мемори Текнолоджис, Инк. Полупроводниковая структура и способ ее изготовления
US11929119B2 (en) 2021-06-30 2024-03-12 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and memory system
US11996152B2 (en) 2021-06-30 2024-05-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569238B2 (en) * 2018-12-17 2023-01-31 Intel Corporation Vertical memory cells
US20200411635A1 (en) * 2019-06-28 2020-12-31 Intel Corporation Air gaps and capacitors in dielectric layers
US11489009B2 (en) * 2020-03-18 2022-11-01 International Business Machines Corporation Integrating embedded memory on CMOS logic using thin film transistors
US20210408116A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company Limited Memory device including a semiconducting metal oxide fin transistor and methods of forming the same
KR20220102242A (ko) * 2021-01-13 2022-07-20 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
EP4329454A4 (en) * 2022-06-21 2024-02-28 Changxin Memory Tech Inc SEMICONDUCTOR STRUCTURE AND ITS FORMATION METHOD

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018182609A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Vertical multi-gate thin film transistors
US11335789B2 (en) * 2018-09-26 2022-05-17 Intel Corporation Channel structures for thin-film transistors
US10916548B1 (en) * 2019-07-25 2021-02-09 Micron Technology, Inc. Memory arrays with vertical access transistors

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022205807A1 (zh) * 2021-03-29 2022-10-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2022261827A1 (zh) * 2021-06-15 2022-12-22 华为技术有限公司 存储器及其制造方法
WO2023272634A1 (en) * 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
US11929119B2 (en) 2021-06-30 2024-03-12 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and memory system
US11996152B2 (en) 2021-06-30 2024-05-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
WO2023284123A1 (zh) * 2021-07-16 2023-01-19 长鑫存储技术有限公司 半导体结构及其制造方法
RU2808029C1 (ru) * 2021-07-16 2023-11-22 Чансинь Мемори Текнолоджис, Инк. Полупроводниковая структура и способ ее изготовления
WO2023102698A1 (zh) * 2021-12-06 2023-06-15 华为技术有限公司 晶体管装置及其制备方法、电子器件
WO2023155339A1 (zh) * 2022-02-21 2023-08-24 长鑫存储技术有限公司 一种半导体器件的制造方法、半导体器件及堆叠器件
WO2023201825A1 (zh) * 2022-04-22 2023-10-26 长鑫存储技术有限公司 一种半导体器件及其制造方法
WO2023216789A1 (zh) * 2022-05-11 2023-11-16 华为技术有限公司 一次编程存储器及其控制方法、存储系统和电子设备

Also Published As

Publication number Publication date
DE102019130775A1 (de) 2020-06-18
US20200194434A1 (en) 2020-06-18
US11462541B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
US11462541B2 (en) Memory cells based on vertical thin-film transistors
US11690212B2 (en) Memory architecture at back-end-of-line
US11881517B2 (en) Channel structures for thin-film transistors
US11527656B2 (en) Contact electrodes for vertical thin-film transistors
US11450750B2 (en) Thin-film transistors with vertical channels
US20200091274A1 (en) Non-linear gate dielectric material for thin-film transistors
US11569238B2 (en) Vertical memory cells
US11417770B2 (en) Vertical thin-film transistors between metal layers
US11991873B2 (en) Capacitor separations in dielectric layers
US11832438B2 (en) Capacitor connections in dielectric layers
US11158711B2 (en) Air gap for thin film transistors
US11683929B2 (en) Method for making memory cells based on thin-film transistors
US11843054B2 (en) Vertical architecture of thin film transistors
US20220157820A1 (en) Thin film transistors with spacer controlled gate length
US11444205B2 (en) Contact stacks to reduce hydrogen in thin film transistor
EP3758081A1 (en) Air gaps and capacitors in dielectric layers
US11652047B2 (en) Intermediate separation layers at the back-end-of-line
US11398560B2 (en) Contact electrodes and dielectric structures for thin film transistors
EP3886165A1 (en) Memory architecture with shared bitline at back-end-of-line
WO2019132905A1 (en) Multiple channel layers for vertical thin film transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination