TWI737359B - 動態隨機存取記憶體及其製造方法 - Google Patents

動態隨機存取記憶體及其製造方法 Download PDF

Info

Publication number
TWI737359B
TWI737359B TW109120869A TW109120869A TWI737359B TW I737359 B TWI737359 B TW I737359B TW 109120869 A TW109120869 A TW 109120869A TW 109120869 A TW109120869 A TW 109120869A TW I737359 B TWI737359 B TW I737359B
Authority
TW
Taiwan
Prior art keywords
contact window
layer
bit line
active area
isolation
Prior art date
Application number
TW109120869A
Other languages
English (en)
Other versions
TW202201653A (zh
Inventor
李淑媚
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW109120869A priority Critical patent/TWI737359B/zh
Priority to US17/340,065 priority patent/US11641731B2/en
Application granted granted Critical
Publication of TWI737359B publication Critical patent/TWI737359B/zh
Publication of TW202201653A publication Critical patent/TW202201653A/zh
Priority to US18/183,158 priority patent/US20230225103A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種動態隨機存取記憶體，包括基底、位元線堆疊結構、介電層、接觸窗結構、隔離層與蝕刻終止層。位元線堆疊結構包括位元線結構與硬罩幕層。位元線結構位於基底上。硬罩幕層位於位元線結構上。介電層位於位元線堆疊結構上且具有開口。接觸窗結構位於位元線堆疊結構一側的基底上。接觸窗結構包括主動區接觸窗與電容器接觸窗。主動區接觸窗位於基底上。主動區接觸窗的頂面被開口暴露出。電容器接觸窗位於主動區接觸窗上的開口中。隔離層位於硬罩幕層與介電層之間且位於電容器接觸窗與位元線堆疊結構之間。蝕刻終止層位於介電層與隔離層之間。

Description

動態隨機存取記憶體及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種動態隨機存取記憶體(dynamic random access memory，DRAM)及其製造方法。
動態隨機存取記憶體的製造過程中，在形成位元線結構之後，會在相鄰的位元線結構之間的主動區接觸窗上形成用於將主動區接觸窗電性連接至上方電容器的電容器接觸窗。然而，在形成電容器接觸窗的過程中，容易導致在位元線結構與電容器接觸窗之間發生短路，甚至在相鄰的主動區接觸窗間發生短路的問題。
本發明提供一種動態隨機存取記憶體及其製造方法，其可有效地防止上述短路的問題。
本發明提出一種動態隨機存取記憶體，包括基底、位元線堆疊結構、介電層、接觸窗結構、隔離層與蝕刻終止層。位元線堆疊結構包括位元線結構與硬罩幕層。位元線結構位於基底上。硬罩幕層位於位元線結構上。介電層位於位元線堆疊結構上，且具有開口。接觸窗結構被配置以將電容器電性連接至基底的主動區。接觸窗結構位於位元線堆疊結構一側的基底上。接觸窗結構包括主動區接觸窗與電容器接觸窗。主動區接觸窗位於基底上。主動區接觸窗的頂面被開口暴露出。電容器接觸窗位於主動區接觸窗上的開口中。隔離層位於硬罩幕層與介電層之間，且位於電容器接觸窗與位元線堆疊結構之間，以將電容器接觸窗與位元線堆疊結構電性隔離。蝕刻終止層位於介電層與隔離層之間。隔離層被開口暴露出的面積大於蝕刻終止層被開口暴露出的面積。蝕刻終止層的材料不同於隔離層的材料。
本發明提出一種動態隨機存取記憶體的製造方法，包括以下步驟。提供基底。在基底上形成位元線堆疊結構。位元線堆疊結構包括位元線結構與硬罩幕層。位元線結構位於基底上。硬罩幕層位於位元線結構上。在位元線堆疊結構一側的基底上形成主動區接觸窗。共形地在硬罩幕層與主動區接觸窗上形成隔離材料層。共形地在隔離材料層上形成蝕刻終止材料層。蝕刻終止材料層的材料不同於隔離材料層的材料。在蝕刻終止材料層上形成介電層。在介電層中形成開口。開口暴露出位於硬罩幕層的側壁上以及位於主動區接觸窗上方的蝕刻終止材料層。移除開口所暴露出的部分蝕刻終止材料層，而形成蝕刻終止層，且使得開口暴露出位於硬罩幕層的側壁上以及位於主動區接觸窗上的隔離材料層。移除位於主動區接觸窗上的部分隔離材料層，而形成隔離層，且使得開口暴露出主動區接觸窗。於開口中形成電容器接觸窗。
基於上述，在本發明所提出的DRAM及其製造方法中，由於隔離層位於電容器接觸窗與位元線結構之間，因此隔離層可有效地防止在位元線結構與用於電性連接至電容器的電容器接觸窗之間發生短路的問題，進而可提升DRAM的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明一實施例的動態隨機存取記憶體的上視圖。圖2A至圖2H為沿圖1中的I-I’剖面線的動態隨機存取記憶體的製造流程剖面圖。在圖1的上視圖中，為了清楚說明各構件之間的關係，因此省略圖2H的剖面圖中的部分構件。
請參照圖1與圖2A，提供基底100。基底100可為半導體基底，如矽基底。在基底100中可具有隔離結構102。隔離結構102例如是淺溝渠隔離結構(shallow trench isolation，STI)。隔離結構102的材料例如是氧化矽。此外，可形成通過主動區AA的字元線WL。字元線WL可藉由介電材料(未示出)而與基底100中的主動區AA進行隔離。字元線WL可為位於基底100中的埋入式字元線，但本發明並不以此為限。埋入式字元線的材料例如是鎢(W)。另外，可根據需求在基底100中形成所需的摻雜區(未示出)。
在基底100上形成位元線堆疊結構104。位元線堆疊結構104包括位元線結構106與硬罩幕層108。位元線結構106位於基底100上。其中，部分位元線結構106可位於隔離結構102上；且部分位元線結構106可位於主動區AA上，而與基底100中的摻雜區電性連接。硬罩幕層108位於位元線結構106上。硬罩幕層108的材料例如是氮化矽。
位元線結構106包括導線110。導線110位於基底100上。導線110的材料例如是鎢等金屬。位元線結構106更可包括接觸窗112與阻障層114中的至少一者。接觸窗112位於導線110與基底100之間。在圖1的主動區AA中，位元線結構106的接觸窗112可將導線110電性連接至基底100中的摻雜區。接觸窗112可為條狀或柱狀。在本實施例中，接觸窗112是以條狀為例，因此接觸窗112可延伸通過主動區AA與隔離結構102上方。在其他實施例中，在接觸窗112為柱狀的情況下，接觸窗112會位於主動區AA中，但不會位於隔離結構102上方。接觸窗112的材料例如是摻雜多晶矽。此外，可在接觸窗112與隔離結構102之間形成介電層116。介電層116的材料例如是氧化矽。阻障層114位於導線110與接觸窗112之間。阻障層114的材料例如是鈦(Ti)、氮化鈦(TiN)或其組合。另外，可在位元線堆疊結構104的側壁上形成間隙壁118。間隙壁118的材料例如是氮化矽。
此外，可在位元線堆疊結構104一側的基底100上形成主動區接觸窗120，以將後續形成於主動區接觸窗120上方的電容器接觸窗130a(圖2G)電性連接至基底100中的摻雜區(主動區AA)。主動區接觸窗120的頂面可等於或高於接觸窗112的頂面。在本實施例中，主動區接觸窗120的頂面是以高於接觸窗112的頂面為例，但本發明並不以此為限。主動區接觸窗120的材料例如是摻雜多晶矽。另外，間隙壁118可位於位元線結構106與主動區接觸窗120之間。
請參照圖2B，共形地在硬罩幕層108與主動區接觸窗120上形成隔離材料層122。隔離材料層122的材料例如是氧化矽。隔離材料層122的形成方法例如是超低溫氧化物(ultra low temperature oxide，ULTO)沉積法。
接著，共形地在隔離材料層122上形成蝕刻終止材料層124。蝕刻終止材料層124的材料不同於隔離材料層122的材料。蝕刻終止材料層124的材料例如是氮化矽。蝕刻終止材料層124的形成方法例如是低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)。
請參照圖2C，在蝕刻終止材料層124上形成介電層126。介電層126可為單層結構或多層結構。舉例來說，介電層126可為包括介電層126a、介電層126b與介電層126c的多層結構。介電層126a的材料例如是氧化矽。介電層126a的形成方法例如是LPCVD。介電層126b的材料例如是氧化矽。介電層126b的形成方法例如是高密度電漿化學氣相沉積法(high-density plasma chemical vapor deposition，HDPCVD)。介電層126c的材料例如是氮化矽。介電層126c的形成方法例如是化學氣相沉積法。在本實施例中，雖然介電層126是以三層結構為例，但本發明並不以此為限。
接著，在介電層126中形成開口OP。開口OP暴露出位於硬罩幕層108的側壁上以及位於主動區接觸窗120上方的蝕刻終止材料層124。開口OP的形成方法例如是藉由微影製程與蝕刻製程對介電層126進行圖案化。上述蝕刻製程例如是乾式蝕刻製程。此外，上述用以形成開口OP的蝕刻製程可停在蝕刻終止材料層124，藉此可防止隔離材料層122在上述蝕刻製程中受損。
請參照圖2D，移除開口OP所暴露出的部分蝕刻終止材料層124，而形成蝕刻終止層124a，且使得開口OP暴露出位於硬罩幕層108的側壁上以及位於主動區接觸窗120上的隔離材料層122。部分蝕刻終止材料層124的移除方法例如是濕式蝕刻法。當蝕刻終止材料層124的材料為氮化矽時，濕式蝕刻法所使用的蝕刻劑例如是磷酸。
請參照圖2E，移除位於主動區接觸窗120上的部分隔離材料層122，而形成隔離層122a，且使得開口OP暴露出主動區接觸窗120。隔離層122a位於主動區接觸窗120的部分頂面上。亦即，開口OP的底面的寬度小於主動區接觸窗120的頂面的寬度。部分隔離材料層122的移除方法例如是乾式蝕刻法。
請參照圖2F，可共形地在開口OP的表面上形成阻障材料層128。阻障材料層128的材料例如是Ti、TiN或其組合。阻障材料層128的形成方法例如是物理氣相沉積法(physical vapor deposition，PVD)或原子層沉積法(atomic layer deposition，ALD)。
接著，可形成填入開口OP中的導體層130。導體層130可位於阻障材料層128上。導體層130的材料例如是鎢等金屬。導體層130的形成方法例如是物理氣相沉積法或化學氣相沉積法。
請參照圖2G，移除位於開口OP外部的導體層130，而於開口OP中形成電容器接觸窗130a，以將主動區接觸窗120電性連接至後續形成在電容器接觸窗130a上方的電容器136(圖2H)。位於開口OP外部的導體層130的移除方法例如是化學機械研磨法。
此外，在移除位於開口OP外部的導體層130之後，移除位於開口OP外部的阻障材料層128，而形成阻障層128a。阻障層128a、電容器接觸窗130a與介電層126可共平面。阻障層128a可位於開口OP的表面上，且可位於電容器接觸窗130a與主動區接觸窗120之間。位於開口OP外部的阻障材料層128的移除方法例如是化學機械研磨法。
如此一來，藉由上述方法可在位元線堆疊結構104一側的基底100上形成接觸窗結構132。接觸窗結構132可包括主動區接觸窗120與電容器接觸窗130a，且更可包括阻障層128a。主動區接觸窗120位於基底100上。電容器接觸窗130a位於主動區接觸窗120上。阻障層128a可位於電容器接觸窗130a與主動區接觸窗120之間。此外，藉由上述方法可在電容器接觸窗130a與位元線堆疊結構104之間形成隔離層122a，具體來說可在硬罩幕層108的頂面與側壁上形成隔離層122a。由於隔離層122a位於電容器接觸窗130a與位元線堆疊結構104之間，因此隔離層122a可將位元線結構106與電容器接觸窗130a進行隔離，進而可有效地防止位元線結構106與電容器接觸窗130a之間發生短路的問題。另外，藉由上述方法可在硬罩幕層108與用以定義開口OP的介電層126之間形成隔離層122a與蝕刻終止層124a。在本實施例中，雖然隔離層122a、蝕刻終止層124a與接觸窗結構132的形成方法是以上述方法為例，但本發明並不以此為限。
在形成上述結構之後，還可進行其他後續的製程。舉例來說，如圖2H所示，在圖2G所述的步驟之後，可形成層間介電層134以及位於層間介電層134中的電容器136。電容器136包括下電極136a、電容介電層136b以及上電極136c。電容器136的結構僅為示例用，本發明並不以此為限。電容器136的下電極136a與電容器接觸窗130a連接，使得電容器136可經由電容器接觸窗130a及主動區接觸窗120而與基底100電性連接。由於形成上述層間介電層134與電容器136的製程為所屬技術領域具有通常知識者所週知的技術內容，故於此省略其說明。
以下，藉由圖1與圖2H來說明本實施例的動態隨機存取記憶體10。此外，雖然動態隨機存取記憶體10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。
請參照圖1與圖2H，動態隨機存取記憶體10包括基底100、位元線堆疊結構104、介電層126、接觸窗結構132、隔離層122a與蝕刻終止層124a，且更可包括間隙壁118。位元線堆疊結構104包括位元線結構106與硬罩幕層108。位元線結構106位於基底100上。位元線結構106包括位於基底100上的導線110。此外，位元線結構106更可包括接觸窗112與阻障層114中的至少一者。接觸窗112位於導線110與基底100之間。阻障層114位於導線110與接觸窗112之間。硬罩幕層108位於位元線結構106上。介電層126位於位元線堆疊結構104上，且具有開口OP。接觸窗結構132被配置以將電容器136電性連接至基底100的主動區AA。接觸窗結構132位於位元線堆疊結構104一側的基底100上。接觸窗結構132包括主動區接觸窗120與電容器接觸窗130a，且更可包括阻障層128a。主動區接觸窗120位於基底100上。主動區接觸窗120的頂面被開口OP暴露出。主動區接觸窗120的頂面可等於或高於接觸窗112的頂面。電容器接觸窗130a位於主動區接觸窗120上的開口OP中。阻障層128a位於電容器接觸窗130a與主動區接觸窗120之間。隔離層122a位於硬罩幕層108與介電層126之間，且位於電容器接觸窗130a與位元線堆疊結構104之間，以將電容器接觸窗130a與位元線堆疊結構104電性隔離。具體來說，隔離層122a位於硬罩幕層108的頂面與側壁上，且隔離層122a更可位於主動區接觸窗120的部分頂面上，使電容器接觸窗130a的底面的寬度小於主動區接觸窗120的頂面的寬度。蝕刻終止層124a位於介電層126與隔離層122a之間。隔離層122a被開口OP暴露出的面積大於蝕刻終止層124a被開口OP暴露出的面積。蝕刻終止層124a的材料不同於隔離層122a的材料。舉例來說，隔離層122a的材料可為氧化矽，且蝕刻終止層124a的材料可為氮化矽。間隙壁118位於位元線堆疊結構104的側壁上，且可位於位元線結構106與接觸窗結構132之間。
動態隨機存取記憶體10中的其餘構件可參照上述實施例的說明。此外，動態隨機存取記憶體10中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在上述動態隨機存取記憶體10及其製造方法中，隔離層122a位於電容器接觸窗130a與位元線堆疊結構104之間。如此一來，可藉由隔離層122a將位元線堆疊結構104與電容器接觸窗130a進行隔離，藉此可有效地防止在位元線結構106與電容器接觸窗130a之間發生短路的問題，進而可提升DRAM的可靠度。此外，在硬罩幕層108與用以定義開口OP的介電層126之間形成隔離層122a與蝕刻終止層124a，可避免相鄰的主動區接觸窗120間發生短路的問題，進而可提升DRAM的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的隔離範圍當視後附的申請專利範圍所界定者為準。
10:動態隨機存取記憶體 100:基底 102:隔離結構 104:位元線堆疊結構 106:位元線結構 108:硬罩幕層 110:導線 112:接觸窗 114,128a:阻障層 116,126,126a,126b,126c:介電層 118:間隙壁 120:主動區接觸窗 122:隔離材料層 122a:隔離層 124:蝕刻終止材料層 124a:蝕刻終止層 128:阻障材料層 130:導體層 130a:電容器接觸窗 132:接觸窗結構 134:層間介電層 136:電容器 136a:下電極 136b:電容介電層 136c:上電極 AA:主動區 OP:開口 WL:字元線
圖1為本發明一實施例的動態隨機存取記憶體的上視圖。 圖2A至圖2H為沿圖1中的I-I’剖面線的動態隨機存取記憶體的製造流程剖面圖。
10:動態隨機存取記憶體
100:基底
102:隔離結構
104:位元線堆疊結構
106:位元線結構
108:硬罩幕層
110:導線
112:接觸窗
114,128a:阻障層
116,126,126a,126b,126c:介電層
118:間隙壁
120:主動區接觸窗
122a:隔離層
124a:蝕刻終止層
130a:電容器接觸窗
132:接觸窗結構
134:層間介電層
136:電容器
136a:下電極
136b:電容介電層
136c:上電極
OP:開口

Claims (13)

  1. 一種動態隨機存取記憶體，包括： 基底； 位元線堆疊結構，包括： 位元線結構，位於所述基底上；以及 硬罩幕層，位於所述位元線結構上； 介電層，位於所述位元線堆疊結構上，且具有開口； 接觸窗結構，被配置以將電容器電性連接至所述基底的主動區，所述接觸窗結構位於所述位元線堆疊結構一側的所述基底上，其中所述接觸窗結構包括： 主動區接觸窗，位於所述基底上，且所述主動區接觸窗的頂面被所述開口暴露出；以及 電容器接觸窗，位於所述主動區接觸窗上的所述開口中； 隔離層，位於所述硬罩幕層與所述介電層之間，且位於所述電容器接觸窗與所述位元線堆疊結構之間，以將所述電容器接觸窗與所述位元線堆疊結構電性隔離；以及 蝕刻終止層，位於所述介電層與所述隔離層之間，所述隔離層被所述開口暴露出的面積大於所述蝕刻終止層被所述開口暴露出的面積，且所述蝕刻終止層的材料不同於所述隔離層的材料。
  2. 如請求項1所述的動態隨機存取記憶體，其中所述位元線結構包括： 導線，位於所述基底上； 接觸窗，位於所述導線與所述基底之間；以及 阻障層，位於所述導線與所述接觸窗之間。
  3. 如請求項2所述的動態隨機存取記憶體，其中所述主動區接觸窗的頂面等於或高於所述接觸窗的頂面。
  4. 如請求項1所述的動態隨機存取記憶體，其中所述隔離層更位於所述主動區接觸窗的部分頂面上，使所述電容器接觸窗的底面的寬度小於所述主動區接觸窗的頂面的寬度。
  5. 如請求項1所述的動態隨機存取記憶體，其中所述隔離層的材料包括氧化矽，且所述蝕刻終止層的材料包括氮化矽。
  6. 如請求項1所述的動態隨機存取記憶體，其中所述接觸窗結構更包括： 阻障層，位於所述電容器接觸窗與所述主動區接觸窗之間。
  7. 如請求項1所述的動態隨機存取記憶體，更包括： 間隙壁，位於所述位元線堆疊結構的側壁上，且位於所述位元線結構與所述接觸窗結構之間。
  8. 一種動態隨機存取記憶體的製造方法，包括： 提供基底； 在所述基底上形成位元線堆疊結構，其中所述位元線堆疊結構，包括： 位元線結構，位於所述基底上；以及 硬罩幕層，位於所述位元線結構上； 在所述位元線堆疊結構一側的所述基底上形成主動區接觸窗； 共形地在所述硬罩幕層與所述主動區接觸窗上形成隔離材料層； 共形地在所述隔離材料層上形成蝕刻終止材料層，其中所述蝕刻終止材料層的材料不同於所述隔離材料層的材料； 在所述蝕刻終止材料層上形成介電層； 在所述介電層中形成開口，其中所述開口暴露出位於所述硬罩幕層的側壁上以及位於所述主動區接觸窗上方的所述蝕刻終止材料層； 移除所述開口所暴露出的部分所述蝕刻終止材料層，而形成蝕刻終止層，且使得所述開口暴露出位於所述硬罩幕層的側壁上以及位於所述主動區接觸窗上的所述隔離材料層； 移除位於所述主動區接觸窗上的部分所述隔離材料層，而形成隔離層，且使得所述開口暴露出所述主動區接觸窗；以及 於所述開口中形成電容器接觸窗。
  9. 如請求項8所述的動態隨機存取記憶體的製造方法，其中部分所述蝕刻終止材料層的移除方法包括濕式蝕刻法，且部分所述隔離材料層的移除方法包括乾式蝕刻法。
  10. 如請求項8所述的動態隨機存取記憶體的製造方法，其中所述隔離材料層的材料包括氧化矽，且所述蝕刻終止材料層的材料包括氮化矽。
  11. 如請求項8所述的動態隨機存取記憶體的製造方法，更包括： 在形成所述電容器接觸窗之前，共形地在所述開口的表面上形成阻障材料層；以及 移除位於所述開口外部的所述阻障材料層，而形成阻障層，其中所述阻障層位於所述電容器接觸窗與所述主動區接觸窗之間，且所述阻障層、所述電容器接觸窗與所述介電層共平面。
  12. 如請求項8所述的動態隨機存取記憶體的製造方法，更包括： 在形成所述主動區接觸窗之前，在所述位元線堆疊結構的側壁上形成間隙壁。
  13. 如請求項8所述的動態隨機存取記憶體的製造方法，其中所述位元線結構包括導線、位於所述導線與所述基底之間的接觸窗、及位於所述導線與所述接觸窗之間的阻障層，且所述主動區接觸窗的頂面等於或高於所述接觸窗的頂面。
TW109120869A 2020-06-19 2020-06-19 動態隨機存取記憶體及其製造方法 TWI737359B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109120869A TWI737359B (zh) 2020-06-19 2020-06-19 動態隨機存取記憶體及其製造方法
US17/340,065 US11641731B2 (en) 2020-06-19 2021-06-06 DRAM and manufacturing method therefore
US18/183,158 US20230225103A1 (en) 2020-06-19 2023-03-14 Dram having isolation layer located between capacitor contact and the bit line structure for preventing short circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109120869A TWI737359B (zh) 2020-06-19 2020-06-19 動態隨機存取記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI737359B true TWI737359B (zh) 2021-08-21
TW202201653A TW202201653A (zh) 2022-01-01

Family

ID=78283404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120869A TWI737359B (zh) 2020-06-19 2020-06-19 動態隨機存取記憶體及其製造方法

Country Status (2)

Country Link
US (2) US11641731B2 (zh)
TW (1) TWI737359B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737359B (zh) * 2020-06-19 2021-08-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034877A1 (en) * 2000-09-21 2002-03-21 Shin Kyoung-Sub Method of forming a self-aligned contact, and method of fabricating a semiconductor device having a self-aligned contact
US20190393320A1 (en) * 2018-06-26 2019-12-26 SK Hynix Inc. Cryogenic semiconductor device having buried channel array transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232538B (en) 2004-05-12 2005-05-11 Nanya Technology Corp Method of making a bit line contact device
KR100772899B1 (ko) * 2006-07-18 2007-11-05 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
JP2009105195A (ja) 2007-10-23 2009-05-14 Elpida Memory Inc 半導体装置の構造および製造方法
JP2010219139A (ja) 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
TWI652771B (zh) * 2018-04-16 2019-03-01 華邦電子股份有限公司 記憶體裝置及其製造方法
TWI737359B (zh) * 2020-06-19 2021-08-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020034877A1 (en) * 2000-09-21 2002-03-21 Shin Kyoung-Sub Method of forming a self-aligned contact, and method of fabricating a semiconductor device having a self-aligned contact
US20190393320A1 (en) * 2018-06-26 2019-12-26 SK Hynix Inc. Cryogenic semiconductor device having buried channel array transistor

Also Published As

Publication number Publication date
US20210398983A1 (en) 2021-12-23
TW202201653A (zh) 2022-01-01
US11641731B2 (en) 2023-05-02
US20230225103A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US10475661B2 (en) Semiconductor device including a capacitor structure and method for manufacturing the same
JP2011108927A (ja) 半導体装置の製造方法
JP2007049016A (ja) 半導体装置およびその製造方法
JP2010123961A (ja) 半導体装置の配線構造物及びその形成方法
KR100632938B1 (ko) 커패시터를 구비하는 디램 소자 및 그 형성 방법
JP2006157002A (ja) キャパシタの製造方法及び半導体装置の製造方法
US20230225103A1 (en) Dram having isolation layer located between capacitor contact and the bit line structure for preventing short circuit
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
KR100807226B1 (ko) 반도체 장치의 제조 방법
US20090258469A1 (en) Method of manufacturing semiconductor device
JP2011066126A (ja) 半導体記憶装置およびその製造方法
JP2004207426A (ja) 半導体装置
CN113838850B (zh) 动态随机存取存储器及其制造方法
TW202141749A (zh) 記憶體結構及其製造方法
KR101557871B1 (ko) 반도체 소자 및 그 제조 방법
JP5107499B2 (ja) 半導体装置
US20070020844A1 (en) Method for fabricating bit line of memory device
TW202234594A (zh) 動態隨機存取記憶體及其製造方法
KR100884346B1 (ko) 반도체소자의 캐패시터 형성방법
JP2002083881A (ja) 半導体装置及びその製造方法
JP6814839B2 (ja) ダイナミックランダムアクセスメモリ及びその製造方法
KR100861367B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
KR20060106317A (ko) 반도체 소자의 커패시터 제조 방법
JP2008277434A (ja) 半導体装置及びその製造方法
KR100913016B1 (ko) 반도체 소자의 캐패시터 및 이의 형성 방법