TWI735748B - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TWI735748B
TWI735748B TW107106702A TW107106702A TWI735748B TW I735748 B TWI735748 B TW I735748B TW 107106702 A TW107106702 A TW 107106702A TW 107106702 A TW107106702 A TW 107106702A TW I735748 B TWI735748 B TW I735748B
Authority
TW
Taiwan
Prior art keywords
lead
pin
semiconductor chip
chip
pins
Prior art date
Application number
TW107106702A
Other languages
English (en)
Other versions
TW201901898A (zh
Inventor
橋詰昭二
高田圭太
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201901898A publication Critical patent/TW201901898A/zh
Application granted granted Critical
Publication of TWI735748B publication Critical patent/TWI735748B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0025—Preventing defects on the moulded article, e.g. weld lines, shrinkage marks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0046—Details relating to the filling pattern or flow paths or flow characteristics of moulding material in the mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14336—Coating a portion of the article, e.g. the edge of the article
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/0025—Preventing defects on the moulded article, e.g. weld lines, shrinkage marks
    • B29C2045/0027—Gate or gate mark locations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明之課題係提高半導體裝置之可靠度。 半導體裝置SD之製造方法係以樹脂密封配置成於Y方向重疊之2個半導體晶片CH1及CH2之際，將引腳2d配置於模具之樹脂注入口亦即澆口部G1附近，而防止空隙殘留於密封體1內。又，引腳2d之內引腳部IL的Y方向之長度L2長於在Y方向與晶片焊墊4a重疊之引腳2a的內引腳部IL之Y方向的長度。

Description

半導體裝置之製造方法及半導體裝置
本發明係有關於半導體裝置之製造方法及半導體裝置，舉例而言，其係有關於適用於將複數之半導體晶片與複數之引腳以樹脂密封的半導體裝置之製造方法及半導體裝置且有效之技術。
於日本專利公開公報2012-109435號(專利文獻1)之圖2揭示有一種以樹脂密封搭載於晶片焊墊2上之2個半導體晶片CH1、CH2的半導體裝置。
於日本專利公開公報平8-46119號(專利文獻2)揭示有一種在半導體元件之樹脂密封製程對引腳框架之形狀下功夫而防止空隙之產生的技術。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本專利公開公報2012-109435號 ［專利文獻2］日本專利公開公報平8-46119號
［發明欲解決之問題］
本案發明人檢討了以樹脂密封半導體晶片之SOP(Small Outline Package：小外形封裝)型半導體裝置。在此半導體裝置中，在密封體之主面，於第1長邊配置有複數之第1引腳，於與第1長邊對向之第2長邊配置有複數之第2引腳。又，配置於第1長邊之複數的第1引腳具有電性連接於半導體晶片之複數的第3引腳、未連接於半導體晶片之複數的第4引腳，複數之第3引腳設計成極短以進行半導體裝置之高速動作。再者，複數之第4引腳係與複數之第3引腳相等之長度而形成短之結構。
又，在密封半導體晶片之樹脂密封(成型)製程中，於密封體之主面的第1短邊配置有用以將樹脂注入至模具之模穴內的注入口亦即澆口部，於與第1短邊對向之第2短邊配置用以排出模穴內之空氣及樹脂的排出口亦即出口部。再者，複數之第4引腳靠近配置澆口部之第1短邊而配置，而由於第4引腳短，故於澆口部附近形成有不存在引腳之空洞部。
細節後述，本案發明人終至認知到下述問題，前述問題係在半導體裝置之樹脂密封製程中，因該空洞部之存在，而於密封體內殘留氣泡(空隙、空孔)，半導體裝置之可靠度降低。
其他之課題及新特徵應可從本說明書之記述及附加圖式清楚明白。 ［解決問題之手段］
一實施形態之半導體裝置之製造方法包含有以下之製程：(a)準備引腳框架，該引腳框架具有將複數之第1引腳相互連結且俯視時於第1方向延伸之第1連接條、將複數之第2引腳相互連結且俯視時於第1方向延伸之第2連接條、分別連結於第1連接條及第2連接條之連結部、俯視時配置於第1連接條與第2連接條之間的第1晶片搭載部、俯視時配置於第1晶片搭載部與第2連接條之間的第2晶片搭載部；(b)在(a)製程後，將第1半導體晶片搭載於第1晶片搭載部，並將第2半導體晶片搭載於第2晶片搭載部；(c)在(b)製程後，以第1模具及第2模具挾持分別搭載有第1半導體晶片及第2半導體晶片之引腳框架，藉由形成於第1模具且設於與引腳框架之連結部重疊的位置之澆口部將樹脂供至以第1模具與第2模具劃定之模穴，而形成密封複數之第1引腳各自的一部分、複數之第2引腳各自的一部分、第1晶片搭載部、第2晶片搭載部、第1半導體晶片、第2半導體晶片之密封體。
又，在半導體裝置之製造方法中，複數之第1引腳分別具有被密封體覆蓋之內引腳部與從密封體露出之外引腳部；複數之第1引腳具有具在與第1方向垂直相交之第2方向位於第1連接條與第1晶片搭載部之間的內引腳部之第3引腳、及具不位於第1連接條與第1晶片搭載部之間的內引腳部之第4引腳；俯視時，第1晶片搭載部具有沿著第1連接條延伸之第1邊、第1邊之相反側的第2邊、沿著第2方向延伸之第3邊、第3邊之相反側且沿著第2方向延伸之第4邊；俯視時，第1晶片搭載部之第1邊位於第1連接條與第1晶片搭載部的第2邊之間；從在第2方向通過第1連接條與第2連接條之中點且於第1方向延伸之第1假想線至第1晶片搭載部之第1邊的第2方向之距離大於第3引腳之內引腳部的第2方向之長度；第4引腳之內引腳部的第2方向之長度大於第3引腳之內引腳部的第2方向之長度；在(c)製程，以第1模具及第2模具挾持引腳框架之際，第1模具之澆口部俯視時，位於比起第2連接條更靠第1連接條附近之位置；在(c)製程，以第1模具及第2模具挾持引腳框架之際，第4引腳之內引腳部的一部分俯視時位於第1晶片搭載部與澆口部之間；在(c)製程，以第1模具及第2模具挾持引腳框架之際，第4引腳之內引腳部的一部分與澆口部之第1方向的間隔小於第4引腳之內引腳部的一部分與第1晶片搭載部之第1方向的間隔；在(c)製程，在將引腳框架以第1模具及第2模具挾持成俯視時，第4引腳之內引腳部的一部分位於在第1方向延伸成通過澆口部之第2假想線上的狀態下，將樹脂供至模穴內。
一實施形態之半導體裝置包含有第1半導體晶片、第2半導體晶片、搭載有第1半導體晶片之第1晶片搭載部、搭載有第2半導體晶片之第2晶片搭載部、配置於第1晶片搭載部及第2晶片搭載部之周圍的複數之第1引腳及複數之第2引腳、以及密封體，該密封體密封第1半導體晶片、第2半導體晶片、第1晶片搭載部與第2晶片搭載部、複數之第1引腳各自的一部分、複數之第2引腳各自的一部分。
又，在半導體裝置中，密封體具有主面、及主面之相反側的背面；俯視時，主面具有沿著第1方向延伸之第1邊、第1邊之相反側的第2邊、沿著與第1方向垂直相交之第2方向延伸的第3邊、第3邊之相反側的第4邊，密封體更具有連結第1邊與背面之第1側面、連結第2邊與背面之第2側面、連結第3邊與背面之第3側面、連結第4邊與背面之第4側面，第3側面具有樹脂注入部痕跡；俯視時，複數之第1引腳沿著主面之第1邊配置；俯視時，複數之第2引腳沿著主面之第2邊配置；複數之第1引腳分別具有被密封體覆蓋之內引腳部與從密封體露出之外引腳部；複數之第1引腳具有具在第2方向位於第1邊與第1晶片搭載部之間的內引腳部之第3引腳、及具不位於第1邊與第1晶片搭載部之間的內引腳部之第4引腳；俯視時，第1晶片搭載部具有沿著第1邊延伸之第5邊、第5邊之相反側的第6邊、沿著第3邊延伸之第7邊、第7邊之相反側且沿著第4邊延伸之第8邊；俯視時，第1晶片搭載部之第5邊位於第1邊與第1晶片搭載部的第6邊之間；在第2方向，從通過第1邊與第2邊之中點且於第1方向延伸之第1假想線至第1晶片搭載部之第5邊的第2方向之距離大於第3引腳之內引腳部的第2方向之長度；第4引腳之內引腳部的第2方向之長度大於第3引腳之內引腳部的第2方向之長度；樹脂注入部痕跡俯視時，位於比起第2邊更靠第1邊附近之位置；第4引腳之內引腳部的一部分俯視時，位於第1晶片搭載部與樹脂注入部痕跡之間；俯視時，第4引腳之內引腳部的一部分與樹脂注入部痕跡之第1方向的間隔小於第4引腳之內引腳部的一部分與第1晶片搭載部之第1方向的間隔；俯視時，第4引腳之內引腳部的一部分位於沿著第1邊延伸成通過樹脂注入部痕跡之第2假想線上。 ［發明之功效］
根據一實施形態，可提高半導體裝置之可靠度。
［用以實施發明之形態］
在以下之實施形態中，為了方便而有其必要時，分成複數段或實施形態來說明，除了特別明示之情形外，該等並非彼此無關，有其中一者為另一者之一部分或全部之變形例、細節、補充說明等的關係。
又，在以下之實施形態，提及要件之數等(包含個數、數值、量、範圍等)時，除了特別明示之情形及原理上顯而易見地限定在特定數之情形等外，並非限定在該特定數，可為特定數以上或以下。
再者，在以下之實施形態中，其構成要件(也包含要件步驟等)除了特別明示之情形及認為原理上顯而易見為必要的情形等外，並非必要是無須贅言的。
同樣地，在以下之實施形態中，提及構成要件等之形狀、位置關係等時，除了特別明示之情形及認為原理上顯而易見並非如此之情形等外，包含實質上與該形狀等近似或類似者等。此點在上述數值及範圍也相同。
又，在用以說明實施形態之所有圖式中，對同一構件原則上附上同一符號，而省略其反覆之說明。此外，為了易了解圖式，即使為平面圖，也有附上剖面線之情形。
(實施形態) ＜用語之說明＞ 在本說明書中，「半導體裝置」係指包含有半導體零件(例如半導體晶片)及與此半導體零件電性連接之外部連接端子的構造體，例如意指半導體零件以密封體覆蓋之構造體。特別是「半導體裝置」構造成可藉外部連接端子與外部裝置電性連接。
再者，在本說明書中，「功率電晶體」係指藉將複數之單位電晶體(單元電晶體)並聯(例如將數千個至數十萬個單位電晶體並聯)，而在大於單位電晶體之容許電流的電流，亦可實現單位電晶體之功能的單位電晶體之集合體。舉例而言，單位電晶體具有開關元件之功能時，「功率電晶體」係亦可適用於大於單位電晶體之容許電流的電流之開關元件。特別是在本說明書中，「功率電晶體」這樣的用語作為顯示包含例如「功率MOSFET」及「IGBT」兩者之上位概念的語句來使用。「微型絕緣體」係指兼具利用於半導體晶片上使用配線層而形成之轉換器的信號傳遞與絕緣功能的電路。
＜檢討例之說明＞ 首先，就非眾所皆知而由本案發明人所檢討之檢討例作說明。圖24係檢討例之半導體裝置SD的透視平面圖。圖25係沿著圖24之XXV-XXV線的截面圖。惟，在圖25，顯示了樹脂密封(成型)製程，並以箭號C2顯示從澆口部G1注入至模穴8c內之樹脂9的流動。
本案發明人檢討了以樹脂密封最大操作電壓不同之2個半導體晶片的SOP(Small Outline Package：小外形封裝)型半導體裝置。如圖24所示，此半導體裝置SD具有在密封體1之主面相互對向的長邊1c及1d、相互對向之短邊1e及1f。又，半導體裝置SD於長邊1c具有複數之第1引腳，於與長邊1c對向之長邊1d具有複數之第2引腳。最大操作電壓較低之半導體晶片CH1連接於配置在長邊1c之複數的第1引腳，最大操作電壓較高之半導體晶片CH2連接於配置在長邊1d之複數的第2引腳。藉形成此種結構，而確保第1引腳與第2引腳之沿面距離，而使連接於半導體晶片CH1之第1引腳與連接於半導體晶片CH2之第2引腳間的絕緣性及耐壓提高。
又，最大操作電壓不同之半導體晶片CH1與半導體晶片CH2之電性連接使用利用了在半導體製造製程所作成之1對電磁線圈的微型絕緣體ISO。
在圖24，第1引腳中引腳2a係連接於半導體晶片CH1之引腳，引腳2c及2d1係未連接於半導體晶片CH1之引腳。又，第2引腳中引腳2b係連接於半導體晶片CH2之引腳，引腳2e係未連接於半導體晶片CH2之引腳。
在上述半導體裝置SD，連接於半導體晶片CH2之引腳2b的條數(換言之，連接於複數之引腳2b各個的半導體晶片CH2之焊墊電極PD的數)較多，相對於此，連接於半導體晶片CH1之引腳2a的條數(換言之，連接於複數之引腳2a各個的半導體晶片CH1之焊墊電極PD的數)較少。然而，從將半導體裝置SD安裝於安裝基板等之際的穩定性等觀點而言，一般係配置於長邊1c及長邊1d之引腳條數分別相等。亦即，配置於長邊1c之第1引腳包含多條未連接於半導體晶片CH1之引腳2c及2d1，引腳2c及2d1之條數比配置於長邊1d且未連接於半導體晶片CH2之引腳2e的條數多。
又，半導體晶片CH1之焊墊電極PD與引腳2a以金屬線5連接，為了半導體裝置SD之高速化，使金屬線長度及引腳長度短為有效，半導體晶片CH1在長邊1c之延伸方向，配置於密封體1之中央部。因而，結構係配置於長邊1c之複數的第1引腳中，連接於半導體晶片CH1之複數的引腳2a配置於中央部，並於其兩端配置有未連接於半導體晶片CH1之引腳2c及2d1。
如圖24所示，在檢討例中，靠近澆口部G1之引腳2d1的內引腳部IL短，而於澆口部G1附近存在無引腳之空洞部A。亦即，俯視時，與長邊1c交叉且最靠近短邊1e之引腳2d1的內引腳部IL之長度及與長邊1c交叉且最靠近短邊1f之引腳2c的內引腳部1L的長度相等。又，在Y方向，複數之引腳2d1的內引腳部IL之長度與配置於與晶片焊墊4a重疊之位置(相對之位置)的複數之引腳2a(惟，一體形成(連接)於晶片焊墊4a之引腳2a除外)的內引腳部IL之長度相等。
如圖25所示，澆口部G1僅形成於模具8之下模8b，未形成於上模8a。從設於下模8b之澆口部G1注入的樹脂9如箭號C2所示，往上模8a方向流動後，往下模8b方向返回，故在澆口部G1附近產生樹脂9之旋渦。因而，由於在模穴8c，存在於模穴8c之空氣作為氣泡(空隙)VD而被帶進樹脂9內，在此狀態下，樹脂9流至出口部V1側，故氣泡VD易殘留於密封體1內。亦即，在圖24中，氣泡殘留於晶片焊墊4a與晶片焊墊4b之間時，晶片焊墊4a與晶片焊墊4b之間的耐壓降低。換言之，晶片焊墊4a與半導體晶片CH1電性連接，晶片焊墊4b與半導體晶片CH2電性連接，故半導體晶片CH1與半導體晶片CH2之間的耐壓降低。又，氣泡殘留於引腳2a間、引腳2b間或金屬線5之間時，該兩者間之耐壓降低。
如此，本案發明人終至認知到在半導體裝置之樹脂密封(成型)製程中氣泡(空隙、空孔)殘留於密封體內而半導體裝置SD之可靠度降低的問題。特別是終至認知到下述問題，前述問題係因該氣泡殘留於兩半導體晶片間，故兩半導體晶片間之絕緣耐壓降低，而半導體裝置之可靠度降低。本實施形態防止、減低密封體1內之氣泡的殘留，而提高半導體裝置SD之可靠度。
＜半導體裝置之外觀結構＞ 圖1係顯示本實施形態之半導體裝置SD的外觀結構之平面圖。圖2~圖4係顯示圖1所示之半導體裝置SD的外觀結構之側視圖。圖5係示意顯示圖1所示之半導體裝置SD的內部構造之平面圖。圖6係沿著圖5之VI-VI線的截面圖。
使用圖1~圖4，說明本實施形態之半導體裝置SD的外觀結構。如圖1所示，半導體裝置SD包含有密封體1、複數之引腳2a、2b、2c、2d及2e。密封體1具有主面1a、其相反側之背面1b。主面1a具有其中一長邊1c、與該一長邊對向之長邊1d、其中一短邊1e、與該一短邊對向之短邊1f。又，在長邊1c及1d、以及短邊1e及1f，有連結主面1a與背面1b之4個側面1cs、1ds、1es及1fs。
如圖1所示，俯視時，於密封體1之長邊1c配置有複數之引腳2a、2c及2d，如圖2及圖3所示，複數之引腳2a、2c、及2d在側面1cs從密封體1突出至密封體1之外部。又，俯視時，於長邊1d配置有複數之引腳2b及引腳2e，如圖2~圖4所示，複數之引腳2b及引腳2e在側面1ds，從密封體1突出至密封體1之外部。將從長邊1c突出之引腳全體稱為第1引腳，將從長邊1d突出之引腳全體稱為第2引腳。第1引腳包含複數之引腳2a、2c及2d，第2引腳包含複數之引腳2b及2e。又，第1引腳之條數與第2引腳之條數相等。再者，如圖5或圖6所示，複數之引腳2a、2c、及2d以及複數之引腳2b及引腳2e分別以位於密封體1之內部的內引腳部IL、位於密封體1之外部的外引腳部OL構成。又，從長邊1c突出之引腳2a、2c及2d之外引腳部OL在X方向分別具有相等之寬度，並以相等之間隔配置，在Y方向，具有相等之長度。從長邊1d突出之引腳2b及2e的外引腳部OL在X方向分別具有相等之寬度，並以相等之間隔配置，在Y方向具有相等之長度。再者，從長邊1c突出之引腳2a、2c及2d的外引腳部OL之寬度、間隔及長度與從長邊1d突出之引腳2b及2e的外引腳部之寬度、間隔及長度相等。
如圖2或圖3所示，於側面1es及1fs之中央部分別配置有懸吊引腳3。如圖2所示，懸吊引腳3與側面1cs之間有樹脂注入部痕跡G1R(G3R)，如圖3所示，懸吊引腳3與側面1ds之間有樹脂排出部痕跡V1R(V3R)。又，在圖2中，如虛線所示，懸吊引腳3與側面1ds之間有樹脂注入部痕跡G2R(G4R)，在圖3中，如虛線所示，懸吊引腳3與側面1cs之間有樹脂排出部痕跡V2R(V4R)。
樹脂注入部痕跡G1R、G2R、G3R及G4R係在圖11所示之成型製程中將殘留於澆口部G1、G2、G3及G4之樹脂從密封體1分離之痕跡。又，樹脂排出部痕跡V1R、V2R、V3R及V4R係在圖11所示之成型製程中將殘留於出口部V1、V2、V3及V4之樹脂從密封體1分離的痕跡。樹脂注入部痕跡G1R、G2R、G3R及G4R沿著短邊1e，形成於側面1es，樹脂排出部痕跡V1R、V2R、V3R及V4R沿著短邊1f，形成於側面1fs。在此，在圖2及圖3以實線顯示之樹脂注入部痕跡G1R(G3R)及樹脂排出部痕跡V1R(V3R)存在於對應圖11所示之製品形成區域7a(7c)的半導體裝置SD，以虛線顯示之樹脂注入部痕跡G2R(G4R)及樹脂排出部痕跡V2R(V4R)存在於對應圖11所示之製品形成區域7b(7d)之半導體裝置SD。製品形成區域7a(7c)之半導體裝置SD與製品形成區域7b(7d)之半導體裝置SD的樹脂注入部痕跡及樹脂排出部痕跡之位置不同，其他部分則相同。如圖2所示，樹脂注入部痕跡G1R(G3R)具有短邊1e之延伸方向的寬度Gw、及從主面1a至背面1b方向之厚度Gt。樹脂注入部痕跡G2R(G4R)亦同樣地具有寬度Gw及厚度Gt。又，樹脂排出部痕跡V1R(V3R)具有短邊1f之延伸方向的寬度Vw、從主面1a至背面1b方向之厚度Vt。樹脂排出部痕跡V2R(V4R)亦同樣地具有寬度Vw及厚度Vt。
又，如圖5或圖6所示，半導體裝置SD具有2個半導體晶片CH1及CH2。半導體晶片CH1及CH2、引腳2a~2e、以及晶片焊墊4a及4b未標符號，將密封體1之主面1a側的面稱為各自之主面，將背面1b側之面稱為各自之背面。俯視時，半導體晶片CH1小於半導體晶片CH2。亦即，半導體晶片CH1及CH2之主面呈矩形形狀，在其長邊方向(圖5之X方向)及短邊方向(圖5之Y方向)，半導體晶片CH1小於半導體晶片CH2。
半導體晶片CH1搭載於晶片焊墊(晶片搭載部)4a之主面上，半導體晶片CH2搭載於晶片焊墊(晶片搭載部)4b之主面上。半導體晶片CH1藉由接著層6接著於晶片焊墊4a，半導體晶片CH2藉由接著層6接著於晶片焊墊4b。俯視時，晶片焊墊4a及4b分別大於半導體晶片CH1及CH2，半導體晶片CH1及CH2分別位於晶片焊墊4a及4b之區域內，未從晶片焊墊4a及4b露出。又，晶片焊墊4a連接於從密封體1之邊1c突出的3條引腳2a，晶片焊墊4b連接於從密封體1之邊1d突出的4條引腳2b。換言之，晶片焊墊4a與從密封體1之邊1c突出的3條引腳2a構成一體，晶片焊墊4b與從密封體1之邊1d突出的4條引腳2b構成一體。
於半導體晶片CH1及CH2之主面分別形成有複數之MISFET(Metal Insulator Semiconductor Field Effect Transistor：金屬絕緣體半導體場效電晶體)及微型絕緣體ISO，而構成後述之電路方塊BLK1及BLK2。再者，於半導體晶片CH1及CH2之主面分別形成有複數之焊墊電極(接合墊、晶片端子)PD。焊墊電極PD係半導體晶片CH1及CH2之輸入輸出端子。形成於半導體晶片CH1之主面上的焊墊電極PD之數少於形成於半導體晶片CH2之主面上的焊墊電極PD之數。又，連接於引腳2a之半導體晶片CH1的焊墊電極PD數少於連接於引腳2b之半導體晶片CH2的焊墊電極PD數。亦即，半導體晶片CH1小於半導體晶片CH2，半導體晶片CH1之主面的平面面積小於半導體晶片CH2之平面面積。
半導體晶片CH1之複數的焊墊電極PD以金屬線5連接於從密封體1之長邊1c突出的複數之引腳2a。於密封體1之長邊1c配置有連接於半導體晶片CH1之複數的引腳2a、未與半導體晶片CH1連接之複數的引腳2c及2d。亦即，未於引腳2c及2d連接用以將引腳2c及2d連接於半導體晶片CH1之金屬線5。亦即，引腳2c及2d係電性浮接，而與半導體晶片CH1電性隔離。
如圖5所示，複數之引腳2a、2c、2d分別沿著密封體1之長邊1c配置。複數之引腳2a、2c、2d分別具有被密封體1覆蓋之內引腳部IL、及從密封體1露出之外引腳部OL。複數之引腳2a分別在X方向，配置於長邊1c之中央部，並於該長邊兩側配置有複數之引腳2c及2d。複數之引腳2a的一部分各自之內引腳部IL在Y方向，位於密封體1之長邊1c與晶片焊墊4a之間。複數之引腳2c、2d各自之內引腳部IL在Y方向，不位於密封體1之長邊1c與晶片焊墊4a之間。晶片焊墊4a具有沿著密封體1之長邊1c的長邊4ac、在長邊4ac之相反側且沿著密封體1之長邊1d的長邊4ad、沿著密封體1之短邊1e的短邊4ae、在短邊4ae之相反側且沿著密封體1之短邊1f的短邊4af。在此，晶片焊墊4a之長邊4ac位於密封體1之長邊1c與晶片焊墊4a的長邊4ad之間。再者，當規定通過Y方向(短邊1e、1f之延伸方向)的密封體1之長邊1c與密封體1之長邊1d的中點M1(換言之，為短邊1e或1f之中點)且於X方向延伸之第1假想線時，從第1假想線至晶片焊墊4a之長邊4ac的Y方向之距離L3大於複數之引腳2a的一部分各自之內引腳部IL的Y方向之長度L1。複數之引腳2d各自的內引腳部IL的Y方向之長度L2大於複數之引腳2a的一部分各自之內引腳部IL的Y方向之長度L1。樹脂注入部痕跡G1R在密封體1之邊1e，位於比起密封體1之長邊1d更靠密封體1之長邊1c附近的位置。複數之引腳2d各自的內引腳部IL之一部分位於晶片焊墊4a與樹脂注入部痕跡G1R之間。複數之引腳2d各自的內引腳部IL之一部分位於沿著密封體1之長邊1c延伸成通過樹脂注入部痕跡G1R的第2假想線上。此外，在此所敘述之第2假想線與在後述成型製程中，顯示樹脂9之流動的箭號C1重疊。
在實施形態中，於複數之引腳2a與邊1e之間設有4條引腳2d，至少設1條引腳2d即可。亦即，與長邊1c交叉且最靠近樹脂注入部痕跡G1R所在之短邊1e的引腳2d之內引腳部1L沿著Y方向(或沿著短邊1e)延伸的部分之長度長於與長邊1c交叉且最靠近樹脂排出部痕跡V1R所在之短邊1f的引腳2c之內引腳部IL沿著Y方向(或沿著短邊1f)延伸的部分之長度。此外，複數之引腳2b的一部分各自之內引腳部IL在Y方向位於密封體1之長邊1d與晶片焊墊4b之間。引腳2e之內引腳部IL在Y方向不位於密封體1之長邊1d與晶片焊墊4b之間。又，複數之引腳2d各自的內引腳部IL之Y方向的長度L2大於從第1假想線至晶片焊墊4a之長邊4ac的Y方向之距離L3。
又，在Y方向配置於與晶片焊墊4a重疊之位置的複數之引腳2a(惟，連接於晶片焊墊4a之引腳2a除外)的內引腳部IL於Y方向延伸之部分的長度與引腳2c之內引腳部IL於Y方向延伸的部分之長度相等。亦即，複數之引腳2d的內引腳部IL於Y方向延伸之部分的長度長於配置於與晶片焊墊4a重疊之位置的複數之引腳2a(惟，連接於晶片焊墊4a之引腳2a除外)的內引腳部IL於Y方向延伸之部分的長度。又，X方向之複數的引腳2d各自與樹脂注入部痕跡G1R之間隔小於X方向之複數的引腳2d各自與晶片焊墊4a之間隔。
如此，藉使引腳2d之內引腳部IL(特別是於Y方向延伸之部分)長於引腳2c之內引腳部IL(特別是於Y方向延伸之部分)，可防止在後述之成型製程，於密封體1內產生氣泡(空隙)。又，藉使引腳2c之內引腳部IL(特別是於Y方向延伸之部分)短於引腳2d之內引腳部IL(特別是於Y方向延伸之部分)，可防止氣泡(空隙)殘留於密封體1內。細節後述。
又，在X方向(長邊1c、1d之延伸方向)，相互相鄰之2條引腳2d的前端(長邊1d側之端部)以連結部2f連結。如圖5所示，於複數之引腳2a與短邊1e之間配置有2組前端以連結部2f連結之2條引腳2d。由於藉連結引腳2d之前端，可減低引腳2d之前端的翹曲，故可提高半導體裝置SD形成製程之作業性。亦即，當於引腳2d之前端產生翹曲時，在搬送引腳框架時，引腳框架被另一引腳框架鈎住，而有引腳2a、2b、2c、2d及2e變形之危險性。藉連結引腳2d之前端，可防止引腳2a、2b、2c、2d及2e之變形。再者，由於在以連結部2f連結的2條引腳2d之間填充樹脂，故可防止構成密封體1之樹脂與引腳2a~2e的界面剝離。
又，最靠近樹脂注入部痕跡G1R所在之短邊1e的引腳2d與短邊1e之距離W1宜為圖2所示之樹脂注入部痕跡G1R的厚度Gt以上(W1≧Gt)。藉呈此種關係，可防止在後述成型製程，將殘留於澆口部G1之樹脂從密封體1分離之際，於密封體1產生缺口。
再者，如圖5所示，在Y方向，複數之引腳2d與懸吊引腳3的距離(間隔距離)W2宜為晶片焊墊4a與晶片焊墊4b之距離(間隔距離)W3以上(W2≧W3)。若距離W2短於距離W3時，便無法再確保引腳2d與懸吊引腳3之絕緣性，俯視時，有密封體1之短邊1e的長度量之複數的引腳2a、2c及2d與複數之引腳2b及2e的沿面距離大約減低至1/2。因而，從長邊1c突出之引腳2a、2c及2d與從長邊1d突出的引腳2b及2e之間的耐電壓性能降低。
又，半導體晶片CH2之複數的焊墊電極PD分別以複數之金屬線5連接於與密封體1之長邊1d交叉的複數之引腳2b。於密封體1之長邊1d配置有連接於半導體晶片CH2之複數的引腳2b、未與半導體晶片CH2連接之2條引腳2e。引腳2e未與半導體晶片CH2電性連接，而與半導體晶片CH2電性隔離。引腳2e係電性浮接。亦即，配置於長邊1d之大部分的引腳與半導體晶片CH2連接。
又，雖圖5未示，但懸吊引腳3與最靠近該引腳之引腳2b的間隔距離為前述距離W3以上。
又，如圖5所示，半導體晶片CH1與半導體晶片CH2之間藉由金屬線5及微型絕緣體ISO連接。微型絕緣體IOS形成於半導體晶片CH1或CH2。舉例而言，微型絕緣體ISO形成於半導體晶片CH1時，例如半導體晶片CH1之輸出信號以半導體晶片CH1之微型絕緣體ISO-半導體晶片CH1之焊墊電極PD-金屬線5-半導體晶片CH2之焊墊電極PD-半導體晶片CH2的路徑傳遞至半導體晶片CH2。又，微型絕緣體ISO形成於半導體晶片CH2時，例如半導體晶片CH1之輸出信號以半導體晶片CH1-半導體晶片CH1之焊墊電極PD-金屬線5-半導體晶片CH2之焊墊電極PD-半導體晶片CH2之微型絕緣體ISO-半導體晶片CH2之路徑傳遞至半導體晶片CH2。
又，如圖5所示，俯視時，長方形之半導體晶片CH1及CH2配置成該等之長邊沿著密封體1之長邊1c及1d，且該等之短邊沿著密封體1之短邊1e及1f(平行)。俯視時，半導體晶片CH1及CH2在不相互重疊下，在Y方向分離配置。亦即，在Y方向，半導體晶片CH1配置於比起長邊1d更靠近長邊1c之位置，半導體晶片CH2配置於比起長邊1c更靠近長邊1d之位置。
俯視時，半導體晶片CH1及CH2在X方向，分別配置於密封體1之中央。亦即，在Y方向，半導體晶片CH1配置於與半導體晶片CH2重疊之位置。換言之，在X方向，半導體晶片CH1配置於被半導體晶片CH2對向之短邊包夾的位置。
藉將半導體晶片CH2在X方向配置於密封體1之中央部，可將連接於半導體晶片CH2之複數的引腳2b配置成從半導體晶片CH2放射之形狀。因而，可縮短連接於半導體晶片CH2之複數的引腳2b之長度及連接半導體晶片CH2之焊墊電極PD與複數之引腳2b的金屬線5之長度。
又，藉將半導體晶片CH1及CH2配置成在Y方向重疊，可縮短連接兩者間之金屬線5的長度。
＜半導體裝置之電路結構＞ 接著，就形成於本實施形態之半導體裝置SD的內部之電路結構作說明。圖7係示意顯示本實施形態之半導體裝置SD的電路結構之電路方塊圖。在圖7中，本實施形態之半導體裝置SD具有電路方塊BLK1及電路方塊BLK2。電路方塊BLK1對應圖5所示之半導體晶片CH1，電路方塊BLK2對應圖5所示之半導體晶片CH2。電路方塊BLK1與電路方塊BLK2以可以非接觸方式傳遞電信號之微型絕緣體ISO連接。此時，舉例而言，於電路方塊BLK1形成用以輔助實現綜合控制之微電腦的輔助IC(Integrated Circuit：積體電路)，於電路方塊BLK2形成有依據例如來自輔助IC之指示控制作為變流器之構成要件的功率電晶體(外部半導體裝置)之開關動作的預驅動IC。特別是在本實施形態中，假設IGBT(Insulated Gate Bipolar Transistor：絕緣柵雙極電晶體)作為功率電晶體(開關元件)。舉例而言，半導體裝置SD用於搭載於電動汽車或混合動力汽車等之電動馬達的驅動控制。即，本實施形態之半導體裝置SD具有構成控制電動馬達之旋轉的變流器之功率電晶體的控制功能，並且亦具有綜合控制汽車全體之微電腦(ECU)與變流器之間的中繼功能。具體而言，在圖7中，以形成於電路方塊BLK1之輔助IC，實現微電腦與預驅動IC之間的中繼功能，以形成於電路方塊BLK2之預驅動IC，實現外部半導體裝置所包含之功率電晶體的開關動作。亦即，如圖7所示，於電路方塊BLK2連接串聯於端子VCC3與端子GND3間的功率電晶體Q1及Q2，功率電晶體Q1及Q2連接於電動馬達M。半導體裝置SD之電路方塊BLK2控制功率電晶體Q1及Q2之開關動作。附帶一提，供至端子VCC3之電源電位為數百V以上，將接地電位(基準電位)供至端子GND3。
首先，就電路方塊BLK1之電路結構作說明。在圖7中，電路方塊BLK1具有具中央運算部(MCU)之功能的控制部CU1，舉例而言，將電源電位從端子VCC1供至控制部CU1。例如從端子VCC1供至控制部CU1之電源電位為3.3V或5V。另一方面，從端子GND1將接地電位(基準電位)供至電路方塊BLK1之內部電路。
電路方塊BLK1具有端子VCC1、INA、INB、FO、FOB、TMP及GND1，該等對應圖5之引腳2a。又，電路方塊BLK1具有控制部CU1、微型絕緣體ISO等。電路塊BLK2具有端子VCC2、VREG、OUT1、OUT2及GND2與其他，該等對應圖5之引腳2b。又，電路方塊BLK2具有控制部CU2、閘極驅動器GD、微型絕緣體ISO等。
將閘極驅動信號輸入至電路方塊BLK1之端子INA及INB，依據此閘極驅動信號，控制外部連接之功率電晶體Q1及Q2。亦即，依據輸入至電路方塊BLK1之端子INA及端子INB的閘極驅動信號，電路方塊BLK1之控制部CU1藉由微型絕緣體ISO，對電路方塊BLK2之控制部CU2輸出與功率電晶體Q1及Q2之開關控制相關的控制信號。之後，電路方塊BLK2之控制部CU2依據此控制信號，控制閘極驅動器GD。結果，最後依據來自控制部CU2之指示，閘極驅動器GD進行功率電晶體Q1及Q2之開啟/關閉動作(開關動作)。
由於形成為圖7所示之電路結構，故在本實施形態之半導體裝置SD中，對半導體晶片CH1側(圖7之電路方塊BLK1側)施加之最大操作電壓為數V左右，相對於此，對半導體晶片CH2側(圖7之電路方塊BLK2側)施加之最大操作電壓為數百V~數千V左右。考慮此點，半導體晶片CH1與半導體晶片CH2間之電性連接採用了利用電感器間之電磁感應耦合的微型絕緣體ISO。再者，在本實施形態中，由於需確保與半導體晶片CH1電性連接之引腳2a及與半導體晶片CH2電性連接之引腳2b的耐壓，故如圖1及圖5所示，採用了使複數之引腳2a、2c及2d與複數之引腳2b及2e對向配置的所謂SOP構造。在本實施形態中，由於提供以最大操作電壓400Vrms使用之半導體裝置SD，故可確保複數之引腳2a、2c及2d與複數之引腳2b及2e的沿面距離為6.3mm以上。
＜半導體裝置之製造方法＞ 接著，就本實施形態之半導體裝置之製造方法作說明。圖8係顯示本實施形態之半導體裝置的製造製程之程序流程圖。圖9~11係本實施形態之半導體裝置的製造製程進行中之平面圖。圖12係沿著圖11之XII-XII線的截面圖。圖13係本實施形態之半導體裝置的透視平面圖。圖14係顯示本實施形態之半導體裝置的「成型」製程之引腳與澆口部的重疊量與氣泡數之關係的圖式。圖15~22係說明本實施形態之半導體裝置的「成型」製程之平面圖。
1.準備引腳框架製程 首先，如圖9所示，準備引腳框架7。在引腳框架7，於X方向設有4個製品形成區域7a、7b、7c及7d。製品形成區域7a、7b、7c及7d分別被於Y方向延伸之框部(連結部)7e、於X方向延伸之框部(連結部)7f包圍。在圖9中，僅顯示1列於X方向配置之4個製品形成區域7a、7b、7c及7d，在引腳框架7，4個製品形成區域7a、7b、7c及7d於Y方向配置有複數列。
如圖5所說明，於4個製品形成區域7a、7b、7c及7d分別形成有晶片焊墊4a及4b、複數之引腳2a、2b、2c、2d及2e、懸吊引腳3。複數之引腳2a、2b、2c、2d及2e的一端連結於在X方向延伸之框部7f，懸吊引腳3連結於在Y方向延伸之框部7e。又，複數之引腳2a、2c、及2d分別以於X方向延伸之第1連接條7g連結，並連結於框部7e。
複數之引腳2b及2e分別以於X方向延伸之第2連接條7h連結，並連結於框部7e。再者，晶片焊墊4a及晶片焊墊4b位於在X方向延伸之第1連接條7g與於X方向延伸的第2連接條7h之間。換言之，晶片焊墊4a位於第1連接條7g與晶片焊墊4b之間。晶片焊墊4b位於第2連接條7h與晶片焊墊4a之間。又，複數之引腳2a、2c及2d分別具有在Y方向比第1連接條7g靠近晶片焊墊4a之內引腳部IL、位於比第1連接條7g遠離晶片焊墊4a之位置的外引腳部OL。換言之，複數之引腳2a的一部分各自之內引腳部IL在Y方向，位於第1連接條7g與晶片焊墊4a之間。複數之引腳2c、2d各自之內引腳部IL在Y方向，不位於第1連接條7g與晶片焊墊4a之間。
複數之引腳2b、2e分別具有在Y方向比第2連接條7h靠近晶片焊墊4b的內引腳部IL、位於比第2連接條7h遠離晶片焊墊4b之位置的外引腳部OL。換言之，複數之引腳2b的一部分各自之內引腳部IL在Y方向位於第2連接條7h與晶片焊墊4b之間。引腳2e之內引腳部IL在Y方向不位於第2連接條7h與晶片焊墊4b之間。
又，複數之引腳2a、2b、2c、2d及2e各自之內引腳部IL在後述之成型製程(密封製程)被密封體1覆蓋，複數之引腳2a、2b、2c、2d及2e各自之外引腳部OL從密封體1露出。晶片焊墊4a具有沿著第1連接條7g之長邊4ac、在長邊4ac之相反側且沿著第2連接條7h之長邊4ad、沿著Y方向之短邊4ae、在短邊4ae之相反側且沿著Y方向之短邊4af(參照圖5)。在此，一面參照圖5及9，一面說明，晶片焊墊4a之長邊4ac位於第1連接條7g與晶片焊墊4a的長邊4ad之間。再者，規定通過Y方向之第1連接條7g與第2連接條7h之中點M1(換言之，為邊1f之中點)且於X方向延伸之第1假想線，從第1假想線至晶片焊墊4a之長邊4ac的Y方向之距離L3大於複數之引腳2a的一部分各自之內引腳部IL的Y方向之長度L1。複數之引腳2d各自的內引腳部IL之Y方向的長度L2大於複數之引腳2a的一部分各自的內引腳部IL之Y方向的長度L1。
又，如圖9所示，在X方向，於包夾製品形成區域7a、7b、7c及7d各區域之框部7e形成有將引腳框架7於其厚度方向貫穿之開口OPG及OPV。在Y方向，位於製品形成區域7a及7c之開口OPG形成於比起懸吊引腳3更靠晶片焊墊4a側之處，開口OPV形成於比起懸吊引腳3更靠晶片焊墊4b側之處。又，反之，位於製品區域7b及7d之開口OPG形成於比起懸吊引腳3更靠晶片焊墊4b側之處，開口OPV形成於比起懸吊引腳3更靠晶片焊墊4a側之處。亦即，在Y方向，開口OPG與開口OPV相對於懸吊引腳3，配置於相反側。
引腳框架7以銅(Cu)構件或被稱為42合金之鐵(Fe)與鎳(Ni)的合金構件構成，亦可依需要，對其表面施行鍍銀(Ag)或從下層依序施行鍍鎳(Ni)/鈀(Pd)/金(Au)等。
2.黏晶製程 接著，如圖10所示，藉由例如接著層6(參照圖6)，將半導體晶片CH1搭載於晶片焊墊4a上。同樣地，藉由例如接著層6(參照圖6)，將半導體晶片CH2搭載於晶片焊墊4b上。如前述，半導體晶片CH1之平面尺寸小於晶片焊墊4a之平面尺寸，且半導體晶片CH2之平面尺寸小於晶片焊墊4b之平面尺寸。即，如圖10所示，俯視時，半導體晶片CH1配置成被晶片焊墊4a包圍在內，且半導體晶片CH2配置成被晶片焊墊4b包圍在內。
在此，接著層6可使用導電性構件、例如稱為銀膠之含有銀粉的環氧樹脂、或軟焊材等。
3.金屬線接合製程 接著，如圖10所示，以金屬線5將形成於半導體晶片CH1之焊墊電極PD與複數之引腳2a電性連接。又，以金屬線5將形成於半導體晶片CH2之焊墊電極PD與複數之引腳2b電性連接。再者，以金屬線5將半導體晶片CH1之焊墊電極PD與半導體晶片CH2之焊墊電極PD電性連接。
在此，金屬線5可使用銅(Cu)線、金(Au)線、銀(Ag)線、鋁(Al)線等。此外，舉例而言，銅線係金屬線之主成分由銅構成，亦包含含有銅以外之添加物(例如鈀(Pd)等)者。金線、銀線、鋁線亦包含也同樣地含有添加物者。
此外，在圖10中，以虛線顯示密封體1之外形。
4.成型製程(密封製程) 接著，如圖11所示，例如以由樹脂構成之密封體1密封晶片焊墊4a及4b、半導體晶片CH1及CH2、金屬線5、複數之引腳2a、2b、2c、2d及2e各自之一部分(在圖5所說明之內引腳部IL)、懸吊引腳3。在圖11中，將樹脂9以剖面線顯示，而密封體1之內部則是透視顯示。在成型製程中，主要使用製品形成區域7a之半導體裝置SD來說明，其他之製品形成區域7b、7c、7d的半導體裝置SD亦同樣地形成。
如圖12所示，將引腳框架7夾在模具8之上模8a與下模8b之間，從澆口部G1將樹脂9填充至模穴8c內，形成密封體1。晶片焊墊4a及4b、半導體晶片CH1及CH2、金屬線5、複數之引腳2a、2b、2c、2d及2e各自之一部分(在圖5所說明之內引腳部IL)、懸吊引腳3位於模具8之模穴8c內。此外，在圖12中，將位於半導體晶片CH1之主面側的模具稱為上模8a，將位於半導體晶片CH1之背面側的模具稱為下模8b，兩者亦可為相反之位置關係。
又，如圖12所示，以模具8之上模8a與下模8b挾持引腳框架7之際，澆口部G1設於與框部7e重疊之位置。又，如圖11或圖12所示，以模具8之上模8a與下模8b挾持引腳框架7之際，模具8之下模8b的澆口部G1俯視時，位於比第2連接條7h更靠第1連接條7g附近的位置。如圖11所示，以模具8之上模8a與下模8b挾持引腳框架7之際，複數之引腳2d各自的內引腳部IL之一部分俯視時，位於晶片焊墊4a與澆口部G1之間。再者，如圖11或圖12所示，在以模具8之上模8a及下模8b將引腳框架7挾持成複數之引腳2d各自的內引腳部IL之一部分位於在第1連接條7g之延伸方向(X方向)延伸成通過澆口部G1的第2假想線上之狀態下，將樹脂9供至模穴8c。
如圖12所示，於模具8之模穴8c的兩側設有用以將樹脂9注入至模穴8c內的注入口亦即澆口部G1、用以將樹脂9及模穴8c內之空氣排出至模穴8c外的排出部亦即出口部V1。模穴8c及出口部V1設於例如下模8b，亦可設於上模8a。又，如圖11所示，相鄰的2個製品形成區域之間的出口部與澆口部連結。舉例而言，圖11所示之製品形成區域7a與製品形成區域7b之間的出口部V1與澆口部G2藉設於下模8b之溝連結，而可使樹脂9及空氣從出口部V1流至澆口部G2。
如圖11所示，澆口部G1~G4及出口部V1~V4之位置對應設於引腳框架7之框部7e的開口OPG及OPV之位置，在Y方向，澆口部G1~G4之寬度與開口OPG之寬度相等，出口部V1~V4之寬度與開口OPV之寬度相等。在Y方向，澆口部G1與出口部V1相對於懸吊引腳3配置於相相反側。其他澆口部G2~G4與出口部V2~V4亦跟澆口部G1與出口部V1之關係相同。
又，如在圖11中以箭號所示，樹脂9依序流至澆口部G1、製品形成區域7a之模穴8c、出口部V1、澆口部G2、製品形成區域7b之模穴8c、出口部V2、澆口部G3、製品形成區域7c之模穴8c、出口部V3、澆口部G4、製品形成區域7d之模穴8c、出口部V4。藉此種樹脂9之流動，一面從模穴8c排出空氣，一面以樹脂9填充製品形成區域7a~7d之各模穴8c，而形成密封體1。在此，為了模穴8c內之空氣不致殘留，排出模穴8c內之空氣及使密封體1內所含之氣泡(空隙)數減少為重要。
在圖12，以箭號C1顯示圖11所示之製品形成區域7a(製品形成區域7c亦相同)的模穴8c內之樹脂9的流動。從設於下模8b之澆口部G1注入至模穴8c內之樹脂9分流至引腳2d及晶片焊墊4a之上側與下側後在模穴8c內前進，在晶片焊墊4a之右側區域匯合之後，排出至出口部V1。
從設於下模8b之澆口部G1注入的樹脂9往模穴8c之上側(換言之為引腳2d之主面側)流動，於澆口部G1附近設引腳2d，使樹脂9撞擊其內引腳部IL(特別是與樹脂9之侵入方向垂直相交且於Y方向延伸之部分(參照圖5))。如此進行，藉使樹脂9分流至引腳2d之上下，而防止氣泡(空隙)被捲入至樹脂9內。又，由於藉使樹脂9撞擊引腳2d之內引腳部IL(特別是與樹脂9之侵入方向垂直相交且於Y方向延伸之部分(參照圖5))，可減低樹脂9之流速，故可防止氣泡被捲入至樹脂9中。由於澆口部G1之截面積比模穴8c之截面積小，故剛從澆口部G1侵入模穴8c後之樹脂9的流速比模穴8c內之其他區域的樹脂之流速快。因而，剛從澆口部G1侵入模穴8c內後，易產生氣泡之捲入。在本實施形態，藉使引腳2d之內引腳部IL延伸成靠近澆口部G1，俯視時，與澆口部G1重疊，可減低樹脂9之流速，而防止或減低氣泡之捲入。
又，在本實施形態之半導體裝置中，如圖5所說明，可使靠近澆口部G1之引腳2d的內引腳部IL(特別是於Y方向延伸之部分)比例如出口部V1側之引腳2c的內引腳部IL(特別是於Y方向延伸之部分)長。如此進行，如圖12所示，藉使從澆口部G1注入之樹脂9分流至引腳2d之上下還有使樹脂9之流速減低，可防止氣泡被捲入至樹脂9內。亦即，可減低密封體1內所含之氣泡數，而可防止晶片焊墊4a(或半導體晶片CH1)與晶片焊墊4b(或半導體晶片CH2)之間的耐壓降低。
附帶一提，樹脂9係熱硬化型環氧樹脂，其絕緣破壞電壓係17~20KVrms/mm左右。另一方面，乾燥之空氣的絕緣破壞電壓約3KVDC/mm。亦即，當晶片焊墊4a與晶片焊墊4b之間殘留氣泡時，比起無氣泡之情形，絕緣破壞電壓降低至15~18%。
接著，圖13係本實施形態之半導體裝置SD的透視平面圖，顯示了製品形成區域7a之引腳框架7的圖形與密封體1、澆口部G1之關係。省略了半導體晶片CH1及CH2、金屬線5等。
在Y方向，澆口部G1與引腳2d之內引腳部IL(特別是於Y方向延伸之部分)具有重疊量Y。圖14顯示此重疊量Y與殘留於密封體1內之氣泡數的關係。
此外，重疊量Y顯示引腳2d對澆口寬度Gw之重疊量(比率)，以該等條件確認比較過之半導體裝置數係依各條件對144個實施。
圖14之(a)點對應前述檢討例，(b)點係重疊量Y為澆口部G1之寬度Gw的1/3(Y=Gw/3)，(c)點係重疊量Y為澆口部G1之寬度Gw的2/3(Y=2Gw/3)，(d)點係重疊量Y為澆口部G1之寬度Gw的8/9(Y=8Gw/9)且氣泡數為零。
為獲得本實施形態之效果，只要使重疊量Y大於(a)點即可。亦即，在圖13中，只要使最靠近密封體1之短邊1e的引腳2d之內引腳部IL(特別是於Y方向延伸之部分)的長度比最靠近短邊1f之引腳2c的內引腳部IL(特別是於Y方向延伸之部分)的長度長即可。又，只要使引腳2d之內引腳部IL(特別是於Y方向延伸之部分)的長度比在Y方向配置於與晶片焊墊4a重疊之位置的複數之引腳2a(惟，連接於晶片焊墊4a之引腳2a除外)的內引腳部IL(特別是於Y方向延伸之部分)的長度長即可。
再者，在(b)點，氣泡數減少至(a)點之大約1/3，氣泡數之減低效果顯著。因而，使重疊量Y為澆口部G1之寬度Gw的1/3以上(Y≧Gw/3)為適合。
接著，圖15~22顯示成型製程之模穴8c內的樹脂9之流動。圖15~圖18有關於製品形成區域7a及7c之半導體裝置SD，圖19~圖22有關於製品形成區域7b及7d之半導體裝置SD。
如圖15~18所示，從澆口部G1注入之樹脂9一面將模穴8c內之空氣推出至出口部V1，一面流至出口部V1。如前述，從澆口部G1注入至模穴8c內之樹脂9撞擊引腳2d之後，分流至引腳2d之主面側與背面側後往出口部V1方向前進。於晶片焊墊4b搭載大於半導體晶片CH1之半導體晶片CH2，由於以多於半導體晶片CH1之金屬線5連接，故如圖15及圖16所示，引腳2a側之樹脂9的行進比引腳2b側之樹脂9的行進快。
接著，如圖16及17所示，由於存在於引腳2a側之引腳2c的內引腳部IL(參照圖5)短，故引腳2c與懸吊引腳3之間存在空洞部B。在引腳2a側，在此空洞部B流經晶片焊墊4a之背面側的樹脂9與流經主面側的樹脂9匯合，引腳2a側之樹脂9的流速比引腳2b側的樹脂9之流速略低。再者，引腳2a側之樹脂9的行進與引腳2b側的樹脂9之行進幾乎同等，可一面將模穴8c內之空氣排出至出口部V1，一面以樹脂9填滿模穴8c內，而形成密封體1。
又，如圖19~22所示，從澆口部G2注入之樹脂9一面將模穴8c內之空氣推出至出口部V2，一面流至出口部V2。如圖19及20所示，引腳2a側與引腳2b側的樹脂9為大致一樣的行進。此係因澆口部G2配置於引腳2b側，而於晶片焊墊4b上搭載有大於半導體晶片CH1且焊墊電極PD數多(參照圖5)之半導體晶片CH2。
接著，如圖21所示，由於存在於引腳2a側之引腳2c的內引腳部IL(參照圖5)短，故引腳2c與懸吊引腳3之間存在空洞部C。如前述，由於在此空洞部C，引腳2a側之樹脂9的流速比引腳2b側的樹脂9之流速低，故如圖22所示，先以樹脂9填充模穴8c之引腳2b側後，以樹脂9填充模穴8c之引腳2a側。因而，可在不使空氣殘留於模穴8c內下，以樹脂9填滿模穴8c內，而形成密封體1。
此外，在成型製程，將樹脂9注入至模具8之模穴8c內後，依需要，施行150~175℃、2~6小時的加熱處理，而使樹脂9完全硬化。
又，在成型製程，形成密封體1後，切斷在圖9所說明之連接條7g，將引腳2a、2b、2c、2d及2e相互分離。惟，引腳2a、2b、2c、2d及2e在外引腳部OL(參照圖5)之端部，連結於框部7f。
又，在成型製程後，將殘留於澆口部G1~G4及出口部V1~V4之樹脂9從密封體1分離。如此進行，於製品形成區域7a及7c之半導體裝置SD分別形成樹脂注入部痕跡G1R及G3R、以及樹脂排出部痕跡V1R及V3R。又，於製品形成區域7b及7d之半導體裝置SD分別形成樹脂注入部痕跡G2R及G4R、以及樹脂排出部痕跡V2R及V4R。此時，複數之引腳2a~2e的內引腳部IL被密封體1覆蓋，複數之引腳2a~2e之外引腳部OL從密封體1露出。
此外，如圖5所說明，藉使最靠近短邊1e之引腳2d與短邊1e的距離W1為樹脂注入部痕跡G1R之厚度Gt(與密封體1之交界部的澆口部G1之厚度Gt)以上(W1≧Gt)，可防止將殘留於澆口部G1~G4之樹脂9從密封體1分離之際，於密封體1產生缺口。
5.鍍覆(外部裝飾鍍覆)製程 之後，雖圖中未示，但於複數之引腳2a~2e的外引腳部OL之表面形成導體膜亦即鍍膜。導體膜可使用例如僅錫(Sn)、錫-鉍(Sn-Bi)、或錫-銅-銀(Sn-Cu-Ag)、錫-銅(Sn-Cu)等。此外，於引腳框架7之表面預先形成鎳(Ni)/鈀(Pd)/金(Au)等之鍍層時，不需形成上述導體膜。
6.標示(作標示)製程 接著，雖圖中未示，但於由樹脂構成之密封體1的表面形成製品名或型號等資訊(標示)。此外，標示之形成方法可使用以印刷方式印字之方法或對密封體之表面照射雷射而刻印之方法。
7.引腳成形製程 接著，將引腳2a~2e之外引腳部OL的端部從框部7f切斷，如圖2及圖3所示，將引腳2a~2e成形成鷗翼形狀。在此製程中，密封體1以懸吊引腳3支撐於引腳框架7之框部7e。
8.單片化製程 之後，將懸吊引腳3從引腳框架7之框部7e切斷，取得已單片化之複數的半導體裝置SD。如以上進行，可製造本實施形態之半導體裝置SD。
＜本實施形態之特徵＞ 如圖5所示，使引腳2d之內引腳部IL(特別是於Y方向延伸之部分)的長度長於引腳2c之內引腳部IL(特別是於Y方向延伸之部分)的長度，而使澆口部G1與引腳2d之內引腳部IL的重疊區域增加，藉此，可防止在成型製程，氣泡被捲入至樹脂9中。因而，可減低密封體1內所含之氣泡數，而可提高半導體裝置SD之可靠度。
由於藉減低密封體1內之氣泡數，可防止氣泡殘留於半導體晶片CH1及CH2間、或晶片焊墊4a及4b間，故可防止半導體晶片CH1及CH2間的絕緣破壞電壓之降低。
再者，如圖5所示，藉使引腳2c之內引腳部IL(特別是於Y方向延伸之部分)的長度短於引腳2d之內引腳部IL(特別是於Y方向延伸之部分)的長度，如圖15~22所示，在成型製程，可從出口部V1排出模穴8c內之空氣，而可防止氣泡殘留於密封體1內。
又，如圖13所示，以引腳2d之內引腳部IL(嚴密地來說，是內引腳部IL於Y方向直線延伸之部分)與澆口部G1之重疊量Y係澆口部G1之寬度Gw的1/3以上為更佳。
又，如圖5所示，引腳2d之內引腳部IL的前端與懸吊引腳3之間隔距離W2宜為晶片焊墊4a與晶片焊墊4b之間隔距離W3以上。藉此結構，可確保從長邊1c突出之引腳2a、2c及2d與從長邊1d突出之引腳2b及2e的沿面距離。
再者，如圖5所示，藉使在X方向與晶片焊墊4a重疊之引腳2a的內引腳部IL(特別是於Y方向延伸之部分)之長度短於引腳2d之內引腳部IL(特別是於Y方向延伸之部分)的長度，可進行半導體裝置SD之高速動作。
在從密封體1之長邊1c突出的複數之引腳中，將電性連接於半導體晶片CH1之引腳2a配置於X方向之中央部，並於該長邊之兩側配置有與半導體晶片CH1電性分離(不以金屬線5連接)之引腳2d及2c。在X方向，可將引腳2a靠近位於密封體1之中央部的半導體晶片CH1來配置，而可進行半導體裝置SD之高速動作。
又，藉在X方向，將半導體晶片CH1配置成與半導體晶片CH2重疊(較佳為將半導體晶片CH1配置於半導體晶片CH2之內側的區域)，可縮短直接連接半導體晶片CH1與半導體晶片CH2之金屬線5的配線長度，而可進行半導體裝置SD之高速動作。
以上，將由本案發明人所創作之發明依據其實施形態具體地作了說明，本發明不限前述實施形態，可在不脫離其要旨之範圍進行各種變更是無須贅言的。
＜變形例＞ 圖23係示意顯示圖5之變形例亦即半導體裝置之內部構造的平面圖。如圖23所示，4條引腳2d2靠近樹脂注入部痕跡G1R所在之密封體1的短邊1e而形成。4條引腳2d2對應上述實施形態之引腳2d。惟，相鄰之2條引腳2d2在內引腳部IL之中途具有連結部2f1。亦即，相鄰之2條引腳2d2並非在其內引腳部IL之前端連結，而是在中央部相互連結。
根據此變形例，可獲得與上述實施形態相同之效果。
又，在上述實施形態中，使用於密封體內密封2個半導體晶片之例來說明，上述實施形態及其變形例亦可適用於將1個半導體晶片密封於密封體內之半導體裝置及其製造方法。舉例而言，將記載於上述實施形態之內容的一部分記載於以下。
［附註1］ 一種半導體裝置，其包含有： 第1半導體晶片，其具有複數之第1焊墊電極； 密封體，其由樹脂構成，密封該第1半導體晶片，具有主面、該主面之相反側的背面、在該主面沿著第1方向延伸之第1邊、該第1邊之相反側的第2邊、沿著與該第1方向垂直相交之第2方向延伸的第3邊、該第3邊之相反側的第4邊、連結該第1邊與該背面之第1側面、連結該第2邊與該背面之第2側面、連結該第3邊與該背面之第3側面、連結該第4邊與該背面之第4側面；及 複數之第1引腳，其從該第1側面突出，分別具有被該密封體覆蓋之內引腳部、及從該密封體露出之外引腳部，且於該第2方向延伸； 該複數之第1引腳具有以第1金屬線與該第1焊墊電極連接之複數的第2引腳、該複數之第1引腳中最靠近該第3邊之第3引腳、該複數之第1引腳中最靠近該第4邊之第4引腳； 於該第2方向延伸且為該第3引腳之該內引腳部的第1部分之長度比於該第2方向延伸且為該第4引腳之該內引腳部的第2部分之長度長。
［附註2］ 如附註1之半導體裝置，其中， 該第3引腳及該第4引腳與該第1半導體晶片電性分離。
［附註3］ 如附註1之半導體裝置，其中， 於該第2方向延伸且為該第3引腳之該內引腳部的該第1部分之長度比於該第2方向延伸且為該第2引腳之該內引腳部的第3部分之長度長。
［附註4］ 如附註1之半導體裝置，其更包含有： 樹脂注入部痕跡，其形成於該第3側面，且配置於比起該第2邊更靠近該第1邊之位置； 樹脂排出部痕跡，其形成於該第4側面，且配置於比起該第1邊更靠近該第2邊之位置。
［附註5］ 如附註4之半導體裝置，其中， 該樹脂注入部痕跡在該第2方向，具有第1寬度，該第1寬度之1/3以上的區域與該第3引腳之該內引腳部的該第1部分重疊。
［附註6］ 如附註4之半導體裝置，其中， 該樹脂注入部痕跡在從該密封體之該主面往該背面之方向，具有第1厚度，俯視時，該第3邊與該第3引腳之該內引腳部的間隔大於該第1厚度。
［附註7］ 如附註1之半導體裝置，其更包含有： 第2半導體晶片，其具有複數之第2焊墊電極，且配置於該第1半導體晶片與該第2邊之間； 第2金屬線，其連接該第2焊墊電極與該第1焊墊電極； 複數之第5引腳，其從該第2側面突出； 該第5引腳具有以第3金屬線與該第2焊墊電極連接之複數的第6引腳。
［附註8］ 如附註7之半導體裝置，其中， 該第1引腳之條數與該第5引腳之條數相等。
［附註9］ 如附註8之半導體裝置，其中， 該第6引腳之條數多於該第2引腳之條數。
［附註10］ 如附註7之半導體裝置，其更包含有： 第1晶片搭載部，其搭載該第1半導體晶片； 第2晶片搭載部，其搭載該第2半導體晶片； 懸吊引腳，其端部從該第3側面露出； 在該第2方向，該第3引腳之該內引腳部與該懸吊引腳之第1間隔距離為該第1晶片搭載部與該第2晶片搭載部之第2間隔距離以上。
［附註11］ 一種半導體裝置之製造方法，其包含有下列製程： (a)準備引腳框架，該引腳框架具有第1晶片搭載部、搭載於該第1晶片搭載部且具有複數之第1焊墊電極的第1半導體晶片、設於該第1半導體晶片之周圍的複數之第1引腳； (b)將搭載有該第1半導體晶片之該引腳框架收容於形成於第1模具與第2模具之配合面的模穴內後，將樹脂供至該模穴內，藉此，形成密封該第1半導體晶片、該第1晶片搭載部、該複數之第1引腳的密封體； 俯視時，該密封體具有沿著第1方向延伸之第1邊、該第1邊之相反側的第2邊、沿著與該第1方向交叉之第2方向延伸的第3邊、該第3邊之相反側的第4邊； 俯視時，該複數之第1引腳從該密封體之該第1邊突出，該第1引腳分別具有被該密封體覆蓋之內引腳部及從該密封體露出之外引腳部， 該複數之第1引腳分別具有以第1金屬線與該第1焊墊電極連接之複數的第2引腳、該複數之第1引腳中最靠近該第3邊之第3引腳、該複數之第1引腳中最靠近該第4邊之第4引腳； 在該(b)製程中，在該第3邊，從設於該第1模具之樹脂供給部將該樹脂供至該模穴內， 於該第2方向延伸且為該第3引腳之該內引腳部的第1部分之長度比於該第2方向延伸且為該第4引腳之該內引腳部的第2部分之長度長。
［附註12］ 如附註11之半導體裝置之製造方法，其中， 該第3引腳及該第4引腳與該第1半導體晶片電性分離。
［附註13］ 如附註11之半導體裝置之製造方法，其中， 於該第2方向延伸且為該第3引腳之該內引腳部的該第1部分之長度比於該第2方向延伸且為該第2引腳之該內引腳部的第3部分之長度長。
［附註14］ 如附註11之半導體裝置之製造方法，其中， 該複數之第2引腳的該內引腳部、該第3引腳之該內引腳部及該第4引腳之該內引腳部僅於該第2方向延伸。
［附註15］ 如附註11之半導體裝置之製造方法，其中， 俯視時，該複數之第1引腳具有從該密封體之該第1邊突出並與該第3引腳相鄰且於該第2方向延伸的第5引腳， 該第5引腳與該第3引腳在該密封體之內部連結。
［附註16］ 如附註11之半導體裝置之製造方法，其中， 該樹脂供給部僅形成於該第1模具，未形成於該第2模具。
［附註17］ 如附註11之半導體裝置之製造方法，其中， 在該(b)製程中，在該第4邊，從設於該第1模具之樹脂排出部將該樹脂排出至該模穴外。
［附註18］ 如附註11之半導體裝置之製造方法，其中， 在該(b)製程中，該第3引腳之該內引腳部的該第1部分與該第2方向之該樹脂供給部的1/3以上之區域重疊。
［附註19］ 如附註11之半導體裝置之製造方法，其更在該(b)製程後，包含有下列製程： (c)將該密封體從該第1模具及該第2模具取出後，將對應該樹脂供給部之位置的該樹脂從該密封體分離； 該密封體之該第3邊與該第3引腳之內引腳部的距離大於該樹脂供給部之厚度。
［附註20］ 如附註11之半導體裝置之製造方法，其中， 在該(a)製程，該引腳框架更具有第2晶片搭載部、搭載於該第2晶片搭載部且具有複數之第2焊墊電極的第2半導體晶片、設於該第2半導體晶片之周圍且俯視時從該第2邊突出的複數之第5引腳， 該複數之第1引腳的條數與該複數之第5引腳的條數相等。
［附註21］ 如附註20之半導體裝置之製造方法，其中， 該複數之第5引腳分別具有複數之以第2金屬線與該第2焊墊電極連接的第6引腳，該第6引腳之條數比該第2引腳之條數多。
A‧‧‧空洞部 B‧‧‧空洞部 BLK1‧‧‧電路方塊 BLK2‧‧‧電路方塊 C‧‧‧空洞部 CH1‧‧‧半導體晶片 CH2‧‧‧半導體晶片 CU1‧‧‧控制部 CU2‧‧‧控制部 C1‧‧‧箭號 C2‧‧‧箭號 FO‧‧‧端子 FOB‧‧‧端子 GD‧‧‧閘極驅動器 GND1‧‧‧端子 GND2‧‧‧端子 GND3‧‧‧端子 Gw‧‧‧寬度 Gt‧‧‧厚度 G1‧‧‧澆口部 G2‧‧‧澆口部 G3‧‧‧澆口部 G4‧‧‧澆口部 G1R‧‧‧樹脂注入部痕跡 G2R‧‧‧樹脂注入部痕跡 G3R‧‧‧樹脂注入部痕跡 G4R‧‧‧樹脂注入部痕跡 IL‧‧‧內引腳部 INA‧‧‧端子 INB‧‧‧端子 ISO‧‧‧微型絕緣體 L1‧‧‧長度 L2‧‧‧長度 L3‧‧‧距離 M‧‧‧電動馬達 M1‧‧‧中點 OL‧‧‧外引腳部 OPG‧‧‧開口 OPV‧‧‧開口 OUT1‧‧‧端子 OUT2‧‧‧端子 PD‧‧‧焊墊電極(接合墊、晶片端子) Q1‧‧‧功率電晶體 Q2‧‧‧功率電晶體 SD‧‧‧半導體裝置 S1‧‧‧邊(長邊) S2‧‧‧邊(長邊) S3‧‧‧邊(短邊) S4‧‧‧邊(短邊) TMP‧‧‧端子 VCC1‧‧‧端子 VCC2‧‧‧端子 VCC3‧‧‧端子 VREG‧‧‧端子 Vw‧‧‧寬度 Vt‧‧‧厚度 VD‧‧‧氣泡(空隙) V1‧‧‧出口部 V2‧‧‧出口部 V3‧‧‧出口部 V4‧‧‧出口部 V1R‧‧‧樹脂排出部痕跡 V2R‧‧‧樹脂排出部痕跡 V3R‧‧‧樹脂排出部痕跡 V4R‧‧‧樹脂排出部痕跡 VI-VI‧‧‧線 W1‧‧‧距離 W2‧‧‧距離 W3‧‧‧距離 X‧‧‧方向 XII-XII‧‧‧線 XXV-XXV‧‧‧線 Y‧‧‧方向 Y‧‧‧重疊量(圖13) 1‧‧‧密封體 1a‧‧‧主面 1b‧‧‧背面 1c‧‧‧長邊 1d‧‧‧長邊 1e‧‧‧短邊 1f‧‧‧短邊 1cs‧‧‧側面 1ds‧‧‧側面 1es‧‧‧側面 1fs‧‧‧側面 2a‧‧‧引腳 2b‧‧‧引腳 2c‧‧‧引腳 2d‧‧‧引腳 2d1‧‧‧引腳 2d2‧‧‧引腳 2e‧‧‧引腳 2f‧‧‧連結部 2f1‧‧‧連結部 3‧‧‧懸吊引腳 4a‧‧‧晶片焊墊 4ac‧‧‧長邊 4ad‧‧‧長邊 4ae‧‧‧短邊 4af‧‧‧短邊 4b‧‧‧晶片焊墊 5‧‧‧金屬線 6‧‧‧接著層 7‧‧‧引腳框架 7a‧‧‧製品形成區域 7b‧‧‧製品形成區域 7c‧‧‧製品形成區域 7d‧‧‧製品形成區域 7e‧‧‧框部 7f‧‧‧框部 7g‧‧‧第1連接條 7h‧‧‧第2連接條 8‧‧‧模具 8a‧‧‧上模 8b‧‧‧下模 8c‧‧‧模穴 9‧‧‧樹脂
［圖1］係顯示本實施形態之半導體裝置的外觀結構之平面圖。 ［圖2］係顯示圖1所示之半導體裝置的外觀結構之側視圖。 ［圖3］係顯示圖1所示之半導體裝置的外觀結構之側視圖。 ［圖4］係顯示圖1所示之半導體裝置的外觀結構之側視圖。 ［圖5］係示意顯示圖1所示之半導體裝置的內部構造之平面圖。 ［圖6］係沿著圖5之VI-VI線的截面圖。 ［圖7］係示意顯示本實施形態之半導體裝置的電路結構之電路方塊圖。 ［圖8］係顯示本實施形態之半導體裝置的製造製程之程序流程圖。 ［圖9］係本實施形態之半導體裝置的製造製程進行中之平面圖。 ［圖10］係本實施形態之半導體裝置的製造製程進行中之平面圖。 ［圖11］係本實施形態之半導體裝置的製造製程進行中之平面圖。 ［圖12］係沿著圖11之XII-XII線的截面圖。 ［圖13］係本實施形態之半導體裝置的透視平面圖。 ［圖14］係顯示本實施形態之半導體裝置的「成型」製程之引腳與澆口部之重疊量及氣泡數的關係之圖式。 ［圖15］係說明本實施形態之半導體裝置的「成型」製程之平面圖。 ［圖16］係說明本實施形態之半導體裝置的「成型」製程之平面圖。 ［圖17］係說明本實施形態之半導體裝置的「成型」製程之平面圖。 ［圖18］係說明本實施形態之半導體裝置的「成型」製程之平面圖。 ［圖19］係說明本實施形態之半導體裝置的「成型」製程之平面圖。 ［圖20］係說明本實施形態之半導體裝置的「成型」製程之平面圖。 ［圖21］係說明本實施形態之半導體裝置的「成型」製程之平面圖。 ［圖22］係說明本實施形態之半導體裝置的「成型」製程之平面圖。 ［圖23］係示意顯示圖5之變形例的半導體裝置之內部構造的平面圖。 ［圖24］係檢討例之半導體裝置的透視平面圖。 ［圖25］係沿著圖24之XXV-XXV線的截面圖。
CH1‧‧‧半導體晶片
CH2‧‧‧半導體晶片
G1‧‧‧澆口部
G1R‧‧‧樹脂注入部痕跡
IL‧‧‧內引腳部
ISO‧‧‧微型絕緣體
L1‧‧‧長度
L2‧‧‧長度
L3‧‧‧距離
M1‧‧‧中點
OL‧‧‧外引腳部
PD‧‧‧焊墊電極(接合墊、晶片端子)
SD‧‧‧半導體裝置
V1‧‧‧出口部
V1R‧‧‧樹脂排出部痕跡
VI-VI‧‧‧線
W1‧‧‧距離
W2‧‧‧距離
W3‧‧‧距離
X‧‧‧方向
Y‧‧‧方向
1‧‧‧密封體
1c‧‧‧長邊
1d‧‧‧長邊
1e‧‧‧短邊
1f‧‧‧短邊
2a‧‧‧引腳
2b‧‧‧引腳
2c‧‧‧引腳
2d‧‧‧引腳
2e‧‧‧引腳
2f‧‧‧連結部
3‧‧‧懸吊引腳
4a‧‧‧晶片焊墊
4ac‧‧‧長邊
4ad‧‧‧長邊
4ae‧‧‧短邊
4af‧‧‧短邊
4b‧‧‧晶片焊墊
5‧‧‧金屬線

Claims (15)

  1. 一種半導體裝置之製造方法，包含以下之製程： (a)準備引腳框架，該引腳框架具有：第1連接條，將複數之第1引腳相互連結，且俯視時於第1方向延伸；第2連接條，將複數之第2引腳相互連結，且俯視時於該第1方向延伸；連結部，分別連結於該第1連接條及該第2連接條；第1晶片搭載部，俯視時配置於該第1連接條與該第2連接條之間；第2晶片搭載部，俯視時配置於該第1晶片搭載部與該第2連接條之間； (b)在該(a)製程後，將第1半導體晶片搭載於該第1晶片搭載部，並將第2半導體晶片搭載於該第2晶片搭載部； (c)在該(b)製程後，以第1模具及第2模具挾持分別搭載有該第1半導體晶片及該第2半導體晶片之該引腳框架，藉由形成於該第1模具且設於與該引腳框架之該連結部重疊的位置之澆口部，將樹脂供至由該第1模具與該第2模具所劃定之模穴，而形成密封體，該密封體將該複數之第1引腳各自的一部分、該複數之第2引腳各自的一部分、該第1晶片搭載部、該第2晶片搭載部、該第1半導體晶片、及該第2半導體晶片予以密封； 其中， 該複數之第1引腳分別具有被該密封體覆蓋之內引腳部與從該密封體露出之外引腳部； 該複數之第1引腳具有：第3引腳，包括在與該第1方向垂直相交之第2方向位於該第1連接條與該第1晶片搭載部之間的該內引腳部；及第4引腳，包括不位於該第1連接條與該第1晶片搭載部之間的該內引腳部； 俯視時，該第1晶片搭載部具有：沿著該第1連接條延伸之第1邊、該第1邊之相反側的第2邊、沿著該第2方向延伸之第3邊、該第3邊之相反側且沿著該第2方向延伸之第4邊； 俯視時，該第1晶片搭載部之該第1邊位於該第1連接條與該第1晶片搭載部的該第2邊之間； 從「通過該第2方向上該第1連接條與該第2連接條之中點且於該第1方向延伸之第1假想線」到「該第1晶片搭載部之該第1邊」為止在該第2方向上之距離，大於該第3引腳之該內引腳部在該第2方向上之長度； 該第4引腳之該內引腳部在該第2方向上之長度，大於該第3引腳之該內引腳部在該第2方向上之長度； 在該(c)製程，以該第1模具及該第2模具挾持該引腳框架之際，俯視時，該第1模具之該澆口部，位於比該第2連接條更靠該第1連接條附近之位置； 在該(c)製程，以該第1模具及該第2模具挾持該引腳框架之際，俯視時，該第4引腳之該內引腳部的一部分，位於該第1晶片搭載部與該澆口部之間； 在該(c)製程，以該第1模具及該第2模具挾持該引腳框架之際，該第4引腳之該內引腳部的一部分與該澆口部在該第1方向上的間隔，小於該第4引腳之該內引腳部的一部分與該第1晶片搭載部在該第1方向上的間隔； 在該(c)製程，於藉由該第1模具及該第2模具將該引腳框架挾持成「俯視時，該第4引腳之該內引腳部的該一部分，通過該澆口部而位於在該第1方向延伸之第2假想線上的狀態下」，將該樹脂供至該模穴內。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，更包含以下製程： (d)在該(c)製程後，從該第1模具與該第2模具之間取出形成有該密封體之該引腳框架，並將連結於該密封體且位於該第1模具之該澆口部的澆口樹脂從該密封體分離； 其中，該密封體具有主面、及該主面之相反側的背面， 俯視時，該主面具有：沿著該第1方向延伸之第5邊、該第5邊之相反側的第6邊、沿著該第2方向延伸之第7邊、該第7邊之相反側的第8邊， 該密封體更具有：連結該第5邊與該背面之第1側面、連結該第6邊與該背面之第2側面、連結該第7邊與該背面之第3側面、連結該第8邊與該背面之第4側面， 該第3側面具有位於對應該澆口部之位置的樹脂注入部痕跡。
  3. 如申請專利範圍第2項之半導體裝置之製造方法，其中， 從該主面往該背面之第3方向上的該樹脂注入部痕跡的厚度，小於從該第1方向上之該第7邊至該第4引腳為止之長度。
  4. 如申請專利範圍第1項之半導體裝置之製造方法，其中， 在該(b)製程， 該第1半導體晶片具有複數之第1焊墊電極， 該第2半導體晶片具有複數之第2焊墊電極， 該複數之第1焊墊電極的數量少於該複數之第2焊墊電極的數量， 該第1半導體晶片之平面面積小於該第2半導體晶片之平面面積。
  5. 如申請專利範圍第1項之半導體裝置之製造方法，其中， 該第4引腳之該內引腳部在該第2方向上之長度，大於在該第2方向從該第1假想線至該第1晶片搭載部之該第1邊為止在該第2方向上之距離。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中， 該第4引腳未與該第1半導體晶片及該第2半導體晶片中任一者電性連接。
  7. 如申請專利範圍第1項之半導體裝置之製造方法，其中， 該複數之第1引腳具有第5引腳，該第5引腳包括不位於該第1連接條與該第1晶片搭載部之間的該內引腳部， 俯視時，該第3引腳位於該第4引腳與該第5引腳之間， 該第5引腳之該內引腳部在該第2方向上之長度，小於該第4引腳之該內引腳部在該第2方向上之長度。
  8. 如申請專利範圍第1項之半導體裝置之製造方法，其中， 在該第2方向上，該複數之第1引腳具有第6引腳，該第6引腳包括不位於該第1連接條與該第1晶片搭載部之間的該內引腳部， 俯視時，該第6引腳位於該第3引腳與該第4引腳之間， 該第6引腳之該內引腳部與該第4引腳之該內引腳部連接。
  9. 一種半導體裝置，包含： 第1半導體晶片； 第2半導體晶片； 第1晶片搭載部，搭載有該第1半導體晶片； 第2晶片搭載部，搭載有該第2半導體晶片； 複數之第1引腳及複數之第2引腳，配置於該第1晶片搭載部及該第2晶片搭載部之周圍；及 密封體，其密封該第1半導體晶片、該第2半導體晶片、該第1晶片搭載部與該第2晶片搭載部、該複數之第1引腳各自的一部分、該複數之第2引腳各自的一部分； 該密封體具有主面、及該主面之相反側的背面； 俯視時，該主面具有：沿著第1方向延伸之第1邊、該第1邊之相反側的第2邊、沿著與該第1方向垂直相交之第2方向延伸的第3邊、及該第3邊之相反側的第4邊， 該密封體更具有：連結該第1邊與該背面之第1側面、連結該第2邊與該背面之第2側面、連結該第3邊與該背面之第3側面、連結該第4邊與該背面之第4側面， 該第3側面具有樹脂注入部痕跡； 俯視時，該複數之第1引腳沿著該主面之該第1邊配置； 俯視時，該複數之第2引腳沿著該主面之該第2邊配置； 該複數之第1引腳分別具有被該密封體覆蓋之內引腳部與從該密封體露出之外引腳部； 該複數之第1引腳具有：第3引腳，包括在該第2方向上位於該第1邊與該第1晶片搭載部之間的該內引腳部；及第4引腳，包括不位於該第1邊與該第1晶片搭載部之間的該內引腳部； 俯視時，該第1晶片搭載部具有：沿著該第1邊延伸之第5邊、在該第5邊之相反側的第6邊、沿著該第3邊延伸之第7邊、在該第7邊之相反側且沿著該第4邊延伸之第8邊； 俯視時，該第1晶片搭載部之該第5邊位於該第1邊與該第1晶片搭載部的該第6邊之間； 從「通過該第2方向上該第1邊與該第2邊之中點且於該第1方向延伸之第1假想線」到「該第1晶片搭載部之該第5邊」為止在該第2方向上之距離，大於該第3引腳之該內引腳部在該第2方向上之長度； 該第4引腳之該內引腳部在該第2方向上之長度，大於該第3引腳之該內引腳部在該第2方向上之長度； 俯視時，該樹脂注入部痕跡，位於比起該第2邊更靠該第1邊附近之位置； 俯視時，該第4引腳之該內引腳部的一部分，位於該第1晶片搭載部與該樹脂注入部痕跡之間； 俯視時，該第4引腳之該內引腳部的一部分與該樹脂注入部痕跡在該第1方向上的間隔，小於該第4引腳之該內引腳部的一部分與該第1晶片搭載部在該第1方向上的間隔； 俯視時，該第4引腳之該內引腳部的該一部分，位於沿著該第1邊延伸成通過該樹脂注入部痕跡之第2假想線上。
  10. 如申請專利範圍第9項之半導體裝置，其中， 從該主面往該背面之在第3方向上的該樹脂注入部痕跡之厚度，小於在該第1方向上之從該第3邊至該第4引腳之長度。
  11. 如申請專利範圍第9項之半導體裝置，其中， 該第1半導體晶片具有複數之第1焊墊電極， 該第2半導體晶片具有複數之第2焊墊電極， 該複數之第1焊墊電極的數量，少於該複數之第2焊墊電極的數量， 該第1半導體晶片之平面面積，小於該第2半導體晶片之平面面積。
  12. 如申請專利範圍第9項之半導體裝置，其中， 該第4引腳之該內引腳部在該第2方向上之長度，大於在該第2方向上從該第1假想線至該第1晶片搭載部之該第1邊為止在該第2方向上之距離。
  13. 如申請專利範圍第9項之半導體裝置，其中， 該第4引腳未與該第1半導體晶片及該第2半導體晶片中任一者電性連接。
  14. 如申請專利範圍第9項之半導體裝置，其中， 該複數之第1引腳具有：第5引腳，包括不位於該第1邊與該第1晶片搭載部之間的該內引腳部， 俯視時，該第3引腳位於該第4引腳與該第5引腳之間， 該第5引腳之該內引腳部在該第2方向上之長度，小於該第4引腳之該內引腳部在該第2方向上之長度。
  15. 如申請專利範圍第9項之半導體裝置，其中， 在該第2方向上，該複數之第1引腳具有：第6引腳，包括不位於該第1邊與該第1晶片搭載部之間的該內引腳部， 俯視時，該第6引腳位於該第3引腳與該第4引腳之間， 該第6引腳之該內引腳部與該第4引腳之該內引腳部連接。
TW107106702A 2017-03-21 2018-03-01 半導體裝置之製造方法及半導體裝置 TWI735748B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-054230 2017-03-21
JP2017054230A JP6768569B2 (ja) 2017-03-21 2017-03-21 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
TW201901898A TW201901898A (zh) 2019-01-01
TWI735748B true TWI735748B (zh) 2021-08-11

Family

ID=63583616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106702A TWI735748B (zh) 2017-03-21 2018-03-01 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
US (2) US10403513B2 (zh)
JP (1) JP6768569B2 (zh)
CN (1) CN108630630B (zh)
TW (1) TWI735748B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
US10439065B2 (en) * 2017-10-11 2019-10-08 Texas Instruments Incorporated Inverted leads for packaged isolation devices
CN109904123B (zh) * 2018-12-30 2020-09-11 杭州大和热磁电子有限公司 一种具有水气密封功能的半导体模块及其制造方法
JP7092269B2 (ja) * 2019-08-06 2022-06-28 富士電機株式会社 半導体モジュール
JP7207612B2 (ja) * 2020-06-29 2023-01-18 富士電機株式会社 半導体モジュールのケース及び半導体モジュールのケースの製造方法
CN112133688A (zh) * 2020-11-25 2020-12-25 苏州纳芯微电子股份有限公司 多基岛引线框架的封装结构
CN112895295A (zh) * 2021-01-20 2021-06-04 深圳市合川医疗科技有限公司 一种用于单细胞捕获芯片的模具或注塑工艺
WO2024070967A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 信号伝達装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186528A1 (en) * 2002-06-05 2006-08-24 Toshio Sasaki Semiconductor device
TW201230292A (en) * 2004-07-30 2012-07-16 Renesas Electronics Corp A semiconductor device for DC/DC converter
TW201603238A (zh) * 2008-09-10 2016-01-16 瑞薩電子股份有限公司 半導體裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104364A (ja) * 1992-09-22 1994-04-15 Sony Corp リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JPH0846119A (ja) 1994-08-02 1996-02-16 Sony Corp リードフレームおよびこれを用いた半導体装置
JPH10163402A (ja) * 1996-11-29 1998-06-19 Mitsui High Tec Inc リードフレーム
JPH10340976A (ja) * 1997-04-10 1998-12-22 Nittetsu Semiconductor Kk 樹脂封止型半導体装置
JP2003338519A (ja) * 2002-05-21 2003-11-28 Renesas Technology Corp 半導体装置及びその製造方法
CN101136395B (zh) * 2006-08-30 2011-08-10 株式会社电装 包括两片带有多个电子元件的衬底的功率电子封装件
CA2666081C (en) * 2006-10-06 2011-02-15 Microsemi Corporation High temperature, high voltage sic void-less electronic package
JP2012109435A (ja) * 2010-11-18 2012-06-07 Renesas Electronics Corp 半導体装置の製造方法
JP5845336B2 (ja) * 2012-03-07 2016-01-20 トヨタ自動車株式会社 半導体装置及びその製造方法
JP6129659B2 (ja) * 2013-06-25 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10373895B2 (en) * 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186528A1 (en) * 2002-06-05 2006-08-24 Toshio Sasaki Semiconductor device
TW201230292A (en) * 2004-07-30 2012-07-16 Renesas Electronics Corp A semiconductor device for DC/DC converter
TW201603238A (zh) * 2008-09-10 2016-01-16 瑞薩電子股份有限公司 半導體裝置

Also Published As

Publication number Publication date
JP2018157134A (ja) 2018-10-04
CN108630630A (zh) 2018-10-09
US10811281B2 (en) 2020-10-20
JP6768569B2 (ja) 2020-10-14
US10403513B2 (en) 2019-09-03
US20190318939A1 (en) 2019-10-17
US20180277397A1 (en) 2018-09-27
CN108630630B (zh) 2023-05-12
TW201901898A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI735748B (zh) 半導體裝置之製造方法及半導體裝置
US10347567B2 (en) Semiconductor device and method of manufacturing the same
EP2824696B1 (en) Semiconductor device and method of manufacture thereof
US9922905B2 (en) Semiconductor device
DE102013113103A1 (de) Halbleiterbausteine und Verfahren für deren Ausbildung
US20230343684A1 (en) Semiconductor device
JP6663340B2 (ja) 半導体装置
TWI745516B (zh) 半導體裝置及其製造方法
US9966279B2 (en) Method for manufacturing semiconductor device
US10396019B2 (en) Molded intelligent power module and method of making the same
TW200931613A (en) Wiring board ready to slot
EP3869540A1 (en) Power semiconductor device, and method for manufacturing same
EP0420267B1 (en) Apparatus for producing semiconductor devices
JP2002343869A (ja) 化合物半導体スイッチ回路装置
JP2013128040A (ja) 半導体装置
JP2008085369A (ja) 半導体装置