TWI735484B

TWI735484B - 板對板互連技術

Info

Publication number: TWI735484B
Application number: TW105138994A
Authority: TW
Inventors: 黃子寧; 宋威俊; 楊康聰; 吳榮發; 蒙德木哈尹汀賓阿杜拉; 蔡鎮培
Original assignee: 美商英特爾公司
Priority date: 2015-12-26
Filing date: 2016-11-25
Publication date: 2021-08-11
Also published as: TW202137828A; US10772206B2; TWI782565B; US11304299B2; US10356902B2; TW201725950A; US20190342996A1; US20200404787A1; US20170188461A1; WO2017112083A1

Abstract

本文描述一種用於板對板互連技術之系統。該系統包括：一第一印刷電路板(PCB)，其沿該第一PCB之一第一邊緣具有一第一凹部，該第一凹部在一層該第一PCB上暴露一第一焊墊。該系統亦包括：一第二PCB，其沿該第二PCB之一第二邊緣具有一第二凹部，該第二凹部在一層該第二PCB上暴露一第二焊墊。該第二凹部為互補於該第一凹部，以允許該第一PCB與該第二PCB配合。該第一焊墊在該第一PCB與該第二PCB配合時與該第二焊墊對準。該系統另外包括：一總成，其經配置來將該第一焊墊與該第二焊墊電子地耦接。

Description

板對板互連技術

發明領域

本揭示內容總體係關於互連技術。具體而言，本揭示內容係關於板對板互連技術。

發明背景

印刷電路板(PCB)通常在各種層處包括焊料以與其他PCB互連。然而，用來互連PCB之連接器通常放置在PCB之頂部上。遺憾地是，此舉增加層狀PCB之高度，從而增大其中放置PCB之裝置的大小。該等裝置包括智慧型裝置，諸如電話、平板電腦、手錶及其他可佩帶計算裝置，及系統級封裝裝置。系統級封裝為封閉若干積體電路之單個模組，且可在小型計算裝置中使用。

依據本發明之一實施例，係特地提出一種系統，其包含：一第一印刷電路板(PCB)，其具有沿著該第一PCB之一第一邊緣的一第一凹部，該第一凹部在該第一PCB之一層上暴露一第一焊墊；一第二PCB，其具有沿著該第二PCB之一第二邊緣的一第二凹部，該第二凹部在該第二PCB之一層上暴露一第二焊墊，該第二凹部為互補於該第一凹部，以允許該第一PCB與該第二PCB配合，其中該第一焊墊在該第一PCB與該第二PCB被配合時係與該第二焊墊對準；以及一總成，其經配置以將該第一焊墊與該第二焊墊電子地耦接。

102、104、202、204:PCB/板

106:接地

108:電介質

110:信號跡線

112、206:焊墊

208:膜

210:材料

212:夾合裝置/夾合機構

304、404:第一層

306、406:第二層

308、408:第三層

402:堆疊體

500:方法

502~508、606~614:區塊

602、704:系統級封裝/SIP

604:輸入-輸出(IO)板/IO板

702:腔體上板對板互連技術/IO板

706:IO板/螺釘

圖1A-1C為用於腔體上板對板互連技術之示例性PCB之方塊圖；圖2A-2B為固定及可移除總成中之示例性腔體上互連板之圖解；圖3為用於腔體上板對板互連技術之示例性PCB堆疊體之圖解；圖4為藉由水平擴展焊墊用於腔體上板對板互連技術之堆疊PCB之圖解；圖5為製造用於腔體上板對板互連技術之PCB的方法之製程流程圖；圖6為用於腔體上板對板互連技術之系統級封裝(SIP)及對應輸入-輸出(IO)板的示例性分段之圖解；以及圖7為系統級封裝與IO板之間的示例性腔體上板對板互連技術之圖解。

在一些情況下，相同數字在整個本揭示案及圖式中使用以提及相同部件及特徵。100系列中之編號指代最初在圖1中所見之特徵；200系列中之編號指代最初在圖2中所見之特徵；諸如此類。

較佳實施例之詳細說明

在本技術之一個實施例中，可提供不具有連接器之板對板互連技術。替代而言，使用腔體上板對板互連技術。腔體上板對板互連技術為兩個PCB之連接，其中已在每一PCB中挖掘出腔體來暴露焊接觸點。然後PCB經組合，使PCB中之每一者的暴露焊料放置為與彼此電接觸。因為電接觸在已產生腔體之空間中造成，所以此等技術被稱作腔體上板對板互連技術。以此方式，PCB可在連接器不具有增加z高度的情況下為互連的，從而有利於將互連PCB併入小形狀因數裝置及系統級封裝裝置中。z高度指代PCB層之豎直高度。通常，連接器座置在PCB頂部上，由此增加z高度，從而增加經設計來為很小的、在一些情況下為可佩帶裝置的裝置之最小高度。

在以下描述中，闡述許多特定細節，諸如特定類型之處理器及系統組態之實例、特定硬體結構、特定架構及微架構細節、特定暫存器組態、特定指令類型、特定系統部件、特定量測或高度、特定處理器管線級段及操作等，以便提供對本發明之徹底理解。然而，熟習此項技術者將顯而易知此等具體細節不一定用於實踐本發明。在其他情況下，熟知部件或方法，諸如特定及替代處理器架構、所描述演算法之特定邏輯電路或代碼、特定韌體代碼、特定互連操作、特定邏輯組態、特定製造技術及材料、特定編譯器實行方案、演算法在代碼中之特定表示、特定減低功率消耗及門控技術或邏輯及電腦系統之其他特定操作細節未詳細描述以便避免不必要地使本發明模糊。

儘管可參考特定積體電路，諸如計算平臺或微處理器中之能量節省及能量效率來描述以下實施例，但其他實施例適用於其他類型的積體電路及邏輯裝置。本文所述之實施例的類似技術及教示可應用於亦可受益於更好之能量效率及能量節省的其他類型之電路或半導體裝置。例如，所揭示之實施例不限於智慧型戒指，且可亦用於其他裝置，諸如可佩帶及手持裝置，晶片上系統(SOC)裝置及嵌入式應用。手持裝置之一些實例包括便攜式電話、網際網路協定裝置、數位攝影機及手持PC。嵌入式應用通常包括微控制器、數位信號處理器(DSP)、晶片上系統、網路電腦(NetPC)或可進行下文教示之功能及操作的其他系統。此外，本文中描述之設備、方法及系統不限於實體計算裝置，而是亦可與用於能量節省及效率之軟體最佳化有關。如在以下描述中將變得容易明白的，本文所描述之方法、設備及系統之實施例(不管關於硬體、韌體、軟體或該硬體、韌體、軟體之組合)對與效能因素平衡的『綠色科技』未來至關重要。

圖1A-1C為用於腔體上板對板互連技術之示例性PCB 102、104之方塊圖。在圖1A中，所示PCB 102具有第一層接地106、電介質108、信號跡線110及暴露焊墊112。藉由使用半剛性板凹部或其他板腔體技術，有可能來在PCB 102邊緣處產生凹部以暴露焊墊112，如所示。在半剛性板凹部技術中，PCB藉由併入電介質材料中之焊墊112得以製造。另外，PCB通常包括第一層接地106。為了產生凹部或腔體，第一金屬層、接地106及第一電介質層自PCB 102邊緣移除，由此暴露焊墊112。實體材料，例如，第一層接地106中之金屬，及電介質材料，諸如藉由如雷射路由器之高精度路由器被機械地切掉。在本技術之一個實施例中，一旦焊墊112藉由腔體之產生而暴露，則焊墊112可塗佈有釺焊膏以提供強焊接形成。除使用用於焊接之習知釺焊膏之外，可使用異向性導電膜(ACF)。在諸如系統級封裝之一些實施例中，PCB 102之邊緣中之一些或所有可經凹陷以沿PCB 102之多個邊緣暴露焊墊。

在圖1B中，進行相似的程序以用於PCB 104。PCB 104如上所述地經切削。然而，PCB 104以對PCB 102互補的方式來被切削。以此方式，PCB 102、104可組合。因此，在板102、104兩者之焊墊暴露的情況下，藉由與板102、104兩者之暴露焊墊進行電接觸可產生互連。在一些實施例中，PCB 102及104可以允許PCB 102與PCB 104配合在一起之方式被切削。如圖1B所示，PCB 102與104在組合時之總高度(Z-尺寸)可與在其分開時的高度實質上相同。

圖1C為PCB 102與104之間的腔體上板對板互連技術之側視圖。如所示，PCB 102及104在組合時之z高度保持實質上不變。在一些實施例中，PCB 102及104 可個別地且亦在組合時為實質上相同高度。藉由以此方式連接該等PCB，通常藉由連接器佔據之額外z高度得以避免。在一些情況下，可在PCB製造期間發生層偏移。層偏移在接觸掩膜變得未對準時發生。接觸掩膜為信號線或焊墊在PCB邊緣處之端點。為了說明發生在兩個PCB 102、104之間的層偏移之可能性，可放大兩個PCB上之墊大小。針對小節距設計而言，引導銷釘可用來克服未對準。

圖2A-2B分別為固定及可移除總成中之示例性腔體上互連板202、204之圖解。在固定總成中，PCB 202、204可藉由將暴露焊墊206永久焊接在一起而結合在一起。替代地，如圖2A所示，使用黏著及導電膜208，諸如異向性導電膜(ACF)黏合。有利地，ACF黏合提供快速及容易的組裝而無需階梯式或3D型版來將釺焊膏塗覆於腔體中之墊部。膜之黏著性質在板202、204之間在其暴露焊墊206處產生永久結合。另外，膜208為導電的，以便在暴露焊墊206之間提供電接觸。如所示，固定總成不增加z高度。

圖2B為可移除總成之圖解。代替如在固定總成中使用之黏著膜，可將諸如金屬化顆粒互連或彈性體之材料210放置於暴露焊墊之間以進行電接觸。金屬化顆粒互連為其內佈置有結構金屬部分之彈性體，該等結構金屬部分經由彈性體提供電接觸。除在焊墊206之間提供電接觸之外，金屬化顆粒互連提供靈活性以便能夠移除及再附接該等板而無需升高外部溫度來鬆開結合。另外，夾合裝置212可用來將PCB 202、204物理地固持在一起。夾合裝置212可為螺釘或外部夾合插槽。如所示，歸咎於夾合機構212之端部之高度，可移除總成可稍微增加z高度。然而，z高度保持與組合的PCB 202、204之z高度實質上相同。在本技術之一個實施例中，PCB 202、204包括開口來容納用於緊固PCB 202、204之緊固機構。

固定總成提供與可移除總成相比的優點，在於，z高度限於PCB 202、204與黏著膜之組合z高度。然而，可移除總成提供能夠替換組合PCB中之一或兩者之優點。此在以下情況下為有利的，併入PCB之計算裝置經設計來為可升級或可擴充的。

有利地，本文所述之腔體上板對板互連技術自互連PCB之總成去除傳統連接器。此適用於發展小形狀因數系統。另外，傳統連接器之輸入-輸出銷釘密度藉由本文所述之腔體上板對板互連技術得以保持。輸入-輸出銷釘密度表示通常存在於標準連接器上之銷釘圖譜。另一優點在於，本文所述之腔體上板對板互連技術在電學上更優於傳統連接器。

傳統連接器為產生阻抗不連續性之有損互連。有損互連為耗散在電接觸件之間傳遞的電能中之一些的連接器。為了解決能量之因有損互連而失去的量，將損失預算置於電系統之設計中。損失預算規定有多少電能可損失，且仍提供設計功能性。然而，腔體上板對板互連技術之改良電接觸不為有損的。因此，將會已經分配給傳統連接器之損失預算可替代地分配給PCB路由安排以用於額外長度或更緊密之路由安排密度。來自連接器之損失預算因此用來安排路由傳遞較長PCB長度。

另外，腔體上板對板互連技術的情況存在比傳統連接器的情況更小的阻抗間斷性。阻抗間斷性為電信號中之畸變，該等畸變歸咎於信號中之一些向後而非朝向其目的地反射而發生。腔體上板對板互連技術藉由優化互連阻抗以匹配至系統阻抗來減小阻抗間斷性。這可藉由調諧墊、層疊及參考平面尺寸以產生所要求的阻抗範圍來達成。歸咎於大的實體大小，阻抗調諧在傳統上難以在標準連接器上進行調諧。

另一優點在於，腔體上板對板互連技術減少鄰近信號線之間的串擾。藉由使用直接連接，代替延伸經由PCB之z高度之者，因較短的耦接電長度及很接近參考平面而存在較小的串擾潛在性。此外，本文所述之腔體上板對板互連技術亦可藉由腔體上板對板互連技術之多個層擴展至PCB之堆疊體。藉由藉助腔體上板對板互連技術之多個層引入之增加的銷釘密度，我們可引入更多的接地銷釘來提供針對雜訊敏感信號之更好的串擾遮蔽。

圖3為用於腔體上板對板互連技術之示例性PCB堆疊體302之圖解。堆疊體302包括在第一層304處之接地、在第二層306處之焊墊之堆疊連接部及在第三層308處之焊墊之堆疊連接部。如所示，兩個或兩個以上焊墊層可暴露以用於高密度輸入-輸出。在第二層上，腔體在PCB 之邊緣處產生，從而暴露焊墊。類似地，在第三層處，腔體自第二層被切掉以暴露焊墊。兩個焊墊皆設計為較大之大小以確保優良電接觸以及以適合板對板之間的潛在未對準。此外，除豎直擴展之外，焊墊可水平擴展。

圖4為藉由水平擴展焊墊用於腔體上板對板互連技術之堆疊PCB之圖解。如所示，堆疊體402包括第一層404處之接地、第二層406處之堆疊連接部及第三層408處之堆疊連接部。如所示，第二層406處之堆疊連接部及第三層408處之堆疊連接部自彼此豎直及水平地位移。此位移藉由在中間放置之電介質材料產生電跡線之遮蔽。以此方式，提供電信號之遮蔽，其減少兩組堆疊連接部之間的串擾輸入-輸出。串擾為近於彼此之電跡線的其電信號遷移至相鄰線中之傾向。藉由水平及豎直移位之連接部之間的電介質材料，串擾之潛在性減小。在本技術之一個實施例中，此類腔體上板對板互連技術適合於串擾敏感輸入-輸出。水平位移亦可充當機械停止器且最小化板之間的未對準，尤其對可移除總成而言更是如此。

圖5為製造用於腔體上板對板互連技術之PCB的方法500之製程流程圖。該製程流程圖不旨在表示進行方法500之序列。方法500始於方塊502，其中凹部沿第一PCB之邊緣產生。第一凹部在一層第一PCB上暴露第一焊墊。可使用雷射及機械技術之組合達成凹部之產生。另外，雷射止擋可用來防止焊錫材料之挖掘。對於PCB堆疊體而言，堆疊體之多個層可移除以在指定層處暴露焊墊。在一個實施例中，凹部可為第一層第一PCB中之凹口，該凹口在第二層第一PCB處暴露焊墊。

在方塊504處，凹部沿第二PCB之邊緣產生。沿第二PCB之邊緣的凹部為互補於沿第一PCB之邊緣的凹部。另外，該凹部在一層第二PCB上暴露焊墊。

在方塊506處，導電材料塗覆於第一PCB之焊墊及第二PCB之焊墊。在固定總成的情況下，可塗覆釺焊膏或異向性導電黏著劑。在可移除總成的情況下，可應用金屬化顆粒互連或彈性體。

在方塊508處，第一PCB之邊緣配合至第二PCB之邊緣，以使得第一PCB之焊墊經由導電材料電子耦接至第二PCB之焊墊。在固定總成的情況下，PCB在PCB中之任一者中之對應焊墊之接觸點處被壓在一起。在可移除總成的情況下，應用夾合機構，諸如在圖2B中展示的。

替代地，可使用順序層壓方法。在順序層壓方法中，使用2個單獨層疊體建起PCB堆疊體。使用第一層疊體建起PCB堆疊體。建起的PCB堆疊體經切削至所要層，且使用提供焊墊之第二層疊體經層壓。

圖6為用於腔體上板對板互連技術之系統級封裝(SIP)602及對應輸入-輸出(IO)板604的示例性分段之圖解。SIP 602為8層PCB堆疊體，其包括區塊606、608、610、612。每一區塊606、608、610、612經切削至PCB堆疊體之不同層，且對應於IO板604上之區塊614中之一者。例如，區塊606、610之一及二層移除，以在層3上暴露焊墊。IO板604上之對應區塊614之層4至8移除，以在層3處暴露焊墊。類似地，區塊608、612之層1至5移除，以在層6處暴露焊墊。IO板604上之對應區塊614之層7及8移除，以在層6處暴露焊墊。因此，SIP 602及IO板604可經組合以形成可互鎖的腔體上板對板互連技術。區塊608、610、612可沿SIP之邊緣重複。如所示，沿SIP 602之邊緣的區塊可經配置來具有兩個交替高度。換言之，沿SIP 602之邊緣的第一區塊可具有X之第一高度，而沿SIP 602之同一邊緣的隨後區塊可具有Y之第二高度，接著是沿同一邊緣具有X之第一高度的第三區塊。此組態可允許SIP 602及IO板604配合彼此或與彼此聯鎖。在其他實施例中，沿SIP 602之邊緣的區塊可經配置來具有不同高度，該等高度用來藉由IP板604將SIP 602引導至較佳耦接組態中。

圖7為系統級封裝704與IO板706之間的示例性腔體上板對板互連技術702。腔體上板對板互連技術702表示SIP 704及IO板706之邊緣，亦即，參考圖6所描述之區塊606、608、610、612、614。返回參考圖7，以此方式，SIP 704可放置在IO板702之腔體內，以便SIP 704之四個邊緣(亦即，SIP 704之邊界)與IO板706之腔體配合。在一個實例中，組合系統之z高度與IO板702之z高度實質上相同。此外，腔體上板對板互連技術在傳統技術之上提供增大的IO密度。螺釘706可用來將SIP 704與IO板706緊固在一起。有利地，使用如螺釘706之可移除總成允許多個可替換式SIP 704之使用。替代地，SIP 704與IO板 706可向下焊接或使用異向性導電黏著劑組合。

實例

實例1為一種系統。該系統包括：第一印刷電路板(PCB)，其沿第一PCB之第一邊緣具有第一凹部，該第一凹部在一層第一PCB上暴露第一焊墊；第二PCB，其沿第二PCB之第二邊緣具有第二凹部，該第二凹部在一層第二PCB上暴露第二焊墊，第二凹部為互補於第一凹部，以允許第一PCB與第二PCB配合，其中第一焊墊在第一PCB與第二PCB配合時與第二焊墊對準；以及總成，其經配置來將第一焊墊與第二焊墊電子地耦接。

實例2包括實例1之系統，包括或不包括任擇特徵。在此實例中，第一PCB為系統級封裝(SIP)，且第二PCB為IO板。任擇地，IO板包括腔體以容納第一PCB。

實例3包括實例1至2中之任一者的系統，包括或不包括任擇特徵。在此實例中，第一PCB之z高度與系統之z高度實質上相同。

實例4包括實例1至3中之任一者的系統，包括或不包括任擇特徵。在此實例中，該總成包括導電材料，該導電材料包含異向性導電黏著劑。

實例5包括實例1至3中之任一者的系統，包括或不包括任擇特徵。在此實例中，該總成包括：導電材料，以塗覆於第一焊墊及第二焊墊；以及可移除夾合機構。

實例6可包括實例5之系統，包括或不包括任擇特徵。在此實例中，第一凹部暴露至少兩層第一PCB。任擇地，第一凹部包括多個交替區塊，其中第一組區塊在第一層第一PCB上暴露焊墊，且第二組區塊在第二層第一PCB上暴露焊墊。

實例7為用於互連兩個PCB之方法。該方法包括：沿第一PCB之第一邊緣產生第一凹部，第一凹部在一層第一PCB上暴露第一焊墊；沿第二PCB之第二邊緣產生第二凹部，第二凹部為互補於第一凹部，且在第二PCB之層上具有第二焊墊；將導電材料塗覆於第一焊墊及第二焊墊；以及將第一PCB之第一邊緣配合至第二PCB之第二邊緣，以使得第一焊墊經由導電材料電子耦接至第二焊墊。

實例8包括實例7之方法，包括或不包括任擇特徵。在此實例中，第一PCB為SIP，且第二PCB為IO板。任擇地，IO板包括腔體以容納SIP。

實例9包括實例7至8中之任一者的方法，包括或不包括任擇特徵。在此實例中，產生第一凹部包含：產生第一多個交替區塊，其中第一組區塊在第一層第一PCB上暴露焊墊，且第二組區塊在第二層第一PCB上暴露焊墊。任擇地，產生第二凹部包含：產生為互補於第一多個交替區塊之第二多個交替區塊。

實例10包括實例7至9中之任一者的方法，包括或不包括任擇特徵。在此實例中，將第一PCB之第一邊緣配合至第二PCB之第二邊緣包含：應用可移除夾合機構以將第一PCB夾合至第二PCB。

實例11為一設備。該設備包括印刷電路板 (PCB)，該印刷電路板包括：第一層，以使PCB接地；以及第二層，其位於第一層之下，具有沿PCB之邊緣暴露的第一多個焊墊；以及導電材料之佈置，以覆蓋第一多個焊墊。

實例12包括實例11之設備，包括或不包括任擇特徵。在此實例中，導電材料包括異向性導電黏著劑以將PCB固定至另一PCB。

實例13包括實例11至12中之任一者的設備，包括或不包括任擇特徵。在此實例中，PCB進一步包括開口以容納緊固機構，以用於將該PCB緊固至另一PCB。

實例14包括實例11至13中之任一者的設備，包括或不包括任擇特徵。在此實例中，PCB進一步包括：凹口，其位於第一層內，以暴露第二層之至少一個焊墊。

實例15包括實例11至14中之任一者的設備，包括或不包括任擇特徵。在此實例中，PCB進一步包括：第三層，其位於第二層之下，具有第二多個焊墊。

實例16包括實例11至15中之任一者的設備，包括或不包括任擇特徵。在此實例中，第二多個焊墊沿PCB之邊緣暴露。

實例17包括實例11至16中之任一者的設備，包括或不包括任擇特徵。在此實例中，第二多個焊墊平行於第一多個焊墊而暴露。

實例18為一種方法。該方法包括：經由第一組印刷電路板(PCB)之層產生第一凹口以形成第一凹部，該第一凹部沿PCB之第一邊緣暴露第一多個焊墊；以及將導電材料塗覆於第一多個焊墊，導電材料經配置來將PCB電子耦接至另一PCB。

實例19包括實例18之方法，包括或不包括任擇特徵。在此實例中，該方法包括：經由第二組PCB之層產生第二凹口以形成第二凹部，該第二凹部暴露第二多個焊墊，第二組層不同於第一組。任擇地，第二多個焊墊沿PCB之第一邊緣暴露。

實例20包括實例18至19中之任一者的方法，包括或不包括任擇特徵。在此實例中，第二多個焊墊平行於第一多個焊墊。

實例21包括實例18至20中之任一者的方法，包括或不包括任擇特徵。在此實例中，該方法包括：在PCB中產生開口以容納緊固機構，以將該PCB緊固至另一PCB。

實例22為一種用於互連兩個PCB之系統。該系統包括：用來沿第一PCB之第一邊緣產生第一凹部之手段，第一凹部在一層第一PCB上暴露第一焊墊；用來沿第二PCB之第二邊緣產生第二凹部之手段，第二凹部為互補於第一凹部，且在第二PCB層上具有第二焊墊；用來將導電材料塗覆於第一焊墊及第二焊墊之手段；以及用來將第一PCB之第一邊緣配合至第二PCB之第二邊緣之手段，該手段使得第一焊墊經由導電材料電子耦接至第二焊墊。

實例23包括實例22之系統，包括或不包括任擇特徵。在此實例中，第一PCB為SIP，且第二PCB為IO板。任擇地，IO板包括腔體以容納SIP。

實例24包括實例22至23中之任一者的系統，包括或不包括任擇特徵。在此實例中，用來產生第一凹部之手段包含：用來產生第一多個交替區塊之手段，其中第一組區塊在第一層第一PCB上暴露焊墊，且第二組區塊在第二層第一PCB上暴露焊墊。任擇地，用來產生第二凹部之手段包含：用來產生為互補於第一多個交替區塊之第二多個交替區塊之手段。

實例25包括實例22至24中之任一者的系統，包括或不包括任擇特徵。在此實例中，用來將第一PCB之第一邊緣配合至第二PCB之第二邊緣之手段包含：用來應用可移除夾合機構以將第一PCB夾合至第二PCB之手段。

本文所描述及例示之所有部件、特徵、結構、特性等等並非均需包括在一或多個特定實施例中。例如，若本說明書載明「可能」、「或許」、「能夠」或「可」包括一部件、特徵、結構或特性，則並不需要包括該特定部件、功能、結構或特性。若本說明書或申請專利範圍提及「一(a/an)」要素，則並不意味僅存在一個該要素。若本說明書或申請專利範圍提及「一額外」要素，則並不排除存在一個以上之額外要素。

應注意，儘管已參考特定實行方案描述一些實施例，但根據一些實施例，其他實行方案係可能的。另外，圖式中所例示及/或本文所描述之電路元件或其他特徵的佈置及/或次序並不需要以例示及描述之特定方式佈置。根據一些實施例，諸多其他佈置係可能的。

在圖式中展示之每一系統中，在一些狀況下，該等元件可各自具有相同參考編號或不同參考編號來表明所表示元件可能不同及/或類似。然而，一元件可足夠靈活以具有不同實行方案，且與本文展示及描述之一些系統或全部系統一起工作。圖式中展示之各種元件可為相同的或不同的。何者稱為第一元件以及何者稱為第二元件係任意的。

應理解，前述實例中之具體細節可用於一或多個實施例中之任何地方。例如，上述計算裝置的所有任擇特徵可亦相關於本文所述之方法或電腦可讀媒體之任一者來實施。此外，儘管本文已使用流程圖及/或狀態圖來描述實施例，但該等技術並不限於本文之該等圖表或對應描述。例如，流程無需移動經過每一例示之框或狀態或以與本文例示及描述之次序完全相同的次序來移動。

本技術並不限於本文列出之特定詳情。事實上，受益於本揭示案之熟習該項技術者將瞭解的是，可在本技術之範疇內對前文描述及圖式做出諸多其他改變。因此，以下申請專利範圍，包括其任何的修正，界定本技術之範疇。

102‧‧‧PCB/板

106‧‧‧接地

108‧‧‧電介質

110‧‧‧信號跡線

112‧‧‧焊墊

Claims

一種電子系統，其包含：一第一印刷電路板(PCB)，其具有沿著該第一PCB之一第一邊緣的一第一凹部，其中，該第一凹部包括一第一複數個交替區塊，該等第一複數個交替區塊包括在該第一PCB之一第一層上暴露一第一焊墊之一第一組區塊、及在該第一PCB之一第二層上暴露一第二焊墊之一第二組區塊；一第二PCB，其具有沿著該第二PCB之一第二邊緣的一第二凹部，其中，該第二凹部係互補於該第一凹部，並且該第二凹部在該第二PCB之一層上暴露一焊墊，其中：該第一焊墊係至少藉由一金屬化顆粒互連以該第一焊墊與在該第二PCB之該層上之該焊墊對準之方式來電氣耦接至在該第二PCB之該層上之該焊墊；該第一及該第二PCB係實體地耦接在一起以藉由一可移除夾合機構來形成一可移除總成；並且該第一PCB之一Z高度、該第二PCB之一Z高度、以及在該第一及該第二PCB實體地耦接時之一Z高度係實質上相等的。
如請求項1之電子系統，其中該第一PCB為一系統級封裝(SIP)，且該第二PCB為一IO板。
如請求項2之電子系統，其中該IO板包括一腔體以容納該第一PCB。
如請求項1之電子系統，其中該金屬化顆粒互連包括包含一彈性體之一導電材料。
如請求項1之電子系統，其中該第二凹部包含複數個交替區塊，其互補於該等第一複數個交替區塊。
一種用於互連一第一印刷電路板(PCB)及一第二PCB之方法，其包含：沿著該第一PCB之一第一邊緣產生一第一凹部，該第一凹部包含一第一複數個交替區塊，該等第一複數個交替區塊包括在該第一PCB之一第一層上暴露一第一焊墊之一第一組區塊、以及在該第一PCB之一第二層上暴露一第二焊墊之一第二組交替區塊；沿著該第二PCB之一第二邊緣產生一第二凹部，其中該第二凹部為互補於該第一凹部，且該第二凹部在該第二PCB之一層上暴露一焊墊；以至少包括一金屬化粒子互連之導電材料來將該第一焊墊與該第二PCB之該層上之該焊墊電氣連接；以及以一可移除夾合機構來將該第一PCB之該第一邊緣實體地耦接至第二PCB之該第二邊緣以形成一可移除總成；其中，該第一PCB之一Z高度、該第二PCB之一Z高度、以及在該第一及該第二PCB實體地耦接時之一Z高度係實質上相等的。
如請求項6之方法，其中該第一PCB為一系統級封裝(SIP)，且該第二PCB為一IO板。
如請求項7之方法，其中該IO板包括一腔體以容納該SIP。
如請求項6之方法，其中該金屬化粒子互連進一步包含導電材料，該導電材料包含一彈性體。
如請求項8之方法，其中產生該第二凹部之步驟包含產生互補於該等第一複數個交替區塊之在該第二PCB上之一第二複數個交替區塊。
一種電子系統，其包含：一第一印刷電路板(PCB)，其具有沿著該第一PCB之一第一邊緣的一第一凹部，其中，該第一凹部包括在該第一PCB之一第一層上暴露之一第一焊墊、及在該第一PCB之一第二層上暴露之一第二焊墊，其中，該第一焊墊及該第二焊墊係彼此垂直地及水平地移位配置；一第二PCB，其具有沿著該第二PCB之一第二邊緣的一第二凹部，其中，該第二凹部互補於該第一凹部，並且該第二凹部包括在該第二PCB之一第三層上暴露之一第三焊墊；以及在該第二PCB之一第四層上暴露之一第四焊墊；其中該第三焊墊以及該第四焊墊係彼此垂直地及水平地移位配置；一可移除夾鉗，其用以將該第一PCB與該第二PCB耦接在一起；其中該第一焊墊係藉由至少一金屬化粒子互連以該第一焊墊與在該第二PCB之該第三層上之該第三焊墊對準之方式來電氣地耦接至在該第二PCB之該第三層上之該第三焊墊；該第二焊墊係藉由至少一金屬化粒子互連以該第二焊墊與在該第二PCB之該第四層上之該第四焊墊對準之方式來電氣地耦接至在該第二PCB之該第四層上之該第四焊墊；該第一PCB之一Z高度、該第二PCB之一Z高度、以及在該第一及該第二PCB耦接在一起時之一Z高度係實質上相等的。
如請求項11之電子系統，其中該第一PCB係一系統級封裝(SIP)，且該第二PCB為一IO板。
如請求項12之電子系統，其中該IO版包括一腔體以容納該第一PCB。
如請求項11之電子系統，其中該金屬化粒子互連包括一導電材料，該導電材料包含一彈性體。