TWI735053B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI735053B
TWI735053B TW108137134A TW108137134A TWI735053B TW I735053 B TWI735053 B TW I735053B TW 108137134 A TW108137134 A TW 108137134A TW 108137134 A TW108137134 A TW 108137134A TW I735053 B TWI735053 B TW I735053B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
magnetic
magnetic layer
source
Prior art date
Application number
TW108137134A
Other languages
English (en)
Other versions
TW202021113A (zh
Inventor
寶華 牛
陳大受
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202021113A publication Critical patent/TW202021113A/zh
Application granted granted Critical
Publication of TWI735053B publication Critical patent/TWI735053B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明一些實施例揭露一種半導體裝置。該半導體裝置具有：一半導體層，其包括一源極/汲極區；一第一磁性層，其在該半導體層上方；及一第一介電質層，其在該源極/汲極區上方且相鄰於該第一磁性層。該半導體裝置具有：一金屬結構，其延伸穿過該第一介電質層；一第二磁性層，其在該金屬結構上方；及一第二介電質層，其在該第一磁性層上方且相鄰於該第一介電質層。

Description

半導體裝置及其製造方法
本發明實施例係有關半導體裝置及其製造方法。
磁性隨機存取記憶體(MRAM)係一種用於儲存資料之技術。MRAM基於一MRAM單元內之一磁性穿遂接面(MTJ)裝置之一電阻儲存資料。MTJ裝置通常包括由一絕緣體層分離之兩個磁性層。藉由更改MTJ裝置之磁性層之一者之一磁場方向來將資料寫入至MRAM單元。磁場方向影響MTJ裝置之電阻，由此儲存寫入資料。
本發明的一實施例係關於一種半導體裝置，其包括：一半導體層，其包括一源極/汲極區；一第一磁性層，其在該半導體層上方；一第一介電質層，其在該源極/汲極區上方且相鄰於該第一磁性層；一金屬結構，其延伸穿過該第一介電質層；一第二磁性層，其在該金屬結構上方；及一第二介電質層，其在該第一磁性層上方且相鄰於該第一介電質層。
本發明的一實施例係關於一種半導體裝置，其包括：一半導體層，其包括一源極/汲極區；一第一介電質層，其在該半導體層上方；一第一磁性層，其在該源極/汲極區上方且相鄰於該第一介電質層；一第二介電質層，其在該第一介電質層上方，其中界定該第二介電質層接觸該第一介電質層之一介面；及一電極，其在該第一磁性層上方且相鄰於該第二介電質層。
本發明的一實施例係關於一種形成一半導體裝置之方法，其包括：在一源極/汲極區上方形成一第一介電質層；在該源極/汲極區上方之該第一介電質層中形成一第一開口；在該第一開口中形成一金屬結構；移除該第一介電質層之一第一部分同時維持下伏於該金屬結構之該第一介電質層之一第二部分；及在包括該源極/汲極區之一半導體層上方形成一第一磁性層，其中該第一磁性層相鄰於該第一介電質層之該第二部分。
下文揭露提供用於實施所提供標的物之不同特徵之不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅僅係實例且並非意欲於限制性。例如，在下文描述中一第一構件形成於一第二構件上方或上可包含其中第一構件及第二構件經形成為直接接觸之實施例，且亦可包含其中額外構件可經形成於第一構件與第二構件之間使得第一構件及第二構件可不直接接觸之實施例。另外，本揭露可在各項實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的且本身不規定所論述之各項實施例及/或組態之間的一關係。
此外，為便於描述，空間相對術語(諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者)可在本文中用來描述一個元件或構件與另一(其他)元件或構件之關係，如圖中所繪示。空間相對術語意欲於涵蓋除圖中所描繪之定向以外之使用或操作中裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且據此可同樣解釋本文中所使用之空間相對描述詞。
本文提供用於製造一半導體裝置之一或多種技術。在一些實施例中，半導體裝置包括MRAM之一MTJ裝置。
轉至圖1，在一基板101上形成一半導體裝置100之至少部分。在一些實施例中，基板101包括一磊晶層、一絕緣體上覆矽(SOI)結構、一晶圓或由一晶圓形成之一晶粒之至少一者。在一些實施例中，基板101包括矽、鍺、碳化物、鎵、砷化物、鍺、砷、銦、氧化物、藍寶石或其他合適材料之至少一者。在一些實施例中，基板101係一p型基板(P基板)或一n型基板(N基板)之至少一者。在一些實施例中，基板101包括一摻雜磊晶層、一梯度半導體層或複數個半導體層之至少一者，其中該等半導體層之一或多者具有不同於複數個半導體層之另一層之一類型。在一些實施例中，基板101包括一p井或一n井之至少一者。
根據一些實施例，基板101包含一絕緣體層。在一些實施例中，絕緣體層包括氧化矽、藍寶石或其他合適材料之至少一者。在一些實施例中，絕緣體層包括一埋藏式氧化物層(BOX)。在一些實施例中，藉由佈植、氧化、沉積或其他合適技術之至少一者形成絕緣體層。在一些實施例中，絕緣體層係一SOI結構之一組件。
仍參考圖1，在基板101中形成一第一源極/汲極區102a及一第二源極/汲極區102b。第一源極/汲極區102a藉由一導電部件108a (諸如一第一通路)耦合至一第一接點110a。第二源極/汲極區102b藉由一導電部件108b (諸如一第二通路)耦合至一第二接點110b。在一些實施例中，藉由離子佈植、原位摻雜或其他合適技術之至少一者形成第一源極/汲極區102a或第二源極/汲極區102b之至少一者。在基板101上方形成包含一閘極電極之一閘極堆疊104。
在基板101、閘極堆疊104、第一源極/汲極區102a或第二源極/汲極區102b之至少一者上方形成一第一介電質層106。根據一些實施例，藉由物理氣相沉積(PVD)、濺鍍、化學氣相沉積(CVD)、低壓CVD (LPCVD)、原子層化學氣相沉積(ALCVD)、超高真空CVD (UHVCVD)、減壓CVD (RPCVD)、分子束磊晶(MBE)、液相磊晶(LPE)或其他合適技術之至少一者形成第一介電質層106。在一些實施例中，第一介電質層106包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第一介電質層106包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。根據一些實施例，在第一介電質層106中諸如藉由蝕刻形成一或多個開口，且在一或多個開口之至少一者中形成第一接點110a、導電部件108a、第二接點110b或導電部件108b之至少一者。
仍參考圖1，在第一介電質層106上方形成一蝕刻停止層112。在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成蝕刻停止層112。在一些實施例中，蝕刻停止層112包括氮氧化矽(SiON)、SiN、SiC、碳摻雜氧化矽或其他合適材料之至少一者。
仍參考圖1，在蝕刻停止層112上方形成一第二介電質層114。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第二介電質層114。在一些實施例中，第二介電質層114包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第二介電質層114包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。
參考圖2，根據一些實施例，圖案化第二介電質層114及蝕刻停止層112以形成一開口123且曝光第二接點110b。在一些實施例中，開口123具有一通路部分123a及一溝槽部分123b。在一些實施例中，藉由雙鑲嵌製程圖案化第二介電質層114或蝕刻停止層112之至少一者。在一些實施例中，藉由電漿蝕刻、反應性離子蝕刻(RIE)、濕式蝕刻或其他合適技術之至少一者圖案化第二介電質層114或蝕刻停止層112之至少一者。在一些實施例中，一光阻劑用於圖案化第二介電質層114或蝕刻停止層112之至少一者，其中光阻劑包括一光敏材料使得光阻劑之性質(諸如溶解度)受光影響。光阻劑係一負性光阻劑或一正性光阻劑。關於一負性光阻劑，負性光阻劑之區在被一光源照明時變得不可溶，使得在一後續顯影階段期間將一溶劑施加至負性光阻劑會移除負性光阻劑之非照明區。因此，形成於負性光阻劑中之一圖案係由光源與負性光阻劑之間的一模板之不透明區界定之一圖案之一負像。在一正性光阻劑中，正性光阻劑之照明區變得可溶且在顯影期間經由施加一溶劑而移除。因此，形成於正性光阻劑中之一圖案係一光源與正性光阻劑之間的一模板之不透明區之一正影像。
圖3繪示在第二介電質層114上方且在開口123中形成之一第一磁性層118。在一些實施例中，在第二接點110b上方且相鄰於界定開口123之蝕刻停止層112之一側壁或第二介電質層114之一側壁之至少一者形成第一磁性層118之一部分。如本文中所使用，術語相鄰指代兩個物件橫向共面使得平行於基板101之一頂表面延伸之一平面與兩個物件相交。除非另有說明，否則相鄰並非意欲於暗示物件彼此直接接觸，儘管兩個物件可彼此相鄰且接觸。在一些實施例中，第一磁性層118之一部分接觸界定開口123之蝕刻停止層112之一側壁或第二介電質層114之一側壁之至少一者。
在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第一磁性層118。根據一些實施例，第一磁性層118經形成為具有一永久磁化方向。在一些實施例中，第一磁性層118包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、Fe3 O4 、CrO2 、CoCr、CoPt、CoCrPt、CoFeCr、CoFePt、CoFeCrPt或其他合適材料之至少一者。
仍參考圖3，根據一些實施例，在第一磁性層118上方且在開口123中形成一穿遂層120。在一些實施例中，在第二接點110b上方且相鄰於界定開口123之蝕刻停止層112之側壁或第二介電質層114之側壁之至少一者形成穿遂層120之一部分。根據一些實施例，穿遂層120包括一非磁性材料。根據一些實施例，穿遂層120包括一絕緣體材料。在一些實施例中，穿遂層120包括氧化鎂(MgO)、Al2 O3 、氮化鋁(AlN)、氮氧化鋁(AlON)或其他合適材料之至少一者。在一些實施例中，穿遂層120具有介於5埃與15埃之間的一厚度。在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成穿遂層120。
仍參考圖3，根據一些實施例，在穿遂層120上方且在開口123中形成一第二磁性層122。在一些實施例中，在第二接點110b上方且相鄰於界定開口123之蝕刻停止層112之側壁或第二介電質層114之側壁之至少一者形成第二磁性層122之一部分。根據一些實施例，第二磁性層122經形成為具有一永久磁化方向。根據一些實施例，第二磁性層122包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、Fe3 O4 、CrO2 、CoCr、CoPt、CoCrPt、CoFeCr、CoFePt、CoFeCrPt或其他合適材料之至少一者。藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第二磁性層122。根據一些實施例，第一磁性層118及第二磁性層122具有一相同材料組合物。
第一磁性層118、穿遂層120及第二磁性層122有時稱為MTJ堆疊124。在一些實施例中，MTJ堆疊124具有一完全或部分圓柱形狀。在一些實施例中，MTJ堆疊124具有一完全或部分矩形形狀。在一些實施例中，MTJ堆疊124包括一或多個其他磁性層或一或多個其他非磁性層之至少一者。
參考圖4，根據一些實施例，移除不在開口123之通路部分123a (參考圖2)之MTJ堆疊124之部分及界定開口123之溝槽部分123b之第二介電質層114之一部分。根據一些實施例，藉由化學機械平坦化(CMP)或其他合適技術之至少一者移除不在開口123之通路部分123a之MTJ堆疊124之部分及界定開口123之溝槽部分123b之第二介電質層114之部分之至少一者。在一些實施例中，MTJ堆疊124之一最上表面與第二介電質層114之一最上表面共面。
參考圖5，根據一些實施例，在第二介電質層114及MTJ堆疊124上方形成一第三介電質層126。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第三介電質層126。在一些實施例中，第三介電質層126包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第三介電質層126包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。根據一些實施例，第二介電質層114及第三介電質層126具有一相同材料組合物。
仍參考圖5，根據一些實施例，界定第三介電質層126接觸第二介電質層114之一第一介面128。
參考圖6，根據一些實施例，圖案化第三介電質層126以形成一第二開口125且曝光MTJ堆疊124。根據一些實施例，藉由電漿蝕刻、RIE、濕式蝕刻或其他合適技術之至少一者圖案化第三介電質層126。在一些實施例中，一光阻劑用於圖案化第三介電質層126。
參考圖7，在第三介電質層126上方且在MTJ堆疊124上方之第二開口125中形成一導電材料層131。根據一些實施例，導電材料層131包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN或其他合適材料之至少一者。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、電化學電鍍(ECP)或其他合適技術之至少一者形成導電材料層131。
參考圖8，移除不在第二開口125中之導電材料層131之部分以在MTJ堆疊124上方形成一電極132。根據一些實施例，電極132與MTJ堆疊124電磁耦合。根據一些實施例，藉由CMP或其他合適技術之至少一者移除不在第二開口125中之導電材料層131之部分。在一些實施例中，電極132之一最上表面與第三介電質層126之一最上表面共面。
根據一些實施例，半導體裝置100包含藉由電極132、MTJ堆疊124、第二接點110b及導電部件108b至第二源極/汲極區102b之一電連接。根據一些實施例，藉由更改MTJ堆疊124之磁性層之一者之一磁場方向來將資料寫入至半導體裝置100。
轉至圖9，在一基板101上形成一半導體裝置200之至少部分。在一些實施例中，基板101包括一磊晶層、一絕緣體上覆矽(SOI)結構、一晶圓或由一晶圓形成之一晶粒之至少一者。在一些實施例中，基板101包括矽、鍺、碳化物、鎵、砷化物、鍺、砷、銦、氧化物、藍寶石或其他合適材料之至少一者。在一些實施例中，基板101係一p型基板(P基板)或一n型基板(N基板)之至少一者。在一些實施例中，基板101包括一摻雜磊晶層、一梯度半導體層或複數個半導體層之至少一者，其中該等半導體層之一或多者具有不同於複數個半導體層之另一層之一類型。在一些實施例中，基板101包括一p井或一n井之至少一者。
根據一些實施例，基板101包含一絕緣體層。在一些實施例中，絕緣體層包括氧化矽、藍寶石或其他合適材料之至少一者。在一些實施例中，絕緣體層包括一埋藏式氧化物層(BOX)。在一些實施例中，藉由佈植、氧化、沉積或其他合適技術之至少一者形成絕緣體層。在一些實施例中，絕緣體層係一SOI結構之一組件。
仍參考圖9，在基板101中形成一第一源極/汲極區102a及一第二源極/汲極區102b。第一源極/汲極區102a藉由一導電部件108a耦合至一第一接點110a。第二源極/汲極區102b藉由一導電部件108b耦合至一第二接點110b。在一些實施例中，藉由離子佈植、原位摻雜或其他合適技術之至少一者形成第一源極/汲極區102a或第二源極/汲極區102b之至少一者。在基板101上方形成包含一閘極電極之一閘極堆疊104。
在基板101、閘極堆疊104、第一源極/汲極區102a或第二源極/汲極區102b之至少一者上方形成一第一介電質層106。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第一介電質層106。在一些實施例中，第一介電質層106包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第一介電質層106包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。根據一些實施例，在第一介電質層106中諸如藉由蝕刻形成一或多個開口，且在一或多個開口之至少一者中形成第一接點110a、導電部件108a、第二接點110b或導電部件108b之至少一者。
仍參考圖9，在第一介電質層106上方形成一蝕刻停止層112。在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成蝕刻停止層112。在一些實施例中，蝕刻停止層112包括SiON、SiN、SiC、碳摻雜氧化矽或其他合適材料之至少一者。
仍參考圖9，在蝕刻停止層112上方形成一第二介電質層214。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第二介電質層214。在一些實施例中，第二介電質層214包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第二介電質層214包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。
參考圖10，根據一些實施例，圖案化第二介電質層214及蝕刻停止層112以形成一第一開口223且曝光第二接點110b。在一些實施例中，開口223具有一通路部分223a及一溝槽部分223b。在一些實施例中，藉由雙鑲嵌製程圖案化第二介電質層214或蝕刻停止層112之至少一者。在一些實施例中，藉由電漿蝕刻、反應性離子蝕刻(RIE)、濕式蝕刻或其他合適技術之至少一者圖案化第二介電質層214或蝕刻停止層112之至少一者。在一些實施例中，一光阻劑用於圖案化第二介電質層214或蝕刻停止層112之至少一者。
參考圖11，在一些實施例中，在第一開口223之通路部分223a及溝槽部分223b中且在第二接點110b上方形成一金屬結構234。在一些實施例中，金屬結構234包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN或其他合適材料之至少一者。在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、ECP或其他合適技術之至少一者形成金屬結構234。在一些實施例中，金屬結構234經受化學機械拋光。在一些實施例中，金屬結構234之一最上表面與第二介電質層214之一最上表面共面。
參考圖12，在一些實施例中，移除第二介電質層214。根據一些實施例，藉由電漿蝕刻、RIE、濕式蝕刻之至少一者移除第二介電質層214。根據一些實施例，保留下伏於形成在第一開口223之溝槽部分223b中之金屬結構234之一部分(或由其覆蓋)之第二介電質層214之一部分或剩餘部分。在一些實施例中，一光阻劑用於移除第二介電質層214。在一些實施例中，金屬結構234之一蝕刻選擇性與第二介電質層214之蝕刻選擇性充分不同之處在於金屬結構234用作一硬遮罩以在第二介電質層之移除製程期間保護下伏於金屬結構234(或由其覆蓋)之第二介電質層214之部分或剩餘部分使之免遭移除。
參考圖13，在一些實施例中，在蝕刻停止層112、金屬結構234上方且相鄰於第二介電質層214之剩餘部分之一側壁形成一MTJ堆疊224。在一些實施例中，MTJ堆疊224包括一第一磁性層、第一磁性層上方之一穿遂層及穿遂層上方之一第二磁性層。在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成MTJ堆疊224之層之至少一者。根據一些實施例，第一磁性層之一側壁、穿遂層之一側壁及第二磁性層之一側壁接觸第二介電質層214之一側壁。
根據一些實施例，第一磁性層經形成為具有一永久磁化方向。在一些實施例中，第一磁性層包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、Fe3 O4 、CrO2 、CoCr、CoPt、CoCrPt、CoFeCr、CoFePt，CoFeCrPt或其他合適材料之至少一者。根據一些實施例，穿遂層包括一非磁性材料。根據一些實施例，穿遂層包括一絕緣體材料。在一些實施例中，穿遂層包括氧化鎂(MgO)、Al2 O3 、氮化鋁(AlN)、氮氧化鋁(AlON)或其他合適材料之至少一者。在一些實施例中，穿遂層具有介於5埃與15埃之間的一厚度。根據一些實施例，第二磁性層經形成為具有一永久磁化方向。根據一些實施例，第二磁性層122包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、Fe3 O4 、CrO2 、CoCr、CoPt、CoCrPt、CoFeCr、CoFePt、CoFeCrPt或其他合適材料之至少一者。根據一些實施例，第一磁性層及第二磁性層具有一相同材料組合物。
根據一些實施例，通路部分223a之一高度227經選擇為大於隨後形成之MTJ堆疊224之一高度228以減輕MTJ堆疊224與金屬結構234之間的一可能短路。即，通路部分223a之高度經選擇為大於隨後形成之MTJ堆疊224之一高度使得MTJ堆疊224之側壁僅接觸第二介電質層214之剩餘部分且不接觸MTJ堆疊224。
參考圖14，根據一些實施例，在MTJ堆疊224上方且相鄰於第二介電質層214之剩餘部分之一側壁形成一第三介電質層226。根據一些實施例，第三介電質層226之側壁接觸第二介電質層214之側壁且接觸MTJ堆疊224之一部分之側壁，諸如上覆於金屬結構234之第一磁性層、穿遂層及第二磁性層。
在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第三介電質層226。在一些實施例中，第三介電質層226包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第三介電質層226包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。根據一些實施例，第二介電質層214及第三介電質層226具有一相同材料組合物。
參考圖15，根據一些實施例，圖案化第三介電質層226以在金屬結構234上方形成一第二開口225且曝光MTJ堆疊224之一部分。根據一些實施例，藉由電漿蝕刻、RIE、濕式蝕刻或其他合適技術之至少一者圖案化第三介電質層226。在一些實施例中，一光阻劑用於圖案化第三介電質層226。
參考圖16，在第三介電質層226上方且在MTJ堆疊224上方之第二開口225中形成一導電材料層231。根據一些實施例，導電材料層231包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN或其他合適材料之至少一者。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、電化學電鍍(ECP)或其他合適技術之至少一者形成導電材料層231。
參考圖17，移除不在第二開口225中之導電材料層231之部分以在MTJ堆疊224上方且相鄰於第三介電質層226形成一電極232。根據一些實施例，電極232與MTJ堆疊224電磁耦合。根據一些實施例，藉由CMP或其他合適技術之至少一者移除不在第二開口225中之導電材料層231之部分。在一些實施例中，電極232之一最上表面與第三介電質層226之一最上表面共面。
根據一些實施例，半導體裝置200包含藉由電極232、MTJ堆疊224、金屬結構234、第二接點110b及導電部件108b至第二源極/汲極區102b之一電連接。根據一些實施例，藉由更改MTJ堆疊224之磁性層之一者之一磁場方向來將資料寫入至半導體裝置200。可明白，下伏於第三介電質層226(或由其覆蓋)之MTJ堆疊224之部分可稱為虛設MTJ堆疊，因為MTJ堆疊之此部分不用於儲存資料且僅僅係形成製程之一剩餘部分。
轉至圖18，在一基板101上形成一半導體裝置300之至少部分。在一些實施例中，基板101包括一磊晶層、一絕緣體上覆矽(SOI)結構、一晶圓或由一晶圓形成之一晶粒之至少一者。在一些實施例中，基板101包括矽、鍺、碳化物、鎵、砷化物、鍺、砷、銦、氧化物、藍寶石或其他合適材料之至少一者。在一些實施例中，基板101係一p型基板(P基板)或一n型基板(N基板)之至少一者。在一些實施例中，基板101包括一摻雜磊晶層、一梯度半導體層或複數個半導體層之至少一者，其中該等半導體層之一或多者具有不同於複數個半導體層之另一層之一類型。在一些實施例中，基板101包括一p井或一n井之至少一者。
根據一些實施例，基板101包含一絕緣體層。在一些實施例中，絕緣體層包括氧化矽、藍寶石或其他合適材料之至少一者。在一些實施例中，絕緣體層包括一埋藏式氧化物層(BOX)。在一些實施例中，藉由佈植、氧化、沉積或其他合適技術之至少一者形成絕緣體層。在一些實施例中，絕緣體層係一SOI結構之一組件。
仍參考圖18，在基板101中形成一第一源極/汲極區102a及一第二源極/汲極區102b。第一源極/汲極區102a藉由一導電部件108a耦合至一第一接點110a。第二源極/汲極區102b藉由一導電部件108b耦合至一第二接點。在一些實施例中，藉由離子佈植、原位摻雜或其他合適技術之至少一者形成第一源極/汲極區102a或第二源極/汲極區102b之至少一者。在基板101上方形成包含一閘極電極之一閘極堆疊104。
在基板101、閘極堆疊104、第一源極/汲極區102a或第二源極/汲極區102b之至少一者上方形成一第一介電質層106。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第一介電質層106。在一些實施例中，第一介電質層106包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第一介電質層106包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。根據一些實施例，在第一介電質層106中諸如藉由蝕刻形成一或多個開口，且在一或多個開口之至少一者中形成第一接點110a、導電部件108a、第二接點110b或導電部件108b之至少一者。
仍參考圖18，在第一介電質層106上方形成一蝕刻停止層112。在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成蝕刻停止層112。在一些實施例中，蝕刻停止層112包括SiON、SiN、SiC、碳摻雜氧化矽或其他合適材料之至少一者。
仍參考圖18，在蝕刻停止層112上方形成一第二介電質層314。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第二介電質層314。在一些實施例中，第二介電質層314包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第二介電質層314包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。
參考圖19，根據一些實施例，圖案化第二介電質層314及蝕刻停止層112以形成一開口323且曝光第二接點110b。在一些實施例中，藉由單鑲嵌製程圖案化第二介電質層314或蝕刻停止層112之至少一者。在一些實施例中，藉由電漿蝕刻、反應性離子蝕刻(RIE)、濕式蝕刻或其他合適技術之至少一者圖案化第二介電質層314或蝕刻停止層112之至少一者。在一些實施例中，一光阻劑用於圖案化第二介電質層314或蝕刻停止層112之至少一者。
參考圖20，在一些實施例中，在開口323中且在第二接點110b上方形成一金屬結構342。在一些實施例中，金屬結構342包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN或其他合適材料之至少一者。在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、ECP或其他合適技術之至少一者形成金屬結構342。在一些實施例中，金屬結構342經受CMP。在一些實施例中，金屬結構342之一最上表面與第二介電質層314之一最上表面共面。
參考圖21，在第二介電質層314及金屬結構342上方形成一第三介電質層326。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第三介電質層326。在一些實施例中，第三介電質層326包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第三介電質層326包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。根據一些實施例，第二介電質層314及第三介電質層326具有一相同材料組合物。
仍參考圖21，根據一些實施例，界定第三介電質層326接觸第二介電質層314之一第一介面328。
參考圖22，根據一些實施例，圖案化第三介電質層326以形成一第二開口325且曝光金屬結構342。根據一些實施例，藉由電漿蝕刻、RIE、濕式蝕刻或其他合適技術之至少一者圖案化第三介電質層326。在一些實施例中，一光阻劑用於圖案化第三介電質層326。在一些實施例中，開口325之一寬度大於金屬結構342之一寬度。
參考圖23，在一些實施例中，在第三介電質層326上方且在金屬結構342上方之第二開口325中形成一MTJ堆疊324。在一些實施例中，MTJ堆疊224包括一第一磁性層、第一磁性層上方之一穿遂層及穿遂層上方之一第二磁性層。在一些實施例中，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成MTJ堆疊324之層之至少一者。根據一些實施例，第一磁性層經形成為具有一永久磁化方向。在一些實施例中，第一磁性層包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、Fe3 O4 、CrO2 、CoCr、CoPt、CoCrPt、CoFeCr、CoFePt，CoFeCrPt或其他合適材料之至少一者。根據一些實施例，穿遂層包括一非磁性材料。根據一些實施例，穿遂層包括一絕緣體材料。在一些實施例中，穿遂層包括氧化鎂(MgO)、Al2 O3 、氮化鋁(AlN)、氮氧化鋁(AlON)或其他合適材料之至少一者。在一些實施例中，穿遂層具有介於5埃與15埃之間的一厚度。根據一些實施例，第二磁性層經形成為具有一永久磁化方向。根據一些實施例，第二磁性層包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、Fe3 O4 、CrO2 、CoCr、CoPt、CoCrPt、CoFeCr、CoFePt、 CoFeCrPt或其他合適材料之至少一者。根據一些實施例，第一磁性層及第二磁性層具有一相同材料組合物。
根據一些實施例，第二開口325之高度經選擇為大於隨後形成之MTJ堆疊324之一高度。在一些實施例中，第二開口中325中之MTJ堆疊324之部分之一最上表面不與第三介電質層326之一最上表面共面。在一些實施例中，第二開口325中之MTJ堆疊324之部分之最上表面在第三介電質層326之最上表面下方。在一些實施例中，第二開口325中之MTJ堆疊324之部分之最上表面與第三介電質層326之最上表面共面。
參考圖24，根據一些實施例，移除不在第二開口325中之MTJ堆疊324之部分。根據一些實施例，移除在第二開口325中之MTJ堆疊324之部分之最上表面上方延伸之第三介電質層326之部分。根據一些實施例，藉由CMP或其他合適技術之至少一者移除不在第二開口325中之MTJ堆疊324之部分或在第二開口325中之MTJ堆疊324之部分之最上表面上方延伸之第三介電質層326之部分之至少一者。在一些實施例中，繼移除不在第二開口325中之MTJ堆疊324之部分之後，MTJ堆疊324之最上表面與第三介電質層326之最上表面共面。在一些實施例中，繼移除不在第二開口325中之MTJ堆疊324之部分之後，第二開口325中之MTJ堆疊324之部分之最上表面在第三介電質層326之最上表面下方。
參考圖25，在第三介電質層326及MTJ堆疊324上方形成一第四介電質層334。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適技術之至少一者形成第四介電質層334。在一些實施例中，第四介電質層334包括金屬氮化物、高k介電質、稀土氧化物、稀土氧化物之鋁酸鹽、稀土氧化物之矽酸鹽或其他合適材料之至少一者。根據一些實施例，第四介電質層334包括SiN、SiO2 、Si3 N4 、TiO2 、Ta2 O5 、ZrO2 、Y2 O3 、La2 O5 、HfO2 或其他合適材料之至少一者。根據一些實施例，第二介電質層214及第四介電質層334具有一相同材料組合物。根據一些實施例，第三介電質層326及第四介電質層334具有一相同材料組合物。
仍參考圖25，根據一些實施例，界定第四介電質層334接觸第三介電質層326之一第二介面335。
參考圖26，根據一些實施例，圖案化第四介電質層334以形成一第三開口327且曝光MTJ堆疊324。根據一些實施例，藉由電漿蝕刻、RIE、濕式蝕刻或其他合適技術之至少一者圖案化第四介電質層334。在一些實施例中，一光阻劑用於圖案化第四介電質層334。
參考圖27，在第四介電質層334上方且在MTJ堆疊324上方之第三開口327中形成一導電材料層331。根據一些實施例，導電材料層331包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN或其他合適材料之至少一者。根據一些實施例，藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、電化學電鍍(ECP)或其他合適技術之至少一者形成導電材料層331。
參考圖28，移除不在第三開口327中之導電材料層331之部分以在MTJ堆疊324上方形成一電極332。根據一些實施例，電極332與MTJ堆疊324電磁耦合。根據一些實施例，藉由CMP或其他合適技術之至少一者移除不在第三開口327中之導電材料層331之部分。在一些實施例中，電極332之一最上表面與第四介電質層334之一最上表面共面。
根據一些實施例，半導體裝置300包含藉由電極332、MTJ堆疊324、金屬結構342、第二接點110b及導電部件108b至第二源極/汲極區102b之一電連接。根據一些實施例，藉由更改MTJ堆疊324之磁性層之一者之一磁場方向來將資料寫入至半導體裝置300。
根據一些實施例，本文中所描述之製程能夠在不使用一離子束蝕刻(IBE)蝕刻MTJ之情況下形成MTJ。因而，可減輕歸因於IBE期間之濺鍍之MTJ之一重新沉積(此可導致MTJ之短路)，且可減輕對其他層(諸如蝕刻停止層)之損壞，從而改良半導體裝置之整體效能。此外，應明白，雖然前述實施例繪示在靠近源極/汲極區之介電質層中形成MTJ堆疊，但在一些實施例中，可在進一步遠離源極/汲極區之介電質層中形成MTJ堆疊，且可在接點與MTJ堆疊之間形成通路結構或其他導電結構以將源極/汲極區連接至MTJ堆疊。
根據一些實施例，提供一種半導體裝置。該半導體裝置包含：一半導體層，其包含一源極/汲極區；一第一磁性層，其在該半導體層上方；及一第一介電質層，其在該源極/汲極區上方且相鄰於該第一磁性層。該半導體裝置包含：一金屬結構，其延伸穿過該第一介電質層；一第二磁性層，其在該金屬結構上方；及一第二介電質層，其在該第一磁性層上方且相鄰於該第一介電質層。
根據一些實施例，該第一磁性層及該第二磁性層具有一相同材料組合物。
根據一些實施例，該第二介電質層相鄰於該第二磁性層。
根據一些實施例，該第一介電質層之一側壁接觸該第一磁性層之一側壁及該第二介電質層之一側壁。
根據一些實施例，該半導體裝置包含在該第二磁性層上方且相鄰於該第二介電質層之一電極。
根據一些實施例，該半導體裝置包含：一第一絕緣體，其在該第一磁性層上方；及一第三磁性層，其在該第一絕緣體上方。該第一磁性層、該第一絕緣體及該第三磁性層界定一虛設磁性穿遂接面堆疊。
根據一些實施例，該半導體裝置包含：一穿遂層，其在該第二磁性層上方；及一第三磁性層，其在該穿遂層上方。該第二磁性層、該穿遂層及該第三磁性層界定一磁性穿遂接面。
根據一些實施例，該第二介電質層之一側壁接觸該第一介電質層之一側壁及該第一磁性層之一側壁。
根據一些實施例，該第二介電質層之該側壁接觸該金屬結構之一側壁。
根據一些實施例，提供一種半導體裝置。該半導體裝置具有：一半導體層，其包含一源極/汲極區；一第一介電質層，其在該半導體層上方；及一第一磁性層，其在該源極/汲極區上方且相鄰於該第一介電質層。該半導體裝置具有：一第二介電質層，其在該第一介電質層上方，其中界定該第二介電質層接觸該第一介電質層之一介面；及一電極，其在該第一磁性層上方且相鄰於該第二介電質層。
根據一些實施例，該半導體裝置包含在該源極/汲極區上方之一金屬結構，其中該金屬結構在該源極/汲極區與該第一磁性層之間。
根據一些實施例，該半導體裝置包含：一絕緣體，其在該第一磁性層上方；及一第二磁性層，其在該絕緣體上方，其中該絕緣體及該第二磁性層在該第一磁性層與該電極之間。
根據一些實施例，該半導體裝置包含：一第二介電質層，其在該第一介電質層下方；及一接點，其相鄰於該第二介電質層且在該源極/汲極區上方。
根據一些實施例，該第一磁性層接觸該接點之一頂表面。
根據一些實施例，該半導體裝置包含在該接點上方之一金屬結構，其中該金屬結構在該接點與該第一磁性層之間。
根據一些實施例，提供一種形成一半導體裝置之方法。該方法包含：在一源極/汲極區上方形成一第一介電質層；在該源極/汲極區上方之該第一介電質層中形成一第一開口；及在該第一開口中形成一金屬結構。該方法包含：移除該第一介電質層之一第一部分同時維持下伏於該金屬結構之該第一介電質層之一第二部分；及在包含該源極/汲極區之一半導體層上方形成一第一磁性層。該第一磁性層相鄰於該第一介電質層之該第二部分。
根據一些實施例，該方法包含在該金屬結構上方形成一第二磁性層。
根據一些實施例，形成該第一磁性層及形成該第二磁性層包含同時形成該第一磁性層及該第二磁性層。
根據一些實施例，該方法包含在該第一磁性層上方且相鄰於該第一介電質層形成一第二介電質層。
根據一些實施例，該方法包含在形成該第二介電質層之前在該金屬結構上方形成一第二磁性層。形成該第二介電質層包含在該第二磁性層上方形成該第二介電質層。該方法亦包含：移除該第二磁性層上方之該第二介電質層之一部分以形成一第二開口；及在該第二開口中形成一接點。
前述內容概述若干實施例之特徵使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應明白，其等可容易使用本揭露作為設計或修改用於實行本文中所介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之一基礎。熟習此項技術者亦應認知，此等等效構造不背離本揭露之精神及範疇，且其等可在不背離本揭露之精神及範疇之情況下在本文中作出各種改變、置換及更改。
儘管已用特定於結構特徵或方法動作之語言描述標的物，但應理解，隨附發明申請專利範圍之標的物不一定限於上述特定特徵或動作。相反，上述特定特徵及動作作為實施至少一些技術方案之實例形式而揭露。
本文中提供實施例之各種操作。描述一些或所有操作之順序不應被解釋為暗示此等操作必定順序相關。獲益於本描述將明白替代排序。此外，將理解，本文中所提供之各實施例中未必存在所有操作。再者，將理解，在一些實施例中無需所有操作。
將明白，在一些實施例中，本文中所描繪之層、特徵、元件等例如出於簡化及易於理解之目的而以相對於彼此之特定尺寸(諸如結構尺寸或定向)繪示，且實際尺寸實質上不同於本文中所繪示之尺寸。另外，存在用於形成本文中所提及之層、區、特徵、元件等之各種技術，舉例而言諸如蝕刻技術、平坦化技術、佈植技術、摻雜技術、旋塗技術、濺鍍技術、生長技術、沉積技術(諸如化學氣相沉積(CVD))之至少一者。
此外，「例示性」在本文中用來意謂用作一實例、例項、圖解等，且不一定係有利的。如本申請案中所使用，「或」意欲於意謂包含性「或」而非排他性「或」。另外，本申請案及隨附發明申請專利範圍中所使用之「一」及「一個」通常被解釋為意謂「一或多個」，除非另有指定或自內文清楚地指向單數形式。再者，A及B及/或類似者之至少一者通常意謂A或B或A及B兩者。此外，就「包含」、「具有(having、has)」、「擁有」或其等變體而言，此等術語意欲於以類似於術語「包括」之一方式包含。再者，除非另有指定，否則「第一」、「第二」或類似者並非意欲於暗示時間態樣、空間態樣、排序等。相反，此等術語僅僅用作特徵、元件、項目等之識別符、名稱等。例如，一第一元件及一第二元件通常對應於元件A及元件B或兩個不同或兩個同一元件或相同元件。
再者，儘管已關於一或多個實施方案展示及描述本揭露，但基於對本說明書及附圖之閱讀及理解，一般技術者將想到等效更改及修改。本揭露包括所有此等修改及更改且僅受隨附發明申請專利範圍之範疇限制。尤其關於由上述組件(例如，元件、資源等)執行之各種功能，除非另有指示，否則用來描述此等組件之術語意欲對應於執行所描述組件之指定功能之任何組件(例如，功能上等效)，即使結構上不等效於所揭露結構。另外，雖然可能已關於若干實施方案之僅一者揭露本揭露之一特定特定，但此特徵可與其他實施方案之一或多個其他特徵組合，此對於任何給定或特定應用可係期望及有利的。
100:半導體裝置 101:基板 102a:第一源極/汲極區 102b:第二源極/汲極區 104:閘極堆疊 106:第一介電質層 108a:導電部件 108b:導電部件 110a:第一接點 110b:第二接點 112:蝕刻停止層 114:第二介電質層 118:第一磁性層 120:穿遂層 122:第二磁性層 123:開口 123a:通路部分 123b:溝槽部分 124:磁性穿遂接面(MTJ)堆疊 125:第二開口 126:第三介電質層 128:第一介面 131:導電材料層 132:電極 200:半導體裝置 214:第二介電質層 223:第一開口 223a:通路部分 223b:溝槽部分 224:磁性穿遂接面(MTJ)堆疊 225:第二開口 226:第三介電質層 227:高度 228:高度 231:導電材料層 232:電極 234:金屬結構 300:半導體裝置 314:第二介電質層 323:開口 324:磁性穿遂接面(MTJ)堆疊 325:第二開口 326:第三介電質層 327:第三開口 328:第一介面 331:導電材料層 332:電極 334:第四介電質層 335:第二介面 342:金屬結構
當結合附圖閱讀時，自下文詳細描述最好地理解本揭露之態樣。應注意，根據標準行業實踐，各種構件不一定按比例繪製。事實上，為清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1至圖8係根據一或多項實施例之處於各個製造階段之一半導體裝置之圖解。
圖9至圖17係根據一或多項實施例之處於各個製造階段之一半導體裝置之圖解。
圖18至圖28係根據一或多項實施例之處於各個製造階段之一半導體裝置之圖解。
100:半導體裝置
101:基板
102a:第一源極/汲極區
102b:第二源極/汲極區
104:閘極堆疊
106:第一介電質層
108a:導電部件
108b:導電部件
110a:第一接點
110b:第二接點
112:蝕刻停止層
114:第二介電質層
118:第一磁性層
120:穿遂層
122:第二磁性層
124:磁性穿遂接面(MTJ)堆疊
126:第三介電質層
128:第一介面
132:電極

Claims (10)

  1. 一種半導體裝置，其包括：一半導體層，其包括一源極/汲極區；一第一磁性層，其在該半導體層上方；一第一介電質層，其在該源極/汲極區上方且相鄰於該第一磁性層；一金屬結構，其延伸穿過該第一介電質層；一第二磁性層，其在該金屬結構上方；及一第二介電質層，其在該第一介電質層上方且相鄰於該第一介電質層；其中該第一介電質層之一側壁接觸該第一磁性層之一側壁及該第二介電質層之一側壁。
  2. 如請求項1之半導體裝置，其中該第一磁性層及該第二磁性層具有一相同材料組合物。
  3. 如請求項1之半導體裝置，其中該第二介電質層相鄰於該第二磁性層。
  4. 如請求項1之半導體裝置，其中該第二介電質層之該側壁接觸該第一磁性層之一側壁及該第一介電質層之該側壁。
  5. 一種半導體裝置，其包括： 一半導體層，其包括一源極/汲極區；一第一介電質層，其在該半導體層上方；一第一磁性層，其在該源極/汲極區上方且相鄰於該第一介電質層，其中該第一介電質層之一側壁接觸該第一磁性層之一側壁；一第二介電質層，其在該第一介電質層上方，其中界定該第二介電質層接觸該第一介電質層之一介面；及一電極，其在該第一磁性層上方且相鄰於該第二介電質層。
  6. 如請求項5之半導體裝置，其進一步包括：一金屬結構，其在該源極/汲極區上方，其中該金屬結構在該源極/汲極區與該第一磁性層之間。
  7. 如請求項5之半導體裝置，其進一步包括：一穿遂層，其在該第一磁性層上方；及一第二磁性層，其在該穿遂層上方，其中該穿遂層及該第二磁性層在該第一磁性層與該電極之間。
  8. 一種形成一半導體裝置之方法，其包括：在一源極/汲極區上方形成一第一介電質層；在該源極/汲極區上方之該第一介電質層中形成一第一開口；在該第一開口中形成一金屬結構；移除該第一介電質層之一第一部分同時維持下伏於該金屬結構之該第一介電質層之一第二部分；及 在包括該源極/汲極區之一半導體層上方形成一第一磁性層，其中該第一磁性層相鄰於該第一介電質層之該第二部分。
  9. 如請求項8之方法，其進一步包括：在該金屬結構上方形成一第二磁性層。
  10. 如請求項8之方法，其進一步包括：在該第一磁性層上方且相鄰於該第一介電質層形成一第二介電質層。
TW108137134A 2018-10-31 2019-10-15 半導體裝置及其製造方法 TWI735053B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753187P 2018-10-31 2018-10-31
US62/753,187 2018-10-31
US16/400,439 2019-05-01
US16/400,439 US11127788B2 (en) 2018-10-31 2019-05-01 Semiconductor device having magnetic tunnel junction (MTJ) stack

Publications (2)

Publication Number Publication Date
TW202021113A TW202021113A (zh) 2020-06-01
TWI735053B true TWI735053B (zh) 2021-08-01

Family

ID=70327302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137134A TWI735053B (zh) 2018-10-31 2019-10-15 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US11127788B2 (zh)
KR (1) KR102309357B1 (zh)
CN (1) CN111129064B (zh)
DE (1) DE102019118344A1 (zh)
TW (1) TWI735053B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923137B2 (en) * 2015-03-05 2018-03-20 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
TWI628817B (zh) * 2015-06-25 2018-07-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法
US10102893B2 (en) * 2016-06-28 2018-10-16 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1009064A (en) 1909-05-05 1911-11-21 Emile Gobbe Gas-producer.
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2003243630A (ja) * 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
WO2003096423A1 (fr) * 2002-05-13 2003-11-20 Nec Corporation Dispositif de stockage a semi-conducteurs et procede de production de celui-ci
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
KR100568512B1 (ko) 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US6977181B1 (en) * 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
JP2013012681A (ja) * 2011-06-30 2013-01-17 Toshiba Corp 磁気抵抗効果素子及びその製造方法
JP5542856B2 (ja) * 2012-03-21 2014-07-09 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
KR20160049140A (ko) * 2014-10-24 2016-05-09 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 제조 방법
KR102235609B1 (ko) * 2014-12-08 2021-04-02 삼성전자주식회사 Mram 기반의 프레임 버퍼링 장치, 그 장치를 포함하는 디스플레이 구동 장치 및 디스플레이 장치
US9660183B2 (en) * 2015-02-26 2017-05-23 Globalfoundries Singapore Pte. Ltd. Integration of spintronic devices with memory device
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US10475985B2 (en) * 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
US9583167B2 (en) * 2015-04-29 2017-02-28 Globalfoundries Singapore Pte. Ltd. Low power memory cell with high sensing margin
US10096768B2 (en) * 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US10199572B2 (en) * 2015-05-27 2019-02-05 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US9786839B2 (en) * 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
KR102358565B1 (ko) 2015-09-09 2022-02-04 삼성전자주식회사 자기 저항 소자를 포함하는 반도체 소자
US9865649B2 (en) * 2015-09-25 2018-01-09 Globalfoundries Singapore Pte. Ltd. Integrated two-terminal device and logic device with compact interconnects having shallow via for embedded application
US10032713B2 (en) * 2016-01-27 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
JP2018078257A (ja) 2016-11-11 2018-05-17 東芝メモリ株式会社 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ
US10446607B2 (en) * 2016-12-28 2019-10-15 GLOBALFOUNDARIES Singapore Pte. Ltd. Integrated two-terminal device with logic device for embedded application
US11404630B2 (en) * 2016-12-30 2022-08-02 Intel Corporation Perpendicular spin transfer torque memory (pSTTM) devices with enhanced stability and method to form same
US20180233661A1 (en) * 2017-02-15 2018-08-16 Globalfoundries Singapore Pte. Ltd. Device alignment mark using a planarization process
US10283700B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10276634B2 (en) * 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
US10276794B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10658571B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10535816B2 (en) * 2017-11-22 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure, MRAM device using the via structure and method for fabricating the MRAM device
US10756258B2 (en) * 2017-11-27 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US11430943B2 (en) * 2018-06-28 2022-08-30 Intel Corporation Magnetic tunnel junction (MTJ) devices with a synthetic antiferromagnet (SAF) structure including a magnetic skyrmion
US10529913B1 (en) * 2018-06-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US10790439B2 (en) * 2018-07-24 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell with top electrode via
US11189659B2 (en) * 2018-08-29 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode to via interface
US11411047B2 (en) * 2018-09-11 2022-08-09 Intel Corporation Stacked transistor bit-cell for magnetic random access memory
US11594270B2 (en) * 2018-09-25 2023-02-28 Intel Corporation Perpendicular spin injection via spatial modulation of spin orbit coupling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923137B2 (en) * 2015-03-05 2018-03-20 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
TWI628817B (zh) * 2015-06-25 2018-07-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法
US10102893B2 (en) * 2016-06-28 2018-10-16 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions

Also Published As

Publication number Publication date
CN111129064B (zh) 2022-08-02
US20200135803A1 (en) 2020-04-30
CN111129064A (zh) 2020-05-08
KR20200050361A (ko) 2020-05-11
KR102309357B1 (ko) 2021-10-08
TW202021113A (zh) 2020-06-01
US11127788B2 (en) 2021-09-21
DE102019118344A1 (de) 2020-04-30

Similar Documents

Publication Publication Date Title
US11145806B2 (en) Magnetic tunnel junction with reduced damage
US9070871B2 (en) Method for fabricating magnetoresistive random access memory element
US8847338B2 (en) Method for forming a self-aligned hard mask for contact to a tunnel junction
US10263035B2 (en) Magnetoresistive random access memory devices and methods of manufacturing the same
US11856866B2 (en) Magnetic tunnel junction devices
CN103985672B (zh) 从半导体器件去除膜的方法
TW201923762A (zh) 半導體結構與製造方法
CN113809230B (zh) 形成存储器单元的方法以及集成电路
US8574927B2 (en) Magnetic tunnel junction device and its fabricating method
CN113540148B (zh) 半导体器件及其形成方法
KR20220119644A (ko) 반전된 넓은 베이스 이중 자기 터널 접합 디바이스
TWI735053B (zh) 半導體裝置及其製造方法
TWI843098B (zh) 積體電路結構及其製造方法
CN112885961B (zh) 一种sot-mram器件及其制作方法
US20230223063A1 (en) Semiconductor memory structure and method for forming the same
TW202320324A (zh) 積體電路結構及其製造方法
CN113016033A (zh) 磁隧道结、磁电阻随机存储器、芯片及制备方法