CN111129064A - 半导体器件及制造方法 - Google Patents

半导体器件及制造方法 Download PDF

Info

Publication number
CN111129064A
CN111129064A CN201911035330.3A CN201911035330A CN111129064A CN 111129064 A CN111129064 A CN 111129064A CN 201911035330 A CN201911035330 A CN 201911035330A CN 111129064 A CN111129064 A CN 111129064A
Authority
CN
China
Prior art keywords
layer
dielectric layer
magnetic
over
magnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911035330.3A
Other languages
English (en)
Other versions
CN111129064B (zh
Inventor
牛宝华
陈大受
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111129064A publication Critical patent/CN111129064A/zh
Application granted granted Critical
Publication of CN111129064B publication Critical patent/CN111129064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

根据本申请的实施例，提供了半导体器件。该半导体器件具有半导体层，该半导体层包括源极/漏极区、半导体层上方的第一磁性层、以及在源极/漏极区上方并与第一磁性层相邻的第一介电层。半导体器件具有延伸穿过第一介电层的金属结构、在金属结构上方的第二磁性层、以及在第一磁性层上方并与第一介电层相邻的第二介电层。另外，本申请的实施例还提供了其他半导体器件以及形成半导体器件的方法。

Description

半导体器件及制造方法
技术领域
本申请的实施例涉及半导体领域，并且更具体地，涉及半导体器件及其制造方法。
背景技术
磁随机存取存储器(MRAM)是用于存储数据的技术。MRAM基于MRAM单元内的磁隧道结(MTJ)器件的电阻来存储数据。MTJ器件通常包括由绝缘体层分开的两个磁性层。通过改变MTJ器件的一个磁性层的磁场方向将数据写入MRAM单元。磁场方向影响MTJ器件的电阻，从而存储写入的数据。
发明内容
根据本申请的实施例，提供了一种半导体器件，包括：包括源极/漏极区的半导体层；所述半导体层上方的第一磁性层；所述源极/漏极区上方并与所述第一磁性层相邻的第一介电层；延伸穿过所述第一介电层的金属结构；所述金属结构上方的第二磁性层；以及在所述第一磁性层上方并与所述第一介电层相邻的第二介电层。
根据本申请的实施例，提供了一种半导体器件，包括：包括源极/漏极区的半导体层；所述半导体层上方的第一介电层；所述源极/漏极区上方并与所述第一介电层相邻的第一磁性层；在所述第一介电层上方的第二介电层，其中限定界面，其中所述第二介电层接触所述第一介电层；以及所述第一磁性层上方并与所述第二介电层相邻的电极。
根据本申请的实施例，提供了一种形成半导体器件的方法，包括：在源极/漏极区上方形成第一介电层；在所述源极/漏极区上方的所述第一介电层中形成第一开口；在所述第一开口中形成金属结构；去除所述第一介电层的第一部分，同时保持所述第一介电层的位于所述金属结构下面的第二部分；以及在包括所述源极/漏极区的半导体层上方形成第一磁性层，其中所述第一磁性层与所述第一介电层的所述第二部分相邻。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1至图8是根据一个或多个实施例的处于各个制造阶段的半导体器件的图示。
图9至图17是根据一个或多个实施例的处于各个制造阶段的半导体器件的图示。
图18至图28是根据一个或多个实施例的处于各个制造阶段的半导体器件的图示。
具体实施例
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅是实例并不旨在限定。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施方式，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施方式。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
本文提供了一种或多种用于制造半导体器件的技术。在一些实施例中，半导体器件包括MRAM的MTJ器件。
转到图1，在衬底101上形成半导体器件100中的至少一些。在一些实施例中，衬底101包括外延层、绝缘体上硅(SOI)结构、晶圆或由晶圆所形成的管芯的至少一个。在一些实施例中，衬底101包括硅、锗、碳化物、镓、砷化物、锗、砷、铟、氧化物、蓝宝石、或其他合适材料中的至少一种。在一些实施例中，衬底101是p型衬底(P衬底)或n型衬底(N衬底)中的至少一种。在一些实施例中，衬底101包括掺杂外延层、梯度半导体层、或多个半导体层中的至少一个，其中半导体层的一层或多层与多个半导体层中的另一层是不同类型。在一些实施例中，衬底101包括p阱或n阱中的至少一个。
根据一些实施例，衬底101包括绝缘体层。在一些实施例中，绝缘体层包括氧化硅、蓝宝石、或其他合适材料中的至少一种。在一些实施例中，绝缘体层包括掩埋氧化物层(BOX)。在一些实施例中，绝缘体层通过注入、氧化、沉积、或其他合适的技术中的至少一种形成。在一些实施例中，绝缘体层是SOI结构的组件。
仍然参考图1，在衬底101中形成第一源极/漏极区102a和第二源极/漏极区102b。第一源极/漏极区102a通过诸如第一通孔的导电构件108a耦合到第一接触件110a。第二源极/漏极区102b通过诸如第二通孔的导电构件108b耦合到第二接触件110b。在一些实施例中，第一源极/漏极区102a或第二源极/漏极区102b中的至少一个通过离子注入、原位掺杂、或其他合适的技术中的至少一种形成。在衬底101上方形成包括栅电极的栅极堆叠件104。
在衬底101、栅极堆叠件104、第一源极/漏极区102a、或第二源极/漏极区102b中的至少一个上方形成第一介电层106。根据一些实施例，第一介电层106通过物理气相沉积(PVD)、溅射、化学气相沉积(CVD)、低压CVD(LPCVD)、原子层化学气相沉积(ALCVD)、超高真空CVD(UHVCVD)、减压CVD(RPCVD)、分子束外延(MBE)、液相外延(LPE)、或其他合适的技术中的一种形成。在一些实施例中，第一介电层106包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第一介电层106包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。根据一些实施例，在第一介电层106中，诸如通过蚀刻，形成一个或多个开口，并且在一个或多个开口中的至少一个中形成第一接触件110a、导电构件108a、第二接触件110b、或导电构件108b中的至少一个。
仍然参考图1，在第一介电层106上方形成蚀刻停止层112。在一些实施例中，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成蚀刻停止层112。在一些实施例中，蚀刻停止层112包括氮氧化硅(SiON)、SiN、SiC、碳掺杂的氧化硅、或其他合适的材料中的至少一种。
仍然参考图1，在蚀刻停止层112上方形成第二介电层114。根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第二介电层114。在一些实施例中，第二介电层114包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第二介电层114包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。
参考图2，根据一些实施例，图案化第二介电层114和蚀刻停止层112以形成开口123并且暴露处第二接触件110b。在一些实施例中，开口123具有通孔部分123a和沟槽部分123b。在一些实施例中，通过双镶嵌工艺图案化第二介电层114或蚀刻停止层112中的至少一个。在一些实施例中，通过等离子体蚀刻、反应离子蚀刻(RIE)、湿蚀刻、或其他合适技术中的至少一种来图案化第二介电层114或蚀刻停止层112中的至少一个。在一些实施例中，光刻胶用于图案化第二介电层114或蚀刻停止层112中的至少一个，其中光刻胶包括光敏材料，使得光刻胶的性质(诸如溶解度)受光影响。光刻胶是负性光刻胶或正性光刻胶。关于负性光刻胶，负性光刻胶的区域在被光源照射时变得不可溶，使得在后续显影阶段期间向负性光刻胶施加溶剂去除负性光刻胶的非照射区域。因此，在负性光刻胶中形成的图案是由光源和负性光刻胶之间的模板的不透明区域限定的图案的负像。在正性光刻胶中，正性光刻胶的被照射区域变得可溶并且在显影期间经由施加溶剂被去除。因此，在正性光刻胶中形成的图案是光源和正性光刻胶之间的模板的不透明区域的正像。
图3示出在第二介电层114上方和开口123中形成第一磁性层118。在一些实施例中，在第二接触件110b上方并且与蚀刻停止层112的侧壁或限定开口123的第二介电层114的侧壁中的至少一个相邻地形成第一磁性层118的一部分。如本文所用，术语“相邻”是指两个物体横向共面，使得平行于衬底101的顶面延伸的平面与两个物体相交。除非另有说明，否则相邻并不意味着物体彼此直接接触，尽管两个物体可以彼此相邻并且彼此接触。在一些实施例中，第一磁性层118的一部分接触蚀刻停止层112的侧壁或限定开口123的第二介电层114的侧壁中的至少一个。
在一些实施例中，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适技术中的至少一种形成第一磁性层118。根据一些实施例，第一磁性层118形成为具有永久磁化方向。在一些实施例中，第一磁性层118包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、PtMnSb、Fe3O4、CrO2、CoCr、CoPt、CoCrPt、CoFe、CoFeCr、CoFePt、或其他合适的材料中的至少一种。
仍然参考图3，根据一些实施例，在第一磁性层118上方和开口123中形成隧道层120。在一些实施例中，在第二接触件110b上方并且与蚀刻停止层112的侧壁或限定开口123的第二介电层114的侧壁中的至少一个相邻地形成隧道层120的一部分。根据一些实施例，隧道层120包括非磁性材料。根据一些实施例，隧道层120包括绝缘体材料。在一些实施例中，隧道层120包括氧化镁(MgO)、Al2O3、氮化铝(AlN)、氧氮化铝(AlON)、或其他合适材料中的至少一种。在一些实施例中，隧道层120的厚度在5埃和15埃之间。在一些实施例中，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种隧道层120。
仍然参考图3，根据一些实施例，在隧道层120上方和开口123中形成第二磁性层122。在一些实施例中，在第二接触件110b上方并且与蚀刻停止层112的侧壁或限定开口123的第二介电层114的侧壁中的至少一个相邻地形成第二磁性层122的一部分。根据一些实施例，第二磁性层122形成为具有永久磁化方向。在一些实施例中，第二磁性层118包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、PtMnSb、Fe3O4、CrO2、CoCr、CoPt、CoCrPt、CoFe、CoFeCr、CoFePt、或其他合适的材料中的至少一种。在一些实施例中，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第二磁性层122。根据一些实施例，第一磁性层118和第二磁性层122具有相同的材料成分。
第一磁性层118、隧道层120、和第二磁性层122有时被称为MTJ堆叠件124。在一些实施例中，MTJ堆叠件124具有完全或部分圆柱形状。在一些实施例中，MTJ堆叠件124具有完全或部分矩形形状。在一些实施例中，MTJ堆叠件124包括一个或多个其他磁性层或一个或多个其他非磁性层中的至少一种。
参考图4，根据一些实施例，MTJ堆叠件124的不在开口123的通孔部分123a中的部分(参见图2)和限定开口123的沟槽部分123b的第二介电层114的一部分被移除。根据一些实施例，MTJ堆叠件124的不在开口123的通孔部分123a中的部分中的至少一个或者限定开口123的沟槽部分123b的第二介电层114的部分被化学机械平坦化(CMP)或其他合适的技术的至少一种移除。在一些实施例中，MTJ堆叠件124的最上表面与第二介电层114的最上表面共面。
参考图5，根据一些实施例，在第二介电层114和MTJ堆叠件124上方形成第三介电层126。根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第三介电层126。在一些实施例中，第三介电层126包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第三介电层126包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。根据一些实施例，第二介电层114和第三介电层126具有相同的材料成分。
仍然参考图5，根据一些实施例，限定第一界面128，其中第三介电层126接触第二介电层114。
参考图6，根据一些实施例，图案化第三介电层126以形成第二开口125并且暴露出MTJ堆叠件124。根据一些实施例，通过等离子体蚀刻、RIE、湿蚀刻、或其他合适技术中的至少一种来图案化第三介电层126。在一些实施例中，光刻胶用于图案化第三介电层126。
参考图7，在第三介电层126上方和MTJ堆叠件124上方的第二开口125中形成导电材料层131。根据一些实施例，导电材料层131包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN、或其他合适的材料中的一种。根据一些实施例，导电材料层131通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、电化学电镀(ECP)、或其他合适技术中的至少一种形成。
参考图8，去除导电材料层131的不在第二开口125中的部分以在MTJ堆叠件124上方形成电极132。根据一些实施例，电极132电磁耦合MTJ堆叠件124。根据一些实施例，通过CMP、或其他合适技术中的至少一种去除导电材料层131的不在第二开口125中的部分。在一些实施例中，电极132的最上表面与第三介电层126的最上表面共面。
根据一些实施例，半导体器件100包括通过电极132、MTJ堆叠件124、第二接触件110b、和导电构件108b到第二源极/漏极区102b的电连接。根据一些实施例，通过改变MTJ堆叠件124的磁性层之一的磁场方向将数据写入半导体器件100。
转到图9，半导体器件200中的至少一些在衬底101上形成。在一些实施例中，衬底101包括外延层、绝缘体上硅(SOI)结构、晶圆或由晶圆所形成的管芯的至少一个。在一些实施例中，衬底101包括硅、锗、碳化物、镓、砷化物、锗、砷、铟、氧化物、蓝宝石、或其他合适材料中的至少一种。在一些实施例中，衬底101是p型衬底(P衬底)或n型衬底(N衬底)中的至少一种。在一些实施例中，衬底101包括掺杂外延层、梯度半导体层、或多个半导体层中的至少一个，其中半导体层的一层或多层与多个半导体层中的另一层是不同类型。在一些实施例中，衬底101包括p阱或n阱中的至少一个。
根据一些实施例，衬底101包括绝缘体层。在一些实施例中，绝缘体层包括氧化硅、蓝宝石、或其他合适材料中的至少一种。在一些实施例中，绝缘体层包括掩埋氧化物层(BOX)。在一些实施例中，绝缘体层通过注入、氧化、沉积、或其他合适的技术中的至少一种形成。在一些实施例中，绝缘体层是SOI结构的组件。
仍然参考图9，在衬底101中形成第一源极/漏极区102a和第二源极/漏极区102b。第一源极/漏极区102a通过导电构件108a耦合到第一接触件110a。第二源极/漏极区102b通过导电构件108b耦合到第二接触件110b。在一些实施例中，第一源极/漏极区102a或第二源极/漏极区102b中的至少一个通过离子注入、原位掺杂、或其他合适的技术中的至少一种形成。在衬底101上方形成包括栅电极的栅极堆叠件104。
在衬底101、栅极堆叠件104、第一源极/漏极区102a、或第二源极/漏极区102b中的至少一个上方形成第一介电层106。根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第一介电层106。在一些实施例中，第一介电层106包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第一介电层106包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。根据一些实施例，在第一介电层106中，诸如通过蚀刻，形成一个或多个开口，并且在一个或多个开口中的至少一个中形成第一接触件110a、导电构件108a、第二接触件110b、或导电构件108b中的至少一个。
仍然参考图9，在第一介电层106上方形成蚀刻停止层112。在一些实施例中，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成蚀刻停止层112。在一些实施例中，蚀刻停止层112包括SiON、SiN、SiC、碳掺杂的氧化硅、或其他合适的材料中的至少一种。
仍然参考图9，在蚀刻停止层112上方形成第二介电层214。根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第二介电层214。在一些实施例中，第二介电层214包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第二介电层214包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。
参考图10，根据一些实施例，图案化第二介电层214和蚀刻停止层112以形成第一开口223并且暴露出第二接触件110b。在一些实施例中，开口223具有通孔部分223a和沟槽部分223b。在一些实施例中，通过双镶嵌工艺图案化第二介电层214或蚀刻停止层112中的至少一个。在一些实施例中，通过等离子体蚀刻、反应离子蚀刻(RIE)、湿蚀刻、或其他合适技术中的至少一种来图案化第二介电层214或蚀刻停止层112中的至少一个。在一些实施例中，光刻胶用于图案化第二介电层214或蚀刻停止层112中的至少一个。
参考图11，在一些实施例中，金属结构234形成在第一开口223的通孔部分223a和沟槽部分223b中以及第二接触件110b上方。根据一些实施例，金属结构234包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN、或其他合适的材料中的一种。在一些实施例中，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、ECP、或其他合适的技术中的至少一种形成金属结构234。在一些实施例中，金属结构234经受化学机械抛光。在一些实施例中，金属结构234的最上表面与第二介电层214的最上表面共面。
参考图12，在一些实施例中，去除第二介电层214。根据一些实施例，通过等离子体蚀刻、RIE、湿蚀刻中的至少一种来去除第二介电层214。根据一些实施例，保留第二介电层214的位于第一开口223的沟槽部分223b中形成的金属结构234的一部分下面(或被其覆盖)。在一些实施例中，光刻胶用于去除第二介电层214。在一些实施例中，金属结构234的蚀刻选择性与第二介电层214的蚀刻选择性充分不同，金属结构234用作硬掩模以保护第二介电层214的在金属结构234下面(或被金属结构234覆盖)的部分或剩余部分不在第二介电层的去除工艺期间被去除。
参考图13，在一些实施例中，MTJ堆叠件224形成在蚀刻停止层112、金属结构234上方，并且邻近第二介电层214的剩余部分的侧壁。在一些实施例中，MTJ堆叠件224包括第一磁性层、第一磁性层上方的隧道层、和隧道层上方的第二磁性层。在一些实施例中，MTJ堆叠件224的至少一层通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适技术中的至少一种形成。根据一些实施例，第一磁性层的侧壁、隧道层的侧壁、和第二磁性层的侧壁接触第二介电层214的侧壁。
根据一些实施例，第一磁性层118形成为具有永久磁化方向。在一些实施例中，第一磁性层包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、PtMnSb、Fe3O4、CrO2、CoCr、CoPt、CoCrPt、CoFe、CoFeCr、CoFePt、或其他合适的材料中的至少一种。根据一些实施例，隧道层包括非磁性材料。根据一些实施例，隧道层包括绝缘体材料。在一些实施例中，隧道层包括氧化镁(MgO)、Al2O3、氮化铝(AlN)、氧氮化铝(AlON)、或其他合适材料中的至少一种。在一些实施例中，隧道层的厚度在5埃和15埃之间。根据一些实施例，第二磁性层形成为具有永久磁化方向。在一些实施例中，第二磁性层118包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、PtMnSb、Fe3O4、CrO2、CoCr、CoPt、CoCrPt、CoFe、CoFeCr、CoFePt、或其他合适的材料中的至少一种。根据一些实施例，第一磁性层和第二磁性层具有相同的材料成分。
根据一些实施例，通孔部分223a的高度227被选择为大于随后形成的MTJ堆叠件224的高度228，以减轻MTJ堆叠件224与金属结构234之间的可能短路。这是选择通孔部分223a的高度大于随后形成的MTJ堆叠件224的高度，使得MTJ堆叠件224的侧壁仅接触第二介电层214的剩余部分并且不接触MTJ堆叠件224。
参考图14，根据一些实施例，第三介电层226在MTJ堆叠件224上方并且邻近第二介电层214的剩余部分的侧壁形成。根据一些实施例，第三介电层226的侧壁接触第二介电层214的侧壁并接触MTJ堆叠件224的一部分的侧壁，诸如第一磁性层、隧道层、和覆盖金属结构234的第二磁性层。
根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第三介电层226。在一些实施例中，第三介电层226包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第三介电层226包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。根据一些实施例，第二介电层214和第三介电层226具有相同的材料成分。
参考图15，根据一些实施例，图案化第三介电层226以形成第二开口225并且暴露出金属结构234上方的MTJ堆叠件224的部分。根据一些实施例，通过等离子体蚀刻、RIE、湿蚀刻、或其他合适技术中的至少一种来图案化第三介电层226。在一些实施例中，光刻胶用于图案化第三介电层226。
参考图16，在第三介电层226上方和MTJ堆叠件224上方的第二开口225中形成导电材料层231。根据一些实施例，导电材料层231包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN、或其他合适的材料中的一种。根据一些实施例，导电材料层231通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、电化学电镀(ECP)、或其他合适技术中的至少一种形成。
参考图17，去除导电材料层231的不在第二开口225中的部分以在MTJ堆叠件224上方并且与第三介电层226相邻地形成电极232。根据一些实施例，电极132电磁耦合MTJ堆叠件224。根据一些实施例，通过CMP、或其他合适技术中的至少一种去除导电材料层231的不在第二开口225中的部分。在一些实施例中，电极232的最上表面与第三介电层226的最上表面共面。
根据一些实施例，半导体器件200包括通过电极232、MTJ堆叠件224、金属结构234、第二接触件110b、和导电构件108b到第二源极/漏极区102b的电连接。根据一些实施例，通过改变MTJ堆叠件224的磁性层之一的磁场方向将数据写入半导体器件200。可以理解，MTJ堆叠件224的位于第三介电层226下面(或由其覆盖)的部分可以被称为伪MTJ堆叠件，因为MTJ堆叠件的该部分不用于存储数据并且仅仅是形成工艺的剩余部分。
转到图18，半导体器件300中的至少一些在衬底101上形成。在一些实施例中，衬底101包括外延层、绝缘体上硅(SOI)结构、晶圆或由晶圆所形成的管芯的至少一个。在一些实施例中，衬底101包括硅、锗、碳化物、镓、砷化物、锗、砷、铟、氧化物、蓝宝石、或其他合适材料中的至少一种。在一些实施例中，衬底101是p型衬底(P衬底)或n型衬底(N衬底)中的至少一种。在一些实施例中，衬底101包括掺杂外延层、梯度半导体层、或多个半导体层中的至少一个，其中半导体层的一层或多层与多个半导体层中的另一层是不同类型。在一些实施例中，衬底101包括p阱或n阱中的至少一个。
在一些实施例中，衬底101包括绝缘体层。在一些实施例中，绝缘体层包括氧化硅、蓝宝石、或其他合适材料中的至少一种。在一些实施例中，绝缘体层包括掩埋氧化物层(BOX)。在一些实施例中，绝缘体层通过注入、氧化、沉积、或其他合适的技术中的至少一种形成。在一些实施例中，绝缘体层是SOI结构的组件。
仍然参考图18，在衬底101中形成第一源极/漏极区102a和第二源极/漏极区102b。第一源极/漏极区102a通过导电构件108a耦合到第一接触件110a。第二源极/漏极区102b通过导电构件108b耦合到第二接触件。在一些实施例中，第一源极/漏极区102a或第二源极/漏极区102b中的至少一个通过离子注入、原位掺杂、或其他合适的技术中的至少一种形成。在衬底101上方形成包括栅电极的栅极堆叠104。
在衬底101、栅极堆叠件104、第一源极/漏极区102a、或第二源极/漏极区102b中的至少一个上方形成第一介电层106。根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第一介电层106。在一些实施例中，第一介电层106包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第一介电层106包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。根据一些实施例，在第一介电层106中，诸如通过蚀刻，形成一个或多个开口，并且在一个或多个开口中的至少一个中形成第一接触件110a、导电构件108a、第二接触件110b、或导电构件108b中的至少一个。
仍然参考图18，在第一介电层106上方形成蚀刻停止层112。在一些实施例中，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成蚀刻停止层112。在一些实施例中，蚀刻停止层112包括SiON、SiN、SiC、碳掺杂的氧化硅、或其他合适的材料中的至少一种。
仍然参考图18，在蚀刻停止层112上方形成第二介电层314。根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第二介电层314。在一些实施例中，第二介电层314包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第二介电层314包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。
参考图19，根据一些实施例，图案化第二介电层314和蚀刻停止层112以形成开口323并且暴露出第二接触件110b。在一些实施例中，通过单镶嵌工艺图案化第二介电层314或蚀刻停止层112中的至少一个。在一些实施例中，通过等离子体蚀刻、反应离子蚀刻(RIE)、湿蚀刻、或其他合适技术中的至少一种来图案化第二介电层314或蚀刻停止层112中的至少一个。在一些实施例中，光刻胶用于图案化第二介电层314或蚀刻停止层112中的至少一个。
参考图20，在一些实施例中，金属结构342形成在第一开口323中和第二接触件110b上方。根据一些实施例，金属结构342包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN、或其他合适的材料中的一种。在一些实施例中，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、ECP、或其他合适的技术中的至少一种形成金属结构342。在一些实施例中，金属结构234经受CMP。在一些实施例中，金属结构342的最上表面与第二介电层314的最上表面共面。
参照图21，第三介电层326形成在第二介电层314和金属结构342上方。根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第三介电层326。在一些实施例中，第三介电层326包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第三介电层326包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。根据一些实施例，第二介电层314和第三介电层326具有相同的材料成分。
仍然参考图21，根据一些实施例，限定第一界面328，其中第三介电层326接触第二介电层314。
参考图22，根据一些实施例，图案化第三介电层326以形成第二开口325并且暴露出金属结构342。根据一些实施例，通过等离子体蚀刻、RIE、湿蚀刻、或其他合适技术中的至少一种来图案化第三介电层326。在一些实施例中，光刻胶用于图案化第三介电层326。在一些实施例中，开口325的宽度大于金属结构342的宽度。
参考图23，在一些实施例中，MTJ堆叠件324形成在第三介电层326上方和金属结构342上方的第二开口325中。在一些实施例中，MTJ堆叠件224包括第一磁性层、第一磁性层上方的隧道层、和隧道层上方的第二磁性层。在一些实施例中，MTJ堆叠件324的至少一个层通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适技术中的至少一种形成。根据一些实施例，第一磁性层形成为具有永久磁化方向。在一些实施例中，第一磁性层包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、PtMnSb、Fe3O4、CrO2、CoCr、CoPt、CoCrPt、CoFe、CoFeCr、CoFePt、或其他合适的材料中的至少一种。根据一些实施例，隧道层包括非磁性材料。根据一些实施例，隧道层包括绝缘体材料。在一些实施例中，隧道层包括氧化镁(MgO)、Al2O3、氮化铝(AlN)、氧氮化铝(AlON)、或其他合适材料中的至少一种。在一些实施例中，隧道层的厚度在5埃和15埃之间。根据一些实施例，第二磁性层形成为具有永久磁化方向。在一些实施例中，第二磁性层包括Ni、Fe、Mn、Co、CoFeB、CoFe、NiFe、NiMnSb、PtMnSb、PtMnSb、Fe3O4、CrO2、CoCr、CoPt、CoCrPt、CoFe、CoFeCr、CoFePt、或其他合适的材料中的至少一种。根据一些实施例，第一磁性层和第二磁性层具有相同的材料成分。
根据一些实施例，第二开口325的高度选择为大于随后形成的MTJ堆叠件324的高度。在一些实施例中，位于第二开口325中的MTJ堆叠件324的部分的最上表面与第三介电层326的最上表面不共面。在一些实施例中，位于第二开口325中的MTJ堆叠件324的部分的最上表面位于第三介电层326的最上表面下方。在一些实施例中，第二开口325中的MTJ堆叠件324的部分的最上表面与第三介电层326的最上表面共面。
参考图24，根据一些实施例，去除不在第二开口325中的MTJ堆叠件324的部分。根据一些实施例，第三介电层326的在第二开口325中的MTJ堆叠件324的一部分的最上表面之上延伸的部分被去除。根据一些实施例，MTJ堆叠件324的不在第二开口325中的部分或MTJ堆叠件324的在第二开口325中的部分的最上表面之上延伸的第三介电层326的部分中的至少一个是通过CMP或其他合适技术中的至少一种去除。在一些实施例中，在去除MTJ堆叠件324的不在第二开口325中的部分之后，MTJ堆叠件324的最上表面与第三介电层326的最上表面共面。在一些实施例中，在去除MTJ堆叠件324的不在第二开口325中的部分之后，MTJ堆叠件324的在第二开口325中的部分的最上表面位于第三介电层326的最上表面之下。
参照图25，在第三介电层326和MTJ堆叠件324上方形成第四介电层334。根据一些实施例，通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、或其他合适的技术中的至少一种形成第四介电层334。在一些实施例中，第四介电层334包括金属氮化物、高k电介质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐、或其他合适的材料中的至少一种。根据一些实施例，第三介电层326包括SiN、SiO2、Si3N4、TiO2、Ta2O5、ZrO2、Y2O3、La2O5、HfO2、或其他合适材料中的至少一种。根据一些实施例，第二介电层214和第四介电层334具有相同的材料成分。根据一些实施例，第三介电层326和第四介电层334具有相同的材料成分。
仍然参考图25，根据一些实施例，限定第二界面335，其中第四介电层334接触第三介电层326。
参考图26，根据一些实施例，图案化第四介电层334以形成第三开口327并且暴露出MTJ堆叠件324。根据一些实施例，通过等离子体蚀刻、RIE、湿蚀刻、或其他合适技术中的至少一种来图案化第四介电层334。在一些实施例中，光刻胶用于图案化第三介电层326。
参考图27，在第四介电层334上方和MTJ堆叠件324上方的第三开口327中形成导电材料层331。根据一些实施例，导电材料层331包括Co、Ni、W、Ti、Ta、Cu、Al、Mo、TiN、TaN、WSi、Ni-Si、Co-Si、WN、TiAlN、TaCN、TaC、TaSiN、或其他合适的材料中的一种。根据一些实施例，导电材料层331通过PVD、溅射、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE、电化学电镀(ECP)、或其他合适技术中的至少一种形成。
参考图28，去除导电材料层331的不在第三开口327中的部分以在MTJ堆叠件324上方形成电极332。根据一些实施例，电极332电磁耦合MTJ堆叠件324。根据一些实施例，通过CMP、或其他合适技术中的至少一种去除导电材料层331的不在第三开口327中的部分。在一些实施例中，电极332的最上表面与第四介电层334的最上表面共面。
根据一些实施例，半导体器件300包括通过电极332、MTJ堆叠件324、金属结构342、第二接触件110b、和导电构件108b到第二源极/漏极区102b的电连接。根据一些实施例，通过改变MTJ堆叠件324的磁性层之一的磁场方向将数据写入半导体器件300。
根据一些实施例，本文所述的工艺能够在不使用离子束蚀刻(IBE)蚀刻MTJ的情况下形成MTJ。因此，可以减轻由于IBE期间的溅射而导致MTJ短路的重新沉积，这可以导致MTJ的短路，并且可以减轻对诸如蚀刻停止层的其他层的损坏，从而改善半导体器件的整体性能。此外，应当理解，虽然前述实施例示出在靠近源极/漏极区的介电层中形成MTJ堆叠件，但是在一些实施例中，MTJ堆叠件可以形成在更远离源极/漏极区的介电层中并且可以在接触件和MTJ堆叠件之间形成通孔结构或其他导电结构以将源极/漏极区连接到MTJ堆叠件。
根据一些实施例，提供一种半导体器件。该半导体器件包括半导体层，该半导体层包括源极/漏极区、半导体层上方的第一磁性层、以及在源极/漏极区上方并与第一磁性层相邻的第一介电层。半导体器件包括延伸穿过第一介电层的金属结构、在金属结构上方的第二磁性层、以及在第一磁性层上方并与第一介电层相邻的第二介电层。
根据一些实施例，第一磁性层和第二磁性层具有相同的材料成分。
根据一些实施例，第二介电层与第二磁性层相邻。
根据一些实施例，第一介电层的侧壁接触第一磁性层的侧壁和第二介电层的侧壁。
根据一些实施例，半导体器件包括在第二磁性层上方并与第二介电层层相邻的电极。
根据一些实施例，半导体器件包括在第一磁性层上方的第一绝缘体和在第一绝缘体上方的第三磁性层。第一磁性层、第一绝缘体、和第三磁性层限定伪磁隧道结。
根据一些实施例，半导体器件包括在第二磁性层上方的第一绝缘体、以及在第一绝缘体上方的第三磁性层。第二磁性层、第一绝缘体、和第三磁性层限定伪磁隧道结。
根据一些实施例，第二介电层的侧壁接触第一介电层的侧壁和第一磁性层的侧壁。
根据一些实施例，第二介电层的侧壁接触金属结构的侧壁。
根据一些实施例，提供一种半导体器件。该半导体器件具有半导体层，该半导体层包括源极/漏极区、半导体层上方的第一介电层、以及在源极/漏极区上方并与第一介电层相邻的第一磁性层。半导体器件具有在第一介电层上方的第二介电层，其中限定界面，其中第二介电层接触第一介电层，以及在第一磁性层上方并与第二介电层相邻的电极。
根据一些实施例，半导体器件包括在源极/漏极区上方的金属结构，其中金属结构在源极/漏极区和第一磁性层之间。
根据一些实施例，半导体器件包括在第一磁性层上方的绝缘体和在绝缘体上方的第二磁性层，其中绝缘体和第二磁性层在第一磁性层和电极之间。
根据一些实施例，半导体器件包括在第一介电层下面的第二介电层和与第二介电层相邻并在源极/漏极区上方的接触件。
根据一些实施例，第一磁性层接触接触件的顶表面。
根据一些实施例，半导体器件包括在接触件上方的金属结构，其中金属结构在接触件和第一磁性层之间。
根据一些实施例，提供了一种形成半导体器件的方法。该方法包括在源极/漏极区上方形成第一介电层，在源极/漏极区上方的第一介电层中形成第一开口，以及在第一开口中形成金属结构。该方法包括去除第一介电层的第一部分，同时保持第一介电层的第二部分位于金属结构下面，以及在包括源极/漏极区的半导体层上方形成第一磁性层。第一磁性层与第一介电层的第二部分相邻。
根据一些实施例，该方法包括在金属结构上方形成第二磁性层。
根据一些实施例，形成第一磁性层和形成第二磁性层包括同时形成第一磁性层和第二磁性层。
根据一些实施例，该方法包括在第一磁性层上方并与第一介电层相邻形成第二介电层。
根据一些实施例，该方法包括在形成第二介电层之前在金属结构上方形成第二磁性层。形成第二介电层包括在第二磁性层上方形成第二介电层。该方法还包括在第二磁性层上方去除第二介电层的一部分以形成第二开口并且在第二开口中形成接触件。
根据本申请的实施例，提供了一种半导体器件，包括：包括源极/漏极区的半导体层；所述半导体层上方的第一磁性层；所述源极/漏极区上方并与所述第一磁性层相邻的第一介电层；延伸穿过所述第一介电层的金属结构；所述金属结构上方的第二磁性层；以及在所述第一磁性层上方并与所述第一介电层相邻的第二介电层。
根据本申请的实施例，其中所述第一磁性层和所述第二磁性层具有相同的材料成分。
根据本申请的实施例，其中所述第二介电层与所述第二磁性层相邻。
根据本申请的实施例，其中所述第一介电层的侧壁接触所述第一磁性层的侧壁和所述第二介电层的侧壁。
根据本申请的实施例，还包括：所述第二磁性层上方并与所述第二介电层相邻的电极。
根据本申请的实施例，还包括：所述第一磁性层上方的隧道层；以及所述隧道层上方的第三磁性层，其中所述第一磁性层、所述隧道层、和所述第三磁性层限定伪磁隧道结堆叠件。
根据本申请的实施例，还包括：所述第二磁性层上方的隧道层；以及在所述第一绝缘体上方的第三磁性层，其中所述第二磁性层、所述隧道层、和所述第三磁性层限定磁隧道结。
根据本申请的实施例，其中所述第二介电层的侧壁接触所述第一介电层的侧壁和所述第一磁性层的侧壁。
根据本申请的实施例，其中所述第二介电层的侧壁接触所述金属结构的侧壁。
根据本申请的实施例，提供了一种半导体器件，包括：包括源极/漏极区的半导体层；所述半导体层上方的第一介电层；所述源极/漏极区上方并与所述第一介电层相邻的第一磁性层；在所述第一介电层上方的第二介电层，其中限定界面，其中所述第二介电层接触所述第一介电层；以及所述第一磁性层上方并与所述第二介电层相邻的电极。
根据本申请的实施例，还包括：所述源极/漏极区上方的金属结构，其中所述金属结构位于所述源极/漏极区和所述第一磁性层之间。
根据本申请的实施例，还包括：所述第一磁性层上方的隧道层；以及所述隧道层上方的第二磁性层，其中所述隧道层和所述第二磁性层位于所述第一磁性层和所述电极之间。
根据本申请的实施例，还包括：所述第一介电层下方的第三介电层，以及邻接所述第三介电层并在所述源极/漏极区上方的接触件。
根据本申请的实施例，其中所述第一磁性层接触所述接触件的顶表面。
根据本申请的实施例，包括：所述接触件上方的金属结构，其中所述金属结构位于所述接触件和所述第一磁性层之间。
根据本申请的实施例，提供了一种形成半导体器件的方法，包括：在源极/漏极区上方形成第一介电层；在所述源极/漏极区上方的所述第一介电层中形成第一开口；在所述第一开口中形成金属结构；去除所述第一介电层的第一部分，同时保持所述第一介电层的位于所述金属结构下面的第二部分；以及在包括所述源极/漏极区的半导体层上方形成第一磁性层，其中所述第一磁性层与所述第一介电层的所述第二部分相邻。
根据本申请的实施例，还包括：在所述金属结构上方形成第二磁性层。
根据本申请的实施例，其中形成所述第一磁性层和形成所述第二磁性层包括同时形成所述第一磁性层和所述第二磁性层。
根据本申请的实施例，还包括：在所述第一磁性层上方并与所述第一介电层相邻的第二介电层。
根据本申请的实施例，还包括：在形成所述第二介电层之前在所述金属结构上方形成第二磁性层，其中形成所述第二介电层包括在所述第二磁性层上方形成所述第二介电层；去除所述第二介电层的在所述第二磁性层上方的一部分以形成第二开口；以及在所述第二开口中形成接触件。
上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
尽管已经用相关语言将主题描述为结构特征或方法行为，但应该理解，所附权利要求的主题不必限于以上描述的具体的特征和行为。相反，上述特定特征和动作被公开为实现至少一些权利要求的示例性形式。
本文提供了实施例的多种操作。描述一些操作或所有操作的顺序不应该解释为隐含这些操作必须根据该顺序。可选的顺序具有这类描述的优势。此外，应该理解，不是本文中提供的每一个实施例中都必须具有所有的操作。同时，应该理解，在一些实施例中并非全部操作都是必须的。
应该理解，本文描述的层、部件、元件等示出为具有相对于彼此的具体尺寸(诸如结构尺寸或者方位)，例如，为了简单和便于理解的目的，并且在一些实施例中，相同部件的实际尺寸与本文中示出的显著不同。附加地，存在用于形成本文提到的层、区域、特征、元件等的多种技术，诸如蚀刻技术、平坦化技术、注入技术、掺杂技术、旋涂技术、溅射技术、生长技术、或诸如化学气相沉积(CVD)技术的沉积技术中的至少一种。
而且，本文使用的“示例性”意指用作实例、例子、例证等，并且不必是有利的。如本申请中所使用的，“或者”旨在意指包括的“或者”而不是排他的“或者”。此外，除非详细说明或在上下文中清楚地直接表示为单数形式，否则在本申请中所使用的“一”或“一个”通常解释为“一个或多个”。此外，A和B中至少一个等通常意为A或B或者A和B这两者。此外，在某种程度上，“包括”、“具有的”、“具有”、“带有”或它们的变体用于细节描述或权利要求，这种术语意指以类似于术语“包括”的方式包含。此外，除非另有说明，否则“第一”、“第二”等不旨在暗示时间方面、空间方面、排序等。相反，这些术语仅用作特征、元件、术语等的标识符、名称等。例如，第一元件和第二元件通常对应于元件A和元件B或两个不同或两个相同的元件或相同的元件。
而且，尽管已经关于一个或多个实现方式示出和描述了本发明，但是本领域常规技术人员基于对这个说明书和附图的阅读和理解将想到等同改变和修改。本发明包括所有此类的修改或变化，且仅由权利要求的范围来限定本发明。特别地，关于由上述组件(例如，元件、资源等)所执行的各种功能，除非另有声明，否则即使在结构上不等同于公开的结构，用于描述这样的组件的术语也旨在对应于执行所述组件的特定功能的任何组件(例如，功能等同)。另外，可以根据多个实施例中的仅一个实施例描述本发明的特定的部件，这类部件可以与所期望的其他实施例的一个或多个其他部件的组合，并且这些部件可以有利的用于任何给定的或特定的应用。

Claims (10)

1.一种半导体器件，包括：
包括源极/漏极区的半导体层；
所述半导体层上方的第一磁性层；
所述源极/漏极区上方并与所述第一磁性层相邻的第一介电层；
延伸穿过所述第一介电层的金属结构；
所述金属结构上方的第二磁性层；以及
在所述第一磁性层上方并与所述第一介电层相邻的第二介电层。
2.根据权利要求1所述的半导体器件，其中所述第一磁性层和所述第二磁性层具有相同的材料成分。
3.根据权利要求1所述的半导体器件，其中所述第二介电层与所述第二磁性层相邻。
4.根据权利要求1所述的半导体器件，其中所述第一介电层的侧壁接触所述第一磁性层的侧壁和所述第二介电层的侧壁。
5.根据权利要求1所述的半导体器件，还包括：
所述第二磁性层上方并与所述第二介电层相邻的电极。
6.根据权利要求1所述的半导体器件，还包括：
所述第一磁性层上方的隧道层；以及
所述隧道层上方的第三磁性层，其中所述第一磁性层、所述隧道层、和所述第三磁性层限定伪磁隧道结堆叠件。
7.根据权利要求1所述的半导体器件，还包括：
所述第二磁性层上方的隧道层；以及
在所述第一绝缘体上方的第三磁性层，其中所述第二磁性层、所述隧道层、和所述第三磁性层限定磁隧道结。
8.根据权利要求1所述的半导体器件，其中所述第二介电层的侧壁接触所述第一介电层的侧壁和所述第一磁性层的侧壁。
9.一种半导体器件，包括：
包括源极/漏极区的半导体层；
所述半导体层上方的第一介电层；
所述源极/漏极区上方并与所述第一介电层相邻的第一磁性层；
在所述第一介电层上方的第二介电层，其中限定界面，其中所述第二介电层接触所述第一介电层；以及
所述第一磁性层上方并与所述第二介电层相邻的电极。
10.一种形成半导体器件的方法，包括：
在源极/漏极区上方形成第一介电层；
在所述源极/漏极区上方的所述第一介电层中形成第一开口；
在所述第一开口中形成金属结构；
去除所述第一介电层的第一部分，同时保持所述第一介电层的位于所述金属结构下面的第二部分；以及
在包括所述源极/漏极区的半导体层上方形成第一磁性层，其中所述第一磁性层与所述第一介电层的所述第二部分相邻。
CN201911035330.3A 2018-10-31 2019-10-29 半导体器件及制造方法 Active CN111129064B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753187P 2018-10-31 2018-10-31
US62/753,187 2018-10-31
US16/400,439 US11127788B2 (en) 2018-10-31 2019-05-01 Semiconductor device having magnetic tunnel junction (MTJ) stack
US16/400,439 2019-05-01

Publications (2)

Publication Number Publication Date
CN111129064A true CN111129064A (zh) 2020-05-08
CN111129064B CN111129064B (zh) 2022-08-02

Family

ID=70327302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911035330.3A Active CN111129064B (zh) 2018-10-31 2019-10-29 半导体器件及制造方法

Country Status (5)

Country Link
US (1) US11127788B2 (zh)
KR (1) KR102309357B1 (zh)
CN (1) CN111129064B (zh)
DE (1) DE102019118344A1 (zh)
TW (1) TWI735053B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163254A1 (en) * 2014-12-08 2016-06-09 Choong-Jae Lee Magnetic Random Access Memory (MRAM)-Based Frame Buffering Apparatus, Display Driving Apparatus and Display Apparatus Including the Same
CN106058041A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 用于工艺损伤最小化的mram结构
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
US20170213790A1 (en) * 2016-01-27 2017-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1009064A (en) 1909-05-05 1911-11-21 Emile Gobbe Gas-producer.
US6153443A (en) * 1998-12-21 2000-11-28 Motorola, Inc. Method of fabricating a magnetic random access memory
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2003243630A (ja) * 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
AU2003231461A1 (en) * 2002-05-13 2003-11-11 Nec Corporation Semiconductor storage device and production method therefor
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
KR100568512B1 (ko) 2003-09-29 2006-04-07 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US6977181B1 (en) * 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
JP2013012681A (ja) * 2011-06-30 2013-01-17 Toshiba Corp 磁気抵抗効果素子及びその製造方法
JP5542856B2 (ja) * 2012-03-21 2014-07-09 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
KR20160049140A (ko) * 2014-10-24 2016-05-09 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 제조 방법
US9660183B2 (en) * 2015-02-26 2017-05-23 Globalfoundries Singapore Pte. Ltd. Integration of spintronic devices with memory device
US9876163B2 (en) 2015-03-05 2018-01-23 Globalfoundries Singapore Pte. Ltd. Magnetic memory with tunneling magnetoresistance enhanced spacer layer
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US10475985B2 (en) * 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
US9583167B2 (en) * 2015-04-29 2017-02-28 Globalfoundries Singapore Pte. Ltd. Low power memory cell with high sensing margin
US10096768B2 (en) * 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US10199572B2 (en) * 2015-05-27 2019-02-05 Globalfoundries Singapore Pte. Ltd. Integrated magnetic random access memory with logic device
US9786839B2 (en) * 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
KR102358565B1 (ko) 2015-09-09 2022-02-04 삼성전자주식회사 자기 저항 소자를 포함하는 반도체 소자
US9865649B2 (en) * 2015-09-25 2018-01-09 Globalfoundries Singapore Pte. Ltd. Integrated two-terminal device and logic device with compact interconnects having shallow via for embedded application
US10102893B2 (en) 2016-06-28 2018-10-16 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions
JP2018078257A (ja) 2016-11-11 2018-05-17 東芝メモリ株式会社 磁気抵抗効果素子、磁気抵抗効果素子製造方法および磁気メモリ
US10446607B2 (en) * 2016-12-28 2019-10-15 GLOBALFOUNDARIES Singapore Pte. Ltd. Integrated two-terminal device with logic device for embedded application
CN110024150A (zh) * 2016-12-30 2019-07-16 英特尔公司 具有增强稳定性的垂直自旋转移扭矩存储器（pSTTM）器件及其形成方法
US20180233661A1 (en) * 2017-02-15 2018-08-16 Globalfoundries Singapore Pte. Ltd. Device alignment mark using a planarization process
US10283700B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10276634B2 (en) * 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
US10276794B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10658571B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10535816B2 (en) * 2017-11-22 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Via structure, MRAM device using the via structure and method for fabricating the MRAM device
US10756258B2 (en) * 2017-11-27 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US11430943B2 (en) * 2018-06-28 2022-08-30 Intel Corporation Magnetic tunnel junction (MTJ) devices with a synthetic antiferromagnet (SAF) structure including a magnetic skyrmion
US10529913B1 (en) * 2018-06-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US10790439B2 (en) * 2018-07-24 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell with top electrode via
US11189659B2 (en) * 2018-08-29 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode to via interface
US11411047B2 (en) * 2018-09-11 2022-08-09 Intel Corporation Stacked transistor bit-cell for magnetic random access memory
US11594270B2 (en) * 2018-09-25 2023-02-28 Intel Corporation Perpendicular spin injection via spatial modulation of spin orbit coupling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163254A1 (en) * 2014-12-08 2016-06-09 Choong-Jae Lee Magnetic Random Access Memory (MRAM)-Based Frame Buffering Apparatus, Display Driving Apparatus and Display Apparatus Including the Same
CN106058041A (zh) * 2015-04-16 2016-10-26 台湾积体电路制造股份有限公司 用于工艺损伤最小化的mram结构
CN106298831A (zh) * 2015-06-25 2017-01-04 台湾积体电路制造股份有限公司 用于mram mtj顶部电极连接的技术
US20170213790A1 (en) * 2016-01-27 2017-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same

Also Published As

Publication number Publication date
CN111129064B (zh) 2022-08-02
TW202021113A (zh) 2020-06-01
US11127788B2 (en) 2021-09-21
KR20200050361A (ko) 2020-05-11
DE102019118344A1 (de) 2020-04-30
US20200135803A1 (en) 2020-04-30
KR102309357B1 (ko) 2021-10-08
TWI735053B (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
US11145806B2 (en) Magnetic tunnel junction with reduced damage
CN103985672B (zh) 从半导体器件去除膜的方法
US20170148848A1 (en) Magnetoresistive random access memory devices and methods of manufacturing the same
US12114576B2 (en) Method for forming a hard mask with a tapered profile
US20170213790A1 (en) Semiconductor device structure and method for forming the same
US12022665B2 (en) Semiconductor device and method for forming the same
CN114245937A (zh) 外延生长的沟道选择器与mram装置的集成
US10644233B2 (en) Combined CMP and RIE contact scheme for MRAM applications
US8574927B2 (en) Magnetic tunnel junction device and its fabricating method
KR20220119644A (ko) 반전된 넓은 베이스 이중 자기 터널 접합 디바이스
CN111129064B (zh) 半导体器件及制造方法
US12120886B2 (en) Memory device and manufacturing method thereof
US20230223063A1 (en) Semiconductor memory structure and method for forming the same
EP4236662A1 (en) Method for fabricating semiconductor device
CN115867044A (zh) 存储器器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant