TWI706317B - 使用具有交替導線的元件庫元件的積體電路佈局 - Google Patents

使用具有交替導線的元件庫元件的積體電路佈局 Download PDF

Info

Publication number
TWI706317B
TWI706317B TW105115186A TW105115186A TWI706317B TW I706317 B TWI706317 B TW I706317B TW 105115186 A TW105115186 A TW 105115186A TW 105115186 A TW105115186 A TW 105115186A TW I706317 B TWI706317 B TW I706317B
Authority
TW
Taiwan
Prior art keywords
wires
parallel
wire
distance
integrated circuit
Prior art date
Application number
TW105115186A
Other languages
English (en)
Other versions
TW201712576A (en
Inventor
唐諾德 尼爾森
派翠克 摩洛
史帝芬 巴恩斯
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201712576A publication Critical patent/TW201712576A/zh
Application granted granted Critical
Publication of TWI706317B publication Critical patent/TWI706317B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

描述一種使用具有交替導線的元件庫元件的積體電路佈局。一實施例包括第一元件及第二元件，該第二元件相鄰於該第一元件。該第一元件具有第一複數條導線，該第一複數條導線的第一部分具有與該第二元件距離第一距離的線端。該第二元件具有第二複數條導線，該等導線與該第一元件中的該等導線平行並對準，該第二複數條導線的第二部分具有與該第一元件距離第二距離的線端。該第一距離短於該第二距離。

Description

使用具有交替導線的元件庫元件的積體電路佈局
本描述相關於使用元件庫的積體電路佈局，且特別相關於使用具有交替導線之元件庫元件的積體電路佈局。
積體電路典型使用元件的元件庫設計。各元件具有用於常用組件，諸如，邏輯裝置、正反器、鎖存器、比較器、算術單元、緩衝器或記憶體暫存器組、延遲閘、或其他組件，的電路。此等元件配置及排序在矽上然後連接在一起以設計期望電路。取決於元件庫，可將元件限制在非常簡單的裝置，諸如，緩衝器及邏輯閘，或更複雜的裝置，諸如，乘法器及記憶體陣列。
將元件庫中的各元件設計成符合常用物理及電標準，使得電路設計者能將任何元件佈置在任何期望位置上以建立期望電路。典型地，標準元件尺寸單位用於所有該等元件。然後將部分元件設計成係雙倍高或雙倍寬或係雙倍高及寬。此允許使用單一元件庫將較複雜的組件與較簡單的 組件組合。
除了元件間的連接，元件典型具有在元件內的電晶體、二極體、及其他組件之間的連接。此等內部連接可使用形成在形成在積體電路之矽基板上的電晶體、二極體、及任何其他組件上方的金屬線製造。取決於元件庫，此等金屬線以可稱為M1、M2、M3等的層形成。將金屬線設計成使得彼等在介電線之間的平行軌道中。此使電路易於製造，並使將元件連接在一起變得更容易，因為連接點也會在平行軌道上。
先進製程設計規則需要使亦即為間隙或距離的具體切割間距在相同軌道上之任何二金屬線的終端之間。設計規則也可需要最小距離在穿孔及無關線之間。當穿孔或金屬線終端發生在標準元件設計的頂或底部時，設計規則需要穿孔離開邊緣一些距離，且金屬線在元件邊緣之前的一些距離處結束。以此方式，若將另一元件直接放置在之上或之下，且若此元件也具有在相同軌道中的金屬線，則在二元件之間的該線終端將彼此充分地分隔。該設計規則確保接近二個不同元件之元件邊界的電效能。
2‧‧‧板
4‧‧‧處理器
6‧‧‧通訊晶片
8‧‧‧揮發性記憶體
9‧‧‧非揮發性記憶體
10‧‧‧大量儲存裝置
11‧‧‧計算裝置
12‧‧‧圖形處理器
14‧‧‧晶片組
16‧‧‧天線
18‧‧‧顯示器
20‧‧‧觸控螢幕控制器
22‧‧‧電池
24‧‧‧功率放大器
26‧‧‧全球定位系統(GPS)裝置
28‧‧‧羅盤
30‧‧‧揚聲器
32‧‧‧照相機
102、180、190、202、208、302、340‧‧‧第一元件
104、182、192、204、210、304、342‧‧‧第二元件
106、108、110、112、114、116、118、120、122、124‧‧‧導線
126、127、128、336、338‧‧‧穿孔
130、344‧‧‧共同邊界
132‧‧‧第一頂元件
133‧‧‧共享邊緣
134‧‧‧第二底元件
136‧‧‧距離
144、146、148、150、152、154、156、158、160、162、320、322、428‧‧‧金屬線
165‧‧‧偏移
196‧‧‧第三元件
198‧‧‧第四元件
206‧‧‧水平偏移
306‧‧‧相鄰邊界
308、312‧‧‧水平p-摻雜區域
310、314‧‧‧水平n-摻雜區域
324、326、350、352‧‧‧第二多晶矽線
328、330‧‧‧第三金屬線
332、334‧‧‧第四多晶矽線
346、348‧‧‧多晶矽線
360‧‧‧佈局
362、364、366‧‧‧配置
368、370‧‧‧元件
402‧‧‧積體電路
404‧‧‧基底層
406‧‧‧下佈線層
408、412、416、420‧‧‧介電層
414‧‧‧接點層
418‧‧‧頂佈線層
422‧‧‧被動裝置
424‧‧‧主動裝置
426‧‧‧金屬及多晶矽線
430‧‧‧垂直穿孔
在該隨附圖式的圖中藉由範例而非藉由限制的方式說明實施例，其中相似的參考數字參考相似元件。
圖1係根據實施例之積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖2係根據實施例之替代積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖3係根據實施例之第二替代積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖4係根據實施例之第三替代積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖5係根據實施例之第四替代積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖6係根據實施例之第五替代積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖7係根據實施例之第六替代積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖8係根據實施例之第七替代積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖9係根據實施例之第十替代積體電路設計佈局的相鄰元件之互連層的簡化頂視圖。
圖10係根據實施例之積體電路設計佈局的相鄰元件之交錯金屬線的頂視圖。
圖11係根據實施例之另一積體電路設計佈局的相鄰元件之交錯金屬線的頂視圖。
圖12係根據實施例之積體電路設計佈局的一部分之多個元件庫元件之佈局的頂視圖。
圖13係根據實施例之具有金屬線及多晶矽的積體電路之一部分的側視剖面圖。
圖14係根據實施例合併積體電路之計算裝置的方塊圖。
【發明內容及實施方式】
藉由使軌道間之從各金屬線的終端至元件之邊緣的最小距離交替，可使每隔一條線更接近元件的邊緣。此可與配置規則組合以允許完全符合設計規則中的端至端及穿孔至穿孔距離，同時仍使元件庫保持儘可能的短。交替距離允許使元件更小，其允許在較少空間中包含更多元件及更多裝置。較短的元件致能較小晶粒或晶片於最終積體電路設計中。
部分元件庫具有將用於電源及接地之金屬線配置在元件邊界上的設計規則。此允許電源及接地連接易於在相鄰元件之間共享。然而，為滿足針對金屬線及元件邊界之間的距離的規則，將電源及接地從頂及底元件邊界向內拉。此增加元件高度，即從頂部觀看之佈局的垂直長度。
也將用於切割間距或間隙距離的設計規則施用至用於，例如，電晶體閘極之多晶矽區域的終端，及施用至包括三閘極電晶體之電晶體中的源極及汲極區域的終端。當接近元件邊界之此等種類的終端發生時，則該距離也必須對配置在既存元件之上或之下的元件中的相似結構維持。此等終端在能使此種終端多接近上方或下方元件邊界上受限制，以取代為不同的配置選擇提供多種元件。
如本文所述，使元件之金屬線的終端在元件內成鋸齒 狀。該等鋸齒與元件庫中之該等元件的頂及底邊緣垂直。元件配置用於確保該等終端如拼圖碎片般地相配。該等鋸齒使該等線終端至該等元件的頂及底部的接近度交替。此允許充分地減少元件庫高度。減少元件庫中之元件所需的面積通常將改善每電晶體之成本量。
可將相同的鋸齒設計用於具有交替多晶矽及源極或汲極線的元件。可使金屬源極及汲極線比多晶矽線更接近邊緣。此容許將接點形成在金屬線的終端上及形成至多晶矽及閘極佈線上方金屬互連的連接。
多晶矽線可與任何其他線無關地鋸齒化。閘極材料可與任何其他線無關地鋸齒化，或可將多晶矽及閘極線的組合共同鋸齒化。鋸齒可取決於如何產生外部連接而對應於多晶矽或閘極的任一者。
本文描述各式各樣不同的鋸齒化方式。部分方式提供較高的元件密度，亦即，彼等允許使元件更小。部分方式改善頂及底水平金屬間的存取。元件庫可基於其中一種方式或另一種方式。或者能將兩種方式使用在單一元件庫中。元件的配置將變得較困難。然而，所產生的設計可更為緊湊。
圖1係二相鄰元件之導線的簡化頂視圖，其中該等線受鋸齒化。該圖式係積體電路佈局的非常小的一部分。有在第二元件104上方的第一元件102。如該圖所示，第一元件在第二元件之上，但對於在此頂視圖中的積體電路，該等二個元件係在相同的垂直層級。朝向第一元件的方向 將稱為上，且朝向第二元件的方向將稱為下。將元件端對端地垂直地對準，且各者均為四個軌道高及五個軌道寬。在該頁左側從上而下地將用於每個元件的水平軌道或列標示為軌道1、軌道2、軌道3、及軌道4。垂直軌道或行未標示，但各者對應於如下文描述的導線。水平軌道彼此平行且垂直軌道彼此平行，使得該設計規則界定一格柵。
如本文所述，垂直係指平行於導線的方向，且水平係指平行於軌道的方向。此係常用於元件佈局的慣例，但不指對應結構將在最終積體電路中所具有的位置。此處顯示的裝置係用於平面結構，雖然實施例未受如此限制，使得在操作時，兩方向均將平行於如圖13所示的裝置基板。
在頂元件中，有從左至右的五條導線106、108、110、112、114，各者在垂直軌道的個別一者中。底元件相似地具有從左至右的五條導線116、118、120、122、124。所有導線均與垂直軌道對準。軌道在兩方向上的尺寸、定位、及對準使所產生之積體電路的製造簡化。導線可用任何各式各樣的金屬或其他導電材料形成，諸如，導電氧化物、導電氮化物、及陶瓷。為了簡明，此等線將均稱為金屬線，然而，可使用任何其他導電材料。
用於二元件的左上方線106具有穿孔126。該穿孔允許將金屬線耦接至另一線或耦接至在該左上方線106之上或之下的其他連接。相似地，左下方線116具有穿孔128以將其連接至該線之上或之下的某個其他組件。
第一元件102及第二元件104相鄰且第一元件的底邊 框與第二元件的頂邊框相鄰並分享共同邊界130。使金屬線水平對準而使得第一元件的最左側線106在底元件之最左側線116的正上方。此等金屬線係交錯或鋸齒狀的，使得底元件之線的終端一直昇高至二個元件的邊緣130。然而，上方線106的終端遠離該邊緣。依據四個垂直軌道，底元件的線覆蓋底元件的軌道1。頂元件的線不覆蓋頂元件的軌道4而在軌道3停止。此差異維持在相鄰元件中之相同軌道上的金屬線之間的最小端至端距離。
考慮最左側線106、116中的穿孔126、128，也有最小距離在相同或相鄰元件中的穿孔之間。此最小距離，像是金屬線之間的最小距離，係設計規則的一部分，以當將彼等佈置在基板上時，維持電路的電完整性。在頂元件中的最左側線可能延伸通過軌道3的同時，有鑒於軌道的尺寸及最小端至端距離，穿孔不能延伸通過。結果，此穿孔不能經由在元件邊緣的軌道4連接至任何組件。然而，在底元件104上，穿孔128能連接至接近元件邊緣的軌道1。
第二金屬線108、118以與最左側金屬線106、116相同的方式相似地垂直地對準。第二金屬線彼此平行並沿著平行垂直軌道延伸。然而，第二組二條線垂直地錯開。該等垂直位置交替或係鋸齒狀的。頂元件102的最左側線106不到達元件的邊緣130而僅略為超過軌道3。然而，次線108的終端向下延伸至並緊靠著元件的邊緣130。然而，為了不違反端至端距離限制，使第二元件104的第二 金屬線118下降。與其左側的線不同，此線不接觸元件的邊緣而在接近元件邊緣下方的軌道2處結束。該邊緣下方的距離至少與最小端至端距離一樣多，但可取決於元件的電路計設而為更多。
重複此圖案。在說明範例中，金屬線的長度全部相同並在位置上交替，使得奇數編號的線，亦即，第一、第三、及第五金屬線彼此垂直地對準。相似地，偶數編號的線，亦即，第二及第四金屬線，彼此垂直地對準。在此等鋸齒中，奇數線上昇離開頂元件的邊緣，同時偶數編號的線下降以到達頂元件的邊緣。在第二或底元件104中，該等位置相反，使得奇數編號的線上昇且偶數編號的線下降。此在允許兩元件具有到達彼等邊緣之線的位置上提供互鎖、互補交替。
在圖1的範例中，所有金屬線均具有相同長度。金屬線在兩元件102、104中的組態係等同的。將兩元件的奇數編號線上推並將兩元件的偶數編號線下推。此允許維持最小端至端距離。該等二個元件具有完全相同的金屬線圖案，且額外元件可用相同方式加於該等二個元件之上及之下以維持相同圖案。具有此組態的額外元件也可加至此等說明元件的左及右側，且仍維持相同圖案。本文所示的原理可施用至具有五條以上垂直軌道及四條以上水平軌道的元件。交替圖案可用相同方式用於更小或更大的元件。
圖2係採用替代組態之二元件的簡化頂視圖。第一頂元件132在第二底元件134上方，然而，頂元件以對應於 一垂直軌道的距離136偏移。結果，最左側金屬線144不與底元件的任何金屬線對準。其可或可不與佈局中的第三元件(未圖示)的線對準。頂元件132的左側第二線146與底元件134之最左側線152端對端對準。雖然第一元件水平地與該第二元件偏移，因為其偏移一軌道，金屬線仍對準。然而，頂元件的偶數編號線與底元件的奇數編號線對準。
考慮第一元件，金屬線係鋸齒狀的，使得彼等與共享邊緣133、頂元件的底邊緣、及底元件的頂邊緣在距離上交替。第一、第三、及第五金屬線144、148、152與邊緣分隔且底端從底邊緣上昇。另一方面，第二及第四金屬線146、150一直向下延伸至二個元件之間的共同邊緣133。相同的圖案發生在第一元件下方的第二元件134中。第一、第三、第五線154、158、162與第二元件的共同頂邊緣分隔，同時偶數編號的金屬線，第二及第四線156、160一直延伸至該邊緣。由於頂及底元件之間的偏移136，頂元件之偶數編號的金屬線與第二元件之奇數編號的金屬線在相同的垂直軌道中。結果，交替的長短組態在二個元件的共同邊界仍維持。
在許多元件庫中，任何元件均可正面朝上或上下顛倒地配置。為使連接更便利及更直接，任何元件均可反轉或旋轉180°。元件的反轉也將所有金屬線維持在垂直軌道中。四分之一圓或90°的旋轉典型地係不被容許的，因為會違反垂直軌道。垂直金屬線會變為水平金屬線。此在佈 置電路上提供巨大便利性並減少連接的長度。
在圖1的範例中，若將頂或底元件的任一者反轉，則在邊緣的交替圖案會反轉。若將頂元件反轉或上下倒轉，則最左側金屬線會係目前的右側線114且元件的頂邊緣會係元件的底邊緣。因為右側線114來到元件的頂邊緣，若將元件反轉，則此線會在最左側軌道上來到元件之間的共享邊緣130。然後此會違反與底元件之左側線116的距離。相同的違反會對第三及第五線發生，同時第二及第四線會具有雙倍的最小端至端距離。
圖2呈現替代方式。取代所有線均係相同長度的，奇數編號線144、148、152、154、158、162較短且偶數編號線146、150、156、160較長。此在兩元件132、134中均相同。在元件不能如圖1般地水平地對準而不違反最小端至端距離的同時，元件能被對準而具有偏移。可使用任何奇數偏移。如所示地，該偏移係一軌道。然而，可使用三或五個軌道的偏移。針對五個軌道以上的寬度，可使用更大的奇數偏移。另外，由於金屬線的交替的長短圖案，可將元件的任一者反轉。該長短交替將保持相同。以相同的方式，相似元件可配置在所示的二個元件之上及之下。假設若使用奇數偏移，則交替圖案仍將維持。
圖3係採用替代組態之圖1的二個元件的頂視圖。第一元件102在第二元件104的頂部上。在此情形中，頂元件以二個軌道的偏移165從第二元件偏移。相關於於圖1於上文描述之相等長度金屬線的交替位置允許將任何偶數 偏移施用至元件佈局。仍維持最小的端至端距離。
顯示與圖1之穿孔相似的二個穿孔。第一元件具有在軌道3及第三線110上的穿孔127。由於穿孔的交替位置，故第三軌道係奇數編號金屬線中可用之最接近元件之間的共同邊緣130的軌道。第三軌道中的穿孔127在與最左側線106中的穿孔126相同的軌道中。最左側線116中的最上方穿孔128在最接近共同邊緣的第一軌道中。該等二穿孔127、128藉由如同圖1中之維持最小穿孔至穿孔距離的一軌道來分隔。
圖4係具有二種不同元件之佈局的頂視圖。第一元件180如其他範例係四個軌道高，雖然可使用任何其他期望高度。其係六個軌道寬並具有逐對交替的金屬線位置圖案。第二元件182在第一元件下方，且係具有相同金屬線圖案並具有相同尺寸。在兩元件中，第一組二條金屬線上昇。第二組二條金屬線下降，且第三組二條金屬線與第一組二條金屬線相似地上昇。如圖1的範例，因為所有金屬線均係相同寬度的且二元件對準，間距受維持。將最左側對上昇使得底元件的線到達二元件之間的共同邊緣，且將頂元件的最左側對上昇至共同邊緣上以維持最小端至端距離。若相同圖案向外擴展至八個垂直軌道而非六個，則圖案會逐元件均勻地重複。然而，使用此種圖案，可支援任何數目的垂直軌道。
圖5係採用替代位置之圖4的元件的頂視圖。現在二個相同元件180、182以四個垂直軌道的相對偏移定位。 第一元件的第五金屬線與第二元件的第一金屬線對準。由於重複逐對圖案，此等元件允許任何偶數對的偏移。仍維持最小的邊緣至邊緣距離。
圖6係採用替代佈局之其他元件的頂視圖。在此範例中，該圖案係取代單一交替圖案或逐對交替的三元交替。其有三條上昇的金屬線，然後有三條下降的金屬線。第一元件190係六個軌道寬，使得僅有二個三元交替的一種圖案。第二元件192具有相同圖案。使用二個對準元件，上昇的左側元件維持如圖1之範例的最小邊緣至邊緣間距。該圖案如所示地藉由第一元件右方的第三元件196及第二元件右方的第四元件198重複。
圖7係具有不同的逐對重複圖案的二個元件的頂視圖。第一元件202具有二條短金屬線、二條金屬線、及又二條短金屬線的逐對交替圖案。短線容許穿孔僅在第二及第三水平軌道中。長線容許穿孔在元件之四個軌道的任一者上。將第二元件204配置在第一元件下方，並具有二條長線、之後二條短線、之後又二條長線的相反圖案。此允許對準該等元件的垂直軌道，同時維持最小的邊緣至邊緣距離。可使該等元件更寬，使得逐對圖案具有更多重複，或使其更短，使得逐對圖案具有較少重複。
圖8係如圖7之二個相同元件202、204的頂視圖，但具有水平偏移206。該偏移等於圖案的寬度，四個軌道、或二對金屬線。較長元件也可係可能的，在該情形中，圖案偏移可更寬，包括更多軌道或更多對。該偏移維 持上方的短軌道與下方之長軌道的對準，且反之亦然，使得得以維持最小距離。
圖9係使用具有較大圖案之元件的佈局的頂視圖。在此範例中，短線、長線圖案係以三元交替而非對交替重複。在第一元件208中，有三條短線、然後係三條長線，然後係三條短線。第一元件下方的第二元件210以相反方式重複三元交替圖案。以此方式，可對準垂直軌道而不違反端至端距離的設計規則。在此範例中，此等二個元件也可在具有與圖案或六個軌道相同之尺寸的偏移的位置。
此等圖案化重複可延伸超出對及三元交替。可有四、五、六、或更多短線或長線，之後係對應數目的長線或短線。可調整重複的數目以適合任何特定元件的需要。如圖所示，相同方式也可施用至上昇線、下降線圖案。可有一、二、三、四、五、或更多上昇線，之後係對應數目的下降線。在將圖案顯示成對稱的同時，彼等也可係非對稱的。取代二條上昇線及之後的二條下降線，可有一條上昇線及之後的二條下降線，或任何其他非對稱圖案。如圖所示，圖案可重複偶數次，諸如，圖6中的二次，或奇數次，諸如，圖3中的三次。
在此等範例各者中，藉由將金屬線的一或多條垂直地移動成更接近共同邊界，允許金屬線存取最接近該邊界之水平軌線上的連接。然後將相同軌道中之垂直對準的金屬線移離共同邊界。將此等移動顯示為向上或下垂直平移，或顯示為減少一線的長度，同時增加相同軌道中之相鄰線 的長度。雖然只要為最小端至端距離所容許，將金屬線顯示成一如既往，此並非必然的。針對部分元件，短得多的軌道可足以產生至水平軌道的期望連接。另外，該等線可更短或在一些距離中破裂，以將該等線縮減至僅為期望連接之所需。
圖10係元件中之不同金屬線的頂視圖。正如圖1的互連層具有針對間隔的設計規則，此等金屬線也具有設計規則。圖10的金屬線在此範例中與多晶線交錯。第一元件302與第二元件304對準並定位成相鄰於其並在其之上。兩元件均係九個軌道寬及四個軌道高，然而，可使用任何其他期望尺寸以適合特定實作。此等元件在二元件之間的相鄰邊界306接觸。此邊界係頂元件的下邊緣及底元件的上邊緣。
兩元件均具有水平p-摻雜區域308、312及水平n-摻雜區域310、314。此等區域在各元件內支援電晶體、二極體、及任何其他期望裝置，以形成用於該元件的預期電路。在第一元件中，p-型區域在n-型區域上方，且在第二元件中，該等位置顛倒。此簡單地顯示各元件可具有元件的獨特結構及組態，以支援期望用於該元件的電路。此也顯示二元件可係等同或相似的，除了該等元件的一者已反轉且第一元件的底邊緣對應於第二元件的頂邊緣。取決於特定元件，可僅有一個n或p-型區域。或者，兩區域可均係n-型或p-型的。有擴散間隙在二個擴散區域之間。
該等元件兩者均具有金屬線，且在說明範例中，儘管 p及n-型區域的位置不同，該等線具有相同位置及定向。在兩元件的左側，有在元件中下降的金屬線320、322。結果，第一元件中的左金屬線320延伸至二元件之間的邊界306。第二元件中的左金屬線322下降至使得與邊界保持距離或自邊界移位。兩線的此下降允許最小端至端距離由二相鄰之垂直對準的金屬線提供。在第三金屬線328、330中，將該等位置反轉。第二元件的第三金屬線330到達元件邊界，因為其向上平移。第一元件的第三金屬線328也向上平移，但未到達元件邊界。
如先前範例中所述的，在此範例中，此允許設置到達最外側水平軌道(軌道1及軌道4)的穿孔，而不違反設計規則。在第一元件中，頂元件的第一、第五、及第九金屬線到達軌道4，同時第三及第七線到達軌道1。第一元件302的左線320具有能連接至軌道4的穿孔334。在相同的垂直軌道中，與第一元件的左穿孔垂直地對準並在其正下方之第二元件304的左穿孔336不能連接至軌道1而僅能連接至軌道2。此係因為將此等二個穿孔向下平移。第二元件304的第三穿孔338能連接至軌道1。將第三線向上平移以形成鋸齒的交替上下圖案。
將電晶體電路中之此層級的奇數編號的金屬線耦接至n及p-型區域中之電晶體的源極及汲極區域。此等金屬線允許將電晶體連接在一起。另一層級的水平金屬線(未圖示)允許額外連接以提供期望的電路佈線。有額外的線在此等金屬線之間(在該等金屬線之間的第二、第四、第 六、及第八線)。此等線顯示至閘極區域的多晶矽連接。在此範例中，閘極線不像金屬線呈鋸齒狀。所有閘極線均係相同長度的並僅在n及p-型區域上方延伸。在任一元件中，沒有閘極線能連接至軌道1或軌道4。然而，彼等可經由另一連接層(未圖示)連接至任何其他線。
作為調整金屬線以適合元件之電路的另一範例，兩元件中的第二多晶矽線324、326延伸橫跨n及p-型區域兩者。第四多晶矽線332、334不延伸橫跨兩區域而係破裂的。各線具有在n-型區域中的一段及在p-型區域中的另一不相交段。未連接此等二段。此顯示在本文討論之任何範例中的線可於任何所需之處斷裂，以支援用於該元件的預期電路。
在圖10的鋸齒狀僅施用於金屬源極及汲極線的同時，鋸齒狀可替代地或另外施用至多晶矽線。圖11係與未鋸齒化的金屬線交錯之鋸齒化多晶矽線的頂視圖。第一元件340具有經由源極及汲極金屬線並使用多晶矽線連接的n及p-型區域。第二元件342以垂直軌道對準的方式在第一元件的正下方並與其相鄰。金屬線使用與元件之頂及底邊緣兩者的充分端至端距離而傳統地形成。
將多晶矽線鋸齒化並在向上平移及向下平移之間交替。將第一及最左側多晶矽線346、348向上平移，使得下元件中的線在元件的邊緣並相鄰於共同邊界344，但上元件中的線從邊緣344移位。將第二多晶矽線350、352向下平移，使得第一元件340的線350接觸共同邊緣且第 二元件342的線352不接觸。也將相關於穿孔的相同優點施用於此範例。
圖10及11的範例可如相關於圖1-9於上文所述地修改。該等線可單獨、成對、三元地、及更大群組地鋸齒化。元件可具有更多或更少的水平或垂直軌道。該等線可如所示地在向上及向下平移之間交替。該等線也可如圖2及其變化地在更短及更長之間交替。另外，可影響源極/汲極線或多晶矽線的任一者或兩者。圖10及11之線的交替可與圖1-9的交替組合，以在連接金屬線時仍提供更多彈性。
例如，如圖1、2、及10所示，藉由將線的位置平移成比會被允許的更接近元件邊緣，該線能經由在最接近元件邊緣之水平軌道的穿孔連接。不將次一元件中的垂直相鄰線移離二元件的共同邊界，就不能有如此接近元件邊界的線或穿孔。設計規則會防止此種小的端至端距離及穿孔之間的此種小距離。此可藉由加入作為間隔器的另一水平軌道而補償，然而，將僅用於間隔目的的另一軌道加至每個元件將減少相同面積中所能容納的元件數目。交替的終端位置允許產生連接而不使用元件之間的間隔器軌道。
在本文的描述中，將該等線顯示為直接接至元件邊界。此使描述較易於理解。在實際系統中，該等線可不接至元件邊界。在部分實施例中，可僅期望該等線到達最後軌道，在說明範例的情形中，軌道1或軌道4。然後該等線可在到達此等軌道後停止，使得該等線在距離元件邊緣 一些距離處結束。在其他實施例中，可有從該邊緣設置的一些移位，以確保元件在使用時不彼此重疊或干擾。任何所述範例可藉由使各線略短以在元件邊緣之前結束，及藉由使該等線斷裂以隔離不同連接而修改。
圖12係顯示可組合許多元件以形成較大佈局之一方式的元件庫元件之佈局360的頂視圖。僅顯示其可代表簡單積體電路的數十個元件。實際的積體電路可約為此尺寸，或取決於應用可具有上千或上百萬個元件。在此範例中，所有元件均具有交替的上下平移線。此等線在每個元件邊界交錯，使得沒有二條垂直對準線彼此過於接近。結果，有數種配置362、364、366，其中元件自在其正上方或下方的元件水平地移位。該水平移位可大可小。
許多元件係五個軌道寬。此有助於對準元件。另一方面，有數個21個軌道寬的較大元件368、14個軌道寬的元件370、或具有奇或偶數個軌道之另一尺寸的元件。由於一致的交替圖案，不同寬度仍允許以一些浪費空間將元件組合在一起。全部軌道具有大致相同的高度，但也可透過對佈局360的適當改變而容納不同高度。如圖式所建議的，即使元件庫中有針對尺寸的標準化單位，元件可係不同尺寸的。顯示於此及所有其他圖式中的元件可對應於電晶體、三閘極裝置、邏輯閘、或範圍廣泛的其他邏輯及半導體裝置及組件。
圖13係如本文描述之具有金屬線及多晶矽的積體電路之一部分的側視剖面圖。將電路形成在其可用矽、玻 璃、陶瓷、砷化鎵、或許多其他材料的任一者形成的基板上。將佈線層及被動裝置422形成在基板上方的基底層404中。佈線層及被動裝置可使用金屬佈線或使用任何其他導電材料形成。被動裝置可耦接至導線並包括介電層。下佈線層可用於傳送電源或資料至其他層。
將介電層408沈積在下佈線層上方。將主動裝置424形成在介電層上方的摻雜層中。主動裝置可包括電晶體、二極體、電阻器、及其他裝置。主動裝置可使用垂直穿孔430，諸如，貫矽穿孔，來耦接至下佈線層406。將介電層412施用在主動裝置上方。將金屬及多晶矽線426形成在接點層414中。此等線可對應於圖10及11的線。此等線可經由中間介電層直接連接至主動裝置。
可施用另一介電層416以絕緣及保護主動裝置的接點。可將額外金屬線428形成在頂佈線層418中。此等金屬線可用於使元件之裝置的任何一或多者彼此連接或使不同元件彼此連接。可有從金屬線428至下佈線層406或接點層414的穿孔432，以將金屬線連接至元件內及元件外側的其他組件。此等金屬線可對應於圖1-9的金屬線。在通篇將此等線稱為金屬線的同時，彼等可由任何各式各樣不同的導電材料形成。此等材料包括鈦、銅、鋁、金屬混合物、並也包括金屬以外的導電材料。
可將額外介電層420形成在金屬線層418上方。額外金屬線層可形成在底及頂金屬線層的上方。可將額外電極、導管、絕緣、熱散布、及其他層形成在積體電路402 的頂部上方。然後裝置可取決於裝置的預期用途而以任何其他期望方式封裝、覆模、或製備。
圖14描繪根據一實作的計算裝置11。計算裝置11容納板2。板2可包括許多組件，包括但未受限於處理器4及至少一通訊晶片6。將處理器4實體及電耦接至板2。在部分實作中，也將至少一通訊晶片6實體及電耦接至板2。在其他實作中，通訊晶片6係處理器4的一部分。
取決於其應用，計算裝置11可包括可或可不實體及電耦接至板2的其他組件。此等其他組件包括，但未限於，揮發性記憶體(例如，DRAM)8、非揮發性記憶體(例如，ROM)9、快閃記憶體(未圖示)、圖形處理器12、數位訊號處理器(未圖示)、加密處理器(未圖示)、晶片組14、天線16、諸如觸控螢幕顯示器之顯示器18、觸控螢幕控制器20、電池22、音訊編碼解碼器(未圖示)、視訊編碼解碼器(未圖示)、功率放大器24、全球定位系統(GPS)裝置26、羅盤28、加速度計(未圖示)、迴轉儀(未圖示)、揚聲器30、照相機32、及大量儲存裝置(諸如，硬碟驅動器)10、光碟(CD)(未圖示)、數位多功能光碟(DVD)(未圖示)等。此等組件可連接至系統板2、載置至該系統板、或與任何其他組件組合。
通訊晶片6致能用於將資料傳輸至計算裝置11或自其傳輸資料的無線及/或有線通訊。術語「無線」及其衍生術語可用於描述可經由透過非實質媒體使用調變電磁輻 射通訊資料的電路、裝置、系統、方法、技術、通信頻道等。該術語未暗示該等關聯裝置不包含任何線路，雖然在部分實施例中彼等可不含線路。通訊晶片6可實作任何數量的無線或有線標準或協定，包括但未受限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、彼等的衍生乙太網路，以及指定為3G、4G、5G、及之後的任何其他無線及有線協定。計算裝置11可包括複數個通信晶片6。例如，第一通信晶片6可專用於較短範圍的無線通訊，諸如，Wi-Fi及藍牙，且第二通信晶片6可專用於較長範圍的無線通訊，諸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
計算裝置11的處理器4包括封裝在處理器4內的積體電路晶粒。在部分實作中，使用來自本文描述之元件庫的元件設計及佈置處理器、記憶體裝置、通訊裝置、或其他組件的積體電路晶粒。術語「處理器」可指處理來自暫存器及/或記憶體之電子資料以將該電子資料轉換為可儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或裝置之一部分。
在各種實作中，計算裝置11可係膝上型電腦、易網機、筆記型電腦、超輕薄筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、 娛樂控制單元、數位相機、可攜式音樂播放器、或數位視訊錄影機。在其他實作中，計算裝置11可係包括可穿戴裝置之處理資料的任何其他電子裝置。
實施例可實作為一或多個記憶體晶片、控制器、CPU(中央處理單元)、使用主機板互連的微晶片或積體電路、特定應用積體電路(ASIC)、及/或場效可編程閘極陣列(FPGA)的一部分。
對「一實施例」、「實施例」、「範例實施例」、「各種實施例」等的引用指示如此描述的實施例(等)可包括特定特性、結構、或特徵，但並非每個實施例必需包括該特定特性、結構、或特徵。另外，部分實施例可具有部分、所有、或沒有針對其他實施例描述的特性。
在以下描述及申請專利範圍中，可使用術語「耦接」以及其衍生辭。使用「耦接」以指示二或多個元件彼此合作或互動，但彼等可或可不具有在彼等之間的中間實體或電組件。
如申請專利範圍中所使用的，除非另有指定，使用有序形容辭「第一」、「第二」、「第三」等描述共同元件，僅指示所指稱之相似元件的不同實例，且未意圖暗示如此描述的元件必須在時間上、在空間上、在順序上、或在任何其他方式上採用給定的序列。
該圖式及以上描述提供實施例的範例。熟悉本技術的人士將理解可將所描述元件之一或多者良好地組合成單一功能元件。或者，可將特定元件分開成多個功能元件。來 自一實施例的元件可加至另一實施例。例如，本文描述之處理的次序可改變且未受限於本文描述的方式。再者，任何流程圖的行動不必以所示次序實作；也並非所有行動均必需實施。又，未相依於其他行動的該行動可與該其他行動平行地實施。實施例的範圍並無意被此等具體範例所限制。無論是否明顯地在本說明書中提供，諸如，結構上、尺寸及使用的材料的不同，許多變化係可能的。實施例的範圍至少與以下申請專利範圍所提供的範圍一樣廣。
以下範例關於其他實施例。不同實施例的不同特性可多變地與所包括部分特性組合並排除其他特性以適合各式各樣的應用。部分實施例關於一種設備，其包括積體電路佈局的第一元件、該積體電路佈局的第二元件，該第二元件相鄰於該第一元件、在該第一元件中的第一複數條導線，該第一複數條導線的第一部分具有與該第二元件距離第一距離的線端、及在該第二元件中的第二複數條導線，該等導線與該第一元件中的該等導線平行並垂直地對準，該第二複數條導線的第二部分具有與該第一元件距離第二距離的線端，其中該第一距離短於該第二距離。
在進一步的實施例中，該第一部分的線包含該第一複數條導線的交替導線。
在進一步的實施例中，其中該第一複數條線之第二部分的線具有大於該第一距離之距離該第二元件的第三距離，其中該第二複數條導線之第二部分的線具有少於該第二距離之距離該第一元件的第四距離，且其中該第一複數 條線之第二部分的線與該第二複數條線之第二部分的線對準。
在進一步的實施例中，該第一部分的線包含該第一複數條導線之偶數編號的導線。
在進一步的實施例中，該第一複數條導線包含從左至右與垂直軌道垂直地對準的一系列導線，且其中該第一部分的線包含該第一及第二導線以及該第五及第六導線。
在進一步的實施例中，導線之該第一部分的線比不在該第一部分中之該第一複數條導線的導線更長。
在進一步的實施例中，組合的該第一距離及該第二距離大於用於該積體電路的最小端至端距離設計規則。
在進一步的實施例中，該等導線係在該積體電路的佈線層中。
在進一步的實施例中，該等導線係在該積體電路之接點層中的多晶矽閘極佈線。
在進一步的實施例中，該等導線係在該積體電路之接點層中的源極及汲極佈線。
在進一步的實施例中，該第二元件具有沿著共享邊界與該第一元件之邊緣相鄰的邊緣。
在進一步的實施例中，該第一複數條導線相關於該第一元件的邊緣係鋸齒狀的。
部分實施例關於一種方法，其包括將第一元件配置在積體電路佈局中，該第一元件具有第一複數條平行導線，包括比該第一複數條導線的其他線更接近該元件的邊緣之 該第一複數條導線的第一部分，及將該積體電路佈局的第二元件配置成相鄰於該第一元件的該邊緣，該第二元件具有第二複數條平行導線，該第二複數條導線的第二部分具有比該第二複數條導線的其他線更遠離該第一元件之該邊緣的線端，該配置使得該第二複數條導線的該第二部分與該第一複數條導線的該第一部分端對端地對準。
在進一步的實施例中，使用垂直軌道界定該第一及第二元件，且其中該第一複數條導線的各導線在不同的平行垂直軌道中。
在進一步的實施例中，該第一部分的線包含該第一複數條導線的交替導線。
在進一步的實施例中，該第一部分的線包含該第一複數條導線的每隔一條導線。
在進一步的實施例中，該第一複數條導線包含從左至右的一系列導線，且其中該第一部分的線包含該第一及第二導線以及該第五及第六導線。
在進一步的實施例中，導線之該第一部分的線比不在該第一部分中之該第一複數條導線的導線更長。
在進一步的實施例中，該第一複數條導線的每隔一條導線與該第二複數條導線的其他線端對端地對準。
在進一步的實施例中，使用垂直軌道界定該第一及第二元件，且該配置使得該第一部分的導線與該第二部分的導線在不同的垂直軌道中。
部分實施例關於一種系統，其包括系統板、連接至該 系統板的記憶體、及連接至該系統板並經由該系統板耦接至該記憶體的處理器，該處理器具有以包括第一元件及相鄰於該第一元件的第二元件之多個元件形成的佈局，該佈局包括在該第一元件中的第一複數條導線，該第一複數條導線之第一部分的線具有與該第二元件距離第一距離的線端、及在該第二元件中的第二複數條導線，該等導線與該第一元件中的該等導線平行並垂直地對準，該第二複數條導線的第二部分具有與該第一元件距離第二距離的線端，其中該第一距離短於該第二距離。
在進一步的實施例中，該第一部分的線包含該第一複數條導線的交替導線。
在進一步的實施例中，該第二元件具有沿著共享邊界與該第一元件之邊緣相鄰的邊緣，且該等導線在平行軌道中垂直地對準。
102‧‧‧第一元件
104‧‧‧第二元件
106、108、110、112、114、116、118、120、122、124‧‧‧導線
126、128‧‧‧穿孔
130‧‧‧共同邊界

Claims (17)

  1. 一種具有交替距離結構的設備，包含：積體電路之積體電路佈局的第一元件；該積體電路佈局的第二元件，該第二元件相鄰於並低於該第一元件；在該第一元件中的第一複數條導線，該第一複數條導線之第一部分的導線具有位在遠離該第二元件第一距離的位置處的線端，其中該第一部分的導線包含該第一複數條導線的交替導線；及在該第二元件中的第二複數條導線，該第二複數條導線與該第一元件中的該第一複數條導線平行並垂直地對準，該第二複數條導線的第二部分具有位在遠離該第一元件第二距離的位置處的線端，其中該第一距離短於該第二距離，其中該第二部分的導線包含該第二複數條導線的交替導線。
  2. 如申請專利範圍第1項的設備，其中該第一部分的導線包含該第一複數條導線的每隔一條導線。
  3. 如申請專利範圍第1項的設備，其中該第一部分的導線包含該第一複數條導線之偶數編號的導線。
  4. 如申請專利範圍第1項的設備，其中該第一複數條導線包含從左至右與垂直軌道垂直地對準的一系列導線，且其中該第一部分的線包含第一導線及第二導線以及第五導線及第六導線。
  5. 如申請專利範圍第1項的設備，其中導線之該第一 部分的導線比不在該第一部分中之該第一複數條導線的導線更長。
  6. 如申請專利範圍第1項的設備，其中組合的該第一距離及該第二距離大於用於該積體電路的最小端至端距離設計規則。
  7. 如申請專利範圍第1項的設備，其中該等導線係在該積體電路的佈線層中。
  8. 如申請專利範圍第1項的設備，其中該等導線係在該積體電路之接點層中的多晶矽閘極佈線。
  9. 如申請專利範圍第1項的設備，其中該等導線係在該積體電路之接點層中的源極佈線及汲極佈線。
  10. 如申請專利範圍第1項的設備，其中該第二元件具有沿著共享邊界與該第一元件之底邊緣相鄰的頂邊緣。
  11. 如申請專利範圍第1項的設備，其中該等導線在平行軌道中垂直地對準。
  12. 一種形成交替距離結構的方法，包含：將第一元件配置在積體電路佈局中，該第一元件具有第一複數條平行導線，包括比該第一複數條平行導線的其他線更接近該第一元件的底邊緣之該第一複數條平行導線的第一部分，其中該第一部分的平行導線包含該第一複數條平行導線的交替平行導線；及將該積體電路佈局的第二元件配置成相鄰於該第一元件的該底邊緣，該第二元件具有第二複數條平行導線，該第二複數條平行導線的第二部分具有比該第一複數條平行 導線的其他線更遠離該第一元件之該底邊緣的線端，該配置使得該第二複數條平行導線與該第一複數條平行導線垂直地對準，且該第一複數條平行導線的該第一部分從該第二複數條平行導線的該第二部分在水平上偏移，其中該第二部分的平行導線包含該第二複數條平行導線的交替平行導線。
  13. 如申請專利範圍第12項的方法，其中該第一複數條平行導線的平行導線各在不同的平行垂直軌道中，且其中該水平的偏移對應於一垂直軌道。
  14. 如申請專利範圍第12項的方法，其中該第一部分的平行導線包含該第一複數條平行導線的每隔一條平行導線。
  15. 如申請專利範圍第12項的方法，其中該第一複數條平行導線包含從左至右與垂直軌道垂直地對準的一系列平行導線，且其中該第一部分的平行導線包含第一導線及第二導線以及第五導線及第六導線。
  16. 一種具有交替距離結構的系統，包含：系統板；記憶體，連接至該系統板；及處理器，連接至該系統板並經由該系統板耦接至該記憶體，該處理器具有以包括第一元件及相鄰於並低於該第一元件的第二元件之多個元件形成的佈局，該佈局包括：在該第一元件中的第一複數條導線，該第一複數條導線之第一部分的導線具有位在遠離該第二元件第一距 離的位置處的線端，其中該第一部分的導線包含該第一複數條導線的交替導線；及在該第二元件中的第二複數條導線，在該第二元件中的該等導線與該第一元件中的該等導線平行並垂直地對準，該第二複數條導線的第二部分具有位在遠離該第一元件第二距離的位置處的線端，其中該第一距離短於該第二距離，其中該第二部分的導線包含該第二複數條導線的交替導線。
  17. 如申請專利範圍第16項的系統，其中該第二元件具有沿著共享邊界相鄰於該第一元件之底邊緣的頂邊緣，且在該第一及第二元件中的該等導線在平行軌道中垂直地對準。
TW105115186A 2015-06-24 2016-05-17 使用具有交替導線的元件庫元件的積體電路佈局 TWI706317B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/037417 WO2016209224A1 (en) 2015-06-24 2015-06-24 Integrated circuit layout using library cells with alternating conductive lines
WOPCT/US15/37417 2015-06-24

Publications (2)

Publication Number Publication Date
TW201712576A TW201712576A (en) 2017-04-01
TWI706317B true TWI706317B (zh) 2020-10-01

Family

ID=57586156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115186A TWI706317B (zh) 2015-06-24 2016-05-17 使用具有交替導線的元件庫元件的積體電路佈局

Country Status (6)

Country Link
US (1) US10490542B2 (zh)
EP (1) EP3314645A4 (zh)
KR (1) KR102371315B1 (zh)
CN (1) CN107660309B (zh)
TW (1) TWI706317B (zh)
WO (1) WO2016209224A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312192B2 (en) * 2016-06-02 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit having staggered conductive features
US10297588B2 (en) * 2016-12-14 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method of the same
US10515175B2 (en) * 2016-12-15 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Block-level design method for heterogeneous PG-structure cells
US10733352B2 (en) 2017-11-21 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and layout method for standard cell structures
DE102018124711B4 (de) 2017-11-21 2024-01-11 Taiwan Semiconductor Manufacturing Co. Ltd. Layout-Verfahren für Standardzellenstrukturen
US10769342B2 (en) * 2018-10-31 2020-09-08 Taiwan Semiconductor Manufacturing Company Ltd. Pin access hybrid cell height design
US11764201B2 (en) 2020-04-02 2023-09-19 Samsung Electronics Co., Ltd. Integrated circuit including standard cells
KR20220041280A (ko) 2020-09-24 2022-04-01 삼성전자주식회사 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201329762A (zh) * 2012-01-05 2013-07-16 United Microelectronics Corp 積體電路設計與製造方法
TW201423462A (zh) * 2012-12-03 2014-06-16 Taiwan Semiconductor Mfg 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
US20140167117A1 (en) * 2009-10-13 2014-06-19 Tela Innovations, Inc. Methods for Cell Boundary Encroachment and Layouts Implementing the Same
TW201443679A (zh) * 2013-05-02 2014-11-16 Taiwan Semiconductor Mfg 積體電路、積體電路佈局系統以及產生積體電路佈局方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6771806B1 (en) * 1999-12-14 2004-08-03 Kla-Tencor Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices
US6566720B2 (en) * 2000-10-05 2003-05-20 United Memories, Inc. Base cell layout permitting rapid layout with minimum clock line capacitance on CMOS standard-cell and gate-array integrated circuits
US7327591B2 (en) * 2004-06-17 2008-02-05 Texas Instruments Incorporated Staggered memory cell array
US7459362B2 (en) * 2005-06-27 2008-12-02 Micron Technology, Inc. Methods of forming DRAM arrays
JP2009094201A (ja) * 2007-10-05 2009-04-30 Nec Electronics Corp 半導体集積回路装置
US7995366B2 (en) 2009-08-31 2011-08-09 Infineon Technologies Ag Homogenous cell array
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8698205B2 (en) 2012-05-25 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout having mixed track standard cell
US9098668B2 (en) * 2013-11-27 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout of an integrated circuit
US9690896B2 (en) * 2015-04-09 2017-06-27 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor device and semiconductor device manufactured by the same
KR102387949B1 (ko) * 2017-05-24 2022-04-18 삼성전자주식회사 집적회로 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167117A1 (en) * 2009-10-13 2014-06-19 Tela Innovations, Inc. Methods for Cell Boundary Encroachment and Layouts Implementing the Same
TW201329762A (zh) * 2012-01-05 2013-07-16 United Microelectronics Corp 積體電路設計與製造方法
TW201423462A (zh) * 2012-12-03 2014-06-16 Taiwan Semiconductor Mfg 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
TW201443679A (zh) * 2013-05-02 2014-11-16 Taiwan Semiconductor Mfg 積體電路、積體電路佈局系統以及產生積體電路佈局方法

Also Published As

Publication number Publication date
TW201712576A (en) 2017-04-01
EP3314645A4 (en) 2019-03-20
WO2016209224A1 (en) 2016-12-29
KR102371315B1 (ko) 2022-03-07
CN107660309B (zh) 2022-04-12
KR20180020265A (ko) 2018-02-27
US10490542B2 (en) 2019-11-26
US20180145063A1 (en) 2018-05-24
EP3314645A1 (en) 2018-05-02
CN107660309A (zh) 2018-02-02

Similar Documents

Publication Publication Date Title
TWI706317B (zh) 使用具有交替導線的元件庫元件的積體電路佈局
US11996362B2 (en) Integrated circuit device with crenellated metal trace layout
US10290653B2 (en) Integrated circuit layout structure
KR102518811B1 (ko) 멀티-하이트 스탠다드 셀을 포함하는 집적 회로 및 그 설계 방법
US9324715B2 (en) Flip-flop layout architecture implementation for semiconductor device
US20170179078A1 (en) Semiconductor packages and methods of manufacturing the same
CN106356371B (zh) 半导体装置、片上系统、移动装置和半导体系统
US9846757B2 (en) Cell grid architecture for FinFET technology
TWI833287B (zh) 積體電路結構、設計其佈局的方法及用於單元佈局設計的庫
US11114471B2 (en) Thin film transistors having relatively increased width and shared bitlines
US10658294B2 (en) Structure and method for flexible power staple insertion
JPWO2018003634A1 (ja) 半導体集積回路装置
US11068640B2 (en) Power shared cell architecture
KR20170099865A (ko) 증가된 튜닝 범위를 갖는 ｃｍｏｓ 버랙터
US11764219B2 (en) Metal space centered standard cell architecture to enable higher cell density
US9072187B2 (en) Off-plane conductive line interconnects in microelectronic devices
CN110581115A (zh) 用于三维集成电路的深沟槽通孔
US11244961B2 (en) Integrated circuit including integrated standard cell structure
US11682664B2 (en) Standard cell architecture with power tracks completely inside a cell
CN106601732B (zh) 元件格布局结构与形成元件格的方法
WO2024113775A1 (zh) 集成电路及电子设备
TW202324680A (zh) 半導體結構