CN106356371B - 半导体装置、片上系统、移动装置和半导体系统 - Google Patents

半导体装置、片上系统、移动装置和半导体系统 Download PDF

Info

Publication number
CN106356371B
CN106356371B CN201610561616.5A CN201610561616A CN106356371B CN 106356371 B CN106356371 B CN 106356371B CN 201610561616 A CN201610561616 A CN 201610561616A CN 106356371 B CN106356371 B CN 106356371B
Authority
CN
China
Prior art keywords
power
power rails
rails
semiconductor device
power rail
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610561616.5A
Other languages
English (en)
Other versions
CN106356371A (zh
Inventor
卞晟铢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106356371A publication Critical patent/CN106356371A/zh
Application granted granted Critical
Publication of CN106356371B publication Critical patent/CN106356371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

提供了一种半导体装置、片上系统、移动装置和半导体系统，所述半导体装置包括半导体基底和位于半导体基底上方的多个金属层。金属层中的第一层包括：多条第一电源轨，沿第一方向延伸并提供第一电压；多条第二电源轨，沿第一方向延伸并提供第二电压；以及第一导体，与第一电源轨中的每条第一电源轨的一端成为一体并且在第二方向上延伸。第一方向垂直于第二方向。第一电压是地电压和电源电压中的一种电压，第二电压是另一种电压。

Description

半导体装置、片上系统、移动装置和半导体系统
本申请要求于2015年7月16日提交的第10-2015-0101007号韩国专利申请的优先权，通过引用将上述申请的公开内容全部包含于此。
技术领域
本发明构思涉及半导体装置。更具体地，本发明构思涉及具有导电带(即，电源轨)的半导体装置，其中，电压源通过该导电带连接到装置的电子元件。
背景技术
诸如存储器装置、集成电路、智能手机或平板个人计算机(PC)的电子装置包括电源轨，由电压源提供的操作电压沿电源轨分别供应到电子装置的电子元件(例如，晶体管、存储器单元和触发器)。操作电压的稳定供应对于电子装置的可靠性是必不可少的。具体地，电子元件的操作电压的瞬时下降可能造成电子元件发生故障。电压降指由电压源供应到电子电路的能量因电路的无源元件而减少的量。
当电压源通过诸如由电源轨提供的公共导电路径连接到电路的有源元件或“电子”元件时，供应到电子元件中的沿导电路径相对靠近电压源的电子元件的电压(第一电压)大于供应到电子元件中的沿导电路径离电压源较远的另一电子元件的电压(第二电压)。因此，在从电压源输出的电压突然变化的情况下，即，在电压降的情况下，第二电压的变化可以大于第一电压的变化。
因此，电子装置的电路的通过电源轨连接到电源并沿由电源轨提供的导电路径相对地远离电压源的电子元件可能易于出现故障，或者至少可能比电路的靠近电压源的其它电子元件更易于出现故障。
发明内容
根据本发明构思的一方面，提供了一种包括半导体基底与一个在另一个上地设置在半导体基底上的多个金属层的半导体装置，其中，金属层中的至少一个金属层中的每个包括：多条第一电源轨，专用于连接到第一电压并且所述多条第一电源轨中的每条第一电源轨沿第一方向纵向延伸；多条第二电源轨，专用于连接到第二电压并且所述多条第二电源轨中的每条第二电源轨沿第一方向纵向延伸；以及第一导体，在第一电源轨的第一端处分别与第一电源轨中的每条第一电源轨成为一体，并且在第二方向上跨越第一电源轨。
根据本发明构思的另一方面，提供了包括处理器和连接到处理器的硬件组件的片上系统。处理器和硬件组件中的至少一个元件包括半导体基底和设置在半导体基底上方的多个金属层。多个金属层之中的第一金属层包括：多条第一电源轨，沿第一方向延伸并提供第一电压；多条第二电源轨，沿第一方向延伸并提供第二电压；以及第一导体，结合到第一电源轨中的每条第一电源轨的一端并且沿第二方向延伸。
根据本发明构思的另一方面，提供了包括处理器、被构造为与处理器进行通信的存储器以及被构造为与处理器进行通信的硬件组件的移动装置。处理器、存储器和硬件组件之中的至少一个元件包括半导体基底和设置在半导体基底上方的多个金属层。多个金属层之中的第一金属层包括：多条第一电源轨，沿第一方向延伸并提供第一电压；多条第二电源轨，沿第一方向延伸并提供第二电压；以及第一导体，结合到第一电源轨中的每条第一电源轨的一端并且沿第二方向延伸。
根据本发明构思的另一方面，提供了一种半导体装置，所述半导体装置包括：半导体基底；有源电子元件，以在均与半导体基底的上表面平行的第一方向和第二方向上成阵列的方式设置在半导体基底的上部处；多条第一电源轨，所述多条第一电源轨中的每条穿过有源电子元件的阵列而沿第一方向纵向延伸；多条第二电源轨，所述多条第二电源轨中的每条穿过有源电子元件的阵列而沿第一方向纵向延伸；导体，在第一电源轨的第一端处分别与第一电源轨中的每条成为一体；第三电源轨，设置在第一电源轨上方并在第二方向上穿过第一电源轨延伸；第一组通孔，将第三电源轨电连接到第一电源轨。有源电子元件在第三电源轨与导体之间在沿第一方向定位处均电连接到第一电源轨中的相应的第一电源轨与第二电源轨中的相应的第二电源轨。
根据本发明构思的另一方面，提供了一种半导体系统，所述半导体系统包括：半导体基底；有源电子元件，以在均与半导体基底的上表面平行的第一方向和第二方向上成阵列的方式设置在半导体基底的第一区的上部处；硬宏元，设置在半导体基底的第二区的上部；金属层，设置在半导体基底上的均在逻辑栅极和硬宏元的水平面上方的多个不同水平面处；第一组通孔以及第二组通孔。金属层中的第一金属层包括均穿过有源电子元件的阵列沿第一方向纵向延伸的多条第一电源轨、均穿过有源电子元件的阵列沿第一方向纵向延伸的多条第二电源轨以及在第一电源轨的第一端处分别与第一电源轨中的每条第一电源轨成为一体的导体。金属层中的另一层金属层设置在第一金属层上方并包括在第二方向上穿过第一电源轨延伸的第三电源轨以及在第二方向上穿过第二电源轨延伸的第四电源轨。第一组通孔将第三电源轨电连接到第一电源轨。第二组通孔将第四电源轨电连接到第二电源轨。有源电子元件的阵列沿第一方向定位在第三电源轨与导体之间，有源电子元件中的每个电连接到第一电源轨中的相应的第一电源轨和第二电源轨中的相应的第二电源轨。
附图说明
图1是半导体装置的元件的剖视图；
图2A是根据本发明构思的图1中示出的类型的半导体装置的一个示例中的第一金属层和上金属层的部分的平面图；
图2B是图2A中示出的第一金属层和上金属层的部分的透视图；
图3是根据本发明构思的图1中示出的类型的半导体装置的另一个示例中的第一金属层和上金属层的部分的平面图；
图4是根据本发明构思的使用掩模形成金属层的一个示例的步骤的概念图；
图5是根据本发明构思的使用掩模形成金属层的另一个示例的步骤的概念图；
图6是包括根据本发明构思的半导体装置的电子系统的示例的框图；
图7是包括根据本发明构思的半导体装置的电子系统的另一个示例的框图。
具体实施方式
参照图1，半导体装置100可以包括半导体基底110以及一个在另一个上地设置在半导体基底110上的多个金属互连。例如，半导体装置100可以具有在半导体基底110上的一个在另一个上地设置的第一金属互连M1至第六金属互连M6。金属互连M1至M6占用半导体装置100中的彼此不同的水平面。此外，金属互连M1至M6可以在竖直方向上(通过诸如层间介电层的绝缘材料)彼此均匀地分隔开，但是本发明构思不限于这样的特征。如稍后将详细地描述的，金属互连M1至M6均可以使电源电压和地电压电连接到半导体装置100的有源电子组件。金属互连M1至M6可以分别是金属层120至160。
半导体装置100也可以包括多组通孔。例如，第一通孔VIA1可以连接第一金属互连M1或者第一金属层120与第二金属互连M2或者第二金属层130。第二通孔VIA2可以连接第二金属互连M2或者第二金属层130与第三金属互连M3或者第三金属层140。第三通孔VIA3可以连接第三金属互连M3或者第三金属层140与第四金属互连M4或者第四金属层150。第四通孔VIA4可以连接第四金属互连M4或者第四金属层150与第五金属互连M5或者第五金属层160。第五通孔VIA5可以连接第五金属互连M5或者第五金属层160与第六金属互连M6或者第六金属层170。通孔VIA0可以连接多个杂质区与第一金属互连M1或者第一金属层120和/或可以连接晶体管的栅极(栅电极)与第一金属互连M1或第一金属层120。
为了简单起见，将在下面详细的描述中使用其中金属互连M1至M6分别是金属层120至160的示例。
尽管图1中示出了六个金属层120至170以及六组通孔VIA，但是半导体装置100可以具有其它数目的金属层和对应组的通孔VIA。
半导体基底110在该示例中是硅基底。它可以是P型基底或N型基底。在本示例中，即，出于仅说明和描述的目的，半导体基底110是如图1中示出的P型基底。
多个有源区111和113可以形成在半导体基底110内。有源区111和113中的每个可以包括至少一个p+区和/或至少一个n+杂质区。更具体地，有源区111和113中的每个可以包括多个n+杂质区或者多个p+杂质区。这些杂质区可以构成至少一个晶体管。即，杂质区可以均包括至少一个漏区和至少一个源区。半导体装置100也可以包括晶体管的栅极、多晶硅层和金属接触件。因此，至少一个存储单元可以设置在有源区111和113中的每个有源区处。存储单元可以是易失性或非易失性存储单元。
就易失性存储单元来说，易失性存储单元可以是随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)、晶闸管RAM(T-RAM)、零电容器RAM(Z-RAM)或双晶体管RAM(TTRAM)中的一种/多种，但是不限于此。就非易失性存储单元来说，非易失性存储单元可以是只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、闪存(例如，NAND型闪存或NOR型闪存)、磁性RAM(MRAM)、自旋转移矩MRAM，铁电RAM(FeRAM)、相变RAM(PRAM)或电阻性的RAM(RRAM)中的一种/多种，但不限于此。
因此，半导体装置100可以是采用智能卡的类型的NAND型闪存、安全数字(SD)卡、微SD卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、嵌入式多芯片封装(eMCP)、完美页面NAND(PPN)、通用闪存(UFS)、固态硬盘(SSD)或嵌入式SSD。
在图1中示出的类型的一些半导体装置100中，有源区111和113中的每个具有形成或构成硬宏元(hard macro)的多个杂质区(诸如p+区和n+区)。硬宏元可以由一个或更多个硬件组件组成。上面提到的易失性存储器或非易失性存储器可以是硬宏元的示例，但是本发明构思不限于这样的示例。硬宏元也可以实现逻辑栅极，即，在执行布尔(Boolean)函数中使用的物理元件。
硬件组件可以是知识产权(IP)。这里，术语“硬件组件”或“IP”指可在集成电路(IC)、片上系统(SoC)或应用处理器(AP)中使用的功能块。
IP(或功能块)可以是中央处理单元(CPU)、处理器、多核处理器的核、存储器装置、通用串行总线(USB)、外围组件互连(PCI)、数字信号处理器(DSP)、有线接口、无线接口、控制器、硬件编解码器、视频模块(诸如照相机接口、联合图像专家组(JPEG)处理器、视频处理器或混频器等)、三维(3D)图形核、音频系统、缓冲器或驱动器。如这里使用的术语“功能块”指具有独特特征的电路或硬件模块。
另外，硬宏元可以是模数转换器(ADC)和/或数模转换器(DAC)。硬宏元也可以是标准单元。标准单元可以是用于提供布尔逻辑函数(例如，AND、OR、NAND、XOR、XNOR或反相器)的互连结构和晶体管结构的组。
图2A和图2B示出包括例如第一金属层120-1的第一金属互连与上金属层Mi的示例的根据本发明构思的半导体装置的示例。在由图1以及图2A和图2B示出的本发明构思的示例中，图1中示出的金属层120至160中的一个或更多个可以具有与图2A和图2B中示出的第一金属层120-1的结构相似的结构。
第一金属互连(例如，第一金属层120-1)可以包括多条第一电源轨121-1至121-n(其中，“n”是至少为4的自然数)、多条第二电源轨123-1至123-3以及第一导体127-1。在其中第一金属互连是金属层(即，第一金属层120-1)的情况下，第一电源轨121-1至121-n、第二电源轨123-1至123-3以及第一导体127-1彼此接触。此外，第一金属层120-1、第一电源轨121-1至121-n、第二电源轨123-1至123-3以及第一导体127-1可以位于共同的(水平)平面中。在这方面，术语“平面”指具有均匀厚度的层。具体地，第一电源轨121-1至121-n、第二电源轨123-1至123-3以及第一导体127-1在该示例中具有共面的上表面和共面的下表面。在下面，所有的金属互连将分别被描述为金属层。
硬宏元115以及多个逻辑栅极125-1至125-5可以设置在半导体基底110的上部。例如，硬宏元115的至少一部分可以设置在图1中示出的装置100中的第一有源区111的上部处，逻辑栅极125-1至125-5中的每个逻辑栅极的至少一部分可以设置在第二有源区113的上部处。此外，硬宏元115可以设置在第一金属层120-1的第一导体127-1的一侧，但是本发明构思不限于此。
第一电源轨121-1至121-n中的每条第一电源轨可以沿第一水平方向(附图中的X轴方向)延伸并且可以传输第一电压SV1。第二电源轨123-1至123-3中的每条第二电源轨可以沿第一方向(即，X轴方向)延伸并且可以传输第二电压SV2。第一电源轨121-1至121-n可以在第二方向(图中的Y轴方向)上彼此分隔开规则的间隔，但是本发明构思不限于此。第二电源轨123-1至123-3也可以在第二水平方向上彼此分隔开规则的间隔，但是本发明构思不限于此。
第一电压SV1可以是电源电压VDD和地电压VSS中的一个，第二电压SV2可以是操作电压VDD和地电压VSS中的另一个。电源电压仅指大于地电压的电压。
此外，在上面的描述中，术语“轨”指导电材料中的任意一条带，因此可以包括通常被称为丝(trace)、带或线等的类型的任意导体。导电材料可以是金属，例如，Cu、Ag、Au、Al或W，但是本发明构思不限于这些示例。
第一导体127-1可以在第一电源轨121-1至121-n的各个端部结合(或连接)到第一电源轨121-1至121-n中的每条第一电源轨并且可以沿第二方向(Y轴方向)延伸。第一导体127-1可以由例如Cu、Ag、Au、Al或W的金属形成，但是本发明构思不限于这些示例。第一方向(即，X轴方向)和第二方向(即，Y轴方向)可以彼此垂直。第一电源轨121-1至121-n以及第二电源轨123-1至123-3可以沿第二方向交替地设置。
如果如同在传统的金属层的情况下，第一金属层120不包括第一导体127-1，则在第一电源轨121-1至121-n中的每条第一电源轨的一端处(即，在图2中的左端)(即，在离上金属层Mi(i＝2到6)的电源轨191最远的一侧处)可能发生大的瞬时电压降(IVD)。在这种情况下，逻辑栅极125-1至125-5(尤其是逻辑栅极125-1、125-3和125-5)将易于发生故障。然而，根据本发明构思的这个示例，第一导体127-1在第一电源轨121-1至121-n的各个端部处结合(或连接)到第一电源轨121-1至121-n。因此，如上面所述的根据本发明构思的半导体装置不会遭受由于具有电源轨的传统的半导体装置中的IVD而形成的问题。
如标号明确指明的，上面提到且包括电源轨193(第三电源轨)的上金属层Mi可以是第二金属层130至第六金属层170中的任意一层。优选地，上金属层Mi是第三金属层140或第五金属层160。在任何情况下，上金属层Mi可以包括用于供应第一电压SV1的第三电源轨191以及用于供应第二电压SV2的第四电源轨193。第三电源轨191和第四电源轨193中的每条电源轨可以沿第二方向(即，Y轴方向)延伸。注意的是，在图2的示例中，为了简单起见，示出了上金属层Mi的仅第三电源轨191和第四电源轨193以及第一金属层120的仅第一电源轨121-1至121-n与第二电源轨123-1至123-3与第一导体127-1。
第一电源轨121-1至121-n可以通过通孔VIAVD与第三电源轨191连接。在其中第三电源轨191构成第三金属层140的示例中，通孔VIAVD可以包括每组通孔包括通孔VIA2中的一个和通孔VIA1中的一个的多组竖直排列的通孔(示出的示例中的四组)。第二电源轨123-1至123-3可以通过通孔VIAVS与第四电源轨193连接。同样的，在第四电源轨193构成第三金属层140的示例中，通孔VIAVS可以包括每组通孔也包括通孔VIA2中的一个和通孔VIA1中的一个的多组竖直排列的通孔(示出的示例中的三组)。
在一些示例中，多个金属(竖直)接触件129-1至129-10可以连接到第一金属层120。第一逻辑栅极125-1可以通过金属接触件129-1和129-2与电源轨121-1和123-1连接。第二逻辑栅极125-2可以通过金属接触件129-3和129-4与电源轨123-1和121-2连接。第三逻辑栅极125-3可以通过金属接触件129-5和129-6与电源轨121-2和123-2连接。第四逻辑栅极125-4可以通过金属接触件129-7和129-8与电源轨123-2和121-3连接。第五逻辑栅极125-5可以通过金属接触件129-9和129-10与电源轨121-3和123-3连接。因此，特定的逻辑栅极将被供应有电压SV1和SV2，其中，电压SV1和SV2用作逻辑栅极的连接到第一电源轨和第二电源轨中的各自的电源轨的部分处的操作电压。
图3是包括第一金属层120-2的示例的根据本发明构思的半导体装置的另一个示例的平面图(元件的布局图)。在由图1和图3示出的本发明构思的示例中，图1中示出的金属层120至160中的一个或更多个可以具有与图3中示出的第一金属层120-2的结构相似的结构。
第一金属层120-2可以包括第一电源轨121-1至121-n、第二电源轨123-1至123-3、第一导体127-1以及第二导体127-2。第一电源轨121-1至121-n、第二电源轨123-1至123-3、第一导体127-1以及第二导体127-2因此可以占据同一平面。第二导体127-2可以分别在第一电源轨121-1至121-n的第二端处结合到第一电源轨121-1至121-n(与第一电源轨121-1至121-n成为一体)，并且可以沿第二方向延伸。第二导体127-2可以由例如Cu、Ag、Au、Al或W的金属形成，但是本发明构思不限于这些示例。注意的是，在图3的示例中，为了简单起见，示出了上金属层Mi的仅第三电源轨191和第四电源轨193以及第一金属层120的仅第一电源轨121-1至121-n与第二电源轨123-1至123-3以及第一导体127-1和第二导体127-2。
在根据本发明构思的半导体装置的其它示例中，金属互连中的一个或更多个(例如，第一金属互连M1)可以包括如在图2中示出的示例中的在第一电源轨121-1至121-n的第一端处电连接第一电源轨121-1至121-n的第一导体127-1以及在第二电源轨123-1至123-3的(如在平面图中示出的远离电源轨191、193的)第一端处电连接第二电源轨123-1至123-3的导体。在根据本发明构思的半导体装置的又一示例中，金属互连中的一个或更多个(例如，第一金属互连M1)可以包括如在图3中示出的示例中的分别在第一电源轨121-1至121-n的第一端和第二端处电连接第一电源轨121-1至121-n的第一导体127-1和第二导体127-2，以及在第二电源轨123-1至123-3的(如在平面图中示出的远离电源轨191、193的)第一端处电连接第二电源轨123-1至123-3的导体。
图4示出根据本发明构思的使用掩模220A形成金属层的步骤。参照图1、图2和图4，半导体晶片200可以包括多个芯片210。当在芯片210中的每个芯片中形成特定的金属层时，第一电源轨121-1至121-n、第二电源轨123-1至123-3以及第一导体127-1可以使用掩模220A同时形成在作为金属层的一部分的每个芯片中。
图5示出根据本发明构思的使用掩模220B形成金属层的步骤。参照图1、图3和图5，半导体晶片200可以包括芯片210。当在芯片210中的每个芯片中形成特定的金属层时，第一电源轨121-1至121-n、第二电源轨123-1至123-3、第一导体127-1与第二导体127-2可以使用一个掩模220B同时形成在作为金属层的一部分的每个芯片中。
图6示出包括根据本发明构思的半导体装置的半导体系统300。
参照图1至图6，半导体系统300可以包括总线301、CPU 310以及多个硬件(H/W)组件320、330和340。H/W组件320、330和340中的至少一个可以由根据本发明构思的半导体装置构成，例如，参照图1至图3描述的半导体装置的示例中的任意一个。
例如，H/W组件320、330和340中的至少一个可以包括半导体基底110以及形成在半导体基底110上或上方的金属层120至170。金属层120至170中的一层可以包括沿第一方向延伸并提供第一电压SV1的第一电源轨121-1至121-n、沿第一方向延伸并提供第二电压SV2的第二电源轨123-1至123-3、以及结合到第一电源轨121-1至121-n中的每条的第一端(与所述第一端成为一体)并沿第二方向延伸的第一导体127-1。
在另一个示例中，H/W组件320、330和340中的所述至少一个也可以包括结合到第一电源轨121-1至121-n中的每条的第二端(与所述第二端成为一体)并沿第二方向延伸的第二导体127-2。
因此，半导体系统300可以实现为片上系统(SoC)。
图7也示出了包括根据本发明构思的半导体装置的半导体系统400的示例。
半导体系统400可以包括互连件401、多个H/W组件410、415、420、425、430、440、450、460、470和480、第一存储器(闪存)435、显示器445、第二存储器455和相机475。
半导体系统400可以构成台式个人计算机(PC)或移动装置的操作系统，其中，移动装置是例如膝上型计算机、蜂窝电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数字静态照相机、数字视频照相机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、手持式游戏机、移动互联网装置(MID)、可穿戴式计算机、物联网(IoT)装置、万联网(IoE)装置、无人驾驶飞机或者电子书。
可以通过SoC、芯片组或半导体封装件来提供互连件401以及H/W组件410、415、420、425、430、440、450、460、470和480。半导体封装件可以是系统级封装件(SiP)或多芯片封装件，但不限于此。
H/W组件410、415、420、425、430、440、450、460、470和480中的至少一个可以包括半导体基底110以及形成在半导体基底110上或上方的金属层120至170。金属层120至170中的层可以包括沿第一方向延伸并传输第一电压SV1的第一电源轨121-1至121-n、沿第一方向延伸并传输第二电压SV2的第二电源轨123-1至123-3以及结合到第一电源轨121-1至121-n中的每个的一端并沿第二方向延伸的第一导体127-1。
如图3中示出的，H/W组件410、415、420、425、430、440、450、460、470和480中的所述至少一个也可以包括结合到第一电源轨121-1至121-n中的每条的另一端并沿第二方向延伸的第二导体127-2。
图6中示出的第一H/W组件320可以是H/W组件410、415、420、425、430、440、450、460、470和480中的一个。第二H/W组件330可以是H/W组件410、415、420、425、430、440、450、460、470和480中的另一个。第三H/W组件340可以是H/W组件410、415、420、425、430、440、450、460、470和480中的又一个。
CPU 410可以通过互连件401控制H/W组件410、415、420、425、430、440、450、460、470和480的操作。例如，互连件401可以实现为总线。
通信模块415可以控制在外部通信装置与半导体系统400之间传输的数据。通信模块415可以包括用于蓝牙通信的收发器415-1、用于Wi-Fi通信的收发器415-2以及接收全球定位系统(GPS)信号的GPS接收器415-3。通过通信模块415处理的数据可以通过互连件401传输到H/W组件410、420、425、430、440、450、460、470和480中的至少一个。图形处理单元(GPU)420可以处理图形数据。
输入/输出(I/O)接口425可以将由用户输入的数据传输到互连件401或者将数据从互连件401传输到I/O装置。第一存储器控制器(或称为存储器控制器#1)430可以根据CPU410或GPU 420的控制将数据写入到第一存储器435或从第一存储器435读取数据。第一存储器435可以是非易失性存储器。
显示器控制器440可以根据CPU 410或GPU 420的控制来控制显示器445的操作。显示器控制器440可以将显示数据传输到显示器445。
第二存储器控制器(或称为存储器控制器#2)450可以根据CPU 410或GPU 420的控制将数据写入到第二存储器455或从第二存储器455读取数据。第二存储器455可以是易失性存储器。
USB控制器460可以与USB主机通信数据。相机控制器470可以处理从相机475输出的数据并且将处理后的数据传输到互连件401。调试控制器480可以控制对半导体系统400进行的调试。
如上所述，根据本发明构思的半导体装置在上金属层上不需要布线资源(即，电源轨)来向下金属层供应电力。因此，根据本发明构思的半导体装置可有助于使包括所述半导体装置的芯片的尺寸最小化。另外，根据本发明构思的半导体装置最小化瞬时电压降(IVD)并因此改善由于IVD造成的诸如有源电子元件的故障的问题。
尽管已经参照本发明构思的各种示例来具体示出并描述了本发明构思，但是本领域的普通技术人员将理解的是，在不脱离如权利要求所限定的本发明构思的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (20)

1.一种半导体装置，所述半导体装置包括：
半导体基底；
有源电子元件，设置在半导体基底的上部，以及
多个金属层，一个在另一个上地设置在半导体基底上，
其中，所述多个金属层之中的至少一个第一金属层中的每个包括：
多条第一电源轨，专用于连接到第一电压并且所述多条第一电源轨中的每条第一电源轨沿第一方向纵向延伸；
多条第二电源轨，专用于连接到与第一电压不同的第二电压并且所述多条第二电源轨中的每条第二电源轨沿第一方向纵向延伸；以及
第一导体，在所述多条第一电源轨的第一端处分别仅与所述多条第一电源轨和所述多条第二电源轨之中的所述多条第一电源轨中的每条第一电源轨成为一体，并且在第二方向上跨越所述多条第一电源轨，
其中，所述多个金属层还包括第二金属层，第二金属层设置在所述至少一个第一金属层中的一个第一金属层上方并包括专用于连接到第一电压的第三电源轨以及专用于连接到第二电压的第四电源轨，
其中，所述多条第一电源轨的第一端在第一方向上远离所述第三电源轨，并且
其中，有源电子元件中的每个电连接到所述多条第一电源轨中的相应的第一电源轨和所述多条第二电源轨中的相应的第二电源轨。
2.根据权利要求1所述的半导体装置，其中，所述至少一个第一金属层中的每个还包括第二导体，第二导体在所述多条第一电源轨的第二端处分别与所述多条第一电源轨中的每条第一电源轨成为一体，并且在第二方向上跨越所述多条第一电源轨。
3.根据权利要求1所述的半导体装置，其中，所述多条第一电源轨与第一导体在半导体装置中设置在半导体基底上方的同一水平面处。
4.根据权利要求1所述的半导体装置，其中，第一方向垂直于第二方向。
5.根据权利要求1所述的半导体装置，其中，所述多条第一电源轨在平行于半导体基底的上表面的水平方向上与所述多条第二电源轨交替地设置。
6.根据权利要求1所述的半导体装置，其中，所述半导体装置还包括第一逻辑栅极，第一逻辑栅极设置在半导体基底的上部处并电连接到所述多条第一电源轨中的第一条第一电源轨与所述多条第二电源轨中的一条。
7.根据权利要求6所述的半导体装置，所述半导体装置还包括第二逻辑栅极，第二逻辑栅极设置在半导体基底的上部处并电连接到所述多条第二电源轨中的所述一条与所述多条第一电源轨中的第二条第一电源轨。
8.根据权利要求1所述的半导体装置，所述半导体装置还包括设置在第一导体一侧的硬宏元。
9.根据权利要求1所述的半导体装置，所述半导体装置还包括具有多个第一通孔和多个第二通孔的多个通孔，
其中，所述多个第一通孔电连接第一电源轨与第三电源轨使得第三电源轨将第一电压提供到第一电源轨，
所述多个第二通孔电连接第二电源轨与第四电源轨使得第四电源轨将第二电压提供到第二电源轨。
10.根据权利要求9所述的半导体装置，其中，第三电源轨和第四电源轨中的每个沿第二方向延伸。
11.根据权利要求9所述的半导体装置，其中，所述多个金属层还包括均设置在所述至少一个第一金属层中的一个第一金属层与第二金属层之间的至少一个第三金属层。
12.一种半导体装置，所述半导体装置包括：
半导体基底；
有源电子元件，设置在半导体基底的上部处并且在均与半导体基底的上表面平行的第一方向和第二方向上以阵列的方式排列；
多条第一电源轨，所述多条第一电源轨中的每条穿过有源电子元件的阵列而沿第一方向纵向延伸；
多条第二电源轨，所述多条第二电源轨中的每条穿过有源电子元件的阵列而沿第一方向纵向延伸；
第一导体，在所述多条第一电源轨的第一端处分别仅与所述多条第一电源轨和所述多条第二电源轨之中的所述多条第一电源轨中的每条成为一体；
第三电源轨，设置在所述多条第一电源轨上方并在第二方向上穿过所述多条第一电源轨延伸；
第四电源轨，设置在所述多条第二电源轨上方并在第二方向上穿过所述多条第二电源轨延伸；
第一组通孔，将第三电源轨电连接到所述多条第一电源轨，
其中，有源电子元件中的每个电连接到所述多条第一电源轨中的相应的第一电源轨与所述多条第二电源轨中的相应的第二电源轨，并且
其中，所述多条第一电源轨的第一端在第一方向上远离所述第三电源轨。
13.根据权利要求12所述的半导体装置，所述半导体装置还包括第二导体，第二导体在所述多条第一电源轨的第二端处分别与所述多条第一电源轨中的每条成为一体，
其中，第三电源轨沿第一方向定位在第二导体与有源电子元件的阵列之间。
14.根据权利要求12所述的半导体装置，其中，第一电源轨与第二电源轨在第二方向上交替地设置。
15.根据权利要求12所述的半导体装置，其中，第一导体邻近第一电源轨，
第一电源轨的组、第二电源轨的组和第一导体具有共面的上表面和共面的下表面并均共同地构成至少一个第一金属层。
16.根据权利要求15所述的半导体装置，所述半导体装置还包括：
至少一个第二金属层，竖直地置于第三电源轨和所述至少一个第一金属层之间。
17.根据权利要求12所述的半导体装置，所述半导体装置还包括：
第二组通孔，将第四电源轨电连接到所述多条第二电源轨，
其中，有源电子元件的所述阵列沿第一方向定位在第三电源轨与所述第一导体之间。
18.根据权利要求17所述的半导体装置，其中，第四电源轨具有与第三电源轨的上表面共面的上表面和与第三电源轨的下表面共面的下表面。
19.一种半导体系统，所述半导体系统包括：
半导体基底；
有源电子元件，设置在半导体基底的第一区的上部并且在均与半导体基底的上表面平行的第一方向和第二方向上以阵列的方式排列；
硬宏元，设置在半导体基底的第二区的上部；
多个金属层，设置在半导体基底上的均在有源电子元件和硬宏元的水平面上方的多个不同的水平面处；
第一组通孔；以及
第二组通孔，
其中，所述多个金属层中的第一金属层包括均穿过有源电子元件的阵列沿第一方向纵向延伸的多条第一电源轨、均穿过有源电子元件的阵列沿第一方向纵向延伸的多条第二电源轨以及在所述多条第一电源轨的第一端处分别仅与所述多条第一电源轨和所述多条第二电源轨之中的所述多条第一电源轨中的每条第一电源轨成为一体的导体，
所述多个金属层中的第二金属层设置在所述多个金属层中的所述第一金属层上方并包括在第二方向上穿过所述多条第一电源轨延伸的第三电源轨以及在第二方向上穿过所述多条第二电源轨延伸的第四电源轨，
第一组通孔将第三电源轨电连接到第一电源轨，
第二组通孔将第四电源轨电连接到第二电源轨，
有源电子元件的阵列沿第一方向定位在第三电源轨与导体之间，
有源电子元件中的每个电连接到所述多条第一电源轨中的相应的第一电源轨和所述多条第二电源轨中的相应的第二电源轨。
20.根据权利要求19所述的半导体系统 ，其中，有源电子元件包括逻辑栅极，逻辑栅极中的每个逻辑栅极的部分在第二方向上对齐，其中，在每个逻辑栅极的所述部分处逻辑栅极电连接到第一电源轨中的相应的第一电源轨和第二电源轨中的相应的第二电源轨。
CN201610561616.5A 2015-07-16 2016-07-15 半导体装置、片上系统、移动装置和半导体系统 Active CN106356371B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150101007A KR102349417B1 (ko) 2015-07-16 2015-07-16 전압 강하를 개선할 수 있는 구조를 갖는 반도체 장치와 이를 포함하는 장치
KR10-2015-0101007 2015-07-16

Publications (2)

Publication Number Publication Date
CN106356371A CN106356371A (zh) 2017-01-25
CN106356371B true CN106356371B (zh) 2021-12-21

Family

ID=57630151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610561616.5A Active CN106356371B (zh) 2015-07-16 2016-07-15 半导体装置、片上系统、移动装置和半导体系统

Country Status (5)

Country Link
US (2) US9799604B2 (zh)
KR (1) KR102349417B1 (zh)
CN (1) CN106356371B (zh)
DE (1) DE102016212796B4 (zh)
TW (1) TWI762445B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180004264A1 (en) * 2016-06-29 2018-01-04 Western Digital Technologies, Inc. Integrated circuit power distribution with threshold switches
US10784198B2 (en) * 2017-03-20 2020-09-22 Samsung Electronics Co., Ltd. Power rail for standard cell block
US10811357B2 (en) 2017-04-11 2020-10-20 Samsung Electronics Co., Ltd. Standard cell and an integrated circuit including the same
US9977857B1 (en) * 2017-05-19 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for via pillar optimization
US10529407B2 (en) * 2017-07-20 2020-01-07 Samsung Electronics Co., Ltd. Memory device including a plurality of power rails and method of operating the same
US10664035B2 (en) * 2017-08-31 2020-05-26 Qualcomm Incorporated Reconfigurable power delivery networks
US10402534B2 (en) * 2017-09-28 2019-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout methods, structures, and systems
US10784195B2 (en) * 2018-04-23 2020-09-22 Globalfoundries Inc. Electrical fuse formation during a multiple patterning process
US10763219B2 (en) * 2018-08-14 2020-09-01 Allegro Microsystems, Llc Signal conductor routing configurations and techniques
CN111581908B (zh) * 2020-05-09 2021-06-25 安徽省东科半导体有限公司 一种提升芯片硬宏供电可靠性的方法
US11854973B2 (en) 2021-05-07 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with reduced resistance and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306745B1 (en) * 2000-09-21 2001-10-23 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing
US7240314B1 (en) * 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
CN101159264A (zh) * 2006-10-03 2008-04-09 松下电器产业株式会社 半导体集成电路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6308307B1 (en) 1998-01-29 2001-10-23 Texas Instruments Incorporated Method for power routing and distribution in an integrated circuit with multiple interconnect layers
US6388332B1 (en) 1999-08-10 2002-05-14 Philips Electronics North America Corporation Integrated circuit power and ground routing
JP4748867B2 (ja) * 2001-03-05 2011-08-17 パナソニック株式会社 集積回路装置
KR20030078462A (ko) 2002-03-29 2003-10-08 주식회사 엘지이아이 ＡＳＩＣ 디자인의 ＩＲ Ｄｒｏｐ 분석 방법
JP4837870B2 (ja) 2002-11-05 2011-12-14 株式会社リコー 半導体集積回路のレイアウト設計方法
US6925627B1 (en) 2002-12-20 2005-08-02 Conexant Systems, Inc. Method and apparatus for power routing in an integrated circuit
US7161823B2 (en) 2004-06-03 2007-01-09 Samsung Electronics Co., Ltd. Semiconductor memory device and method of arranging signal and power lines thereof
US7226857B2 (en) * 2004-07-30 2007-06-05 Micron Technology, Inc. Front-end processing of nickel plated bond pads
KR101394145B1 (ko) 2008-02-26 2014-05-16 삼성전자주식회사 스탠다드 셀 라이브러리 및 집적 회로
US7760578B2 (en) * 2008-10-20 2010-07-20 Lsi Logic Corporation Enhanced power distribution in an integrated circuit
JP5410082B2 (ja) * 2008-12-12 2014-02-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8495547B2 (en) 2009-11-11 2013-07-23 International Business Machines Corporation Providing secondary power pins in integrated circuit design
US8336018B2 (en) 2010-06-09 2012-12-18 Lsi Corporation Power grid optimization
JP2012028479A (ja) 2010-07-22 2012-02-09 Toshiba Corp 半導体集積回路のレイアウト設計方法
US8378742B2 (en) * 2011-01-10 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Driver for a semiconductor chip
US8513978B2 (en) 2011-03-30 2013-08-20 Synopsys, Inc. Power routing in standard cell designs
US8507957B2 (en) * 2011-05-02 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layouts with power rails under bottom metal layer
JP5732357B2 (ja) 2011-09-09 2015-06-10 新光電気工業株式会社 配線基板、及び半導体パッケージ
JP5819218B2 (ja) * 2012-02-23 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2013229470A (ja) * 2012-04-26 2013-11-07 Ps4 Luxco S A R L 半導体装置及びそのレイアウト方法
KR20140021252A (ko) 2012-08-09 2014-02-20 삼성전자주식회사 필러 셀을 포함하는 반도체 장치
US9035389B2 (en) * 2012-10-22 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout schemes for cascade MOS transistors
DE102012219661A1 (de) * 2012-10-26 2014-04-30 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Individualisierte Spannungsversorgung von Bauelementen integrierter Schaltungen alsSchutzmaßnahme gegen Seitenkanalangriffe
US9029230B2 (en) * 2013-01-31 2015-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive line routing for multi-patterning technology
JP5820412B2 (ja) * 2013-03-08 2015-11-24 株式会社東芝 半導体集積回路
US9026973B2 (en) * 2013-03-14 2015-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for arbitrary metal spacing for self-aligned double patterning
US9026977B2 (en) 2013-08-16 2015-05-05 Globalfoundries Inc. Power rail layout for dense standard cell library
US9070447B2 (en) * 2013-09-26 2015-06-30 Macronix International Co., Ltd. Contact structure and forming method
KR20150101007A (ko) 2014-02-24 2015-09-03 에스케이플래닛 주식회사 쿠폰 자동 적용 결제 시스템, 사용자 단말기, 결제 단말기 및 쿠폰 제공 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306745B1 (en) * 2000-09-21 2001-10-23 Taiwan Semiconductor Manufacturing Company Chip-area-efficient pattern and method of hierarchal power routing
US7240314B1 (en) * 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
CN101159264A (zh) * 2006-10-03 2008-04-09 松下电器产业株式会社 半导体集成电路

Also Published As

Publication number Publication date
US9799604B2 (en) 2017-10-24
DE102016212796B4 (de) 2024-03-21
TWI762445B (zh) 2022-05-01
US10249569B2 (en) 2019-04-02
US20180025984A1 (en) 2018-01-25
KR102349417B1 (ko) 2022-01-10
KR20170009256A (ko) 2017-01-25
US20170018504A1 (en) 2017-01-19
TW201705407A (zh) 2017-02-01
DE102016212796A1 (de) 2017-01-19
CN106356371A (zh) 2017-01-25

Similar Documents

Publication Publication Date Title
CN106356371B (zh) 半导体装置、片上系统、移动装置和半导体系统
US9508688B2 (en) Semiconductor packages with interposers and methods of manufacturing the same
US10892215B2 (en) Metal on both sides with power distributed through the silicon
TWI706479B (zh) 具有雙面互連裝置的設備、系統以及製造雙面互連裝置的方法
US9941253B1 (en) Semiconductor packages including interconnectors and methods of fabricating the same
US9748201B2 (en) Semiconductor packages including an interposer
TWI565005B (zh) 積體電路及形成積體電路的方法
US10032780B2 (en) Semiconductor device including dummy metal
US12033991B2 (en) Package-on-package (PoP) semiconductor package and electronic system including the same
TWI819060B (zh) 半導體封裝件
WO2017052626A1 (en) Power gate with metal on both sides
JPWO2020110733A1 (ja) 半導体集積回路装置
TWI736810B (zh) 包含切換單元的半導體元件
TWI821361B (zh) 半導體封裝件
US20220367439A1 (en) Integrated circuit including standard cell and method of designing the same
US11068640B2 (en) Power shared cell architecture
TWI846948B (zh) 使胞密度更高的金屬間隔中央化標準胞架構、半導體裝置及電子系統
US9305919B2 (en) Semiconductor devices including cell-type power decoupling capacitors
US11682664B2 (en) Standard cell architecture with power tracks completely inside a cell
US20240096755A1 (en) Integrated circuit devices
US10141297B1 (en) Integrated device comprising device level cells with variable sizes for heat dissipation around hotspots

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant