TWI694547B - 一種半導體產品用絕緣層結構及其製備方法 - Google Patents

一種半導體產品用絕緣層結構及其製備方法 Download PDF

Info

Publication number
TWI694547B
TWI694547B TW107143536A TW107143536A TWI694547B TW I694547 B TWI694547 B TW I694547B TW 107143536 A TW107143536 A TW 107143536A TW 107143536 A TW107143536 A TW 107143536A TW I694547 B TWI694547 B TW I694547B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
substrate
thin film
device substrate
Prior art date
Application number
TW107143536A
Other languages
English (en)
Other versions
TW201933538A (zh
Inventor
高文琳
李響
柳清超
Original Assignee
大陸商瀋陽矽基科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商瀋陽矽基科技有限公司 filed Critical 大陸商瀋陽矽基科技有限公司
Publication of TW201933538A publication Critical patent/TW201933538A/zh
Application granted granted Critical
Publication of TWI694547B publication Critical patent/TWI694547B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02054—Cleaning before device manufacture, i.e. Begin-Of-Line process combining dry and wet cleaning steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

一種半導體產品用絕緣層結構，器件襯底（1）、支撐襯底（2）二者均為矽片；薄膜層（3）在器件襯底（1）和/或支撐襯底（2）上布置；薄膜層（3）為下述幾種之一：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；器件襯底（1）和/或支撐襯底（2）二者之一和另一通過至少布置在其中之一上的薄膜層（3）鍵合在一起共同構成一個整體形成多層SOI結構。本發明還關於半導體產品用絕緣層結構的製備方法。本發明所形成的特殊絕緣層結構具有多樣性，解決了現有SOI器件自發熱嚴重、高溫退火引起的SOI翹曲變化嚴重、射頻特性差等問題，其具有可預期的較為巨大的經濟價值和社會價值。

Description

一種半導體產品用絕緣層結構及其製備方法
本發明係關於半導體材料製備技術領域，特別是提供了一種利用鍵合工藝形成的半導體產品用絕緣層結構及其製備方法。
現有技術中，由於SOI（Silicon On Insulator，絕緣層上的矽）結構的獨特優越性，基於此結構的器件將在本質上減小結電容和漏電流，提高開關速度，降低功耗，實現高速、低功耗運行，其性能明顯優於體矽器件和電路。目前SOI器件的應用已經逐步從軍事、航天和工業擴展到數據處理、通訊和消費類電子等領域。做為下一代矽基集成電路技術，SOI技術廣泛應用於微電子的大多數領域，同時還在光電子、MEMS等其他領域得到應用。正是由於上述優點和廣泛應用，使其成為研究熱點。SOI技術被譽為“21世紀的矽集成電路技術”。
儘管SOI材料可成功應用於高速、低功耗的消費性IC產品中，但它也存在局限性：
（1）在高溫高功率器件中的應用（汽車、家用電器以及電力設施等）還是存在局限。主要問題之一是自發熱效應，即由絕緣層SiO2 熱傳導性較差（其熱傳導率只有矽的近1%）引起器件過熱失效問題；
（2）傳統的SOI，由於寄生電容以及漏電流的原因，高頻下電路性能表現不佳，即使提高襯底電阻率也很難達到較好的射頻性能。
因此，人們期望獲得一種技術效果優良的半導體產品用絕緣層結構及其製備方法。
本發明目的是提供一種技術效果優良的半導體產品用絕緣層結構及其製備方法。
本發明一種半導體產品用絕緣層結構，其特徵在於：其構成如下：器件襯底1、支撐襯底2、薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1和/或支撐襯底2上布置；薄膜層3為下述幾種之一：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；
器件襯底1和/或支撐襯底2二者之一和另一通過至少布置在其中之一上的薄膜層3鍵合在一起共同構成一個整體形成多層SOI結構（即：絕緣襯底上的矽結構）。
所述半導體產品用絕緣層結構，優選要求保護的內容如下：
器件襯底1、支撐襯底2二者中之至少一者的薄膜層3上還布置有至少一層中間層4，中間層4為下述幾種之一或其某種組合：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；
器件襯底1和/或支撐襯底2二者中之至少一者的薄膜層3上布置有中間層4；器件襯底1和支撐襯底2二者通過至少布置在其中之一上的薄膜層3和中間層4鍵合在一起共同構成一個整體形成多層SOI結構。
所述半導體產品用絕緣層結構滿足下述要求之一或其組合：
其一，做為器件襯底1或/和支撐襯底2使用的矽片電阻率為0.1-10000ohm.cm，
其二，當薄膜層3或中間層4為二氧化矽層時其厚度為0-5um，做為薄膜層3或中間層4的下述層狀結構的單層厚度為0.01-10um：氮氧化矽層、氮化矽層、多晶矽層、非晶矽層；
其三，矽片直徑為以下三種之一：150mm、200mm、300mm；
其四，將器件襯底1和支撐襯底2上布置的薄膜層3或/和中間層4鍵合在一起共同構成一個整體形成多層SOI結構。
本發明還涉及一種半導體產品用絕緣層結構的製備方法，其特徵在於：製備方法的要求依次是：
首先準備半導體產品用絕緣層結構的器件襯底1和支撐襯底2；並在至少其中之一的表面上製備薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1和/或支撐襯底2上布置；薄膜層3為下述幾種之一：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；
其次，將器件襯底1和支撐襯底2二者通過至少布置在其中之一上的薄膜層3鍵合在一起共同構成一個整體形成多層SOI結構。
所述半導體產品用絕緣層結構的製備方法，其特徵在於：鍵合之前，在器件襯底1、支撐襯底2二者中之至少一者的薄膜層3上預先布置至少一層中間層4，中間層4為下述幾種之一或其某種組合：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；
鍵合時滿足下述要求：鍵合前器件襯底1和支撐襯底2二者中至少其中之一的基體上依次布置有薄膜層3、中間層4；被鍵合的二者中的另一個為以下幾種之一：未設置薄膜層3和中間層4的基體本身、在基體上只設置了薄膜層3、在基體上先設置了薄膜層3又在薄膜層3上設置了中間層4
所述半導體產品用絕緣層結構的製備方法，其特徵在於：
鍵合之前選用的器件襯底1、支撐襯底2二者均為矽片，矽片的電阻率為0.1-10000ohm.cm；
當薄膜層3為二氧化矽層時其厚度為0-5um；
當器件襯底1和/或支撐襯底2上的薄膜層3還設置有至少一層中間層4時，中間層4的單層厚度為0.01-10um且其單層結構的材質具體為下述幾種之一：氮氧化矽層、氮化矽層、多晶矽層、非晶矽層。
矽片直徑為以下三種之一：150mm、200mm、300mm；
將器件襯底1和支撐襯底2上布置的薄膜層3或/和中間層4鍵合在一起共同構成一個整體形成多層SOI結構。
所述半導體產品用絕緣層結構的製備方法的優選步驟依次如下：
首先，選用的器件襯底1和支撐襯底2具體為任意晶相，任意導電類型，直徑為以下三種之一：150mm、200mm、300mm，電阻率為0.1-10000ohm.cm的矽片；
其次，依次用HF、H2 SO4 和H2O2 的混合溶液及去離子水先後對器件襯底1和支撐襯底2進行超聲清洗，去除表面的自然氧化層和污染物，獲得高質量的矽片表面；清洗完成並甩幹後將準備生長薄膜層3的器件襯底1和/或支撐襯底2放入PECVD或LPCVD設備的反應腔室；
然後對器件襯底1和/或支撐襯底2進行等離子體原位清洗，氫氣流量為20sccm-200sccm，清洗時間為5-20min；
之後在器件襯底1和支撐襯底2二者中之至少一者的基體上沉積薄膜層3，根據薄膜層3的不同材料，沉積時所用氣體為氧氣、氫氣、氮氣、矽烷、笑氣、氫氣、氬氣，流量分別為0-20slm、0-10slm和0-1slm，0sccm～25sccm、0sccm～20sccm、0sccm～50sccm和0sccm～60sccm，沉積氣壓0-10Pa，做為薄膜層3的二氧化矽薄膜沉積厚度為0-5um，做為薄膜層3的氮氧化矽層、氮化矽層、多晶矽層、非晶矽層沉積厚度為0-10μm；
之後再對器件襯底1和/或支撐襯底2進行等離子體原位清洗，氫氣流量為20sccm-200sccm，清洗時間為5-20min；
之後在器件襯底1和/或支撐襯底2上的薄膜層3表面進行中間層4的沉積，根據中間層4的不同材料，所用氣體為矽烷、笑氣、氫氣、氬氣、氨氣，流量分別為5sccm～25sccm、2sccm～20sccm、10sccm～50sccm、30sccm～60sccm、5sccm～20sccm，沉積氣壓5-10Pa，沉積厚度為0.01-10μm；
之後在沉積做為中間層4的薄膜後的進行氫等離子體刻蝕，所用氫氣流量為30-120sccm，刻蝕時間為0.5-10min；
之後再對前述步驟制得的單個做為中間層4表面再次進行中間層4沉積，重複步驟的過程n次，n≥0（n為整數）直至所沉積的總厚度達到要求；
經以上步驟處理後的器件襯底1和/或支撐襯底2經過方式Ⅰ或方式Ⅱ處理後，獲得特殊絕緣埋層的SOI材料；其中：所述方式Ⅰ過程為：將器件襯底1和支撐襯底2進行低溫真空鍵合，所得鍵合片進行磨拋處理，得到頂層矽厚度為1.5-250μm的SOI材料；
所述方式Ⅱ過程為：對器件襯底1進行氫離子注入，注入深度為100-1500nm；再之後將器件襯底1與支撐襯底2進行低溫真空鍵合，形成鍵合片；然後對鍵合片進行低溫退火處理，退火溫度為150℃-300℃；再對鍵合片進行微波裂片或者雷射光裂片處理形成SOI結構材料；最後將形成的SOI結構進行CMP處理，形成頂層厚度為0.02-1.5μm的SOI材料；
微波裂片處理要求：微波功率1KW-4KW，微波時間2-5min，微波溫度70-400℃；雷射光裂片處理要求：採用紅外雷射光器，雷射光光斑大小為0.5mm-2mm，雷射光功率為100mw-100w，加熱時間10-30s，雷射光掃描路徑為沿矽片直徑方向，掃描矽片次數為8-28次；雷射光束以45°-135°的入射角度對矽片進行掃描；通過雷射光加熱使矽片表面溫度迅速升高，以達到矽片內氫離子聚集達到裂片的目的。
所述半導體產品用絕緣層結構的製備方法滿足下述要求之一或其組合：其一，在沉積中間層4過程中，增加氫等離子刻蝕環節，利用氫等離子體的刻蝕作用，在填補矽懸掛鍵的同時，將弱的Si-N鍵打破，並重新形成穩定的Si-N鍵，同時能夠增加薄膜表面活性，降低形核能，以求製備出高質量做為中間層4的氮化矽薄膜；
其二，通過調控中間層4中氮氧化矽薄膜與氮化矽薄膜厚度來降低高溫退火後由於熱膨脹係數差異引起的SOI翹曲變化。
在雷射光裂片處理過程中，雷射光作用於矽片表面，使其表面得到熱量，注入的H+ 聚集成氣體分子，而後填充於裂縫中形成微氫氣泡，隨著氫氣分子的不斷聚集，最後使得氫氣層剝離，達到裂片的目的，並形成SOI結構，相比於微波裂片技術，使用雷射光加熱方式裂片可以消除氫離子注入層帶來的晶格缺陷、金屬夾雜、清除表面吸附物質、改善表面粗糙度等優點。
綜合以上補充說明如下：
現有技術中提及的SOI材料具有局限性的問題，可以通過改變絕緣層的結構來解決：
（1）將絕緣層中的SiO2 用氮化矽、氮氧化矽薄膜來替代，憑藉其熱導率高，絕緣性好，介電常數高，散熱係數高，結構緻密，化學性質穩定，製備工藝簡單且工藝兼容性高，成本低等特點，有望成為替代SiO2 為絕緣埋層並產業化的材料；
（2）將絕緣層中的SiO2 用多晶矽、非晶矽薄膜來替代，不但可與氧化矽有效結合從而有效抑制矽襯底的表面寄生電導，限制電容變化和減少產生的諧波的功率，提高射頻特性。
（3）傳統的LPCVD/PECVD方法沉積的氮化矽薄膜含有很多的位錯、表面態以及懸掛鍵等缺陷，大大降低了氮化矽薄膜的質量。而本發明在沉積中間層4過程中，增加氫等離子刻蝕環節，利用氫等離子體的刻蝕作用，在填補矽懸掛鍵的同時，將弱的Si-N鍵打破，並重新形成穩定的Si-N鍵，同時可以增加薄膜表面活性，降低形核能，以求製備出高質量做為中間層4的氮化矽薄膜。同時，可以通過調控中間層4中氮氧化矽薄膜與氮化矽薄膜厚度來降低高溫退火後由於熱膨脹係數差異引起的SOI翹曲變化。
（4）本發明中提到的雷射光裂片法有利於高品質的SOI製備，雷射光作用於矽片表面，使其表面得到熱量，注入的H+ 聚集成氣體分子，而後填充於裂縫中形成微氫氣泡，隨著氫氣分子的不斷聚集，最後使得氫氣層剝離，達到裂片的目的，並形成SOI結構，相比於微波裂片技術，使用雷射光加熱方式裂片可以消除氫離子注入層帶來的晶格缺陷、金屬夾雜、清除表面吸附物質、改善表面粗糙度等優點。
本發明利用鍵合工藝形成了特殊絕緣層結構，該結構具有多樣性，滿足MEMS、射頻以及光器件的設計要求。
本發明形成的結構，具有多樣性。具體參見實施例。這種多層結構的多樣性變化可以滿足各種器件的設計要求，有很大的技術優勢。
本發明具有以下優點：
1、本發明方法利用鍵合工藝形成的特殊絕緣層結構，該結構是通過鍵合工藝將採用LPCVD/PECVD等方法在矽片上形成的氮氧化矽層、氮化矽層、二氧化矽層、多晶矽層以及非晶矽層，與矽片、二氧化矽片、或者氮氧化矽、氮化矽、多晶矽片、非晶矽片結合在一起，形成多層SOI結構；
2、本發明方法中形成的結構具有多樣性，滿足不同的器件設計要求。
3、本發明所述技術方案中的創新點之一是：採用氮化矽、氮氧化矽材料替代二氧化矽做為絕緣層，解決了以二氧化矽薄膜為絕緣埋層的SOI器件自發熱嚴重的問題。
4、本發明方法中還創造性地採用多晶矽、非晶矽替代二氧化矽做為絕緣層材料，這解決了以二氧化矽薄膜為絕緣埋層的SOI射頻特性差的問題。
5、本發明方法中所採用的絕緣層材料製備工藝簡單且工藝兼容性高，成本低。
6、本發明方法中所採用的絕緣層材料具有高的選擇比，可做為熱腐蝕以及酸腐蝕阻擋層。
7、本發明方法中製備導熱性能良好的SOI材料，解決了以SiO2 薄膜為絕緣埋層的SOI器件自發熱嚴重和高溫退火引起的SOI翹曲變化嚴重的問題，同時因雷射光裂片技術的引入，降低器件層密度缺陷密度提高了生產效率與產品質量。
綜合而言，本發明具有可預期的較為巨大的經濟價值和社會價值。
實施例1
一種半導體產品用絕緣層結構，其構成如下：器件襯底1、支撐襯底2、薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1和/或支撐襯底2上布置；薄膜層3為下述幾種之一：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；
器件襯底1和/或支撐襯底2二者之一和另一通過至少布置在其中之一上的薄膜層3鍵合在一起共同構成一個整體形成多層SOI結構（即：絕緣襯底上的矽結構）。
所述半導體產品用絕緣層結構滿足下述要求的組合：
其一，做為器件襯底1或/和支撐襯底2使用的矽片電阻率為0.1-10000ohm.cm，
其二，當薄膜層3或中間層4為二氧化矽層時其厚度為0-5um，做為薄膜層3或中間層4的下述層狀結構的單層厚度為0.01-10um：氮氧化矽層、氮化矽層、多晶矽層、非晶矽層；
其三，矽片直徑為以下三種之一：150mm、200mm、300mm；
其四，將器件襯底1和支撐襯底2上布置的薄膜層3或/和中間層4鍵合在一起共同構成一個整體形成多層SOI結構。
本實施例還涉及一種半導體產品用絕緣層結構的製備方法，製備方法的要求依次是：
首先準備半導體產品用絕緣層結構的器件襯底1和支撐襯底2；並在至少其中之一的表面上製備薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1和/或支撐襯底2上布置；薄膜層3為下述幾種之一：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；
其次，將器件襯底1和支撐襯底2二者通過至少布置在其中之一上的薄膜層3鍵合在一起共同構成一個整體形成多層SOI結構。
鍵合之前，在器件襯底1、支撐襯底2二者中之至少一者的薄膜層3上預先布置至少一層中間層4，中間層4為下述幾種之一或其某種組合：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；
鍵合時滿足下述要求：鍵合前器件襯底1和支撐襯底2二者中至少其中之一的基體上依次布置有薄膜層3、中間層4；被鍵合的二者中的另一個為以下幾種之一：未設置薄膜層3和中間層4的基體本身、在基體上只設置了薄膜層3、在基體上先設置了薄膜層3又在薄膜層3上設置了中間層4。
鍵合之前選用的器件襯底1、支撐襯底2二者均為矽片，矽片的電阻率為0.1-10000ohm.cm；
當薄膜層3為二氧化矽層時其厚度為0-5um；
當器件襯底1和/或支撐襯底2上的薄膜層3還設置有至少一層中間層4時，中間層4的單層厚度為0.01-10um且其單層結構的材質具體為下述幾種之一：氮氧化矽層、氮化矽層、多晶矽層、非晶矽層。
矽片直徑為以下三種之一：150mm、200mm、300mm；
將器件襯底1和支撐襯底2上布置的薄膜層3或/和中間層4鍵合在一起共同構成一個整體形成多層SOI結構。
所述半導體產品用絕緣層結構的製備方法的具體步驟依次如下：
首先，選用的器件襯底1和支撐襯底2具體為任意晶相，任意導電類型，直徑為以下三種之一：150mm、200mm、300mm，電阻率為0.1-10000ohm.cm的矽片；
其次，依次用HF、H2 SO4 和H2 O2 的混合溶液及去離子水先後對器件襯底1和支撐襯底2進行超聲清洗，去除表面的自然氧化層和污染物，獲得高質量的矽片表面；清洗完成並甩幹後將準備生長薄膜層3的器件襯底1和/或支撐襯底2放入PECVD或LPCVD設備的反應腔室；
然後，對器件襯底1和/或支撐襯底2進行等離子體原位清洗，氫氣流量為20sccm-200sccm，清洗時間為5-20min；
之後，在器件襯底1和支撐襯底2二者中之至少一者的基體上沉積薄膜層3，根據薄膜層3的不同材料，沉積時所用氣體為氧氣、氫氣、氮氣、矽烷、笑氣、氫氣、氬氣，流量分別為0-20slm、0-10slm和0-1slm，0sccm～25sccm、0sccm～20sccm、0sccm～50sccm和0sccm～60sccm，沉積氣壓0-10Pa，做為薄膜層3的二氧化矽薄膜沉積厚度為0-5um，做為薄膜層3的氮氧化矽層、氮化矽層、多晶矽層、非晶矽層沉積厚度為0-10μm；
之後，再對器件襯底1和/或支撐襯底2進行等離子體原位清洗，氫氣流量為20sccm-200sccm，清洗時間為5-20min；
之後，在器件襯底1和/或支撐襯底2上的薄膜層3表面進行中間層4的沉積，根據中間層4的不同材料，所用氣體為矽烷、笑氣、氫氣、氬氣、氨氣，流量分別為5sccm～25sccm、2sccm～20sccm、10sccm～50sccm、30sccm～60sccm、5sccm～20sccm，沉積氣壓5-10Pa，沉積厚度為0.01-10μm；
之後，在沉積做為中間層4的薄膜後的進行氫等離子體刻蝕，所用氫氣流量為30-120sccm，刻蝕時間為0.5-10min；
之後，再對前述步驟制得的單個做為中間層4表面再次進行中間層4沉積，重複步驟的過程n次，n≥0（n為整數）直至所沉積的總厚度達到要求；
經以上步驟處理後的器件襯底1和/或支撐襯底2經過方式Ⅰ或方式Ⅱ處理後，獲得特殊絕緣埋層的SOI材料；其中：所述方式Ⅰ過程為：將器件襯底1和支撐襯底2進行低溫真空鍵合，所得鍵合片進行磨拋處理，得到頂層矽厚度為1.5-250μm的SOI材料；
所述方式Ⅱ過程為：對器件襯底1進行氫離子注入，注入深度為100-1500nm；再之後將器件襯底1與支撐襯底2進行低溫真空鍵合，形成鍵合片；然後對鍵合片進行低溫退火處理，退火溫度為150℃-300℃；再對鍵合片進行微波裂片或者雷射光裂片處理形成SOI結構材料；最後將形成的SOI結構進行CMP處理，形成頂層厚度為0.02-1.5μm的SOI材料；
微波裂片處理要求：微波功率1KW-4KW，微波時間2-5min，微波溫度70-400℃；雷射光裂片處理要求：採用紅外雷射光器，雷射光光斑大小為0.5mm-2mm，雷射光功率為100mw-100w，加熱時間10-30s，雷射光掃描路徑為沿矽片直徑方向，掃描矽片次數為8-28次；雷射光束以45°-135°的入射角度對矽片進行掃描；通過雷射光加熱使矽片表面溫度迅速升高，以達到矽片內氫離子聚集達到裂片的目的。
所述半導體產品用絕緣層結構的製備方法滿足下述要求的組合：
其一，在沉積中間層4過程中，增加氫等離子刻蝕環節，利用氫等離子體的刻蝕作用，在填補矽懸掛鍵的同時，將弱的Si-N鍵打破，並重新形成穩定的Si-N鍵，同時能夠增加薄膜表面活性，降低形核能，以求製備出高質量做為中間層4的氮化矽薄膜；
其二，通過調控中間層4中氮氧化矽薄膜與氮化矽薄膜厚度來降低高溫退火後由於熱膨脹係數差異引起的SOI翹曲變化。
在雷射光裂片處理過程中，雷射光作用於矽片表面，使其表面得到熱量，注入的H+ 聚集成氣體分子，而後填充於裂縫中形成微氫氣泡，隨著氫氣分子的不斷聚集，最後使得氫氣層剝離，達到裂片的目的，並形成SOI結構，相比於微波裂片技術，使用雷射光加熱方式裂片可以消除氫離子注入層帶來的晶格缺陷、金屬夾雜、清除表面吸附物質、改善表面粗糙度等優點。
綜合以上補充說明如下：
現有技術中提及的SOI材料具有局限性的問題，可以通過改變絕緣層的結構來解決：
（1）將絕緣層中的SiO2 用氮化矽、氮氧化矽薄膜來替代，憑藉其熱導率高，絕緣性好，介電常數高，散熱係數高，結構緻密，化學性質穩定，製備工藝簡單且工藝兼容性高，成本低等特點，有望成為替代SiO2 為絕緣埋層並產業化的材料；
（2）將絕緣層中的SiO2 用多晶矽、非晶矽薄膜來替代，不但可與氧化矽有效結合從而有效抑制矽襯底的表面寄生電導，限制電容變化和減少產生的諧波的功率，提高射頻特性。
（3）傳統的LPCVD/PECVD方法沉積的氮化矽薄膜含有很多的位錯、表面態以及懸掛鍵等缺陷，大大降低了氮化矽薄膜的質量。而本實施例在沉積中間層4過程中，增加氫等離子刻蝕環節，利用氫等離子體的刻蝕作用，在填補矽懸掛鍵的同時，將弱的Si-N鍵打破，並重新形成穩定的Si-N鍵，同時可以增加薄膜表面活性，降低形核能，以求製備出高質量做為中間層4的氮化矽薄膜。同時，可以通過調控中間層4中氮氧化矽薄膜與氮化矽薄膜厚度來降低高溫退火後由於熱膨脹係數差異引起的SOI翹曲變化。
（4）本實施例中提到的雷射光裂片法有利於高品質的SOI製備，雷射光作用於矽片表面，使其表面得到熱量，注入的H+ 聚集成氣體分子，而後填充於裂縫中形成微氫氣泡，隨著氫氣分子的不斷聚集，最後使得氫氣層剝離，達到裂片的目的，並形成SOI結構，相比於微波裂片技術，使用雷射光加熱方式裂片可以消除氫離子注入層帶來的晶格缺陷、金屬夾雜、清除表面吸附物質、改善表面粗糙度等優點。
本實施例利用鍵合工藝形成了特殊絕緣層結構，該結構具有多樣性，滿足MEMS、射頻以及光器件的設計要求。
本實施例形成的結構，具有多樣性。具體參見實施例。這種多層結構的多樣性變化可以滿足各種器件的設計要求，有很大的技術優勢。
本實施例具有以下優點：
1、本實施例方法利用鍵合工藝形成的特殊絕緣層結構，該結構是通過鍵合工藝將採用LPCVD/PECVD等方法在矽片上形成的氮氧化矽層、氮化矽層、二氧化矽層、多晶矽層以及非晶矽層，與矽片、二氧化矽片、或者氮氧化矽、氮化矽、多晶矽片、非晶矽片結合在一起，形成多層SOI結構；
2、本實施例方法中形成的結構具有多樣性，滿足不同的器件設計要求。
3、本實施例所述技術方案中的創新點之一是：採用氮化矽、氮氧化矽材料替代二氧化矽做為絕緣層，解決了以二氧化矽薄膜為絕緣埋層的SOI器件自發熱嚴重的問題。
4、本實施例方法中還創造性地採用多晶矽、非晶矽替代二氧化矽做為絕緣層材料，這解決了以二氧化矽薄膜為絕緣埋層的SOI射頻特性差的問題。
5、本實施例方法中所採用的絕緣層材料製備工藝簡單且工藝兼容性高，成本低。
6、本實施例方法中所採用的絕緣層材料具有高的選擇比，可做為熱腐蝕以及酸腐蝕阻擋層。
7、本實施例方法中製備導熱性能良好的SOI材料，解決了以SiO2 薄膜為絕緣埋層的SOI器件自發熱嚴重和高溫退火引起的SOI翹曲變化嚴重的問題，同時因雷射光裂片技術的引入，降低器件層密度缺陷密度提高了生產效率與產品質量。
綜合而言，本實施例具有可預期的較為巨大的經濟價值和社會價值。
實施例2
本實施例與實施例1內容基本相同，其不同之處在於：
半導體產品用絕緣層結構如圖1所述，半導體產品用絕緣層結構的構成如下：器件襯底1、支撐襯底2、薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1和/或支撐襯底2上布置；薄膜層3為二氧化矽層；
器件襯底1、支撐襯底2二者中之至少一者的薄膜層3上還布置有至少一層中間層4，中間層4為下述幾種之一：氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；
器件襯底1和/或支撐襯底2二者中之至少一者的薄膜層3上布置有中間層4；器件襯底1和支撐襯底2二者通過至少布置在其中之一上的薄膜層3和中間層4鍵合在一起共同構成一個整體形成多層SOI結構。
實施例3
本實施例與實施例1內容基本相同，其不同之處在於：
半導體產品用絕緣層結構如圖2所述，半導體產品用絕緣層結構的構成如下：器件襯底1、支撐襯底2、薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1和/或支撐襯底2上布置；薄膜層3為氮化矽層；器件襯底1和/或支撐襯底2二者之一和另一通過至少布置在其中之一上的薄膜層3鍵合在一起共同構成一個整體形成多層SOI結構（即：絕緣襯底上的矽結構）。
實施例4
本實施例與實施例1內容基本相同，其不同之處在於：
半導體產品用絕緣層結構如圖3所述，半導體產品用絕緣層結構的構成如下：器件襯底1、支撐襯底2、薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1上布置；薄膜層3為二氧化矽層；
器件襯底1、支撐襯底2二者中之至少一者的薄膜層3上還布置有至少一層中間層4，中間層4為氮化矽層；
器件襯底1和/或支撐襯底2二者中之至少一者的薄膜層3上布置有中間層4；器件襯底1和支撐襯底2二者通過至少布置在其中之一上的薄膜層3和中間層4鍵合在一起共同構成一個整體形成多層SOI結構。
實施例5
本實施例與實施例1內容基本相同，其不同之處在於：
半導體產品用絕緣層結構如圖4所述，半導體產品用絕緣層結構的構成如下：器件襯底1、支撐襯底2、薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1上布置；薄膜層3為二氧化矽層；
器件襯底1、支撐襯底2二者中之至少一者的薄膜層3上還布置有至少一層中間層4，中間層4為多晶矽層；
器件襯底1和/或支撐襯底2二者中之至少一者的薄膜層3上布置有中間層4；器件襯底1和支撐襯底2二者通過至少布置在其中之一上的薄膜層3和中間層4鍵合在一起共同構成一個整體形成多層SOI結構。
實施例6
本實施例與實施例1內容基本相同，其不同之處在於：
半導體產品用絕緣層結構如圖5所述，半導體產品用絕緣層結構的構成如下：器件襯底1、支撐襯底2、薄膜層3；其中：器件襯底1、支撐襯底2二者均為矽片；薄膜層3在器件襯底1上布置；薄膜層3為氮氧化矽和氮化矽複合薄膜層；
器件襯底1和/或支撐襯底2二者之一和另一通過至少布置在其中之一上的薄膜層3鍵合在一起共同構成一個整體形成多層SOI結構（即：絕緣襯底上的矽結構）。
1‧‧‧器件襯底2‧‧‧支撐襯底3‧‧‧薄膜層4‧‧‧中間層
圖1為實施例1所述的半導體產品用絕緣層結構示意圖； 圖2 為實施例2所述的半導體產品用絕緣層結構示意圖； 圖3為實施例3所述的半導體產品用絕緣層結構示意圖； 圖4為實施例4所述的半導體產品用絕緣層結構示意圖； 圖5為實施例5所述的半導體產品用絕緣層結構示意圖。
1‧‧‧器件襯底
2‧‧‧支撐襯底
3‧‧‧薄膜層
4‧‧‧中間層

Claims (5)

  1. 一種半導體產品用絕緣層結構的製備方法，其特徵在於製備方法的步驟依次如下：首先，準備半導體產品用絕緣層結構的器件襯底(1)和支撐襯底(2)，選用的器件襯底(1)和支撐襯底(2)具體為任意晶相，任意導電類型，直徑為以下三種之一：150mm、200mm、300mm，電阻率為0.1-10000ohm.cm的矽片；其次，依次用HF、H2SO4和H2O2的混合溶液及去離子水先後對器件襯底(1)和支撐襯底(2)進行超聲清洗，去除表面的自然氧化層和污染物，獲得高質量的矽片表面；清洗完成並甩幹後將準備生長薄膜層(3)的器件襯底(1)和/或支撐襯底(2)放入PECVD或LPCVD設備的反應腔室；然後，對器件襯底(1)和/或支撐襯底(2)進行等離子體原位清洗，氫氣流量為20sccm-200sccm，清洗時間為5-20min；之後，在器件襯底(1)和支撐襯底(2)二者中之至少一者的基體上沉積薄膜層(3)，根據薄膜層(3)的不同材料，沉積時所用氣體為氧氣、氫氣、氮氣、矽烷、笑氣、氫氣、氬氣，流量分別為0-20slm、0-10slm和0-1slm，0sccm~25sccm、0sccm~20sccm、0sccm~50sccm和0sccm~60sccm，沉積氣壓0-10Pa，做為薄膜層(3)的二氧化矽薄膜沉積厚度為0-5um，做為薄膜層(3)的氮氧化矽層、氮化矽層、多晶矽層、非晶矽層沉積厚度為0-10μm；之後，再對器件襯底(1)和/或支撐襯底(2)進行等離子體原位清洗，氫氣流量為20sccm-200sccm，清洗時間為5-20min； 之後，在器件襯底(1)和/或支撐襯底(2)上的薄膜層(3)表面進行中間層(4)的沉積，根據中間層(4)的不同材料，所用氣體為矽烷、笑氣、氫氣、氬氣、氨氣，流量分別為5sccm~25sccm、2sccm~20sccm、10sccm~50sccm、30sccm~60sccm、5sccm~20sccm，沉積氣壓5-10Pa，沉積厚度為0.01-10μm；之後，在沉積做為中間層(4)的薄膜後的進行氫等離子體刻蝕，所用氫氣流量為30-120sccm，刻蝕時間為0.5-10min；之後，再對前述步驟制得的單個做為中間層(4)表面再次進行中間層(4)沉積，重複步驟的過程n次，n
    Figure 107143536-A0305-02-0021-1
    0直至所沉積的總厚度達到要求；經以上步驟處理後的器件襯底(1)和/或支撐襯底(2)經過方式I或方式Ⅱ處理後，獲得特殊絕緣埋層的SOI材料；其中：所述方式I過程為：將器件襯底(1)和支撐襯底(2)進行低溫真空鍵合，所得鍵合片進行磨拋處理，得到頂層矽厚度為1.5-250μm的SOI材料；所述方式Ⅱ過程為：對器件襯底(1)進行氫離子注入，注入深度為100-1500nm；再之後將器件襯底(1)與支撐襯底(2)進行低溫真空鍵合，形成鍵合片；然後對鍵合片進行低溫退火處理，退火溫度為150℃-300℃；再對鍵合片進行微波裂片或者雷射光裂片處理形成SOI結構材料；最後將形成的SOI結構進行CMP處理，形成頂層厚度為0.02-1.5μm的SOI材料；微波裂片處理要求：微波功率1KW-4KW，微波時間2-5min，微波溫度70-400℃；雷射光裂片處理要求：採用紅外雷射光器，雷射光光斑大小為0.5mm-2mm，雷射光功率為100mw-100w，加熱時間10-30s，雷射光掃描路徑為沿矽片直徑方向，掃描矽片次數為8-28次；雷射光束以45°-135°的入射角度對矽片進行掃描；通過雷射光加熱使矽片表面溫度迅速升高，以達到矽片內氫離子聚集達到裂片的目的。
  2. 如請求項1所述半導體產品用絕緣層結構的製備方法，其中中間層(4)為下述幾種之一或其某種組合：二氧化矽層、氮氧化矽層、氮化矽層、多晶矽層以及非晶矽層；鍵合時滿足下述要求：鍵合前器件襯底(1)和支撐襯底(2)二者中至少其中之一的基體上依次布置有薄膜層(3)、中間層(4)；被鍵合的二者中的另一個為以下幾種之一：未設置薄膜層(3)和中間層(4)的基體本身、在基體上只設置了薄膜層(3)、在基體上先設置了薄膜層(3)又在薄膜層(3)上設置了中間層(4)。
  3. 如請求項1所述之半導體產品用絕緣層結構的製備方法，其中當器件襯底(1)和/或支撐襯底(2)上的薄膜層(3)還設置有至少一層中間層(4)時，中間層(4)的單層結構的材質具體為下述幾種之一：氮氧化矽層、氮化矽層、多晶矽層、非晶矽層。
  4. 如請求項1所述之半導體產品用絕緣層結構的製備方法，其中所述半導體產品用絕緣層結構的製備方法滿足下述要求之一或其組合：其一，在沉積中間層(4)過程中，增加氫等離子刻蝕環節，利用氫等離子體的刻蝕作用，在填補矽懸掛鍵的同時，將弱的Si-N鍵打破，並重新形成穩定的Si-N鍵，同時能夠增加薄膜表面活性，降低形核能，以求製備出高質量做為中間層(4)的氮化矽薄膜；其二，通過調控中間層(4)中氮氧化矽薄膜與氮化矽薄膜厚度來降低高溫退火後由於熱膨脹係數差異引起的SOI翹曲變化。
  5. 如請求項1所述之半導體產品用絕緣層結構的製備方法，其在雷射光裂片處理過程中，雷射光作用於矽片表面，使其表面得到熱量， 注入的H+聚集成氣體分子，而後填充於裂縫中形成微氫氣泡，隨著氫氣分子的不斷聚集，最後使得氫氣層剝離，達到裂片的目的，並形成SOI結構。
TW107143536A 2018-01-26 2018-12-04 一種半導體產品用絕緣層結構及其製備方法 TWI694547B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810075853.XA CN110085550A (zh) 2018-01-26 2018-01-26 一种半导体产品用绝缘层结构及其制备方法
CN201810075853.X 2018-01-26
??201810075853.X 2018-01-26

Publications (2)

Publication Number Publication Date
TW201933538A TW201933538A (zh) 2019-08-16
TWI694547B true TWI694547B (zh) 2020-05-21

Family

ID=67224354

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107143536A TWI694547B (zh) 2018-01-26 2018-12-04 一種半導體產品用絕緣層結構及其製備方法

Country Status (6)

Country Link
US (1) US10748989B2 (zh)
JP (1) JP6803901B2 (zh)
CN (1) CN110085550A (zh)
DE (1) DE102018131829A1 (zh)
FR (1) FR3077424A1 (zh)
TW (1) TWI694547B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210118236A (ko) * 2019-02-19 2021-09-29 어플라이드 머티어리얼스, 인코포레이티드 폴리실리콘 라이너들
TW202134488A (zh) * 2019-10-24 2021-09-16 日商信越半導體股份有限公司 半導體基板的製造方法及半導體基板
CN111128721A (zh) * 2019-12-04 2020-05-08 长江存储科技有限责任公司 存储器的制作方法及存储器
CN112002672A (zh) * 2020-09-02 2020-11-27 中国科学院半导体研究所 一种新型绝缘体上硅晶圆及其制造方法
CN112151534B (zh) * 2020-11-09 2021-08-17 微龛(广州)半导体有限公司 双向esd保护器件、结构及制备方法
CN112420914B (zh) * 2020-11-23 2022-09-16 济南晶正电子科技有限公司 一种复合薄膜、制备方法及电子元器件
CN114686843A (zh) * 2020-12-30 2022-07-01 苏州阿特斯阳光电力科技有限公司 太阳能电池的制备方法及太阳能电池
CN112951709B (zh) * 2021-01-27 2022-05-27 济南晶正电子科技有限公司 一种半导体衬底、电子元器件以及半导体衬底的制备方法
CN113471224B (zh) * 2021-09-01 2021-11-16 绍兴中芯集成电路制造股份有限公司 一种soi结构及制造方法、mems器件及制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701339A (en) * 2005-01-31 2007-01-01 Freescale Semiconductor Inc Method of fabricating a silicon-on-insulator structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
JP4577382B2 (ja) * 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2977069B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
CN102299093A (zh) * 2011-06-30 2011-12-28 上海新傲科技股份有限公司 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底
CN104112694B (zh) * 2013-04-22 2018-01-30 高地 用于薄膜转移的方法
KR102189611B1 (ko) * 2014-01-23 2020-12-14 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
FR3027451B1 (fr) * 2014-10-21 2016-11-04 Soitec Silicon On Insulator Substrat et procede de fabrication d'un substrat
CN106992140A (zh) * 2016-01-20 2017-07-28 沈阳硅基科技有限公司 一种采用激光裂片技术制备soi硅片的方法
SG11201806851RA (en) * 2016-03-07 2018-09-27 Globalwafers Co Ltd Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200701339A (en) * 2005-01-31 2007-01-01 Freescale Semiconductor Inc Method of fabricating a silicon-on-insulator structure

Also Published As

Publication number Publication date
JP2019129315A (ja) 2019-08-01
US10748989B2 (en) 2020-08-18
JP6803901B2 (ja) 2020-12-23
TW201933538A (zh) 2019-08-16
DE102018131829A1 (de) 2019-08-01
US20190237540A1 (en) 2019-08-01
FR3077424A1 (fr) 2019-08-02
CN110085550A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
TWI694547B (zh) 一種半導體產品用絕緣層結構及其製備方法
CN101256934B (zh) 半导体基板的制造方法
KR102301594B1 (ko) 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
JP7451777B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
AU745315B2 (en) Method for manufacturing semiconductor article
US9824891B1 (en) Method of manufacturing the thin film
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
JP2014506005A (ja) ヘテロ接合界面パッシベーション方法
CN101101891A (zh) 绝缘体上硅及其制备工艺
CN102832160A (zh) 一种soi硅片的制备方法
JP5518205B2 (ja) 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法
TW200929385A (en) Method for manufacturing semiconductor substrate
JP2017147377A (ja) 炭化珪素半導体装置用ゲート絶縁膜の製造方法
JP2007165878A (ja) 基板上に少なくとも１つの単結晶層を含む構成要素の製作方法
JP2007300115A (ja) 層構造の製造方法
CN108447819B (zh) 一种无界面气泡绝缘层上锗键合方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN107785304B (zh) 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN110085509B (zh) 一种均匀性厚膜soi硅片的制备方法
JP2007258403A (ja) 多孔性低誘電率薄膜及びその製作方法
CN100565834C (zh) 实现空气桥互联的方法及具有空气桥互联结构的芯片
TW202001988A (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
TWI754299B (zh) 氮化鎵高電子遷移率晶片及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees