TWI686700B - 應用程式處理器、單晶片系統以及操作影像處理系統的方法 - Google Patents
應用程式處理器、單晶片系統以及操作影像處理系統的方法 Download PDFInfo
- Publication number
- TWI686700B TWI686700B TW104128235A TW104128235A TWI686700B TW I686700 B TWI686700 B TW I686700B TW 104128235 A TW104128235 A TW 104128235A TW 104128235 A TW104128235 A TW 104128235A TW I686700 B TWI686700 B TW I686700B
- Authority
- TW
- Taiwan
- Prior art keywords
- image
- converter
- scale converter
- vertical scale
- vertical
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000004044 response Effects 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 10
- 230000004907 flux Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 3
- 238000010422 painting Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 20
- 238000009826 distribution Methods 0.000 description 7
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 5
- 238000013341 scale-up Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4092—Image resolution transcoding, e.g. by using client-server architectures
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
一種應用程式處理器包括:第一比例換算器,包括第一垂直比例換算器及第一水平比例換算器;以及第二比例換算器,包括第二垂直比例換算器及第二水平比例換算器,其中所述第二垂直比例換算器因應於對正處理影像的解析度的判定而被在所述第一比例換算器與所述第二比例換算器之間選擇性地共享。
Description
本申請案根據35 U.S.C.§119(a)主張於2014年10月07日提出申請的韓國專利申請案第10-2014-0135086號的優先權,所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念的實施例是有關於積體電路,且更具體而言是有關於能夠基於影像解析度共享資源之應用程式處理器。本發明概念的其他實施例是有關於包含此種應用程式處理器的裝置。
諸多當代顯示器能夠以多於一種解析度來顯示影像。根據不同解析度所界定的接收影像資料的可能性使影像處理系統中的處理器增加了處理負擔。影像資料的大小是解析度的函數,且隨著解析度變得越來越大,由顯示器提供的效能及頻寬已變得日益重要。構成顯示器的較大解析度增加了功率消耗。為降低功率
消耗,已越來越多地使用記憶體至記憶體傳輸操作。
為經由即時操作而按比例縮小影像,勝任的比例換算器必須以固定資料速率自記憶體讀取大量資料,並接著對所述資料進行比例換算(放大或縮小)。比例換算器的比例縮小比率可基於比例換算器的內部通量來進行限定。當增加比例換算器的內部通量來增大比例縮小(scale-down)比率時,比例換算器的所得佈局區域增大。因此,與比例換算器及/或併入比例換算器的應用程式處理器相關聯的製造成本被增加。
在一個實施例中,本發明概念提供一種應用程式處理器,包括:第一比例換算器,包括第一垂直比例換算器及第一水平比例換算器;以及第二比例換算器,包括第二垂直比例換算器及第二水平比例換算器,其中所述第二垂直比例換算器被在所述第一比例換算器與所述第二比例換算器之間共享。
在另一實施例中,本發明概念提供一種單晶片系統,包括:影像源,提供多個影像,所述多個影像包括第一影像、第二影像及第三影像,所述多個影像中的每一者均具有包括第一影像類型及第二影像類型在內的多個影像類型中的一者;第一比例換算器,包括第一垂直比例換算器及第一水平比例換算器;以及第二比例換算器,包括第二垂直比例換算器及第二水平比例換算器,其中當確定所述第一影像及所述第二影像分別為所述第一影
像類型時,所述第一垂直比例換算器對與所述第一影像對應的第一組畫素進行垂直比例換算,且所述第二垂直比例換算器對與所述第二影像對應的第二組畫素並列地進行垂直比例換算,且當確定所述第三影像是所述第二類型時,所述第一垂直比例換算器與所述第二垂直比例換算器一同對與所述第三影像對應的第三組畫素進行垂直比例換算。
在再一實施例中,本發明概念提供一種操作影像處理系統的方法,所述影像處理系統包括處理器,所述處理器包括N個直接記憶體存取(direct memory access,DMA)控制器、開關矩陣、以及M個比例換算器,其中所述M個比例換算器中的每一者包括垂直比例換算器及水平比例換算器,且‘N’及‘M’是大於二的自然數。所述方法包括:自影像源向所述處理器提供影像;基於所述影像的解析度而確定所述影像的影像類型;因應於對所述影像類型的所述確定而產生選擇訊號;以及因應於所述選擇訊號而配置所述開關矩陣,以將直接記憶體存取控制器及比例換算器的排列選擇性地配置成處理影像,其中當確定所述影像為第一影像類型時,所述直接記憶體存取控制器及比例換算器的排列包括Q個直接記憶體存取控制器、Q個垂直比例換算器及Q個水平比例換算器,‘Q’是小於N及M的自然數,且當確定所述影像為第二影像類型時,所述直接記憶體存取控制器及比例換算器的排列包括R個直接記憶體存取控制器、P個垂直比例換算器及R個水平比例換算器,其中‘R’是小於Q的自然數、且‘P’是大
於R的自然數。
100:影像處理系統
100-1:影像處理系統
100-2:影像處理系統
100B:影像處理系統
110:處理電路
112:記憶體
120:處理器
122:系統記憶體
124:數據機
130-1:第一直接記憶體存取控制器
130-2:第二直接記憶體存取控制器
130-1~130-n:直接記憶體存取控制器
132-1:第一比例換算器
132-2:第二比例換算器
134:選擇電路
136:選擇訊號產生電路
210:第一垂直比例換算器
210’:第一垂直比例換算器
212:第一行記憶體
214:第一水平比例換算器
220:第二垂直比例換算器
220’:第二垂直比例換算器
222:第二行記憶體
224:第二水平比例換算器
230:第一選擇器/第一選擇電路
230’:第一選擇器
231:分配器
232:第二選擇器/第二選擇電路
232’:第二選擇器
233:合併器
234:第三選擇器
234’:第三選擇器
236:第四選擇器
236’:第四選擇器
240:控制器
242:中央處理單元
244:選擇訊號產生器
310:處理器
312:系統記憶體
314:顯示器
320:開關矩陣
330-1~330-m:比例換算器
340:混合器
A、B:經垂直比例換算的畫素
ABCD:經合併畫素/經垂直比例換算的畫素
C、D:經垂直比例換算的畫素
DT1:第一(低)分配訊號
DT2:第二(高)分配訊號
HS1:經水平比例換算的畫素
HS2:經水平比例換算的畫素
IM1:第一影像
IM2:第二影像
IM3:第三影像
P1~P8:畫素
P11、P12、P13、P14:第k行畫素
P21、P22、P23、P24:第(k+1)行畫素
S110、SI12、S114、S116、S118、S120:步驟
SEL:選擇訊號
SIM11:經垂直比例換算及經水平比例換算的畫素/經垂直比例換算及經水平比例換算的影像
SIM12:經垂直比例換算及經水平比例換算的畫素/經垂直比例換算及經水平比例換算的影像
SIM21:經水平比例換算的畫素
SoC:單晶片系統
VS1:經垂直比例換算的畫素
VS2:經垂直比例換算的畫素
VS3:經垂直比例換算的畫素
VS4:經垂直比例換算的畫素
結合附圖閱讀以下對實施例的說明,本發明概念的該些及/或其他態樣及優點將變得顯而易見且更易於理解,附圖中:圖1是根據本發明概念的實施例說明一種影像處理系統的方塊圖。
圖2是進一步闡述對具有第一解析度的影像進行比例換算的圖1所示比例換算器的運作的方塊圖。
圖3是進一步闡述對具有大於第一解析度的第二解析度的影像進行比例換算的圖1所示比例換算器的運作的方塊圖。
圖4是說明圖1所示一種垂直比例換算器的運作的概念圖。
圖5是根據本發明概念的另一實施例說明一種影像處理系統的方塊圖。
圖6是根據本發明概念的實施例,如圖1及圖5所示者一樣,概述一種影像處理系統的運作的流程圖。
圖7是根據本發明概念的再一實施例說明一種影像處理系統的方塊圖。
圖8是進一步闡述對分別具有第一解析度的多個影像進行比例換算的圖7所示比例換算器的運作的方塊圖。
圖9是進一步闡述對具有第二解析度的影像進行比例換算的圖7所示比例換算器的運作的方塊圖。
圖10是根據本發明概念的又一實施例說明一種影像處理系統的方塊圖。
圖11A、11B是闡述關於時脈訊號(clock signal)而進行畫素處理的概念圖。
現在將參照其中顯示本發明概念的實施例的附圖更詳細地闡述本發明概念。然而,本發明概念可實施為諸多不同形式且不應被視為僅限於所示實施例。相反,提供該些實施例是為了使本揭露內容將透徹及完整,並將向本領域具有通常知識者充分傳達本發明概念的範圍。在書面說明及圖式通篇中,使用相同參考編號及標記來標示相同或類似元件。
應理解的是,當闡述元件「連接」或「耦合」至另一元件時,所述元件可直接連接或耦合至所述另一元件,抑或可存在中間元件。相比之下,當闡述元件「直接連接」或「直接耦合」至另一元件時,則不存在中間元件。本文所用用語「及/或」包括相關列出項中一或多個項的任意及所有組合,且可簡寫為「/」。
應理解的是,儘管本文中可使用第一、第二等用語來闡述各種元件,但該些元件不應受限於該些用語。該些用語僅用於區分各個元件。舉例而言,在不背離本發明的教示內容的條件下,第一訊號可被稱為第二訊號,且類似地,第二訊號亦可被稱為第一訊號。
本文所用用語僅用於闡述特定實施例,而並非旨在限制本發明概念。除非上下文中清楚地另外指明,否則本文所用單數形式「一(a、an)」及「所述(the)」旨在亦包括複數形式。更應理解的是,當在本說明書中使用用語「包括(comprises及/或comprising)」或「包含(includes及/或including)」時,是指明所述特徵、區、整數、步驟、操作、元件、及/或組件的存在,但並不排除一或多個其他特徵、區、整數、步驟、操作、元件、組件、及/或其群組的存在或添加。
除非另外定義,否則本文中所用全部用語(包括技術及科學用語)皆具有與本發明概念所屬技術中具有通常知識者通常所理解的含義相同的含義。更應理解的是,用語(例如在常用字典中所定義的用語)應被解釋為具有與其在相關技術及/或本申請案的上下文中的含義一致的含義,且除非本文中明確定義為如此,否則不應將其解釋為具有理想化或過於正式的意義。
圖1是根據本發明概念的實施例說明一種影像處理系統的方塊圖。參照圖1,影像處理系統100通常包括處理電路110及記憶體112。影像處理系統100可為個人電腦(personal computer,PC)、桌上型電腦、膝上型電腦、工作站電腦、或可攜式(或行動)計算裝置,其中可攜式計算裝置可實施為行動電話、智慧型電話、平板個人電腦、行動網際網路裝置(mobile internet device,MID)、多媒體裝置、數位相機、攝錄影機、或可穿戴電腦。
處理電路110可實施為積體電路(integrated circuit,
IC)、單晶片系統(system on chip,SoC)、應用程式處理器(application processor,AP)、或行動應用程式處理器。圖1所示處理電路110通常包括處理器120及系統記憶體122。然而,在本發明概念的某些實施例中,處理電路110將更包括數據機124。此處,處理器120可實施為積體電路、應用程式處理器、或行動應用程式處理器。經由數據機124所接收的資料可在控制器240的控制下儲存於系統記憶體122中。在以下說明中,假設儲存於系統記憶體122中的資料包括對應於影像IM1、IM2及IM3的影像資料集合。
處理器120可包括多個直接記憶體存取(direct memory access,DMA)控制器(例如直接記憶體存取控制器130-1及130-2)、以及第一比例換算器132-1、第二比例換算器132-2、選擇電路134、及選擇訊號產生電路136。第一直接記憶體存取控制器130-1可用於自系統記憶體122讀取具有第一解析度的第一影像IM1或具有不同於(例如,大於)第一解析度的第二解析度的第三影像IM3。在讀取第一影像IM1或第三影像IM3之後,第一直接記憶體存取控制器130-1將第一影像IM1或第三影像IM3傳輸至選擇電路134。舉例而言,第一影像IM1可為高清晰度(high-definition,HD)影像,且第三影像IM3可為超高清晰度(ultra-high definition,UHD)影像,然而本發明概念的範圍並非僅限於此影像解析度關係。
以類似的方式,第二直接記憶體存取控制器130-2可用
於自系統記憶體122讀取具有第一解析度的第二影像IM2,並將第二影像IM2傳輸至選擇電路134。因此,單個影像訊框可包括第一影像IM1及第二影像IM2。
儘管圖1僅顯示了兩個(2)直接記憶體存取控制器130-1及130-2以及兩個(2)比例換算器132-1及132-2,但本發明概念的實施例可包括任何合理數目的直接記憶體存取控制器及比例換算器,其中所使用的直接記憶體存取控制器的數目可不同於或相同於比例換算器的數目。
選擇訊號產生電路136可用於基於欲經處理器120處理的影像IM1、IM2及IM3中每一者的解析度來確定影像IM1、IM2及IM3中每一者的類型,且因應於此確定,選擇訊號產生電路136將產生對應選擇訊號SEL。比例換算器132-1及132-2中的每一者可即時地對影像IM1、IM2及IM3中的每一者進行比例換算(例如,按比例縮小或按比例放大)。
當影像(例如,影像IM1及IM2中任一者)具有第一解析度時可確定為「第一類型影像」,而當影像(例如,影像IM3)具有第二解析度時可確定為「第二類型影像」。就此而言,選擇訊號產生電路136可將多於兩個(2)影像解析度確定為多於兩個(2)對應影像類型。選擇訊號產生電路136可基於自「影像源」(例如記憶體112、系統記憶體122、及/或數據機124)傳輸的影像的解析度來確定影像類型,並對應於所確定結果而產生選擇訊號SEL。在本發明概念的包括相機在內的某些實施例中,例如,相機
可為提供影像的影像源。
圖1所示記憶體112可實施為硬碟驅動機(hard disk drive,HDD)、固體狀態驅動機(solid state drive,SSD)、保全數位(secure digital,SD)卡、多媒體卡(multimedia card,MMC)、嵌式多媒體卡(embedded MMC,eMMC)、通用串列匯流排(universal serial bus,USB)快閃驅動機、或通用快閃儲存器(universal flash storage,USF)。在本發明概念的某些實施例中,記憶體112將為可移除記憶體。
系統記憶體122可實施為隨機存取記憶體(random access memory,RAM)、動態隨機存取記憶體(dynamic RAM,DRAM)、靜態隨機存取記憶體(static RAM,SRAM)、快閃記憶體、相變隨機存取記憶體(phase change RAM,PRAM)、電阻式隨機存取記憶體(resistive RAM,RRAM)、及/或自旋轉移力矩磁性隨機存取記憶體(spin-transfer torque magnetic random-access memory,STT-MRAM)。
圖1所示選擇訊號產生電路136包括控制器240、中央處理單元(Central Processing Unit,CPU)242及選擇訊號產生器244。此處,控制器240可用於基於欲經處理器120處理的影像的解析度來確定影像類型,並對應於由中央處理單元242產生的判定結果而傳輸「影像類型資訊」。繼而,中央處理單元242基於影像類型資訊而將「選擇資訊」傳輸至選擇訊號產生器244。在某些實施例中,選擇訊號產生器244可實施為儲存與選擇資訊相關聯
的資料的暫存器(例如,特殊功能暫存器-SFR(special function register)),且在此種情形中,暫存器可用於基於由中央處理單元242提供的選擇資訊而產生選擇訊號SEL。
此外,中央處理單元242可用於基於由控制器240產生的影像類型資訊來控制對直接記憶體存取控制器130-1及130-2的操作(例如,致能/去能)。所致能的直接記憶體存取控制器可在中央處理單元242的控制下讀取或提取對應於儲存於系統記憶體122中的影像IM1、IM2及IM3中的每一者的影像資料(或畫素)。舉例而言,擴展圖1所示工作實例,當使用第一解析度所產生的影像欲經處理器120處理時,選擇訊號產生電路136可將具有第一位準(例如,邏輯低位準、或為‘0’的位元值)的選擇訊號SEL輸出至選擇電路134。然而,當使用第二解析度產生的影像欲經處理器120處理時,選擇訊號產生電路136可將具有第二位準(例如,邏輯高位準、或為‘1’的位元值)的選擇訊號SEL輸出至選擇電路134。
在圖1中,選擇電路134包括第一選擇器230、第二選擇器232、第三選擇器234、第四選擇器236、及分配器231。在圖1所示實施例中,第一選擇器230、第二選擇器232、及第三選擇器234實施為多工器,且第四選擇器236實施為解多工器。
圖2是闡述對具有第一解析度的影像進行比例換算的圖1所示比例換算器的運作的方塊圖。當假設選擇訊號產生電路136輸出低選擇訊號SEL時,可結合圖1及圖2閱讀以下說明來理解
第一比例換算器132-1及第二比例換算器132-2的運作。
當欲經處理器120處理的影像具有第一解析度時,中央處理單元242致能直接記憶體存取控制器130-1及130-2中的每一者。此外,假設直接記憶體存取控制器130-1及130-2中的每一者包括記憶體(或緩衝器),所述記憶體(或緩衝器)能夠對影像IM1及IM2中每一者的一或多行中所包含的畫素進行儲存,以降低對系統記憶體122的讀取存取頻率。
第一直接記憶體存取控制器130-1經由第一選擇器230連接至第一垂直比例換算器210,而第二直接記憶體存取控制器130-2經由第二選擇器232連接至第二垂直比例換算器220。此處,第一垂直比例換算器210經由第三選擇器234連接至第一水平比例換算器214,而第二垂直比例換算器220經由第四選擇器236連接至第二水平比例換算器224。
第一水平比例換算器214具有第一垂直比例換算器210、第一水平比例換算器214、第二垂直比例換算器220、及第二水平比例換算器224中的最大畫素通量,其中「畫素通量(pixel throughput)」是由每一時脈週期所處理的畫素數目來定義。
因此,第一水平比例換算器214將被設計成使畫素通量最大化,而其餘比例換算器210、220及224中的第二垂直比例換算器220將被設計成基於欲進行比例換算的影像的解析度而與第一比例換算器132-1一起使用。因此,根據本發明概念的實施例的處理器120或處理電路110可基於欲進行比例換算的影像的解
析度來高效地調整資源(例如,比例換算器)的數目。
第一直接記憶體存取控制器130-1可自系統記憶體122讀取(或提取)具有第一解析度的第一影像IM1,並經由第一選擇器230而將所提取的第一影像IM1傳輸至第一垂直比例換算器210。與第一直接記憶體存取控制器130-1並列地運作,第二直接記憶體存取控制器130-2可自系統記憶體122提取具有第一解析度的第二影像IM2,並經由第二選擇器232而將所提取的第二影像IM2傳輸至第二垂直比例換算器220。此時,第一影像IM1及第二影像IM2可構成一個訊框,其中第一影像IM1及第二影像IM2中的每一者包括多個畫素。在此上下文中,「畫素」可被理解為具有特定格式(例如,RGB格式、YCbCr格式或YUV格式)的影像資料。此外,所述多個畫素可被理解為在對應於影像的所設定影像資料中排列成多行。
繼續參照圖1及圖2,第一垂直比例換算器210可將自第一直接記憶體存取控制器130-1傳輸的第一影像IM1中所包含的畫素儲存於第一行記憶體212中,對儲存於第一行記憶體212中的畫素執行垂直比例換算,並經由第三選擇器234而將經垂直比例換算的畫素傳送至第一水平比例換算器214。與第一垂直比例換算器210並列地運作,第二垂直比例換算器220可將自第二直接記憶體存取控制器130-2傳輸的第二影像IM2中所包含的畫素儲存於第二行記憶體222中,並經由第四選擇器236而將經垂直比例換算的畫素傳送至第二水平比例換算器224。
第一水平比例換算器214可對經由第三選擇器234所接收的經垂直比例換算的畫素執行水平比例換算,並輸出所得經水平比例換算的畫素SIM11。與第一水平比例換算器214並列地運作,第二水平比例換算器224可對經由第四選擇器236所接收的經垂直比例換算的畫素執行水平比例換算,並輸出所得經水平比例換算的畫素SIM12。
如上所述,當選擇訊號產生電路136產生第一位準(低)選擇訊號SEL時,比例換算器132-1及132-2中的每一者可獨立地對對應於第一影像IM1及第二影像IM2的畫素進行垂直比例換算及水平比例換算,以產生經垂直比例換算及經水平比例換算的畫素SIM11及SIM12。比例換算器132-1及132-2中的每一者可執行按比例放大(或放大比例)操作或按比例縮小(縮小比例)操作。
圖3是闡述對具有大於第一解析度的第二解析度的影像進行比例換算的圖1所示比例換算器的運作的方塊圖。圖4是進一步闡述圖1所示垂直比例換算器的運作的概念圖。當假設選擇訊號產生電路136輸出高選擇訊號SEL時,可結合圖1、圖3及圖4閱讀以下說明來理解比例換算器132-1及132-2的運作。當欲經處理器120處理的影像的解析度為第二解析度時,中央處理單元242僅致能第一直接記憶體存取控制器130-1。
第一直接記憶體存取控制器130-1的輸出端子連接至第一選擇器230的輸入端子(0)以及分配器221的輸入端子。分配
器231可在中央處理單元242的控制下將由第一直接記憶體存取控制器130-1輸出的多個畫素中的第一組畫素傳輸至第一選擇器230的輸入端子(1),並將由第一直接記憶體存取控制器130-1輸出的多個畫素中的第二組畫素傳輸至第二選擇器232的輸入端子(1)。
第一垂直比例換算器210的輸出端子連接至第三選擇器234的輸入端子(0)及合併器(merger)233的輸入端子。合併器233可用於在中央處理單元242的控制下將自第一垂直比例換算器210輸出的畫素與自第四選擇器236輸出的畫素合併(或組合),並將經合併畫素輸出至第三選擇器234。
第二選擇器232可使第二垂直比例換算器220自第二直接記憶體存取控制器130-2隔離或分離,並根據高(第二位準)選擇訊號SEL而將分配器231與第二垂直比例換算器220連接。因此,第一比例換算器132-1可另外使用第二垂直比例換算器220。基於欲經處理器120處理的影像的解析度,第二垂直比例換算器220可由第一比例換算器132-1使用,抑或可由第二比例換算器132-2使用。亦即,第二垂直比例換算器220具有能夠使其運作能力作為資源而在第一比例換算器132-1與第二比例換算器132-2之間共享的配置。
如上所述,假設第一直接記憶體存取控制器130-1包括記憶體(或緩衝器),所述記憶體(或緩衝器)能夠對包含於影像IM1或IM3中的一或多行中所包含的畫素進行儲存,以降低對系
統記憶體122的讀取存取頻率。此外,為方便說明,假設每一行中所包含的畫素的數目為四。每一畫素可包括RGB資料或YCbCR(YUV)資料。
閱讀前述對圖1、圖2及圖3的說明,應理解的是,選擇訊號SEL,基於欲被處理的影像的解析度,可用於本質上選擇用於選擇電路134的運作模式。舉例而言,在由低選擇訊號所選擇的第一運作模式中,選擇電路134將如關於圖2所述進行運作,但在由高選擇訊號所選擇的第二運作模式中,選擇電路134將如關於圖3所述進行運作。
如圖4所示,假設第一直接記憶體存取控制器130-1讀取第k行畫素P11、P12、P13及P14以及第(k+1)行畫素P21、P22、P23及P24,並將畫素P11、P12、P13、P14、P21、P22、P23及P24儲存於第一直接記憶體存取控制器130-1的內部記憶體(或緩衝器)中。當產生第一(低)分配訊號DT1時,第一直接記憶體存取控制器130-1可將具有第二解析度的第三影像IM3中所包含的第k行畫素P11、P12、P13及P14中的第一組P11及P13傳送至第一選擇器230的輸入端子(1)。第一選擇器230可因應於高選擇訊號SEL而將第一組P11及P13傳送至第一垂直比例換算器210。第一垂直比例換算器210可將經由第一選擇器230傳送的第一組P11及P13儲存於第一行記憶體212中。
當產生第二(高)分配訊號DT2時,第一直接記憶體存取控制器130-1可將具有第二解析度的第三影像IM3中所包含的
第k行畫素P11、P12、P13及P14中的第二組P12及P14傳送至第二選擇器232的輸入端子(1)。第二選擇器232可因應於高選擇訊號SEL而將第二組P12及P14傳送至第二垂直比例換算器220。第二垂直比例換算器220可將由第二選擇器232傳輸的第二組P12及P14儲存於第二行記憶體222中。
當第一分配訊號DT1為高時,第一直接記憶體存取控制器130-1可將具有第二解析度的第三影像IM3中所包含的第(k+1)行畫素P21、P22、P23及P24中的第一組P21及P23傳送至第一選擇器230的輸入端子(1)。第一選擇器230可因應於高選擇訊號SEL而將第一組P21及P23傳送至第一垂直比例換算器210。第一垂直比例換算器210可將由第一選擇器230傳輸的第一組P21及P23儲存於第一行記憶體212中。
當第二分配訊號DT2為高時,第一直接記憶體存取控制器130-1可將具有第二解析度的第三影像IM3中所包含的第(k+1)行畫素P21、P22、P23及P24中的第二組P22及P24傳送至第二選擇器232的輸入端子(1)。第二選擇器232可因應於高選擇訊號SEL而將第二組P22及P24傳送至第二垂直比例換算器220。第二垂直比例換算器220可將由第二選擇器232傳輸的第二組P22及P24儲存於第二行記憶體222中。
如參照圖4所述,第k行畫素P11、P12、P13及P14中的奇數編號畫素P11及P13可在第一垂直比例換算器210的控制下依序儲存於第一行記憶體212中,而第k行畫素P11、P12、P13
及P14中的偶數編號畫素P12及P14可在第二垂直比例換算器220的控制下依序儲存於第二行記憶體222中。此外,第(k+1)行畫素P21、P22、P23及P24中的奇數編號畫素P21及P23可在第一垂直比例換算器210的控制下依序儲存於第一行記憶體212中,而第(k+1)行畫素P21、P22、P23及P24中的偶數編號畫素P22及P24可在第二垂直比例換算器220的控制下依序儲存於第二行記憶體222中。
因此,第一垂直比例換算器210對儲存於第一行記憶體212中的第一組畫素P11、P13、P21及P23按行執行垂直比例換算。與第一垂直比例換算器210並列地運作,第二垂直比例換算器220對儲存於第二行記憶體222中的第二組畫素P12、P14、P22及P24按行執行垂直比例換算。舉例而言,第一垂直比例換算器210可對畫素P11及P21、以及P13及P23執行垂直比例換算,並產生經垂直比例換算的畫素A及B。此外,第二垂直比例換算器220對畫素P12及P22、以及P14及P24進行垂直比例換算,並產生經垂直比例換算的畫素C及D。在圖4中顯示一種產生多個對應畫素的平均值的方法作為產生經垂直比例換算的畫素A、B、C及D的方法,然而,此僅為可如何操作所示實施例的所選擇實例。可利用其他方式(例如利用內插方法)來產生經垂直比例換算的畫素A、B、C及D。第四選擇器236可因應於高選擇訊號SEL而將自第二垂直比例換算器220輸出的畫素C及D傳送至合併器233。
現在可利用合併器233將由第一垂直比例換算器210提供的經垂直比例換算的畫素A及B與由第二垂直比例換算器220提供的經垂直比例換算的畫素C及D合併。經合併畫素ABCD在中央處理單元242的控制下提供至第三選擇器234的輸入端子(1)。因此,第三選擇器234可因應於高選擇訊號SEL而將經合併畫素ABCD傳送至第一水平比例換算器214。之後,第一水平換算器214可對經合併畫素ABCD進行水平比例換算,亦即,經垂直比例換算的畫素ABCD作為經水平比例換算的畫素SIM21而被輸出。
圖5是根據本發明概念的另一實施例的影像處理系統的方塊圖。參照前述實施例及圖5,影像處理系統100B包括處理器310、系統記憶體312及顯示器314。影像處理系統100B可實施為個人電腦、桌上型電腦、膝上型電腦、工作站電腦、或可攜式(或行動)計算裝置。
處理器310包括多個(‘n’個)直接記憶體存取控制器130-1至130-n(其中n為大於2的自然數)、選擇訊號產生電路136、開關矩陣320、多個(‘m’個)比例換算器330-1至330-m(其中m為大於1的自然數)及混合器340。
所述多個直接記憶體存取控制器130-1至130-n中每一者的配置及運作可實質上相同於先前關於圖1所述的直接記憶體存取控制器130-1的配置及運作。
基於欲經處理器310處理的影像的解析度,選擇訊號產
生電路136確定影像類型,對應於影像類型確定而產生選擇訊號,並將所述選擇訊號傳送至開關矩陣320及所述多個比例換算器330-1至330-m。此處,所述選擇訊號可以各種方式來界定,並可為一或多個選擇訊號。
開關矩陣320因應於選擇訊號而將自所述多個直接記憶體存取控制器130-1至130-n中的至少一者輸出的畫素傳送至多個比例換算器330-1至330-m中的至少一個比例換算器或混合器340。舉例而言,當由所述多個直接記憶體存取控制器130-1至130-n中的至少一者輸出的畫素為使用者介面(user interface,UI)時,開關矩陣320可基於選擇訊號而將對應於使用者介面的畫素傳送至混合器340。
所述多個比例換算器330-1至330-m中的每一者可包括圖1所示第一比例換算器132-1、第二比例換算器132-2及選擇電路134。因此,所述多個比例換算器330-1至330-m的每一者中所包含的元件132-1、132-2及134的配置及運作可實質上相同於或類似於參照圖1、圖2、圖3及/或圖4所述的元件132-1、132-2及134的配置及運作。
混合器340接收自開關矩陣320輸出的畫素以及自所述多個比例換算器330-1至330-m中的至少一者輸出的經垂直比例換算及經水平比例換算的畫素,將所接收畫素進行混合,並將顯示資料(經混合畫素)傳送至顯示器314。舉例而言,顯示資料可經由MIPI®顯示器串列介面(display serial interface,DSI)而被
傳輸至顯示器314。
圖6是根據本發明概念的某些實施例,與圖1、圖2、圖3、圖4及/或圖5所示者一樣,概述影像處理系統的運作的流程圖。參照前述實施例及圖6,可使用控制器240基於欲經處理器120或310處理的影像的解析度而確定影像的類型(S110)。可使用選擇訊號產生電路136對應於所確定影像類型而產生選擇訊號SEL(S112)。
當欲經處理器120處理的影像的解析度為第二解析度且選擇訊號SEL可為高(例如,圖3所示波形)(S114)時,第一比例換算器132-1的第一垂直比例換算器210對儲存於第一行記憶體212中的畫素進行垂直比例換算,且被第一比例換算器132-1及第二比例換算器132-2共享的第二垂直比例換算器220對儲存於第二行記憶體222中的畫素進行垂直比例換算(S116)。
第一水平比例換算器214可接收由第一垂直比例換算器210進行了垂直比例換算的畫素、及由第二垂直比例換算器220進行了垂直比例換算的畫素,並對所接收畫素進行水平比例換算(S118)。此時,根據第四選擇器236的運作不將由第二垂直比例換算器220進行了垂直比例換算的畫素傳送至第二水平比例換算器224。
然而,當欲經處理器120處理的影像的解析度為第一解析度且選擇訊號SEL可為低(例如,圖2所示波形)(S114)時,第一比例換算器132-1可利用參照圖2所述的第一垂直比例換算
器210及第一水平比例換算器214對第一影像IM1進行垂直比例換算及水平比例換算,並產生經垂直比例換算及經水平比例換算的影像SIM11(S120)。
與第一比例換算器132-1並列地運作(或同時,意指至少部分地重疊),第二比例換算器132-2可利用第二垂直比例換算器220及第二水平比例換算器224對第二影像IM2進行垂直比例換算及水平比例換算,並產生經垂直比例換算及經水平比例換算的影像SIM12(S120)。
圖7是根據本發明概念的再一實施例的影像處理系統的方塊圖。參照圖7,影像處理系統100-1通常包括處理電路110及記憶體112。影像處理系統100-1可為個人電腦、桌上型電腦、膝上型電腦、工作站電腦、或可攜式(或行動)計算裝置。
處理電路110可實施為積體電路(IC)、單晶片系統(SoC)、應用程式處理器(AP)或行動應用程式處理器。處理器120可包括直接記憶體存取控制器130-1及130-2、第一比例換算器132-1、第二比例換算器132-2、選擇電路134、以及選擇訊號產生電路136。
除了第一水平比例換算器214的輸入端子連接至第一直接記憶體存取控制器130-1的輸出端子,且第二水平比例換算器224的輸入端子連接至第二直接記憶體存取控制器130-2的輸出端子以外,圖7所示影像處理系統100-1的配置及運作實質上相同於或類似於圖1所示影像處理系統100的配置及運作。
第一水平比例換算器214可對自第一直接記憶體存取控制器130-1輸出的影像IM1或IM3中所包含的畫素進行水平比例換算,並將經水平比例換算的畫素輸出至第一選擇電路230的輸入端子(0)及分配器231的輸入端子。第二水平比例換算器224可對自第二直接記憶體存取控制器130-2輸出的影像IM2中所包含的畫素進行水平比例換算,並將經水平比例換算的畫素輸出至第二選擇電路232的輸入端子(0)。
圖8是闡述對分別具有第一解析度的多個影像進行比例換算的圖7所示比例換算器的運作的方塊圖。當選擇訊號產生電路136為低(第一位準)時,可參照圖7及圖8閱讀以下說明來理解比例換算器132-1及132-2的運作。當欲經處理器120處理的影像的解析度為第一解析度時,假設在中央處理單元242的控制下致能直接記憶體存取控制器130-1及130-2中的每一者。
第一水平比例換算器214經由第一選擇器230連接至第一垂直比例換算器210,且第二水平比例換算器224經由第二選擇器232連接至第二垂直比例換算器220。第一水平比例換算器214可對具有第一解析度的第一影像IM1中所包含的自第一直接記憶體存取控制器130-1輸出的畫素進行水平比例換算,並將經水平比例換算的畫素HS1傳送至第一垂直比例換算器210。與第一水平比例換算器214並列地運作,第二水平比例換算器224可對具有第一解析度的第二影像IM2中所包含的自第二直接記憶體存取控制器130-2輸出的畫素進行水平比例換算,並將經水平比例換
算的畫素HS2傳送至第二垂直比例換算器220。
第一垂直比例換算器210可將經水平比例換算的畫素HS1儲存至第一行記憶體212,對儲存於第一行記憶體212中的畫素進行垂直比例換算,並經由第三選擇器234輸出經垂直比例換算的畫素VS1。與第一垂直比例換算器210並列地運作,第二垂直比例換算器220可將經水平比例換算的畫素HS2儲存於第二行記憶體222中,對儲存於第二行記憶體222中的畫素進行垂直比例換算,並經由第四選擇器236輸出經垂直比例換算的畫素VS2。
圖9是闡述對具有大於第一解析度的第二解析度的影像進行比例換算的圖7所示比例換算器的運作的方塊圖。當選擇訊號產生電路136為高(第二位準)時,可參照圖4、圖7及圖9閱讀以下說明來理解比例換算器132-1及132-2的運作。
當欲經處理器120處理的影像的解析度為第二解析度時,假設中央處理單元242僅致能第一直接記憶體存取控制器130-1。第一水平比例換算器214可對具有第二解析度的影像IM3中所包含的自第一直接記憶體存取控制器130-1輸出的畫素進行水平比例換算,並將經水平比例換算的畫素HS1傳送至第一選擇器230的輸入端子(0)及分配器231的輸入端子。
分配器231可在中央處理單元242的控制下將經水平比例換算的畫素HS1中的第一組畫素傳送至第一選擇器230的輸入端子(1),並將所述畫素中的第二組畫素傳送至第二選擇器232的輸入端子(1)。第一垂直比例換算器210的輸出端子連接至第
三選擇器234的輸入端子(0)及合併器233的輸入端子。合併器233可用於在中央處理單元242的控制下將自第一垂直比例換算器210輸出的畫素與自第四選擇器236輸出的畫素合併,並將經合併畫素輸出至第三選擇器234。
圖10是根據本發明概念的又一實施例的一種影像處理系統的方塊圖。參照圖1及圖10,除了選擇器230’、232’、234’及236’中的每一者包括多個選擇器,且垂直比例換算器210’及220’中的每一者包括多個比例換算器以外,圖10所示影像處理系統100-2的配置及運作實質上相同於或類似於圖1所示影像處理系統100的配置及運作。
包含圖11A及圖11B的圖11是闡述因應於時脈訊號而進行畫素處理的概念圖。參照圖10及圖11A,假設第一垂直比例換算器210’包括四個比例換算器,第一選擇器230’包括四個選擇器,第二垂直比例換算器220’包括四個比例換算器,第二選擇器232’包括四個選擇器,第三選擇器234’包括四個選擇器,水平比例換算器214及224中的每一者包括一個水平比例換算器,垂直比例換算器210’及220’中的每一者在每一時脈訊號期間對一個畫素進行垂直比例換算,第一水平比例換算器214在每一時脈訊號期間對四個畫素進行水平比例換算,且第二水平比例換算器224在每一時脈訊號期間對一個畫素、兩個畫素、或四個畫素進行水平比例換算。
第一比例換算器132-1、第一選擇器230’及第三選擇器
234’的運作如下。分配器231可將四個畫素P1至P4中的對應畫素傳送至四個選擇器230’中的對應選擇器。
可經由四個選擇器230’中的對應選擇器而將四個畫素P1至P4中的對應畫素傳送至四個垂直比例換算器210’中的對應垂直比例換算器。此外,分配器231可將四個畫素P5至P8中的對應畫素傳送至四個選擇器230’中的對應選擇器。可經由四個選擇器230’中的對應選擇器而將四個畫素中的對應畫素傳送至四個垂直比例換算器210’中的對應垂直比例換算器。
第二比例換算器132-2、第二選擇器232'及第四選擇器236’的運作實質上相同於或類似於第一比例換算器132-1、第一選擇器230’及第三選擇器234’的運作。
參照圖10及圖11B,假設第一垂直比例換算器210’包括四個比例換算器,第一選擇器230’包括四個選擇器,第二垂直比例換算器220’包括四個比例換算器,第二選擇器232’包括四個選擇器,第三選擇器234’包括四個選擇器,水平比例換算器214及224中的每一者包括一個水平比例換算器,垂直比例換算器210’及220’中的每一者在每一時脈訊號期間對兩個畫素進行垂直比例換算,第一水平比例換算器214在每一時脈訊號期間對四個畫素進行水平比例換算,且第二水平比例換算器224在每一時脈訊號期間對一個畫素、兩個畫素或四個畫素進行水平比例換算。
第一比例換算器132-1、第一選擇器230’及第三選擇器234’的運作如下。經由四個選擇器230’中的對應選擇器而將八個
畫素P1至P8中成對的對應畫素P1及P2、P3及P4、P5及P6、以及P7及P8傳輸至四個垂直比例換算器210’中的對應垂直比例換算器。亦即,四個垂直比例換算器210’中的對應垂直比例換算器以對VS1、VS2、VS3及VS4成對的畫素進行垂直比例換算。
第二比例換算器132-2、第二選擇器232’及第四選擇器236’的運作實質上相同於或類似於第一比例換算器132-1、第一選擇器230’及第三選擇器234’的運作。
如上所述,分配器231可將一或多個畫素傳送至多個第一選擇器230’中的對應選擇器或多個第二選擇器232’中的對應選擇器。合併器233可將自多個第一垂直比例換算器210’中的對應垂直比例換算器輸出的至少一個畫素與自多個第四選擇器236’中的對應選擇器輸出的至少一個畫素合併。
在根據本發明概念的實施例的包括比例換算器的應用程式處理器中,比例換算器中的某些可基於正處理的影像的解析度作為資源而被共享。因此,根據本發明概念的實施例的包括比例換算器的應用程式處理器能夠降低功率消耗,但仍利用並列處理即時地對影像進行比例換算。
儘管已顯示並闡述了本發明概念的若干實施例,但本領域具有通常知識者應理解的是,在不背離以下申請專利範圍及其等效形式的範圍的條件下,可對該些實施例作出改變。
100:影像處理系統
110:處理電路
112:記憶體
120:處理器
122:系統記憶體
124:數據機
130-1:第一直接記憶體存取控制器
130-2:第二直接記憶體存取控制器
132-1:第一比例換算器
132-2:第二比例換算器
134:選擇電路/選擇單元
136:選擇訊號產生電路
210:第一垂直比例換算器
212:第一行記憶體
214:第一水平比例換算器
220:第二垂直比例換算器
222:第二行記憶體
224:第二水平比例換算器
230:第一選擇器/第一選擇電路
231:分配器
232:第二選擇器/第二選擇電路
233:合併器
234:第三選擇器
236:第四選擇器
240:控制器
242:中央處理單元
244:選擇訊號產生器
IM1:第一影像
IM2:第二影像
IM3:第三影像
SoC:單晶片系統
SEL:選擇訊號
Claims (22)
- 一種應用程式處理器,包括:第一比例換算器,包括第一垂直比例換算器及第一水平比例換算器;第二比例換算器,包括第二垂直比例換算器及第二水平比例換算器,其中所述第二垂直比例換算器被在所述第一比例換算器與所述第二比例換算器之間共享;以及選擇電路,因應於基於待處理的影像的解析度所產生的選擇訊號而將所述第二垂直比例換算器與所述第一垂直比例換算器並聯連接,並將所述第二水平比例換算器自所述第二垂直比例換算器斷開,且連接所述第一垂直比例換算器以及所述第二垂直比例換算器至所述第一水平比例換算器。
- 如申請專利範圍第1項所述的應用程式處理器,更包括:選擇訊號產生電路,基於所述影像的解析度而確定待處理影像的影像類型,並因應於對所述影像類型的所述確定而產生所述選擇訊號,其中在由表示第一影像類型的所述選擇訊號所選擇的第一運作模式中,所述選擇電路用以將與所述第一影像類型的第一影像對應的一組畫素傳送至所述第一垂直比例換算器,且將與所述第一影像類型的第二影像對應的一組畫素並列地傳送至所述第二垂直比 例換算器,且在由表示第二影像類型的所述選擇訊號所選擇的第二運作模式中,所述選擇電路用以將與所述第二影像類型的第三影像對應的第一組畫素傳送至所述第一垂直比例換算器,且亦將與所述第三影像對應的第二組畫素傳送至所述第二垂直比例換算器。
- 如申請專利範圍第2項所述的應用程式處理器,更包括:第一直接記憶體存取(DMA)控制器,用以輸出對應於所述第一影像的所述一組畫素、與對應於所述第三影像的所述第一組畫素及所述第二組畫素中的至少一者;以及第二直接記憶體存取控制器,用以輸出對應於所述第二影像的所述一組畫素。
- 如申請專利範圍第2項所述的應用程式處理器,其中所述選擇電路在所述第一運作模式中更用以將由所述第一垂直比例換算器提供的經垂直比例換算畫素輸出至所述第一水平比例換算器,並將由所述第二垂直比例換算器提供的經垂直比例換算的畫素輸出至所述第二水平比例換算器,且所述選擇電路在所述第二運作模式中用以將由所述第二垂直比例換算器提供的經垂直比例換算的畫素僅輸出至所述第一水平比例換算器。
- 如申請專利範圍第2項所述的應用程式處理器,其中所述選擇訊號產生電路在所述待處理影像具有第一解析度時確定 為所述第一影像類型,且在所述待處理影像具有大於所述第一解析度的第二解析度時確定為所述第二影像類型。
- 如申請專利範圍第2項所述的應用程式處理器,更包括:第一行記憶體,用以儲存對應於所述第一影像的所述一組畫素、及自所述第一垂直比例換算器接收的一組經垂直比例換算畫素中的至少一者;以及第二行記憶體,用以儲存對應於所述第二影像的所述一組畫素、以及自所述第二垂直比例換算器接收的一組經垂直比例換算畫素中的至少一者。
- 如申請專利範圍第1項所述的應用程式處理器,其中所述第一水平比例換算器於所述第一垂直比例換算器、所述第一水平比例換算器、所述第二垂直比例換算器、及所述第二水平比例換算器中具有的最大畫素通量。
- 如申請專利範圍第1項所述的應用程式處理器,更包括:選擇訊號產生電路,基於所述影像的解析度而確定待處理影像的影像類型,並對應於所述對影像類型的判定而產生選擇資訊;以及選擇電路,因應於由所述選擇資訊產生的選擇訊號而選擇性地加以配置,其中在由表示第一影像類型的所述選擇訊號所選擇的第一運作模式中,所述選擇電路能夠使所述第一垂直比例換算 器與所述第二垂直比例換算器並列且獨立地運作、並一同使所述第一水平比例換算器與所述第二水平比例換算器並列且獨立地運作,且在由表示第二影像類型的所述選擇訊號所選擇的第二運作模式中,所述選擇電路能夠使所述第一垂直比例換算器與所述第二垂直比例換算器共享運作、並一同僅使所述第一水平比例換算器運作。
- 一種單晶片系統,包括:影像源,提供多個影像,所述多個影像包括第一影像、第二影像及第三影像,所述多個影像中的每一者均具有多個影像類型中的一者,所述多個影像類型包括第一影像類型及第二影像類型;第一比例換算器,包括第一垂直比例換算器及第一水平比例換算器;以及第二比例換算器,包括第二垂直比例換算器及第二水平比例換算器,其中當確定所述第一影像及所述第二影像分別為所述第一影像類型時,所述第一垂直比例換算器對與所述第一影像對應的第一組畫素進行垂直比例換算,且所述第二垂直比例換算器對與所述第二影像對應的第二組畫素進行並列地垂直比例換算,且當確定所述第三影像是所述第二影像類型時,所述第一垂直比例換算器與所述第二垂直比例換算器一同對與所述第三影像對應的第三組畫素進行垂直比例換算。
- 如申請專利範圍第9項所述的單晶片系統,其中當確定所述第三影像是所述第二影像類型時,所述第一水平比例換算器對由所述第一垂直比例換算器及所述第二垂直比例換算器提供的經垂直比例換算畫素進行水平比例換算。
- 如申請專利範圍第9項所述的單晶片系統,更包括:選擇電路,因應於表示自所述影像源接收的影像是所述第二影像類型的選擇訊號而選擇性地將所述第二垂直比例換算器與所述第一垂直比例換算器連接,並將所述第二水平比例換算器自所述第二垂直比例換算器斷開。
- 如申請專利範圍第11項所述的單晶片系統,更包括:選擇訊號產生電路,基於影像的解析度而確定所述影像為所述多個影像類型中的一者,並對應於對所述影像類型的所述確定而產生所述選擇訊號,其中當確定所述影像為所述第一影像類型時,所述選擇電路將所述第一垂直比例換算器與所述第一水平比例換算器連接,並將所述第二垂直比例換算器與所述第二水平比例換算器連接,且當確定所述影像為所述第二影像類型時,所述選擇電路將所述第一垂直比例換算器與所述第二垂直比例換算器並聯連接,並將所述第一垂直比例換算器與所述第二垂直比例換算器的並聯組合連接至所述第一水平比例換算器,並將所述第二水平比例換算器自所述第二垂直比例換算器斷開。
- 如申請專利範圍第9項所述的單晶片系統,更包括: 第一直接記憶體存取(DMA)控制器,將對應於所述第一影像的所述第一組畫素傳送至所述第一垂直比例換算器,並將對應於所述第三影像的所述第三組畫素傳送至所述第一垂直比例換算器及所述第二垂直比例換算器;以及第二直接記憶體存取控制器,將對應於所述第二影像的所述第二組畫素傳送至所述第二垂直比例換算器。
- 如申請專利範圍第13項所述的單晶片系統,其中所述第一影像及所述第二影像分別具有第一解析度,且所述第三影像具有大於所述第一解析度的第二解析度。
- 如申請專利範圍第9項所述的單晶片系統,其中所述第一水平比例換算器於所述第一垂直比例換算器、所述第一水平比例換算器、所述第二垂直比例換算器、及所述第二水平比例換算器中具有的最大畫素通量。
- 如申請專利範圍第9項所述的單晶片系統,其中所述第一組畫素及所述第二組畫素被即時地依序傳輸至所述第一垂直比例換算器及所述第二垂直比例換算器。
- 如申請專利範圍第9項所述的單晶片系統,其中所述影像源是記憶體、相機、及數據機中的一者。
- 一種操作影像處理系統的方法,所述影像處理系統包括處理器,所述處理器包括N個直接記憶體存取(DMA)控制器、開關矩陣、以及M個比例換算器,其中所述M個比例換算器中的每一者包括垂直比例換算器及水平比例換算器,且‘N’及‘M’是大 於二的自然數,所述方法包括:自影像源向所述處理器提供影像;基於所述影像的解析度而確定所述影像的影像類型;因應於對所述影像類型的所述確定而產生選擇訊號;以及因應於所述選擇訊號而配置所述開關矩陣,以將直接記憶體存取控制器及比例換算器的排列選擇性地配置成處理所述影像,其中當確定所述影像為第一影像類型時,所述直接記憶體存取控制器及比例換算器的排列包括Q個直接記憶體存取控制器、Q個垂直比例換算器及Q個水平比例換算器,‘Q’是小於N及M的自然數,且當確定所述影像為第二影像類型時,所述直接記憶體存取控制器及比例換算器的排列包括R個直接記憶體存取控制器、P個垂直比例換算器及R個水平比例換算器,其中‘R’是小於Q的自然數、且‘P’是大於R的自然數。
- 如申請專利範圍第18項所述的方法,其中當所述影像的解析度是第一解析度時,所述影像被確定為所述第一影像類型,且當所述影像的解析度是大於所述第一解析度的第二解析度時,所述影像被確定為所述第二影像類型。
- 如申請專利範圍第18項所述的方法,其中所述Q個直接記憶體存取控制器、Q個垂直比例換算器及Q個水平比例換算器的排列用以將對應於所述影像的第一組畫素與對應於所述第一影像類型的另一影像的第二組畫素並列地處理。
- 如申請專利範圍第18項所述的方法,其中所述R個直接記憶體存取控制器、P個垂直比例換算器及R個水平比例換算器的排列用以處理對應於所述影像的單組畫素。
- 如申請專利範圍第18項所述的方法,其中所述R個直接記憶體存取控制器中的至少一者將對應於所述影像的一組畫素傳送至所述P個垂直比例換算器中的至少兩者,且所述P個垂直比例換算器中的所述至少兩者對對應於所述影像的所述一組畫素進行垂直比例換算,並接著將所得的經垂直比例換算畫素傳送至所述R個水平比例換算器中的至少一者。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0135086 | 2014-10-07 | ||
KR1020140135086A KR102248789B1 (ko) | 2014-10-07 | 2014-10-07 | 이미지 해상도에 따라 리소스를 공유할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201626240A TW201626240A (zh) | 2016-07-16 |
TWI686700B true TWI686700B (zh) | 2020-03-01 |
Family
ID=55633136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104128235A TWI686700B (zh) | 2014-10-07 | 2015-08-28 | 應用程式處理器、單晶片系統以及操作影像處理系統的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9858635B2 (zh) |
KR (1) | KR102248789B1 (zh) |
CN (1) | CN105491268B (zh) |
TW (1) | TWI686700B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102317789B1 (ko) * | 2015-02-12 | 2021-10-26 | 삼성전자주식회사 | 하나의 이미지로부터 다양한 해상도를 갖는 이미지들을 생성할 수 있는 스케일러 회로와 이를 포함하는 장치들 |
US10755380B2 (en) * | 2015-11-11 | 2020-08-25 | Texas Instruments Incorporated | Down scaling images in a computer vision system |
GB2551745B (en) * | 2016-06-29 | 2020-04-08 | Advanced Risc Mach Ltd | Data processing systems |
US10564715B2 (en) | 2016-11-14 | 2020-02-18 | Google Llc | Dual-path foveated graphics pipeline |
TWI645297B (zh) * | 2017-05-26 | 2018-12-21 | 聚晶半導體股份有限公司 | 資料傳輸系統 |
KR102592124B1 (ko) | 2018-09-21 | 2023-10-20 | 삼성전자주식회사 | 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090003730A1 (en) * | 2007-06-28 | 2009-01-01 | Anand Pande | Method And System For Processing Video Data In A Multipixel Memory To Memory Compositor |
US20130222413A1 (en) * | 2012-02-24 | 2013-08-29 | Brijesh Tripathi | Buffer-free chroma downsampling |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6347154B1 (en) * | 1999-04-08 | 2002-02-12 | Ati International Srl | Configurable horizontal scaler for video decoding and method therefore |
US6724948B1 (en) | 1999-12-27 | 2004-04-20 | Intel Corporation | Scaling images for display |
KR100634999B1 (ko) | 2000-03-31 | 2006-10-16 | 삼성전자주식회사 | 영상신호의 해상도를 높이기 위한 포맷변환장치 |
US7215708B2 (en) | 2001-05-22 | 2007-05-08 | Koninklijke Philips Electronics N.V. | Resolution downscaling of video images |
US20040222941A1 (en) | 2002-12-30 | 2004-11-11 | Wong Mark Yuk-Lun | Multi-display architecture using single video controller |
US7308157B2 (en) * | 2003-02-03 | 2007-12-11 | Photon Dynamics, Inc. | Method and apparatus for optical inspection of a display |
JP2005338185A (ja) | 2004-05-24 | 2005-12-08 | Toshiba Corp | 情報処理装置および表示制御方法 |
KR100653090B1 (ko) | 2004-07-13 | 2006-12-06 | 삼성전자주식회사 | 디스플레이 사이즈 조정 장치 및 그 방법 |
KR100744120B1 (ko) | 2006-01-10 | 2007-08-01 | 삼성전자주식회사 | 영상 신호 스케일러 및 이를 구비하는 영상 신호 처리 장치 |
KR100744526B1 (ko) | 2006-06-01 | 2007-08-01 | 엘지전자 주식회사 | 스케일 팩터에 따른 샤프니스 조정 방법 및 그 장치 |
JP2008116812A (ja) | 2006-11-07 | 2008-05-22 | Seiko Epson Corp | 表示装置、プロジェクタおよび表示方法 |
TWI397899B (zh) | 2007-04-30 | 2013-06-01 | Mstar Semiconductor Inc | 多視窗顯示控制器及相關方法 |
US20100033621A1 (en) | 2008-08-06 | 2010-02-11 | Mediatek Inc. | Video system and memory sharing method |
CN101465954B (zh) * | 2009-01-08 | 2010-08-25 | 杭州华三通信技术有限公司 | 一种对图像进行缩放的方法和装置 |
JP4543116B1 (ja) | 2009-03-10 | 2010-09-15 | 株式会社東芝 | 画像処理装置、および画像処理方法 |
US8634695B2 (en) | 2010-10-27 | 2014-01-21 | Microsoft Corporation | Shared surface hardware-sensitive composited video |
US8687922B2 (en) * | 2012-02-24 | 2014-04-01 | Apple Inc. | Parallel scaler processing |
-
2014
- 2014-10-07 KR KR1020140135086A patent/KR102248789B1/ko active IP Right Grant
-
2015
- 2015-08-28 TW TW104128235A patent/TWI686700B/zh active
- 2015-09-04 US US14/845,558 patent/US9858635B2/en active Active
- 2015-10-08 CN CN201510645480.1A patent/CN105491268B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090003730A1 (en) * | 2007-06-28 | 2009-01-01 | Anand Pande | Method And System For Processing Video Data In A Multipixel Memory To Memory Compositor |
US20130222413A1 (en) * | 2012-02-24 | 2013-08-29 | Brijesh Tripathi | Buffer-free chroma downsampling |
Also Published As
Publication number | Publication date |
---|---|
TW201626240A (zh) | 2016-07-16 |
CN105491268A (zh) | 2016-04-13 |
KR20160041369A (ko) | 2016-04-18 |
US20160098812A1 (en) | 2016-04-07 |
KR102248789B1 (ko) | 2021-05-06 |
CN105491268B (zh) | 2020-06-12 |
US9858635B2 (en) | 2018-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI686700B (zh) | 應用程式處理器、單晶片系統以及操作影像處理系統的方法 | |
US10282805B2 (en) | Image signal processor and devices including the same | |
TWI524176B (zh) | 用於顯示功率管理之方法及裝置 | |
TWI712003B (zh) | 處理即時影像的影像處理電路與方法以及包含上述電路、方法的裝置 | |
US11710213B2 (en) | Application processor including reconfigurable scaler and devices including the processor | |
US8717391B2 (en) | User interface pipe scalers with active regions | |
US8798386B2 (en) | Method and system for processing image data on a per tile basis in an image sensor pipeline | |
TW201636950A (zh) | 用以從單一影像產生各種解析度影像之縮放器電路與包括該縮放器電路之裝置 | |
KR102400104B1 (ko) | 이미지 처리 장치 및 이미지 처리 방법 | |
TW200414754A (en) | System and method for processing memory with YCbCr 4:2:0 planar video data format | |
US11127375B2 (en) | Systems and methods for graphical layer blending | |
US20120195503A1 (en) | Image processing device | |
JP2013213928A (ja) | 画像処理装置及びその制御方法 | |
US9691349B2 (en) | Source pixel component passthrough | |
US20110285728A1 (en) | Image processing device and image signal processing system | |
US9087393B2 (en) | Network display support in an integrated circuit | |
US9147237B2 (en) | Image processing method and device for enhancing image quality using different coefficients according to regions | |
US9472169B2 (en) | Coordinate based QoS escalation | |
JP2012155604A (ja) | データ転送制御装置 | |
JP2019074559A (ja) | 画像表示システム | |
KR20190055693A (ko) | 영상의 해상도 변환을 위한 영상 처리 장치 | |
JP2018091921A (ja) | 画像処理システム、画像処理システムの制御方法 |