TWI397899B - 多視窗顯示控制器及相關方法 - Google Patents

多視窗顯示控制器及相關方法 Download PDF

Info

Publication number
TWI397899B
TWI397899B TW097111257A TW97111257A TWI397899B TW I397899 B TWI397899 B TW I397899B TW 097111257 A TW097111257 A TW 097111257A TW 97111257 A TW97111257 A TW 97111257A TW I397899 B TWI397899 B TW I397899B
Authority
TW
Taiwan
Prior art keywords
data
sub
main
window
picture
Prior art date
Application number
TW097111257A
Other languages
English (en)
Other versions
TW200842819A (en
Inventor
Kun Nan Cheng
Yuan Chuan Hsu
Hung Yi Lin
Chung Ching Chen
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Publication of TW200842819A publication Critical patent/TW200842819A/zh
Application granted granted Critical
Publication of TWI397899B publication Critical patent/TWI397899B/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229De-interlacing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports

Description

多視窗顯示控制器及相關方法
本發明係相關於一種顯示控制器及相關方法,尤指一種多視窗顯示影像之顯示控制器及相關方法。
一般顯示系統中之顯示控制器,用以將來自不同來源的影像資料經過影像處理輸出為影像。各種影像資料來源的顯示規格不盡相同,需要不同的處理,舉例而言,對於傳統電視信號需對影像場(field)進行解交錯及縮放的處理,使螢幕可正確地顯示輸出影像,而對於循序掃描之影像信號則需要縮放至適當大小以顯示於顯示器上。在多視窗顯示(例如PIP或POP)之顯示系統中,為了要能同時顯示子母畫面(兩個視窗),習知顯示控制器需要兩組分別用以處理不同信號來源的硬體結構。
圖1顯示習知多視窗顯示之顯示系統100之功能方塊圖。顯示系統100包含顯示控制器110、外部緩衝器142及144、以及顯示面板190。顯示控制器110包含第一線緩衝器152及第二線緩衝器154、第一解交錯器162及第二解交錯器164、第一縮放器172及第二縮放器174、及混合器180。顯示控制器110耦接至外部緩衝器142及144,其例如為動態隨機存取記 憶體。顯示控制器110接收第一視訊源及第二視訊源以進行多視窗顯示,第一視訊源及第二視訊源可例如為兩個不同的電視信號,或是一個為電視信號、另一個為數位影音光碟(DVD)信號。接著,顯示控制器110可以將所接收到的第一視訊源及第二視訊源進行一些前處理。舉例來說,當視訊源的解析度高於輸出影像的解析度時,可先將視訊源進行降取樣,以減少對線緩衝器152及154以及外部緩衝器142及144容量的需求。外部緩衝器142及144可以分別暫存第一視訊源及第二視訊源之影像畫面資料,線緩衝器152及154分別暫存第一視訊源及第二視訊源之複數條掃描線資料。接著,解交錯器162及164分別獨立地解交錯暫存於線緩衝器152及154中之掃描線資料,而縮放器172及174分別縮放解交錯器162及164所解交錯過之影像資料。最後,混合器180混合解交錯及縮放過之第一視訊源及第二視訊源,再透過顯示面板190顯示混合過之縮放輸出,而於顯示面板190上產生多視窗顯示。
在處理影像資料時,各畫面依照規格不同可包含複數條掃描線資料,例如為525條掃描線資料,而線緩衝器152及154可暫存複數條掃描線資料。由於線緩衝器152及154係設置於顯示控制器110內部,當線緩衝器152及154欲儲存愈多掃描線資料,所佔用 的硬體空間與閘數越多、製作成本也越高。此外,解交錯器162及164及縮放器172及174之結構相當複雜,所以具有兩組獨立之硬體結構的習知顯示控制器110之製作成本相當高。影像顯示畫質有諸多種解析度標準,例如WXGA、UXGA、Full HD等規格,隨著影像顯示畫質的提升,線緩衝器152及154以及外部緩衝器142及144容量的需求也急速攀升。舉例而言,為了要顯示1920*1080的高畫質畫面,再加上子母畫面之畫面儲存,外部緩衝器142及144的容量十分可觀。習知技藝係藉由加大線緩衝器152及154以及外部緩衝器142及144容量的設置,以解決高解析度畫面顯示的需求,甚至為了要因應子母畫面顯示之大量資料存取,而必須採用高階的大容量動態隨機存取記憶體,甚至必須設置獨立的外部緩衝器142及144才足以應付大量的資料存取,方不致於發生破壞畫面之情形。因此顯示控制器110必須提供對應的獨立硬體介面,亦即顯示控制器110需要提供更多的連接腳位連接獨立的外部緩衝器142及144。
因此,非常需要一種可降低整體硬體成本之多視窗顯示之顯示控制器。
本發明揭示一種多視窗顯示控制器,用以接收第 一視訊源及第二視訊源,以進行多視窗顯示。顯示控制器包含線緩衝器、解交錯器、縮放器以及記憶體介面單元。線緩衝器用以暫存相關於第一視訊源之主影像畫面之一非覆蓋區域之像素資料,及相關於第二視訊源之子影像畫面之像素資料。線緩衝器可以實施為獨立設置之兩個線緩衝器,以分別暫存相關於主影像畫面與子影像畫面之像素資料。或者,線緩衝器可以實施為共用線緩衝器以共同暫存相關於主影像畫面與子影像畫面之像素資料。解交錯器耦接至線緩衝器,用以選擇性地解交錯線緩衝器中之資料。縮放器耦接至解交錯器,用以選擇性地縮放解交錯器所輸出之資料。記憶體介面單元耦接至線緩衝器,用以存取一外部記憶體,例如動態隨機存取記憶體。
本發明亦揭示一種多視窗顯示之記憶體存取方法,包括下列步驟:存取相關於主視窗之主影像畫面之非覆蓋區域之資料,而忽略相關於主影像畫面之覆蓋區域之資料;存取相關於子視窗之子影像畫面之完整資料;以及利用空白期間分散記憶體存取頻寬,而非覆蓋區域係由主視窗與子視窗之位置以及縮放比例所決定。
本發明揭露一種共用線緩衝器之多視窗顯示之顯 示控制器及相關方法,其可降低製造成本並可降低記憶體的存取帶寬(bandwidth)。參照以下之較佳實施例之敘述並配合所附圖式,本發明之目的、實施例、特徵、及優點將更為清楚。然以下實施例中所述之裝置、元件及方法步驟,僅用以說明本發明,並非用以限制本發明的範圍。
圖2顯示根據本發明之較佳實施例中之多視窗顯示控制器200的電路方塊圖,其包含共用線緩衝器202、解交錯器204、縮放器206及記憶體介面單元208。
多視窗顯示控制器200可以接收第一視訊源及第二視訊源以進行多視窗顯示。舉例來說,第一視訊源及第二視訊源可為兩個不同的電視信號,或是一個為電視信號而另一個為數位影音光碟信號。顯示控制器200可以將所接收到的第一視訊源及第二視訊源進行一些前處理,然後透過記憶體介面單元208而暫存於記憶體220內,供後續多視窗顯示處理。舉例而言,記憶體220可為外掛的動態隨機存取記憶體(DRAM)。分別相關於第一視訊源及第二視訊源的掃描線資料可共同暫存於共用線緩衝器202中。共用線緩衝器202由不同來源的視訊源所共享的機制將詳述於後。
接著,解交錯器204可解交錯暫存於共用線緩衝器202中之掃描線資料,以產生解交錯輸出,而縮放器206可縮放解交錯器204之解交錯輸出,以產生縮放輸出。解交錯器204及縮放器206係根據視訊源的掃描模式及顯示規格之不同而進行適當的處理,以於顯示面板250上產生多視窗顯示。一般來說,縮放器206之輸出後,可先經過色彩管理(color management)、過驅動(overdrive)處理以及伽碼曲線(gamma curve)調整等後處理(未示出)再顯示於面板250上。較佳地,縮放器206後端可耦接一條輸出緩衝器(未示出),其足以暫存最高解析度下之單一條掃描線(例如支援全高解析度(full HD)約需2000個像素長度),用以緩衝縮放器206之縮放輸出,以調適即時輸出之像素速率。
圖3繪示一多視窗顯示的畫面,其同時顯示一主畫面310與一子畫面320。在掃描線332之前(例如掃描線330)及掃描線336之後,顯示控制器只需要處理主畫面310的信號,但對於在掃描線332及336之間的掃描線,則需要處理主畫面310及子畫面320的信號。
圖4A至圖4C顯示在本發明一實施例中之多視窗顯示控制器的顯示資料處理過程。同時參考圖2、圖3 及圖4A至4C,圖4A為顯示畫面中的一條掃描線,而圖4B及圖4C則分別繪示對應圖4A所示掃描線之暫存於共用線緩衝器202及一輸出端線緩衝器(未示出)中的對應掃描線資料。
圖4A為顯示器畫面中同時掃過子、主畫面的其中一條掃描線,例如圖3的掃描線334,包含主畫面掃描線資料410、子畫面掃描線資料420、及主畫面掃描線資料412。為方便說明,對掃描線334來說,假設主畫面掃描線資料410具有200個像素、子畫面掃描線資料420具有100個像素、而主畫面掃描線資料412具有50個像素。
圖4B為共用線緩衝器202儲存對應子、主畫面的掃描線資料之結構示意圖。掃描線資料430對應主畫面掃描線資料410、掃描線資料440對應子畫面掃描線資料420、而掃描線資料432對應主畫面掃描線資料412。假設主畫面的視訊源係放大2倍後輸出顯示於顯示面板250上,而子畫面的視訊源大小係維持不變地輸出顯示於顯示面板250上,則在共用線緩衝器202中的掃描線資料430具有100個像素、掃描線資料440具有100個像素、而掃描線資料432具有25個像素。較佳地,除了掃描線資料430、440、及432外,共用線緩衝器202可以額外儲存主畫面於子、主 畫面接界處相鄰的部份像素資料,例如資料451、452,供後續縮放處理,詳細運作容後說明。
圖4B所暫存之各影像資料經過處理後,例如解交錯及縮放處理,暫存於顯示器輸出線緩衝器(未示出)中,如圖4C所示,等待輸出至顯示面板250而顯示。每條最後輸出的掃描線包含主畫面掃描線資料460之200像素、子畫面掃描線資料470之100像素、及主畫面掃描線資料462之50像素。
影像畫面之處理,每一像素需要參考鄰近像素的資訊。舉例而言,每一像素可參考上、下、左、右鄰近像素進行縮放處理。應注意到,在子、主畫面的邊界處,上下兩條掃描線(例如圖3的掃描線336及其下一條掃描線)所顯示的畫面並不具有連續性,不適合作為運算的參考,而這將使得邊界處的畫面效果不佳。於一實施例中,此問題可藉由直接在子主畫面邊界處覆蓋一畫面邊條(border)而解決。
圖5A顯示圖2中外部記憶體220儲存畫面資料之一儲存架構之一實施例。在此實施例中,記憶體220包含可儲存對應主畫面之掃描線資料的空間以及一額外空間。舉例來說,參考圖5A,當欲支援解析度1366×768的顯示器,記憶體220配置可儲存畫面之複數條 掃描線空間500,以方便對應圖2中共用線緩衝器202之存取。在此實施例中,每條掃描線空間500包含第一部分510供暫存對應一主畫面的1366像素的掃描線資料,以及第二部份520供暫存對應一子畫面的634像素的掃描線資料,即各條掃描線空間500共有2000像素的空間。
圖5B顯示利用圖2外部記憶體220儲存主畫面530及子畫面535資料之對照示意圖之一實施例。記憶體220利用對應共用線緩衝器202之預先配置的暫存區500',而以其第一部份510'暫存對應主畫面530之掃描線資料,及以其第二部份520'暫存對應子畫面535之掃描線資料。於此實施例中,記憶體220不需要儲存主畫面530中被子畫面535所覆蓋的部分,因此在暫存區第一部分510'中對應到主畫面530被子畫面535覆蓋部份,不需儲存主畫面資料。換言之,暫存區500'可存在無儲存資料的閒置空間555與555'。於此實施例中,可以直接在子主畫面邊界處覆蓋一畫面細邊條,解決畫面邊界問題。應注意到,暫存區閒置空間555與555'係為方便解說資料儲存狀況而示意,熟知此技藝之人士當可更進一步改變記憶體220中暫存區500'的儲存結構,以更節省記憶體空間。應注意到,根據本實施例之揭示,外部記憶體220可以於畫面前端處理時,直接將主畫面530被覆蓋的區域 資料丟棄,便不必儲存主畫面530中被子畫面535所覆蓋的部分。外部記憶體220通常需要儲存鄰近時間點的幾個畫面供影像處理,例如解交錯處理、倍頻顯示處理等,隨著顯示畫面解析度的提昇,本實施例可以大幅節省外部記憶體220之容量需求,亦節省圖2中顯示控制器200與外部記憶體220間之資料頻繁的存取量,而且降低共用線緩衝器202之容量需求。
於另一實施例中,可改善子主畫面邊界處之顯示畫質,使其子主畫面邊界處之顯示畫質與習知技藝耗費大量硬體資源之處理效果實質一樣,而毋需在邊界處覆蓋邊條。於此實施例中,記憶體220可額外儲存主畫面530在子主畫面邊界處附近被子畫面535所覆蓋之小部分資料,做為畫面補償處理時的參考資料。舉例而言,畫面縮放處理時,需要鄰近像素之資料,請參考圖2與圖3,記憶體220對主畫面310中與子畫面320之上下左右四個邊界處,額外儲存一預定深度之影像資料,供主畫面310於主、子畫面310、320之上下左右四個邊界處之畫面縮放處理。舉例而言,記憶體220可以額外儲存於子畫面320上下兩個邊界處之兩條主畫面310的掃描線資料,供例如垂直縮放處理,且另一方面記憶體220可以額外儲存於子畫面320左右兩個邊界處之主畫面310中的複數個像素資料,供例如水平縮放處理。因此,主畫面310中被子 畫面320所覆蓋的大部份像素資料,可以於畫面前端處理時,直接將其丟棄,相較於前一實施例,只需增加少量之記憶體220需求。
圖6A、圖6B、圖6C顯示圖2之共用線緩衝器202配合圖5B實施例之內部運作之資料存取示意圖。舉例而言,圖2之共用線緩衝器202可以儲存6條如圖5A之資料結構500之掃描線資料L1、L2、L3、L4、L5、L6。
圖6A顯示共用線緩衝器202於接近圖3主、子畫面310、320上方畫面邊界掃描線332之資料內容。掃描線資料L1、L2、L3僅儲存圖3主畫面310於邊界掃描線332上方之畫面資料,包括主資料1、主資料2、主資料3。掃描線資料L4、L5、L6同時儲存有完整的主畫面310之掃描線資料以及子畫面320之掃描線資料,包括主資料1、主資料2、主資料3以及子資料。掃描線資料L4對應於子畫面320上方起始的掃描線位置。應注意到,掃描線資料L4、L5、L6儲存有關主畫面310之主資料2,並非用於子畫面320區域之顯示之用。如前述實施例所提及,掃描線資料L4、L5、L6額外儲存一預定垂直深度之主畫面310之資料,供後續子畫面320上邊界區域處之主畫面310之鄰近像素處理之用,例如解交錯與縮放處理,以產 生完美的邊界之影像。
圖6B顯示圖2共用線緩衝器202遠離圖3主、子畫面310、320畫面邊界之資料內容,例如圖3中掃描線334。圖6B中掃描線資料L1、L2、L3、L4、L5、L6皆儲存主資料1、水平額外像素資料610及620、主資料3、及子資料。遠離圖3主子畫面邊界,而位於子畫面320區域中之主畫面310資料內容,較佳地於畫面前端處理時已經丟棄。如前述實施例所提及,圖6B中,掃描線資料L1、L2、L3、L4、L5、L6額外儲存一預定水平深度之主畫面310之資料,亦即由子畫面320區域左右邊界往內部多抓取預定水平深度之主畫面310之資料,包括水平額外像素資料610及620,供後續於子畫面320之左右邊界附近主畫面310之鄰近像素處理之用,例如解交錯與縮放處理。
圖6C顯示共用線緩衝器202於接近圖3主、子畫面310、320下方畫面邊界掃描線336之資料內容。掃描線資料L1、L2、L3儲存主資料1、水平額外像素資料610及620、主資料3、及子資料。於此實施例中,掃描線資料L6儲存資料對應於子畫面320下方邊界的掃描線位置(圖3中掃描線336),掃描線資料L4、L5、L6儲存有完整的主畫面310之掃描線資料以及子畫面320之掃描線資料,包括主資料1、主資料2、主資料 3以及子資料。應注意到,掃描線資料L4、L5、L6儲存有關主畫面310之主資料2,並非用於子畫面320區域之顯示之用。如前述實施例所提及,掃描線資料L4、L5、L6額外儲存一預定垂直深度之主畫面310之資料,供後續子畫面320下邊界區域主畫面310之鄰近像素處理之用,例如解交錯與縮放處理,以產生完美的邊界之影像。
請同時參考圖2,顯示控制器200可接收第一視訊源及第二視訊源以進行多視窗顯示。顯示控制器200係逐線地(line by line)處理影像資料輸出顯示於面板250,因此當將暫存於外掛記憶體220中之影像資料抓進共用線緩衝器202中暫存時,於此實施例中,共用線緩衝器202可抓取主子畫面共六條掃描線之資料。應注意到,當抓取影像資料至圖3子畫面320邊界處,如圖6A、圖6B、圖6C之說明,會造成記憶體匯流排的存取頻寬需求暴增(burst)。舉例而言,如圖6A所示,掃描線資料L4、L5、L6需要完整的主畫面310之掃描線資料以及子畫面320之掃描線資料,以產生完美的邊界畫面。記憶體匯流排的存取頻寬需求暴增,容易導致顯示控制器200運作產生瓶頸,破壞輸出畫面,甚至使顯示控制器200過載當機。可以有幾種方式克服,舉例而言,設法使顯示控制器200可以操作於更高的操作頻率,及/或採用高階的外掛記憶體 220,以允許更高的資料頻寬存取,或者採用兩顆外掛記憶體220,以提高更大的匯流排的存取頻寬。於此實施例中,較佳地,利用水平空白期間(blanking period)或者垂直空白期間預先備妥即將要在共用線緩衝器202使用的資料,使得實施本發明時,其整體記憶體匯流排的存取頻寬看起來與顯示單一畫面時差不多,且不會產生記憶體存取頻寬之暴衝。如此一來,便無須提高顯示控制器200之操作頻率。
舉例而言,於圖3中,在子畫面320之上邊界掃描線332之前,共用線緩衝器202只需要主畫面310之資料供顯示輸出之處理,如同圖6A中掃描線資料L1、L2、L3所示,子資料之欄位是閒置的。而於圖3中子畫面320之上邊界掃描線332開始三條掃描線則需要對應如圖6A中掃描線資料L4、L5、L6之完整主畫面310的掃描線資料以及子畫面320的掃描線資料。應注意到,在子畫面320之上邊界掃描線332之前,都用不到圖6A中掃描線資料之子資料之欄位。於是,在子畫面320之上邊界掃描線332之前,利用水平空白期間或者垂直空白期間預先備妥圖6A中掃描線資料L4、L5、L6之子資料,待顯示控制器200輸出處理至子畫面320之上邊界掃描線332時,其對應於圖6A中掃描線資料L4,共用線緩衝器202早已經備妥掃描線資料L4、L5、L6之子資料。因此,共 用線緩衝器202等於只要存取主畫面310於上邊界掃描線332之資料,消弭了記憶體存取頻寬之暴衝,可以穩定顯示控制器200之運作以及畫面輸出之順暢。
於圖6A中,雖然顯示掃描線資料L1、L2、L3之子資料欄是空的,此為方便解說實施例之用,在顯示控制器200之硬體設計上,可以將共用線緩衝器202設計成循環(cyclic)緩衝器之結構。舉例而言,預先備妥掃描線資料L4、L5、L6之子資料,對應於圖3子畫面320之第1至3條掃描線資料,而掃描線資料L1、L2、L3之子資料欄將對應於子畫面320之第4至6條掃描線資料。在子畫面320之上邊界掃描線332之前,共用線緩衝器202之掃描線資料L1、L2、L3之子資料欄原本也是閒置的。較佳地,亦可在子畫面320之上邊界掃描線332之前,利用空白期間預先備妥對應於子畫面320之第4至6條掃描線資料於共用線緩衝器202之掃描線資料L1、L2、L3之子資料欄。
在圖6B中,共用線緩衝器202毋需存取主資料2之欄位,只需要額外存取少量的水平額外像素資料610及620,供鄰近子畫面320之左右邊界畫面之處理。因此,整體資料量與子畫面320之上邊界掃描線332之前只存取主畫面310之存取量大致相同。較佳地,可利用水平空白期間預先備妥資料之方式,儘量分散 記憶體存取頻寬,因此對整體的記憶體存取頻寬也幾乎沒有影響。在圖6C中,接近圖3之下邊界掃描線336,將出現共用線緩衝器202之掃描線資料L4、L5、L6之大資料量存取需求。於此實施例中,如圖6C所示,可以利用圖6C中掃描線資料L1、L2、L3之水平空白期間預先備妥掃描線資料L4、L5、L6之主資料2欄之資料。於另一實施例中,於共用線緩衝器202之掃描線資料L1、L2、L3、L4、L5、L6中,設置數個像素的額外空間,以固定擺放如圖6B中之少量的水平額外像素資料610及620,而無須占用圖6B中主資料2欄之空間。亦即,如圖7所示,將共用線緩衝器202之各掃描線資料700長度設計成可以配置成包含主資料1欄、主資料2欄、主資料3欄、子資料欄、以及水平額外像素資料710與720,施用至圖6A、6B、6C之子主畫面資料各欄位資料之獨立存取。應注意到,水平額外像素資料710與720之像素數量相當少量,所需數量可以由水平縮放器(未示)硬體設計與縮放比例決定,而且相較於共用線緩衝器202整體節省的每條掃描線數百個硬體閘數而言,實在微不足道。利用水平額外像素資料710與720可以產生完美的子主畫面邊界。
再參考圖6C,於此實施例中,利用圖7之掃描線資料700之儲存架構,在圖3之子畫面320之第1至 3條掃描線資料之後,主資料2欄之空間閒置,可利用水平空白期間,預先備妥掃描線資料L4、L5、L6之主資料2欄之資料。更進一步地,可以將共用線緩衝器202設計成循環緩衝器之結構,利用圖3之子畫面320之第1至3條掃描線資料之後之水平空白期間,預先備妥圖6C中共用線緩衝器202之掃描線資料L1、L2、L3、L4、L5、L6之主資料2欄之資料。類似上述實施例所描述,可以了解到,掃描線資料L1、L2、L3之主資料2欄位應對應至圖3之子畫面320下邊界掃描線336下方三條掃描線之有關主畫面320之主資料2欄之資料。熟知此技藝之人士當可根據上述實施例作出各種可能變化而仍不跳脫本發明之精神範疇。
圖8顯示有關圖6A、圖6B、圖6C之實施例中對於主畫面810之資料存取示意圖。對應於圖3,標號820代表最終顯示子畫面820之區域,而虛線框830代表圖2共用線緩衝器202及/或外掛記憶體220對於主畫面810資料存取之實際存取之範圍,亦即實際存取主畫面810顯示範圍外,額外多存取預定垂直深度850、852與預定水平深度870、872之有關主畫面810之資料,而預定垂直深度850、852與預定水平深度870、872係可由垂直縮放器(未示)與水平縮放器(未示)之硬體設計與縮放比例預先決定。於此實施例中,虛 線框830內有關主畫面810之資料可於前端影像處理時丟棄,大量減低圖2中顯示控制器200與外掛記憶體220間的資料存取量。圖8中子畫面820之顯示位置與視窗大小由使用者決定,子畫面820之四個顯示頂點A1、A2、A3、A4所對應之原始視訊畫面像素座標Z1、Z2、Z3、Z4可例如利用垂直及/或水平空白期間且根據縮放比例(scaling factor)而獲得。圖2共用線緩衝器202根據子畫面820頂點所對應之原始視訊畫面像素座標Z1、Z2、Z3、Z4、預定垂直深度850、852、及預定水平深度870、872,預先備妥前述實施例所述之邊界像素資料,以緩和記憶體存取頻寬。
應注意到,前述實施例所揭示者係為多視窗顯示的一種態樣,可以了解有其他多視窗顯示之型態,例如圖9A、9B、9C、9D所示。熟知此技藝之人士可以根據前述實施例之揭示,作出各種可能變化而仍不跳脫本發明之精神範疇。
根據以上實施例之揭示,本發明可以降低多視窗顯示控制器對記憶體存取頻寬需求,減少顯示控制器對外掛記憶體之存取腳位。舉例而言,根據本發明之多視窗顯示控制器可以使用QFP(Quad Flat Package,方型扁平式封裝)之低價封裝成為QFP積體電路晶片,降低顯示控制器封裝成本。本發明可以降低外掛 記憶體之容量與規格需求,舉例而言,根據本發明之多視窗顯示控制器可以利用單顆16位元之DDR(double data rate,雙倍速資料傳輸)動態隨機存取記憶體於1920*1200面板上實現多視窗顯示之目的,無需使用高規格之外掛記憶體。
根據以上的詳細解說,熟知此技藝之人士得以思及其他各種可能變化以規避圖2之硬體架構,以達到類似節省大量記憶體存取頻寬之目的。舉例而言,圖10顯示根據本發明之另一較佳實施例中之多視窗控制器1000的電路方塊圖,包含共用線緩衝器1002、縮放器1006、及記憶體介面單元1008。針對多視窗影像之縮放處理,多視窗控制器1000可以存取原先儲存於記憶體1020之相關於第一視訊源之主影像畫面之非覆蓋(non-overlapped)區域之影像資料、以及相關於第二視訊源之子影像畫面之影像資料,而忽略相關於主影像畫面之覆蓋(overlapped)區域之資料,並暫存於共用線緩衝器1002中,其中儲存於記憶體1020之影像資料可以預先經解交錯(未示出)。更進一步地,熟知此技藝之人士可以施用獨立的線緩衝器儲存主影像畫面之非覆蓋區域之影像資料與子影像畫面之影像資料,而忽略相關於主影像畫面之覆蓋區域之資料,達到節省大量記憶體存取頻寬與降低電路運作時脈之目的。
圖11顯示根據本發明之一實施例之多視窗顯示之記憶體存取方法流程圖。本流程自步驟1100開始,於步驟1110,根據子視窗之位置及縮放比例利用空白期間獲得相關於一主視窗之主影像畫面之非覆蓋(non-overlapped)區域之位置。於步驟1120,存取相關於主影像畫面之非覆蓋區域之影像資料,而忽略相關於主影像畫面之覆蓋(overlapped)區域之資料。較佳地,主影像畫面之非覆蓋區域可由主視窗位置、子視窗位置及縮放比例所決定。舉例而言,如圖8所示,非覆蓋區域為主畫面810之外框至虛線框830所包覆之範圍。於步驟1130,存取相關於一子視窗之子影像畫面之完整資料。於步驟1140,利用水平空白期間及/或垂直空白期間分散記憶體存取頻寬需求。較佳地,利用發生在上畫面邊界之前的空白期間,存取子視窗之子影像畫面之複數條掃描線資料,例如用於縮放主影像畫面與子影像畫面。較佳地,利用發生在上畫面邊界之後且發生在下畫面邊界之前的水平空白期間,存取主視窗之主影像畫面之預定垂直深度之複數條部分(partial)掃描線資料。
綜上所述,本發明揭示一種多視窗顯示控制器,用以接收第一視訊源及第二視訊源,進行多視窗顯示。顯示控制器包含線緩衝器、解交錯器、縮放器以 及記憶體介面單元。線緩衝器係用以暫存相關於第一視訊源之主影像畫面之一非覆蓋區域之像素資料、及相關於第二視訊源之子影像畫面之像素資料。線緩衝器可以實施為獨立設置之兩個線緩衝器以分別暫存相關於主影像畫面與子影像畫面之像素資料,或者線緩衝器可以實施為共用線緩衝器以共同暫存相關於主影像畫面與子影像畫面之像素資料。本發明藉由忽略相關於主影像畫面之覆蓋區域之資料,可大量降低記憶體存取頻寬。解交錯器耦接至線緩衝器,用以選擇性地解交錯線緩衝器中之資料。縮放器耦接至解交錯器,用以選擇性地縮放解交錯器所輸出之資料。記憶體介面單元耦接至線緩衝器,用以存取一外部記憶體,例如動態隨機存取記憶體。本發明亦揭示一種多視窗顯示之記憶體存取方法,包括下列步驟:存取相關於主視窗之主影像畫面之非覆蓋區域之資料,而忽略相關於主影像畫面之覆蓋區域之資料;存取相關於子視窗之子影像畫面之完整資料;以及利用空白期間分散記憶體存取頻寬,而非覆蓋區域係由主視窗與子視窗之位置以及縮放比例所決定。
以上所述僅為本發明之較佳實施例,並非用以限定本發明之申請專利範圍;凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾,均應包含在下述之申請專利範圍內。
100‧‧‧顯示系統
110‧‧‧顯示控制器
142、144‧‧‧外部緩衝器
152、154‧‧‧線緩衝器
162、164‧‧‧解交錯器
172、174‧‧‧縮放器
180‧‧‧混合器
190‧‧‧顯示面板
200‧‧‧多視窗顯示控制器
202‧‧‧共用線緩衝器
204‧‧‧解交錯器
206‧‧‧縮放器
208‧‧‧記憶體介面單元
220‧‧‧記憶體
250‧‧‧顯示面板
310‧‧‧主畫面
320‧‧‧子畫面
330、332、334、336‧‧‧掃描線
410、412‧‧‧主畫面掃描線資料
420‧‧‧子畫面掃描線資料
430、432、440‧‧‧掃描線資料
451、452‧‧‧資料
460、462‧‧‧主畫面掃描線資料
470‧‧‧子畫面掃描線資料
500‧‧‧掃描線空間
500'‧‧‧暫存區
510、510'‧‧‧第一部分
520、520'‧‧‧第二部份
530‧‧‧主畫面
535‧‧‧子畫面
555、555'‧‧‧閒置空間
610、620‧‧‧水平額外像素資料
700‧‧‧掃描線資料
710、720‧‧‧水平額外像素資料
810‧‧‧主畫面
820‧‧‧子畫面
830‧‧‧虛線框
850、852‧‧‧預定垂直深度
870、872‧‧‧預定水平深度
1000‧‧‧多視窗控制器
1002‧‧‧共用線緩衝器
1006‧‧‧縮放器
1008‧‧‧記憶體介面單元
1020‧‧‧記憶體
圖1顯示習知多視窗顯示系統之功能方塊圖;圖2顯示本發明之較佳實施例中之多視窗顯示控制器的電路方塊圖;圖3繪示一多視窗顯示畫面;圖4A、4B、4C用以說明在本發明一實施例中之多視窗顯示控制器的顯示資料處理;圖5A及5B顯示本發明一實施例之線緩衝器架構;圖6A、圖6B、圖6C顯示圖2中共用線緩衝器配合圖5B實施例之內部運作之資料存取示意圖;圖7顯示共用線緩衝器中儲存掃描線資料之資料結構;圖8顯示根據本發明之較佳實施例對於主畫面之資料存取示意圖;圖9A、9B、9C、9D顯示多視窗顯示之態樣;圖10顯示根據本發明之另一較佳實施例中之多視窗縮放器的電路方塊圖;以及圖11顯示根據本發明之較佳實施例之多視窗顯示之記憶體存取方法流程圖。
200‧‧‧多視窗顯示控制器
202‧‧‧共用線緩衝器
204‧‧‧解交錯器
206‧‧‧縮放器
208‧‧‧記憶體介面單元
220‧‧‧記憶體
250‧‧‧顯示面板

Claims (24)

  1. 一種多視窗顯示之記憶體存取方法,包括:存取相關於一主視窗之一主影像畫面之一非覆蓋區域之資料,而忽略相關於該主影像畫面之一覆蓋區域之資料;以及存取相關於一子視窗之一子影像畫面之完整資料。
  2. 如申請專利範圍第1項之記憶體存取方法,其中該非覆蓋區域係由該主視窗與該子視窗之位置以及一縮放比例所決定。
  3. 如申請專利範圍第1項之記憶體存取方法,更包含縮放該主影像畫面之非覆蓋區域之資料與該子影像畫面之完整資料之步驟。
  4. 如申請專利範圍第1項之記憶體存取方法,更包含利用一空白期間分散一記憶體存取頻寬之步驟。
  5. 如申請專利範圍第4項之記憶體存取方法,其中該空白期間係為一水平空白期間。
  6. 如申請專利範圍第4項之記憶體存取方法,其中該空白期間係為一垂直空白期間。
  7. 如申請專利範圍第4項之記憶體存取方法,更包含預先存取該子影像畫面之複數條掃描線資料之步驟。
  8. 如申請專利範圍第4項之記憶體存取方法,其中該子視窗具有一上畫面邊界、一下畫面邊界、一左畫面邊界與一右畫面邊界。
  9. 如申請專利範圍第8項之記憶體存取方法,其中該存取相關於主視窗之主影像畫面之非覆蓋區域之資料之步驟額外存取該主影像畫面之一預定垂直深度之邊界影像資料。
  10. 如申請專利範圍第8項之記憶體存取方法,其中該存取相關於主視窗之主影像畫面之非覆蓋區域之資料之步驟額外存取該主影像畫面之一預定水平深度之邊界影像資料。
  11. 如申請專利範圍第8項之記憶體存取方法,其中該存取相關於主視窗之主影像畫面之非覆蓋區域之資料之步驟在該上畫面邊界之後且在該下畫面邊界之前的水平空白期間,預先存取該主影像畫面之一預定垂直深度之邊界影像資料。
  12. 如申請專利範圍第1項之記憶體存取方法,更包含在該主視窗與該子視窗之交界處覆蓋一畫面邊條之步驟。
  13. 一種多視窗顯示控制器,用以接收一第一視訊源及一第二視訊源,包含:一線緩衝器,用以暫存相關於該第一視訊源之一主影像畫面之一非覆蓋區域之複數個像素資料及相關於該第二視訊源之一子影像畫面之複數個像素資料;一解交錯器,耦接至該線緩衝器,用以選擇性地解交錯該線緩衝器中之資料;以及一縮放器,耦接至該解交錯器,用以選擇性地縮放該解交錯器所輸出之資料。
  14. 如申請專利範圍第13項之多視窗顯示控制器,更包含一輸出緩衝器,耦接至該縮放器,用以緩衝該縮放器之一縮放輸出。
  15. 如申請專利範圍第13項之多視窗顯示控制器,更包含一記憶體介面單元,耦接至該線緩衝器,用以存取一外部記憶體。
  16. 如申請專利範圍第13項之多視窗顯示控制器,其中該線緩衝器係為一共用線緩衝器。
  17. 如申請專利範圍第13項之多視窗顯示控制器,其中該多視窗顯示控制器係為QFP(Quad Flat Package,方型扁平式封裝)封裝之一積體電路晶片。
  18. 如申請專利範圍第13項之多視窗顯示控制器,其中該非覆蓋區域係由該主影像畫面與該子影像畫面之位置以及一縮放比例所決定。
  19. 如申請專利範圍第13項之多視窗顯示控制器,其中該線緩衝器額外存取該主影像畫面之一預定垂直深度之複數個邊界像素資料。
  20. 如申請專利範圍第13項之多視窗顯示控制器,其中該線緩衝器額外存取該主影像畫面之一預定水平深度之複數個邊界像素資料。
  21. 如申請專利範圍第13項之多視窗顯示控制器,其中該線緩衝器係利用一空白期間預先存取該子影像畫面之複數條掃描線資料。
  22. 如申請專利範圍第21項之多視窗顯示控制器,其中該空白期間係為一水平空白期間。
  23. 申請專利範圍第21項之多視窗顯示控制器,其中該空白期間係為一垂直空白期間。
  24. 如申請專利範圍第15項之多視窗顯示控制器,其中該外部記憶體係為一16位元之雙倍速資料傳輸之動態隨機存取記憶體。
TW097111257A 2007-04-30 2008-03-28 多視窗顯示控制器及相關方法 TWI397899B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US91476307P 2007-04-30 2007-04-30

Publications (2)

Publication Number Publication Date
TW200842819A TW200842819A (en) 2008-11-01
TWI397899B true TWI397899B (zh) 2013-06-01

Family

ID=39886399

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111257A TWI397899B (zh) 2007-04-30 2008-03-28 多視窗顯示控制器及相關方法

Country Status (3)

Country Link
US (1) US8405678B2 (zh)
CN (1) CN101299331B (zh)
TW (1) TWI397899B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200837691A (en) * 2007-03-06 2008-09-16 Sunplus Technology Co Ltd Method and system for processing image data in LCD by integrating de-interlace and overdrive operations
US8284236B2 (en) * 2009-02-19 2012-10-09 Sony Corporation Preventing interference between primary and secondary content in a stereoscopic display
JP5448981B2 (ja) 2009-04-08 2014-03-19 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法
US20110157473A1 (en) * 2009-12-30 2011-06-30 Hoon Choi Method, apparatus, and system for simultaneously previewing contents from multiple protected sources
CN103168325B (zh) * 2010-10-05 2017-06-30 西里克斯系统公司 用于本地用户体验的显示管理
CN103474049B (zh) * 2012-06-08 2017-05-17 晨星软件研发(深圳)有限公司 影像处理装置与影像处理方法
US20140184603A1 (en) * 2012-12-27 2014-07-03 Nvidia Corporation Method to improve usability of high pixel density displays
US20150212610A1 (en) * 2014-01-30 2015-07-30 Samsung Display Co., Ltd. Touch-in-touch display apparatus
KR102248789B1 (ko) 2014-10-07 2021-05-06 삼성전자 주식회사 이미지 해상도에 따라 리소스를 공유할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들
KR102317789B1 (ko) * 2015-02-12 2021-10-26 삼성전자주식회사 하나의 이미지로부터 다양한 해상도를 갖는 이미지들을 생성할 수 있는 스케일러 회로와 이를 포함하는 장치들
US9990690B2 (en) 2015-09-21 2018-06-05 Qualcomm Incorporated Efficient display processing with pre-fetching
JP2019074559A (ja) * 2017-10-12 2019-05-16 シャープ株式会社 画像表示システム
JP2019109353A (ja) * 2017-12-18 2019-07-04 シャープ株式会社 表示制御装置および該表示制御装置を備えた液晶表示装置
CN111372038B (zh) 2018-12-26 2021-06-18 厦门星宸科技有限公司 多串流影像处理装置及方法
TWI707581B (zh) 2019-03-26 2020-10-11 瑞昱半導體股份有限公司 使用單一視訊處理路徑來處理多個視訊的視訊處理電路及相關方法
CN114257781A (zh) * 2020-09-23 2022-03-29 京东方科技集团股份有限公司 双倍速率动态随机存储器读写控制方法、装置和系统
TWI742863B (zh) * 2020-09-23 2021-10-11 明基電通股份有限公司 螢幕解析度調整方法及其顯示裝置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450130A (en) * 1994-03-30 1995-09-12 Radius Inc. Method and system for cell based image data compression
US5619226A (en) * 1993-07-01 1997-04-08 Intel Corporation Scaling image signals using horizontal and vertical scaling
US5671433A (en) * 1992-09-18 1997-09-23 Vadem Corporation Mappable functions from single chip/multi-chip processors for computers
TW522365B (en) * 1999-12-23 2003-03-01 Intel Corp Managing prefetching from a data buffer
CN1126039C (zh) * 1996-04-19 2003-10-29 精工爱普生株式会社 实现复盖路径的系统和方法
US6674430B1 (en) * 1998-07-16 2004-01-06 The Research Foundation Of State University Of New York Apparatus and method for real-time volume processing and universal 3D rendering
US6680752B1 (en) * 2000-03-31 2004-01-20 Ati International Srl Method and apparatus for deinterlacing video
US6873341B1 (en) * 2002-11-04 2005-03-29 Silicon Image, Inc. Detection of video windows and graphics windows
US20060033753A1 (en) * 2004-08-13 2006-02-16 Jimmy Kwok Lap Lai Apparatuses and methods for incorporating an overlay within an image
US7142251B2 (en) * 2001-07-31 2006-11-28 Micronas Usa, Inc. Video input processor in multi-format video compression system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060203001A1 (en) 2002-12-18 2006-09-14 Van Der Stok Petrus D V Clipping of media data transmitted in a network

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671433A (en) * 1992-09-18 1997-09-23 Vadem Corporation Mappable functions from single chip/multi-chip processors for computers
US5619226A (en) * 1993-07-01 1997-04-08 Intel Corporation Scaling image signals using horizontal and vertical scaling
US5450130A (en) * 1994-03-30 1995-09-12 Radius Inc. Method and system for cell based image data compression
CN1126039C (zh) * 1996-04-19 2003-10-29 精工爱普生株式会社 实现复盖路径的系统和方法
US6674430B1 (en) * 1998-07-16 2004-01-06 The Research Foundation Of State University Of New York Apparatus and method for real-time volume processing and universal 3D rendering
TW522365B (en) * 1999-12-23 2003-03-01 Intel Corp Managing prefetching from a data buffer
US6680752B1 (en) * 2000-03-31 2004-01-20 Ati International Srl Method and apparatus for deinterlacing video
US7142251B2 (en) * 2001-07-31 2006-11-28 Micronas Usa, Inc. Video input processor in multi-format video compression system
US6873341B1 (en) * 2002-11-04 2005-03-29 Silicon Image, Inc. Detection of video windows and graphics windows
US20060033753A1 (en) * 2004-08-13 2006-02-16 Jimmy Kwok Lap Lai Apparatuses and methods for incorporating an overlay within an image

Also Published As

Publication number Publication date
US20080266305A1 (en) 2008-10-30
US8405678B2 (en) 2013-03-26
CN101299331B (zh) 2011-03-23
CN101299331A (zh) 2008-11-05
TW200842819A (en) 2008-11-01

Similar Documents

Publication Publication Date Title
TWI397899B (zh) 多視窗顯示控制器及相關方法
US20060012714A1 (en) Dual-scaler architecture for reducing video processing requirements
US6493036B1 (en) System and method for scaling real time video
CA2187862C (en) Accelerated full screen video playback
US5633687A (en) Method and system for providing an interlaced image on an display
US7236204B2 (en) System and method for rendering graphics and video on a display
US7636131B2 (en) Video data processing method and apparatus for processing video data
JP2009534931A (ja) 共有メモリマルチビデオチャネルディスプレイ装置および方法
JP5217037B2 (ja) 共有メモリマルチビデオチャネルディスプレイ装置および方法
US20050248585A1 (en) Image signal processing circuit and image display apparatus
TW511073B (en) A method and apparatus in a computer system to generate a downscaled video image for display on a television system
US6483951B1 (en) Digital video filter sequence for bandwidth constrained systems
JP5072419B2 (ja) 画像表示装置
US20070018999A1 (en) Auto-centering of main image
US7893943B1 (en) Systems and methods for converting a pixel rate of an incoming digital image frame
US5894329A (en) Display control unit for converting a non-interlaced image into an interlaced image and displaying the converted image data
JP2000221952A (ja) 画像表示装置
JP2002500478A (ja) ネットワーク・アプリケーション・データのテレビジョン表示においてフリッカを減らす方法及び装置
TWI419043B (zh) 同時在雙螢幕及外接螢幕上正確顯示畫面的方法、雙螢幕電子裝置及其顯示晶片
EP1848203A1 (en) Method and system for video image aspect ratio conversion
JP2687346B2 (ja) 映像処理方法
CN111770382B (zh) 使用单一视频处理路径处理多视频的视频处理电路及方法
TWI351873B (en) A picture scaling device and a picture scaling met
JPH08317311A (ja) 表示制御装置及びその制御方法
JP3303818B2 (ja) 映像表示方法、及び映像表示システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees