JP2013213928A - 画像処理装置及びその制御方法 - Google Patents
画像処理装置及びその制御方法 Download PDFInfo
- Publication number
- JP2013213928A JP2013213928A JP2012084086A JP2012084086A JP2013213928A JP 2013213928 A JP2013213928 A JP 2013213928A JP 2012084086 A JP2012084086 A JP 2012084086A JP 2012084086 A JP2012084086 A JP 2012084086A JP 2013213928 A JP2013213928 A JP 2013213928A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image processing
- feature
- processing circuit
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】複数の分割画像を複数の画像処理回路で処理する画像処理装置において、元画像の特徴を表す特徴画像を効率よく生成することのできる技術を提供する。
【解決手段】本発明の画像処理装置は、第１の画像処理回路と第２の画像処理回路を含む複数の画像処理回路から構成され、第１の画像処理回路は、入力された分割画像から特徴画像の生成に必要な特徴量を抽出して、抽出した特徴量を第２の画像処理回路内のメモリに書き込み、第２の画像処理回路は、入力された分割画像から特徴画像の生成に必要な特徴量を抽出すると共に、第１の画像処理回路によって書き込まれた他の分割画像の特徴量を第２の画像処理回路内のメモリから読み込み、それらの特徴量を用いて特徴画像を生成する。
【選択図】図１
【解決手段】本発明の画像処理装置は、第１の画像処理回路と第２の画像処理回路を含む複数の画像処理回路から構成され、第１の画像処理回路は、入力された分割画像から特徴画像の生成に必要な特徴量を抽出して、抽出した特徴量を第２の画像処理回路内のメモリに書き込み、第２の画像処理回路は、入力された分割画像から特徴画像の生成に必要な特徴量を抽出すると共に、第１の画像処理回路によって書き込まれた他の分割画像の特徴量を第２の画像処理回路内のメモリから読み込み、それらの特徴量を用いて特徴画像を生成する。
【選択図】図１
Description
本発明は、画像処理装置及びその制御方法に関する。
近年、画像の高解像度化が進んでいる。入力画像が高解像度の画像である場合、入力画像を１つの画像処理回路で処理することができないため、入力画像を複数の分割画像に分割して、複数の分割画像を複数の画像処理回路で処理することがある。画像処理回路は、例えばＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）である。
複数の分割画像を複数のＬＳＩで処理する場合、ＬＳＩ間で処理に必要な情報を通信する必要がある。処理に必要な情報は、例えば、各ＬＳＩで取得した輝度情報や色差情報、フィルタ処理に必要な画像領域の画素値などである。各ＬＳＩは、自身に入力された分割画像から取得した情報を、自身に対応するメモリに記録する。
複数の分割画像を複数のＬＳＩで処理する場合、ＬＳＩ間で処理に必要な情報を通信する必要がある。処理に必要な情報は、例えば、各ＬＳＩで取得した輝度情報や色差情報、フィルタ処理に必要な画像領域の画素値などである。各ＬＳＩは、自身に入力された分割画像から取得した情報を、自身に対応するメモリに記録する。
ＬＳＩ間の通信を行うための方法として、高速バスであるＰＣＩ Ｅｘｐｒｅｓｓ（以下、ＰＣＩｅ）を用いた方法がある。ＰＣＩｅでは、メモリからの情報の読み出し（メモリ・リード）と、メモリへの情報の書き込み（メモリ・ライト）とでトランザクションの動作が異なる。
ＰＣＩｅで使用するトランザクションには、「ポステッド・トランザクション」、「ノンポステッド・トランザクション」、「コンプリーション・トランザクション」の３つがある。
メモリ・ライトは、ポステッド・トランザクションであり、書き込み対象のＬＳＩからの応答を必要としない。
メモリ・リードは、ノンポステッド・トランザクションであり、読み出し対象のＬＳＩからのＡＣＫｎｏｗｌｅｄｇｅ（以下、Ａｃｋ）の伝送であるコンプリーション・トランザクションが必要である。メモリ・リードでは、Ａｃｋの受信タイミングにより実効速度が大きく低下する場合がある。
ＰＣＩｅで使用するトランザクションには、「ポステッド・トランザクション」、「ノンポステッド・トランザクション」、「コンプリーション・トランザクション」の３つがある。
メモリ・ライトは、ポステッド・トランザクションであり、書き込み対象のＬＳＩからの応答を必要としない。
メモリ・リードは、ノンポステッド・トランザクションであり、読み出し対象のＬＳＩからのＡＣＫｎｏｗｌｅｄｇｅ（以下、Ａｃｋ）の伝送であるコンプリーション・トランザクションが必要である。メモリ・リードでは、Ａｃｋの受信タイミングにより実効速度が大きく低下する場合がある。
複数の分割画像を複数のＬＳＩで処理する従来技術は、例えば特許文献１に開示されている。具体的には、特許文献１に開示の技術では、各ＬＳＩ（画像補正ブロック）が、入力された分割画像に基づいてヒストグラム、輝度総和、及び彩度総和（これらを総和データと呼ぶ）を算出する。統計値算出部は、各画像補正ブロックで算出された総和データから入力画像の統計値を算出する。そして、各ＬＳＩが、上記算出された統計値に基づいて、入力された分割画像に画像処理を施す。
複数の分割画像を複数のＬＳＩで処理する場合、元画像の特徴を表す特徴画像を表示するには、各ＬＳＩで得られた特徴量（各分割画像の特徴量）を、特徴画像を生成するＬＳＩに転送する必要がある。この転送にはＰＣＩｅのような高速バスが使用される。元画像は、複数の分割画像に分割する前の画像である。特徴画像は、例えば、画素値のヒストグラムを表す画像、波形モニタ画像、ベクトルスコープ画像などである。特徴量は、特徴画像を生成するために必要な情報であり、例えば、輝度情報、色差情報、画素値の統計量などである。
特徴画像は、元画像のフレームレート（６０Ｈｚや１２０Ｈｚ）で更新する必要がある。そのため、特徴画像を表示するには、限られた時間（例えば画像データの垂直ブランキング期間）内に、各ＬＳＩで得られた特徴量を特徴画像を生成するＬＳＩに転送する必要がある。
しかし、前述したように、ＰＣＩｅを用いたメモリ・リードでは、コンプリーション・トランザクションが必要となるため、通信の実効速度が大きく低下する場合がある。そのため、目標の性能を実現すること（例えば、元画像のフレームレートで特徴画像を更新すること）ができなくなる場合がある。
特徴画像は、元画像のフレームレート（６０Ｈｚや１２０Ｈｚ）で更新する必要がある。そのため、特徴画像を表示するには、限られた時間（例えば画像データの垂直ブランキング期間）内に、各ＬＳＩで得られた特徴量を特徴画像を生成するＬＳＩに転送する必要がある。
しかし、前述したように、ＰＣＩｅを用いたメモリ・リードでは、コンプリーション・トランザクションが必要となるため、通信の実効速度が大きく低下する場合がある。そのため、目標の性能を実現すること（例えば、元画像のフレームレートで特徴画像を更新すること）ができなくなる場合がある。
本発明は、複数の分割画像を複数の画像処理回路で処理する画像処理装置において、元画像の特徴を表す特徴画像を効率よく生成することのできる技術を提供することを目的とする。
本発明の画像処理装置は、
元画像の一部の領域に前記元画像の特徴を表す特徴画像を合成して表示するための表示用画像を生成する画像処理装置であって、
元画像を分割して得られる複数の分割画像がそれぞれ入力され、入力された分割画像に対応する領域の表示用画像の生成を担当する、複数の画像処理回路から構成され、
前記複数の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれていない第１の画像処理回路と、担当する領域内に特徴画像を合成する領域が含まれている第２の画像処理回路を含み、
前記第１の画像処理回路は、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出して、抽出した特徴量を前記第２の画像処理回路内のメモリに書き込み、
前記第２の画像処理回路は、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出すると共に、前記第１の画像処理回路によって書き込まれた他の分割画像の特徴量を前記第２の画像処理回路内のメモリから読み込み、それらの特徴量を用いて特徴画像を生成し、生成した特徴画像が合成された表示用画像を生成する
ことを特徴とする。
元画像の一部の領域に前記元画像の特徴を表す特徴画像を合成して表示するための表示用画像を生成する画像処理装置であって、
元画像を分割して得られる複数の分割画像がそれぞれ入力され、入力された分割画像に対応する領域の表示用画像の生成を担当する、複数の画像処理回路から構成され、
前記複数の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれていない第１の画像処理回路と、担当する領域内に特徴画像を合成する領域が含まれている第２の画像処理回路を含み、
前記第１の画像処理回路は、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出して、抽出した特徴量を前記第２の画像処理回路内のメモリに書き込み、
前記第２の画像処理回路は、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出すると共に、前記第１の画像処理回路によって書き込まれた他の分割画像の特徴量を前記第２の画像処理回路内のメモリから読み込み、それらの特徴量を用いて特徴画像を生成し、生成した特徴画像が合成された表示用画像を生成する
ことを特徴とする。
本発明の画像情報表示装置の制御方法は、
元画像の一部の領域に前記元画像の特徴を表す特徴画像を合成して表示するための表示用画像を生成する画像処理装置の制御方法であって、
前記画像処理装置は、元画像を分割して得られる複数の分割画像がそれぞれ入力され、入力された分割画像に対応する領域の表示用画像の生成を担当する、複数の画像処理回路から構成され、
前記複数の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれていない第１の画像処理回路と、担当する領域内に特徴画像を合成する領域が含まれている第２の画像処理回路を含み、
前記第１の画像処理回路が、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出して、抽出した特徴量を前記第２の画像処理回路内のメモリに書き込むステップと、
前記第２の画像処理回路が、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出すると共に、前記第１の画像処理回路によって書き込まれた他の分割画像の特徴量を前記第２の画像処理回路内のメモリから読み込み、それらの特徴量を用いて特徴画像を生成し、生成した特徴画像が合成された表示用画像を生成するステップと、
を有することを特徴とする。
元画像の一部の領域に前記元画像の特徴を表す特徴画像を合成して表示するための表示用画像を生成する画像処理装置の制御方法であって、
前記画像処理装置は、元画像を分割して得られる複数の分割画像がそれぞれ入力され、入力された分割画像に対応する領域の表示用画像の生成を担当する、複数の画像処理回路から構成され、
前記複数の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれていない第１の画像処理回路と、担当する領域内に特徴画像を合成する領域が含まれている第２の画像処理回路を含み、
前記第１の画像処理回路が、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出して、抽出した特徴量を前記第２の画像処理回路内のメモリに書き込むステップと、
前記第２の画像処理回路が、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出すると共に、前記第１の画像処理回路によって書き込まれた他の分割画像の特徴量を前記第２の画像処理回路内のメモリから読み込み、それらの特徴量を用いて特徴画像を生成し、生成した特徴画像が合成された表示用画像を生成するステップと、
を有することを特徴とする。
本発明によれば、複数の分割画像を複数の画像処理回路で処理する画像処理装置において、元画像の特徴を表す特徴画像を効率よく生成することができる。
以下、図面を参照して本実施形態に係る画像処理装置及びその制御方法について説明する。本実施形態に係る画像処理装置は、元画像の一部の領域に特徴画像を合成して表示するための表示用画像を生成する。特徴画像は、元画像の特徴を表す画像である。特徴画像は、例えば、元画像の輝度データのサンプリング結果である波形モニタ画像、元画像の色差データのサンプリング結果であるベクトルスコープ画像、元画像の画素値のサンプリング結果であるヒストグラム画像などである。波形モニタ画像は、元画像の水平位置または垂直位置ごとの輝度を表す。例えば、波形モニタ画像は、元画像の水平位置または垂直位置ごとに、その位置の各画素の輝度の分布を表す。ベクトルスコープ画像は、元画像の彩度と色相を表す。ヒストグラム画像は、元画像の画素値のヒストグラムを表す。
図１は、本実施形態に係る画像処理装置の大まかな構成を示す図である。
図１の例では、画像処理装置１００には、分割部１０６から複数の分割画像が入力される。そして、画像処理装置１００は、複数の分割画像を処理して表示部１０７に出力する。
分割部１０６は、分割部１０６に入力された元画像を複数の分割画像に分割し、画像処理装置１００に出力する。本実施形態では、図１に示すように、元画像が２×２の４つの分割画像に分割されて出力される。元画像は、例えば、４Ｋ２Ｋの画像（画像サイズが４０９６画素×２０４８画素の画像）のような高解像度の画像である。なお、分割画像の数は４つに限らない。分割画像の数は、例えば、２つや８つであってもよい。また、図１の例では、元画像がマトリクス状の複数の分割画像に分割される場合の例を示したが、元画像の分割方法はこれに限らない。例えば、元画像が短冊状の複数の分割画像に分割されてもよい。
表示部１０７は、画像処理装置１００で処理が施された複数の分割画像を１枚の画像に合成して表示する表示装置である。
なお、本実施形態では、画像処理装置１００と分割部１０６と表示部１０７がそれぞれ別体であるものとするが、この構成に限らない。例えば、画像処理装置１００と分割部１０６と表示部１０７は一体であってもよい。画像処理装置１００は、表示部１０７の機能の一部（例えば、分割画像を合成する機能）を有していてもよい。
図１の例では、画像処理装置１００には、分割部１０６から複数の分割画像が入力される。そして、画像処理装置１００は、複数の分割画像を処理して表示部１０７に出力する。
分割部１０６は、分割部１０６に入力された元画像を複数の分割画像に分割し、画像処理装置１００に出力する。本実施形態では、図１に示すように、元画像が２×２の４つの分割画像に分割されて出力される。元画像は、例えば、４Ｋ２Ｋの画像（画像サイズが４０９６画素×２０４８画素の画像）のような高解像度の画像である。なお、分割画像の数は４つに限らない。分割画像の数は、例えば、２つや８つであってもよい。また、図１の例では、元画像がマトリクス状の複数の分割画像に分割される場合の例を示したが、元画像の分割方法はこれに限らない。例えば、元画像が短冊状の複数の分割画像に分割されてもよい。
表示部１０７は、画像処理装置１００で処理が施された複数の分割画像を１枚の画像に合成して表示する表示装置である。
なお、本実施形態では、画像処理装置１００と分割部１０６と表示部１０７がそれぞれ別体であるものとするが、この構成に限らない。例えば、画像処理装置１００と分割部１０６と表示部１０７は一体であってもよい。画像処理装置１００は、表示部１０７の機能の一部（例えば、分割画像を合成する機能）を有していてもよい。
画像処理装置１００は、元画像を分割して得られる複数の分割画像がそれぞれ入力され、入力された分割画像に対応する領域の表示用画像の生成を担当する、複数の画像処理回路（ＬＳＩ）から構成される。本実施形態では、画像処理装置１００は、２つの画像処理
回路（ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）１０１，１０２）から構成される。
ＬＳＩ１０１とＬＳＩ１０２が連携して処理を行うことにより、元画像の一部の領域に特徴画像を合成して表示するための表示用画像が生成される。
回路（ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）１０１，１０２）から構成される。
ＬＳＩ１０１とＬＳＩ１０２が連携して処理を行うことにより、元画像の一部の領域に特徴画像を合成して表示するための表示用画像が生成される。
各ＬＳＩはメモリを有する。具体的には、ＬＳＩ１０１はＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０４を有し、ＬＳＩ１０２はＤＲＡＭ１０５を有する。
また、各ＬＳＩは、互いに通信可能（制御可能）に接続されている。本実施形態では、ＬＳＩ１０１とＬＳＩ１０２はＰＣＩｅ１０３で互いに通信可能に接続されている。
また、各ＬＳＩは、入力された分割画像に所定の画像処理を施すなどの処理を行い、表示用画像を生成する。ＬＳＩは、画像処理を行う際に、他のＬＳＩと通信を行い、画像処理に必要な情報（例えば、統計情報やフィルタ演算に必要な画像データ）などを取得する。図１の例では、ＬＳＩ１０１には、分割部１０６から出力された４つの分割画像のうちの２つが入力され、ＬＳＩ１０２には、上記４つの分割画像のうちの残り２つが入力される。具体的には、ＬＳＩ１０１には、元画像の左半分を構成する２つの分割画像が入力され、ＬＳＩ１０２には、元画像の右半分を構成する２つの分割画像が入力される。以後、元画像の左半分の画像を左画像、元画像の右半分の画像を右画像と記載する。
そして、各ＬＳＩは、生成した表示用画像を表示部１０７に出力する。本実施形態では、ＬＳＩ１０１，１０２は、生成した表示用画像を縦２つに分割して出力する。
なお、画像処理装置１００に入力される画像、及び、画像処理装置１００から出力される画像は、上述した画像に限らない。例えば、分割部１０６が元画像を左画像と右画像に分割して画像処理装置１００に出力してもよい。ＬＳＩ１０１，１０２は、生成した表示用画像を分割せずに表示部１０７に出力してもよい。
また、各ＬＳＩは、互いに通信可能（制御可能）に接続されている。本実施形態では、ＬＳＩ１０１とＬＳＩ１０２はＰＣＩｅ１０３で互いに通信可能に接続されている。
また、各ＬＳＩは、入力された分割画像に所定の画像処理を施すなどの処理を行い、表示用画像を生成する。ＬＳＩは、画像処理を行う際に、他のＬＳＩと通信を行い、画像処理に必要な情報（例えば、統計情報やフィルタ演算に必要な画像データ）などを取得する。図１の例では、ＬＳＩ１０１には、分割部１０６から出力された４つの分割画像のうちの２つが入力され、ＬＳＩ１０２には、上記４つの分割画像のうちの残り２つが入力される。具体的には、ＬＳＩ１０１には、元画像の左半分を構成する２つの分割画像が入力され、ＬＳＩ１０２には、元画像の右半分を構成する２つの分割画像が入力される。以後、元画像の左半分の画像を左画像、元画像の右半分の画像を右画像と記載する。
そして、各ＬＳＩは、生成した表示用画像を表示部１０７に出力する。本実施形態では、ＬＳＩ１０１，１０２は、生成した表示用画像を縦２つに分割して出力する。
なお、画像処理装置１００に入力される画像、及び、画像処理装置１００から出力される画像は、上述した画像に限らない。例えば、分割部１０６が元画像を左画像と右画像に分割して画像処理装置１００に出力してもよい。ＬＳＩ１０１，１０２は、生成した表示用画像を分割せずに表示部１０７に出力してもよい。
以下、ＬＳＩ１０１の構成の詳細について説明する。なお、ＬＳＩ１０２の構成は、ＬＳＩ１０１の構成と同様であるため、その説明は省略する。
図２は、ＬＳＩ１０１の構成の一例を示すブロック図である。
通信部２０１は、ＰＣＩｅ１０３を介して他のＬＳＩと通信を行うためのＩ／Ｆである。通信部２０１は、ＰＣＩｅのコンフィギュレーションやパケットを解釈する。
サンプリング部２０２は、入力された左画像から、特徴画像の生成に必要な特徴量（本実施形態では輝度データと色差データ）をサンプリング（抽出）する。サンプリング部２０２は、ＲＧＢデータをＹＣｂＣｒデータに変換する不図示の色変換部を有しており、入力された分割画像がＲＧＢデータとＹＣｂＣｒデータのどちらのデータであっても特徴量をサンプリングすることができる。
図２は、ＬＳＩ１０１の構成の一例を示すブロック図である。
通信部２０１は、ＰＣＩｅ１０３を介して他のＬＳＩと通信を行うためのＩ／Ｆである。通信部２０１は、ＰＣＩｅのコンフィギュレーションやパケットを解釈する。
サンプリング部２０２は、入力された左画像から、特徴画像の生成に必要な特徴量（本実施形態では輝度データと色差データ）をサンプリング（抽出）する。サンプリング部２０２は、ＲＧＢデータをＹＣｂＣｒデータに変換する不図示の色変換部を有しており、入力された分割画像がＲＧＢデータとＹＣｂＣｒデータのどちらのデータであっても特徴量をサンプリングすることができる。
ＷＤＭＡＣ２０３は、サンプリングされた輝度データをデータバス２１５を通じてＤＲＡＭ１０４やＤＲＡＭ１０５に書き込むＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラである。
ＷＤＭＡＣ２０４は、サンプリングされた色差データをデータバス２１５を通じてＤＲＡＭ１０４やＤＲＡＭ１０５に書き込むＤＭＡコントローラである。
本実施形態では、ＷＤＭＡＣ２０３，２０４は、対応するＬＳＩ１０１が第１の画像処理回路であり、ＬＳＩ１０２が第２の画像処理回路である場合に、サンプリングデータ（輝度データ、色差データ）を、ＬＳＩ１０２のＤＲＡＭ１０５に書き込む。また、ＷＤＭＡＣ２０３，２０４は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、サンプリングデータを、対応するＬＳＩ１０１のＤＲＡＭ１０４に書き込む。第１の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれていない画像処理回路である。第２の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれている画像処理回路である。
すなわち、本実施形態では、左画像の領域に特徴画像が重畳される場合には、ＬＳＩ１
０１が第２の画像処理回路、ＬＳＩ１０２が第１の画像処理回路となる。そして、ＬＳＩ１０１のＷＤＭＡＣ２０３，２０４は、サンプリングデータをＤＲＡＭ１０４に書き込む。ＬＳＩ１０２のＷＤＭＡＣ２０３，２０４もまた、サンプリングデータをＤＲＡＭ１０４に書き込む。右画像の領域に特徴画像が重畳される場合には、ＬＳＩ１０１が第１の画像処理回路、ＬＳＩ１０２が第２の画像処理回路となる。そして、ＬＳＩ１０１のＷＤＭＡＣ２０３，２０４は、サンプリングデータをＤＲＡＭ１０５に書き込む。ＬＳＩ１０２のＷＤＭＡＣ２０３，２０４もまた、サンプリングデータをＤＲＡＭ１０５に書き込む。
ＷＤＭＡＣ２０４は、サンプリングされた色差データをデータバス２１５を通じてＤＲＡＭ１０４やＤＲＡＭ１０５に書き込むＤＭＡコントローラである。
本実施形態では、ＷＤＭＡＣ２０３，２０４は、対応するＬＳＩ１０１が第１の画像処理回路であり、ＬＳＩ１０２が第２の画像処理回路である場合に、サンプリングデータ（輝度データ、色差データ）を、ＬＳＩ１０２のＤＲＡＭ１０５に書き込む。また、ＷＤＭＡＣ２０３，２０４は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、サンプリングデータを、対応するＬＳＩ１０１のＤＲＡＭ１０４に書き込む。第１の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれていない画像処理回路である。第２の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれている画像処理回路である。
すなわち、本実施形態では、左画像の領域に特徴画像が重畳される場合には、ＬＳＩ１
０１が第２の画像処理回路、ＬＳＩ１０２が第１の画像処理回路となる。そして、ＬＳＩ１０１のＷＤＭＡＣ２０３，２０４は、サンプリングデータをＤＲＡＭ１０４に書き込む。ＬＳＩ１０２のＷＤＭＡＣ２０３，２０４もまた、サンプリングデータをＤＲＡＭ１０４に書き込む。右画像の領域に特徴画像が重畳される場合には、ＬＳＩ１０１が第１の画像処理回路、ＬＳＩ１０２が第２の画像処理回路となる。そして、ＬＳＩ１０１のＷＤＭＡＣ２０３，２０４は、サンプリングデータをＤＲＡＭ１０５に書き込む。ＬＳＩ１０２のＷＤＭＡＣ２０３，２０４もまた、サンプリングデータをＤＲＡＭ１０５に書き込む。
画像処理部２０５は、入力された左画像に所定の画像処理を施す。所定の画像処理は、例えば、色変換処理、ノイズリダクション処理、エッジ強調処理、画像の統計量に基づいてガンマ値などを変えるダイナミック処理などである。
プロット部２０６は、表示用画像を生成して出力する。具体的には、対応するＬＳＩ１０１が第１の画像処理回路である場合に、プロット部２０６は、表示用画像として、上記所定の画像処理が施された左画像（ＬＳＩ１０２の場合は右画像）を出力する。対応するＬＳＩ１０１が第２の画像処理回路である場合に、プロット部２０６は、ＤＲＡＭから読み出したサンプリングデータを用いて特徴画像を生成する。そして、プロット部２０６は、上記所定の画像処理が施された左画像に特徴画像が合成（重畳）された画像を生成して出力する。本実施形態では、サンプリングされた輝度データから波形モニタ画像が生成され、サンプリングされた色差データからベクトルスコープ画像が生成される。
プロット部２０６は、表示用画像を生成して出力する。具体的には、対応するＬＳＩ１０１が第１の画像処理回路である場合に、プロット部２０６は、表示用画像として、上記所定の画像処理が施された左画像（ＬＳＩ１０２の場合は右画像）を出力する。対応するＬＳＩ１０１が第２の画像処理回路である場合に、プロット部２０６は、ＤＲＡＭから読み出したサンプリングデータを用いて特徴画像を生成する。そして、プロット部２０６は、上記所定の画像処理が施された左画像に特徴画像が合成（重畳）された画像を生成して出力する。本実施形態では、サンプリングされた輝度データから波形モニタ画像が生成され、サンプリングされた色差データからベクトルスコープ画像が生成される。
ＲＤＭＡＣ２０７は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、ＬＳＩ１０１のサンプリング部２０２でサンプリングされた輝度データをデータバス２１５を通じてＤＲＡＭ１０４から読み出す、ＤＭＡコントローラである。
ＲＤＭＡＣ２０８は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、ＬＳＩ１０２のサンプリング部２０２でサンプリングされた輝度データをデータバス２１５を通じてＤＲＡＭ１０４から読み出す、ＤＭＡコントローラである。
ＲＤＭＡＣ２０９は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、ＬＳＩ１０１のサンプリング部２０２でサンプリングされた色差データをデータバス２１５を通じてＤＲＡＭ１０４から読み出す、ＤＭＡコントローラである。
ＲＤＭＡＣ２１０は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、ＬＳＩ１０２のサンプリング部２０２でサンプリングされた色差データをデータバス２１５を通じてＤＲＡＭ１０４から読み出す、ＤＭＡコントローラである。
ＲＤＭＡＣ２０８は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、ＬＳＩ１０２のサンプリング部２０２でサンプリングされた輝度データをデータバス２１５を通じてＤＲＡＭ１０４から読み出す、ＤＭＡコントローラである。
ＲＤＭＡＣ２０９は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、ＬＳＩ１０１のサンプリング部２０２でサンプリングされた色差データをデータバス２１５を通じてＤＲＡＭ１０４から読み出す、ＤＭＡコントローラである。
ＲＤＭＡＣ２１０は、対応するＬＳＩ１０１が第２の画像処理回路である場合に、ＬＳＩ１０２のサンプリング部２０２でサンプリングされた色差データをデータバス２１５を通じてＤＲＡＭ１０４から読み出す、ＤＭＡコントローラである。
制御部２１１は、ＬＳＩ１０１とＬＳＩ１０２の制御を行う。制御部２１１は、レイアウト決定部２１２、サンプリングデータ保存先決定部２１３、サンプリングデータ演算判断部２１４などを有する。
レイアウト決定部２１２は、特徴画像（波形モニタやベクトルスコープ）の表示位置、すなわち、特徴画像を合成する領域を、ユーザからの指示（ユーザ操作）に応じて決定する。具体的には、レイアウト決定部２１２は、特徴画像を右画像内に表示するか、左画像内に表示するかをユーザ操作に応じて決定する。ユーザからの指示は不図示の指示部から入力される。例えば、指示部はキーボード、マウス、リモコン、画像処理装置１００に設けられた操作ボタンなどである。ユーザが指示部を操作することで、指示部から上記指示が入力される。
サンプリングデータ保存先決定部２１３は、レイアウト決定部２１２の結果に基づいて、サンプリングデータをＤＲＡＭ１０４に保存するか、ＤＲＡＭ１０５に保存するかを決定する。
サンプリングデータ演算判断部２１４は、プロット部２０６が読み出した各ＬＳＩのサンプリングデータを１つのデータ群として扱うか否かを判断する。具体例については後述する。
なお、本実施形態では、ＬＳＩ１０１がマスターとして動作し、スレーブであるＬＳＩ
１０２はＬＳＩ１０１の制御部２１１により、ＰＣＩを通して制御されるものとする。そのため、ＬＳＩ１０２の制御部２１１は上述した処理を行わない。なお、ＬＳＩ１０１とＬＳＩ１０２の両方で、特徴画像の表示位置、サンプリングデータの保存先、サンプリングデータの演算方法が判断されてもよい。また、制御部２１１は、ＬＳＩ１０１，１０２とは別の回路であってもよい。
レイアウト決定部２１２は、特徴画像（波形モニタやベクトルスコープ）の表示位置、すなわち、特徴画像を合成する領域を、ユーザからの指示（ユーザ操作）に応じて決定する。具体的には、レイアウト決定部２１２は、特徴画像を右画像内に表示するか、左画像内に表示するかをユーザ操作に応じて決定する。ユーザからの指示は不図示の指示部から入力される。例えば、指示部はキーボード、マウス、リモコン、画像処理装置１００に設けられた操作ボタンなどである。ユーザが指示部を操作することで、指示部から上記指示が入力される。
サンプリングデータ保存先決定部２１３は、レイアウト決定部２１２の結果に基づいて、サンプリングデータをＤＲＡＭ１０４に保存するか、ＤＲＡＭ１０５に保存するかを決定する。
サンプリングデータ演算判断部２１４は、プロット部２０６が読み出した各ＬＳＩのサンプリングデータを１つのデータ群として扱うか否かを判断する。具体例については後述する。
なお、本実施形態では、ＬＳＩ１０１がマスターとして動作し、スレーブであるＬＳＩ
１０２はＬＳＩ１０１の制御部２１１により、ＰＣＩを通して制御されるものとする。そのため、ＬＳＩ１０２の制御部２１１は上述した処理を行わない。なお、ＬＳＩ１０１とＬＳＩ１０２の両方で、特徴画像の表示位置、サンプリングデータの保存先、サンプリングデータの演算方法が判断されてもよい。また、制御部２１１は、ＬＳＩ１０１，１０２とは別の回路であってもよい。
上述した全てのブロックは、データバス２１５に接続されている。ブロック間のデータの転送は、データバス２１５を介して行われる。
図３は、表示部１０７に表示される画像の一例を示す図である。
符号３０１は元画像を示す。
符号３０２は、特徴画像として波形モニタ画像３０４とベクトルスコープ画像３０５が元画像に重畳された画像を示す。具体的には、画像３０２は、波形モニタ画像３０４とベクトルスコープ画像３０５が元画像３０１の左半分の領域内（左画像の領域内）に合成された画像である。本実施形態では、初期状態において、画像３０２を表示するための表示用画像が生成される。
符号３０３は、波形モニタ画像３０４とベクトルスコープ画像３０５が元画像に重畳された画像を示す。具体的には、画像３０３は、波形モニタ画像３０４とベクトルスコープ画像３０５が元画像３０１の右半分の領域内（右画像の領域内）に合成された画像である。例えば、ユーザが表示領域の変更を指示することで、画像３０２から画像３０３へ表示が切り替わる。即ち、ユーザが表示領域の変更を指示することで、生成する表示用画像が、画像３０２を表示するための表示用画像から、画像３０３を表示するための表示用画像へ切り替えられる。
符号３０１は元画像を示す。
符号３０２は、特徴画像として波形モニタ画像３０４とベクトルスコープ画像３０５が元画像に重畳された画像を示す。具体的には、画像３０２は、波形モニタ画像３０４とベクトルスコープ画像３０５が元画像３０１の左半分の領域内（左画像の領域内）に合成された画像である。本実施形態では、初期状態において、画像３０２を表示するための表示用画像が生成される。
符号３０３は、波形モニタ画像３０４とベクトルスコープ画像３０５が元画像に重畳された画像を示す。具体的には、画像３０３は、波形モニタ画像３０４とベクトルスコープ画像３０５が元画像３０１の右半分の領域内（右画像の領域内）に合成された画像である。例えば、ユーザが表示領域の変更を指示することで、画像３０２から画像３０３へ表示が切り替わる。即ち、ユーザが表示領域の変更を指示することで、生成する表示用画像が、画像３０２を表示するための表示用画像から、画像３０３を表示するための表示用画像へ切り替えられる。
図４は、ＬＳＩ１０１（ＤＲＡＭ１０４）の物理アドレス空間４０１、ＰＣＩｅバスアドレス空間４０２、ＬＳＩ１０２（ＤＲＡＭ１０５）の物理アドレス空間４０３の一例を示している。
ＢＡＳＥ４０１−１〜４０１−４は、物理アドレス空間４０１内のベースアドレスを示している。ＢＡＳＥ４０２−１〜４０２−４は、ＰＣＩｅバスアドレス空間４０２内のベースアドレスを示している。ＢＡＳＥ４０３−１〜４０３−４は、物理アドレス空間４０３内のベースアドレスを示している。
符号４０４は、ベースアドレスに加算されるオフセットアドレスの一例を示す。
ＢＡＳＥ４０１−１〜４０１−４は、物理アドレス空間４０１内のベースアドレスを示している。ＢＡＳＥ４０２−１〜４０２−４は、ＰＣＩｅバスアドレス空間４０２内のベースアドレスを示している。ＢＡＳＥ４０３−１〜４０３−４は、物理アドレス空間４０３内のベースアドレスを示している。
符号４０４は、ベースアドレスに加算されるオフセットアドレスの一例を示す。
ＰＣＩｅバスアドレス空間４０２は、画像処理装置１００（画像処理装置１００、分割部１０６、及び、表示部１０７からなるシステム）の起動時に、ＬＳＩ１０１の制御部２１１により作成される。
ＰＣＩｅバスアドレス空間４０２内のＭＥＭ１０１−２は、物理アドレス空間４０１のＭＥＭ１０１−１と、物理アドレス空間４０３内のＷＭＥＭ１０１−３とに対してデータの読み書きを行う際に利用される。例えば、ＭＥＭ１０１−２は、ＬＳＩ１０１がＤＲＡＭ１０５のＷＭＥＭ１０１−３にデータを書き込む際に利用される。
ＰＣＩｅバスアドレス空間４０２内のＭＥＭ１０２−２は、物理アドレス空間４０３のＭＥＭ１０２−１と、物理アドレス空間４０１内のＷＭＥＭ１０２−３とに対してデータの読み書きを行う際に利用される。例えば、ＭＥＭ１０２−２は、ＬＳＩ１０２がＤＲＡＭ１０４のＷＭＥＭ１０２−３にデータを書き込む際に利用される。
このようにＰＣＩｅのアドレス空間を通してＬＳＩ１０１とＬＳＩ１０２が通信することにより、ＬＳＩ１０１とＬＳＩ１０２は互いのメモリやレジスタにアクセスすることができる。なお、レジスタのアドレス空間は図示していない。
ＰＣＩｅバスアドレス空間４０２内のＭＥＭ１０１−２は、物理アドレス空間４０１のＭＥＭ１０１−１と、物理アドレス空間４０３内のＷＭＥＭ１０１−３とに対してデータの読み書きを行う際に利用される。例えば、ＭＥＭ１０１−２は、ＬＳＩ１０１がＤＲＡＭ１０５のＷＭＥＭ１０１−３にデータを書き込む際に利用される。
ＰＣＩｅバスアドレス空間４０２内のＭＥＭ１０２−２は、物理アドレス空間４０３のＭＥＭ１０２−１と、物理アドレス空間４０１内のＷＭＥＭ１０２−３とに対してデータの読み書きを行う際に利用される。例えば、ＭＥＭ１０２−２は、ＬＳＩ１０２がＤＲＡＭ１０４のＷＭＥＭ１０２−３にデータを書き込む際に利用される。
このようにＰＣＩｅのアドレス空間を通してＬＳＩ１０１とＬＳＩ１０２が通信することにより、ＬＳＩ１０１とＬＳＩ１０２は互いのメモリやレジスタにアクセスすることができる。なお、レジスタのアドレス空間は図示していない。
以下、マスターであるＬＳＩ１０１の制御部２１１の処理フローについて説明する。図５は、制御部２１１の処理フローの一例を示すフローチャートである。本フローは、例え
ば、画像処理装置１００の電源がＯＮされたことや、画像処理装置１００への画像データの入力をトリガとして開始される。なお、ＬＳＩ１０１とＬＳＩ１０２を接続しているＰＣＩｅ１０３のコンフィギュレーションは完了しているものとする。
まず、画像処理装置１００に画像データ（４つの分割画像）が入力される。ここではＹＣｂＣｒ色空間の画像データが入力されるとする。
画像データが入力されると、制御部２１１は、画像データの最初の垂直同期信号（元画像の垂直同期信号）のタイミングで、左画像用ＤＭＡ設定を行う（ステップＳ５０１）。左画像用ＤＭＡ設定は、左画像の領域内に特徴画像が合成される場合（ＬＳＩ１０１が第２の画像処理回路であり、ＬＳＩ１０２が第１の画像処理回路である場合）に行われる設定処理である。上述したように、本実施形態では、初期状態において、画像処理装置１００は、特徴画像が元画像の左半分の領域内に合成された画像を表示するための表示用画像を生成する。そのため、最初に左画像用ＤＭＡ設定が行われる。
ば、画像処理装置１００の電源がＯＮされたことや、画像処理装置１００への画像データの入力をトリガとして開始される。なお、ＬＳＩ１０１とＬＳＩ１０２を接続しているＰＣＩｅ１０３のコンフィギュレーションは完了しているものとする。
まず、画像処理装置１００に画像データ（４つの分割画像）が入力される。ここではＹＣｂＣｒ色空間の画像データが入力されるとする。
画像データが入力されると、制御部２１１は、画像データの最初の垂直同期信号（元画像の垂直同期信号）のタイミングで、左画像用ＤＭＡ設定を行う（ステップＳ５０１）。左画像用ＤＭＡ設定は、左画像の領域内に特徴画像が合成される場合（ＬＳＩ１０１が第２の画像処理回路であり、ＬＳＩ１０２が第１の画像処理回路である場合）に行われる設定処理である。上述したように、本実施形態では、初期状態において、画像処理装置１００は、特徴画像が元画像の左半分の領域内に合成された画像を表示するための表示用画像を生成する。そのため、最初に左画像用ＤＭＡ設定が行われる。
ステップＳ５０１の処理について、図６を用いて説明する。図６はステップＳ５０１の処理を示すフローチャートである。
ステップＳ６０１〜Ｓ６０３は、ＬＳＩ１０１に関する処理であり、ステップＳ６０４，Ｓ６０５は、ＬＳＩ１０２に関する処理である。
まず、ＬＳＩ１０１に関する処理について説明する。
ステップＳ６０１では、制御部２１１が、ＬＳＩ１０１のＷＤＭＡＣ２０３がＤＲＡＭ１０４に輝度データを書き込む際の書き込み開始アドレス２０３ａｄ−１に、ＢＡＳＥ４０１−１を設定する。
ステップＳ６０２では、制御部２１１が、ＬＳＩ１０１のＷＤＭＡＣ２０４がＤＲＡＭ１０４に色差データを書き込む際の書き込み開始アドレス２０４ａｄ−１に、ＢＡＳＥ４０１−１にオフセットアドレスｏｆｓｔ１を加算したアドレスを設定する。
ステップＳ６０３では、制御部２１１が、読み出し設定（ＬＳＩ１０１のＲＤＭＡＣ２０７〜２１０によるサンプリングデータの読み出し（ＤＲＡＭ１０４からの読み出し）の設定）を行う。ステップＳ６０３の処理の詳細は、後で図８を用いて説明する。
ステップＳ６０１〜Ｓ６０３は、ＬＳＩ１０１に関する処理であり、ステップＳ６０４，Ｓ６０５は、ＬＳＩ１０２に関する処理である。
まず、ＬＳＩ１０１に関する処理について説明する。
ステップＳ６０１では、制御部２１１が、ＬＳＩ１０１のＷＤＭＡＣ２０３がＤＲＡＭ１０４に輝度データを書き込む際の書き込み開始アドレス２０３ａｄ−１に、ＢＡＳＥ４０１−１を設定する。
ステップＳ６０２では、制御部２１１が、ＬＳＩ１０１のＷＤＭＡＣ２０４がＤＲＡＭ１０４に色差データを書き込む際の書き込み開始アドレス２０４ａｄ−１に、ＢＡＳＥ４０１−１にオフセットアドレスｏｆｓｔ１を加算したアドレスを設定する。
ステップＳ６０３では、制御部２１１が、読み出し設定（ＬＳＩ１０１のＲＤＭＡＣ２０７〜２１０によるサンプリングデータの読み出し（ＤＲＡＭ１０４からの読み出し）の設定）を行う。ステップＳ６０３の処理の詳細は、後で図８を用いて説明する。
次に、ＬＳＩ１０２に関する処理について説明する。
ステップＳ６０４では、制御部２１１が、ＬＳＩ１０２のＷＤＭＡＣ２０３がＤＲＡＭ１０４に輝度データを書き込む際の書き込み開始アドレス２０３ａｄ−２に、ＢＡＳＥ４０３−３にオフセットアドレスｏｆｓｔ２を加算したアドレスを設定する。
ステップＳ６０５では、制御部２１１が、ＬＳＩ１０２のＷＤＭＡＣ２０３がＤＲＡＭ１０４に色差データを書き込む際の書き込み開始アドレス２０４ａｄ−２に、ＢＡＳＥ４０３−３にオフセットアドレスｏｆｓｔ３を加算したアドレスを設定する。
ステップＳ６０４，Ｓ６０５により、ＬＳＩ１０２の書き込み設定（抽出したサンプリングデータをＤＲＡＭ１０４のＷＭＥＭ１０２−３にＰＩＣｅを通して書き込む設定）が完了する。
ステップＳ６０４では、制御部２１１が、ＬＳＩ１０２のＷＤＭＡＣ２０３がＤＲＡＭ１０４に輝度データを書き込む際の書き込み開始アドレス２０３ａｄ−２に、ＢＡＳＥ４０３−３にオフセットアドレスｏｆｓｔ２を加算したアドレスを設定する。
ステップＳ６０５では、制御部２１１が、ＬＳＩ１０２のＷＤＭＡＣ２０３がＤＲＡＭ１０４に色差データを書き込む際の書き込み開始アドレス２０４ａｄ−２に、ＢＡＳＥ４０３−３にオフセットアドレスｏｆｓｔ３を加算したアドレスを設定する。
ステップＳ６０４，Ｓ６０５により、ＬＳＩ１０２の書き込み設定（抽出したサンプリングデータをＤＲＡＭ１０４のＷＭＥＭ１０２−３にＰＩＣｅを通して書き込む設定）が完了する。
ステップＳ６０１〜Ｓ６０５により、ＬＳＩ１０１で抽出されたサンプリングデータと、ＬＳＩ１０２で抽出されたサンプリングデータとを、第２の画像処理回路であるＬＳＩ１０１のＤＲＡＭ１０４に書き込むＤＭＡ設定が完了したことになる。これらのアドレス設定は、制御部２１１のサンプリングデータ保存先決定部２１３により、レイアウト決定部２１２からの情報に基づいて行われる。
ステップＳ６０３の処理について、図８を用いて説明する。図８はステップＳ６０３の処理を示すフローチャートである。
ステップＳ６０３の処理は、第２の画像処理回路のＤＲＡＭからサンプリングデータを読み出す際の、読み出しアドレスを決定する処理である。
ステップＳ６０３の処理は、第２の画像処理回路のＤＲＡＭからサンプリングデータを読み出す際の、読み出しアドレスを決定する処理である。
ステップＳ８０１では、制御部２１１が、特徴画像として、波形モニタ画像を表示するのか、ベクトルスコープ画像を表示するのか、それら両方を表示するのかを判断する。波形モニタ画像のみを表示する場合には、ステップＳ８０２とステップＳ８０３の処理が行われる。ベクトルスコープ画像のみを表示する場合には、ステップＳ８０４〜Ｓ８０６の処理が行われる。波形モニタ画像とベクトルスコープ画像の両方を表示する場合には、ステップＳ８０２〜Ｓ８０６の処理が行われる。
ステップＳ８０２では、制御部２１１が、第２の画像処理回路のＲＤＭＡＣ２０７が第２の画像処理回路内のＤＲＡＭから輝度データを読み出す際の読み出し開始アドレス２０７ａｄに、書き込み開始アドレス２０３ａｄ−１を設定する。即ち、読み出し開始アドレス２０７ａｄとして、第２の画像処理回路で抽出された輝度データを読み出すためのアドレスが設定される。
ステップＳ８０３では、制御部２１１が、第２の画像処理回路のＲＤＭＡＣ２０８が第２の画像処理回路内のＤＲＡＭから輝度データを読み出す際の読み出し開始アドレス２０８ａｄに、書き込み開始アドレス２０３ａｄ−２を設定する。即ち、読み出し開始アドレス２０８ａｄとして、第１の画像処理回路で抽出された輝度データを読み出すためのアドレスが設定される。
ステップＳ８０３では、制御部２１１が、第２の画像処理回路のＲＤＭＡＣ２０８が第２の画像処理回路内のＤＲＡＭから輝度データを読み出す際の読み出し開始アドレス２０８ａｄに、書き込み開始アドレス２０３ａｄ−２を設定する。即ち、読み出し開始アドレス２０８ａｄとして、第１の画像処理回路で抽出された輝度データを読み出すためのアドレスが設定される。
ステップＳ８０４では、制御部２１１が、第２の画像処理回路のＲＤＭＡＣ２０９が第２の画像処理回路内のＤＲＡＭから色差データを読み出す際の読み出し開始アドレス２０９ａｄに、書き込み開始アドレス２０４ａｄ−１を設定する。即ち、読み出し開始アドレス２０９ａｄとして、第２の画像処理回路で抽出された色差データを読み出すためのアドレスが設定される。
ステップＳ８０５では、制御部２１１が、第２の画像処理回路のＲＤＭＡＣ２１０が第２の画像処理回路内のＤＲＡＭから色差データを読み出す際の読み出し開始アドレス２１０ａｄに、書き込み開始アドレス２０４ａｄ−２を設定する。即ち、読み出し開始アドレス２１０ａｄとして、第１の画像処理回路で抽出された色差データを読み出すためのアドレスが設定される。
ステップＳ８０６では、制御部２１１が、ＲＤＭＡＣ２０９で読み出された色差データと、ＲＤＭＡＣ２１０で読み出された色差データとを１つのデータ群として扱う加算制御を行うためのイネーブル信号をＯＮにする。ステップＳ８０６の処理は、制御部２１１のサンプリングデータ演算判断部２１４により行われる。また、ステップＳ８０６の処理は、ＲＤＭＡＣ２０９とＲＤＭＡＣ２１０の色差データの読み出しタイミングを揃える処理も含む。
ステップＳ８０５では、制御部２１１が、第２の画像処理回路のＲＤＭＡＣ２１０が第２の画像処理回路内のＤＲＡＭから色差データを読み出す際の読み出し開始アドレス２１０ａｄに、書き込み開始アドレス２０４ａｄ−２を設定する。即ち、読み出し開始アドレス２１０ａｄとして、第１の画像処理回路で抽出された色差データを読み出すためのアドレスが設定される。
ステップＳ８０６では、制御部２１１が、ＲＤＭＡＣ２０９で読み出された色差データと、ＲＤＭＡＣ２１０で読み出された色差データとを１つのデータ群として扱う加算制御を行うためのイネーブル信号をＯＮにする。ステップＳ８０６の処理は、制御部２１１のサンプリングデータ演算判断部２１４により行われる。また、ステップＳ８０６の処理は、ＲＤＭＡＣ２０９とＲＤＭＡＣ２１０の色差データの読み出しタイミングを揃える処理も含む。
第２の画像処理回路のＲＤＭＡＣ２０７〜２１０は、設定されたアドレスからサンプリングデータの読み出しを行う。以下、図９を用いてサンプリングデータの読み出し方法の一例を説明する。
図９の波形モニタ画像３０４は、横軸を元画像の水平方向位置、縦軸を輝度値とするグラフ（フレーム内の輝度分布統計量）の画像である。符号９０３は左画像の波形モニタ画像であり、符号９０４は右画像の波形モニタ画像である。第２の画像処理回路のプロット部２０６は、ＲＤＭＡＣ２０７で読み出された輝度データと、ＲＤＭＡＣ２０８で読み出された輝度データとを別々に用いて、画像９０３，９０４を生成する。具体的には、画像９０３は、ＬＳＩ１０１で抽出された輝度データから生成され、画像９０４は、ＬＳＩ１０２で抽出された輝度データから生成される。また、画像９０４が画像９０３の右側に隣接して描画されるように画像９０３，９０４が生成されることにより、波形モニタ画像３０４が生成される。
ＲＤＭＡＣ２０７，２０８は、画像９０３と画像９０４が並列に描画（生成）されるように、輝度データの読み出しを並列に行う。また、ＲＤＭＡＣ２０７，２０８は、画像９０３と画像９０４の生成が同時に開始されるように、同じタイミングで輝度データの読み
出しを開始する。本実施形態では、画素９０１から矢印で示す順番で各画素を生成して画像９０３を生成する処理と、画素９０２から矢印で示す順番で各画素を生成して画像９０４を生成する処理とが並列に行われるように、ＲＤＭＡＣ２０７，２０８による読み出しが制御される。
図９の波形モニタ画像３０４は、横軸を元画像の水平方向位置、縦軸を輝度値とするグラフ（フレーム内の輝度分布統計量）の画像である。符号９０３は左画像の波形モニタ画像であり、符号９０４は右画像の波形モニタ画像である。第２の画像処理回路のプロット部２０６は、ＲＤＭＡＣ２０７で読み出された輝度データと、ＲＤＭＡＣ２０８で読み出された輝度データとを別々に用いて、画像９０３，９０４を生成する。具体的には、画像９０３は、ＬＳＩ１０１で抽出された輝度データから生成され、画像９０４は、ＬＳＩ１０２で抽出された輝度データから生成される。また、画像９０４が画像９０３の右側に隣接して描画されるように画像９０３，９０４が生成されることにより、波形モニタ画像３０４が生成される。
ＲＤＭＡＣ２０７，２０８は、画像９０３と画像９０４が並列に描画（生成）されるように、輝度データの読み出しを並列に行う。また、ＲＤＭＡＣ２０７，２０８は、画像９０３と画像９０４の生成が同時に開始されるように、同じタイミングで輝度データの読み
出しを開始する。本実施形態では、画素９０１から矢印で示す順番で各画素を生成して画像９０３を生成する処理と、画素９０２から矢印で示す順番で各画素を生成して画像９０４を生成する処理とが並列に行われるように、ＲＤＭＡＣ２０７，２０８による読み出しが制御される。
図９のベクトルスコープ画像３０５は、元画像の彩度と色相を表す画像（例えば、縦軸をＣｒ値、横軸をＣｂ値とするグラフ（フレーム内の色分布統計量）の画像）である。第２の画像処理回路のプロット部２０６は、ＲＤＭＡＣ２０９で読み出された色差データと、ＲＤＭＡＣ２１０で読み出された色差データとを１つのデータ群とし、該データ群に基づいてベクトルスコープ画像３０５を生成する。ベクトルスコープ画像３０５を生成する場合に、ＲＤＭＡＣ２０９で読み出された色差データと、ＲＤＭＡＣ２１０で読み出された色差データとを１つのデータ群として扱うためのイネーブル信号をＯＮとするのは、このためである。
ＲＤＭＡＣ２０９，２１０は、画素９０５から矢印で示す順番で各画素を生成してベクトルスコープ画像３０５がされるように、同時に読み出しを開始する。
ＲＤＭＡＣ２０９，２１０は、画素９０５から矢印で示す順番で各画素を生成してベクトルスコープ画像３０５がされるように、同時に読み出しを開始する。
プロット部２０６は、例えば、読み出されたサンプリングデータに基づいて、特徴画像としてＲＧＢデータを生成する。
図５のフローチャートの説明に戻る。
ステップＳ５０２では、制御部２１１が、ＬＳＩ１０１，１０２のＷＤＭＡＣ２０３，２０４、及び、ＲＤＭＡＣ２０７〜ＲＤＭＡＣ２１０をイネーブルにする。本実施形態では、ＷＤＭＡＣとＲＤＭＡＣは、入力された画像データ（例えば、元画像の水力同期信号）に同期してイネーブルにされる。
ステップＳ５０２では、制御部２１１が、ＬＳＩ１０１，１０２のＷＤＭＡＣ２０３，２０４、及び、ＲＤＭＡＣ２０７〜ＲＤＭＡＣ２１０をイネーブルにする。本実施形態では、ＷＤＭＡＣとＲＤＭＡＣは、入力された画像データ（例えば、元画像の水力同期信号）に同期してイネーブルにされる。
ステップＳ５０３では、ＬＳＩ１０１のサンプリング部２０２と、ＬＳＩ１０２のサンプリング部２０２とが、入力された画像データに同期して輝度データと色差データのサンプリングを行う。
ここでは、左画像用ＤＭＡ設定がなされている。そのため、ＬＳＩ１０１のサンプリング部２０２で抽出された輝度データと色差データは、ＬＳＩ１０１のＷＤＭＡＣ２０３，２０４により、ＤＲＡＭ１０４にＤＭＡ転送される。ＬＳＩ１０２のサンプリング部２０２で抽出された輝度データと色差データは、ＬＳＩ１０２のＷＤＭＡＣ２０３，２０４により、ＰＣＩｅ１０３を介してＤＲＡＭ１０４にＤＭＡ転送される。サンプリングデータは、入力された画像データのブランキング期間内に、ＤＭＡ転送される。
ここでは、左画像用ＤＭＡ設定がなされている。そのため、ＬＳＩ１０１のサンプリング部２０２で抽出された輝度データと色差データは、ＬＳＩ１０１のＷＤＭＡＣ２０３，２０４により、ＤＲＡＭ１０４にＤＭＡ転送される。ＬＳＩ１０２のサンプリング部２０２で抽出された輝度データと色差データは、ＬＳＩ１０２のＷＤＭＡＣ２０３，２０４により、ＰＣＩｅ１０３を介してＤＲＡＭ１０４にＤＭＡ転送される。サンプリングデータは、入力された画像データのブランキング期間内に、ＤＭＡ転送される。
ステップＳ５０４では、ユーザ操作に応じて、不図示の指示部から制御部２１１に特徴画像の表示指示が入力される。
ステップＳ５０５では、制御部２１１が、特徴画像の表示を行うことをＬＳＩ１０１，１０２のプロット部２０６に送信する。ここでは、左画像用ＤＭＡ設定がなされているため、ＬＳＩ１０１のＲＤＭＡＣ２０７〜２１０によってＤＲＡＭ１０４からサンプリングデータが読み出され、ＬＳＩ１０１のプロット部２０６により特徴画像が生成される。そして、ＬＳＩ１０１のプロット部２０６は、左画像（所定の画像処理が施された左画像）に特徴画像が合成された表示用画像を生成し、表示部１０７に出力する。ＬＳＩ１０２のプロット部２０６は、所定の画像処理が施された右画像を、表示用画像として表示部１０７に出力する。それにより、図３の画像３０２のような画像が表示部１０７に表示される。
ステップＳ５０５では、制御部２１１が、特徴画像の表示を行うことをＬＳＩ１０１，１０２のプロット部２０６に送信する。ここでは、左画像用ＤＭＡ設定がなされているため、ＬＳＩ１０１のＲＤＭＡＣ２０７〜２１０によってＤＲＡＭ１０４からサンプリングデータが読み出され、ＬＳＩ１０１のプロット部２０６により特徴画像が生成される。そして、ＬＳＩ１０１のプロット部２０６は、左画像（所定の画像処理が施された左画像）に特徴画像が合成された表示用画像を生成し、表示部１０７に出力する。ＬＳＩ１０２のプロット部２０６は、所定の画像処理が施された右画像を、表示用画像として表示部１０７に出力する。それにより、図３の画像３０２のような画像が表示部１０７に表示される。
ステップＳ５０６では、制御部２１１は、不図示の指示部から特徴画像の表示位置の変更指示（レイアウト変更指示）が入力されるまで待機する。レイアウト変更指示があった場合には、制御部２１１は、レイアウト変更指示に基づいて、特徴画像を合成する領域が
左画像内の領域か、右画像内の領域かを判断する。特徴画像を合成する領域が左画像内の領域である場合にはステップＳ５０７へ処理が進められ、特徴画像を合成する領域が右画像内の領域である場合にはステップＳ５０８へ処理が進められる。
ステップＳ５０７の処理は、ステップＳ５０１（図６のフローチャート）の処理と同じであるため、その説明は省略する。
ステップＳ５０８では、制御部２１１は、右画像用ＤＭＡ設定を行う。右画像用ＤＭＡ設定は、右画像の領域内に特徴画像が合成される場合（ＬＳＩ１０１が第１の画像処理回路であり、ＬＳＩ１０２が第２の画像処理回路である場合）に行われる設定処理である。
ステップＳ５０９では、制御部２１１は、不図示の指示部から終了指示が入力されたか否かを判断する。終了指示は、例えば、画像処理装置１００の電源をＯＦＦにする指示や、特徴画像の表示を終了する指示などである。終了指示が入力されていない場合には、ステップＳ５０６へ処理が戻される。終了指示が入力された場合には、所定の終了処理が行われて本フローが終了される。例えば、終了指示が特徴画像の表示を終了する指示である場合には、制御部２１１が、輝度データと色差データのサンプリングを停止したり、ＷＤＭＡＣとＲＤＭＡＣをディセーブルにしたり、特徴画像の生成を停止したりする。特徴画像の表示を終了する指示が入力された後、特徴画像の表示指示が入力された場合には、ステップＳ５０５からの処理が行われる。
左画像内の領域か、右画像内の領域かを判断する。特徴画像を合成する領域が左画像内の領域である場合にはステップＳ５０７へ処理が進められ、特徴画像を合成する領域が右画像内の領域である場合にはステップＳ５０８へ処理が進められる。
ステップＳ５０７の処理は、ステップＳ５０１（図６のフローチャート）の処理と同じであるため、その説明は省略する。
ステップＳ５０８では、制御部２１１は、右画像用ＤＭＡ設定を行う。右画像用ＤＭＡ設定は、右画像の領域内に特徴画像が合成される場合（ＬＳＩ１０１が第１の画像処理回路であり、ＬＳＩ１０２が第２の画像処理回路である場合）に行われる設定処理である。
ステップＳ５０９では、制御部２１１は、不図示の指示部から終了指示が入力されたか否かを判断する。終了指示は、例えば、画像処理装置１００の電源をＯＦＦにする指示や、特徴画像の表示を終了する指示などである。終了指示が入力されていない場合には、ステップＳ５０６へ処理が戻される。終了指示が入力された場合には、所定の終了処理が行われて本フローが終了される。例えば、終了指示が特徴画像の表示を終了する指示である場合には、制御部２１１が、輝度データと色差データのサンプリングを停止したり、ＷＤＭＡＣとＲＤＭＡＣをディセーブルにしたり、特徴画像の生成を停止したりする。特徴画像の表示を終了する指示が入力された後、特徴画像の表示指示が入力された場合には、ステップＳ５０５からの処理が行われる。
ステップＳ５０８の処理について、図７を用いて説明する。図７はステップＳ５０８の処理を示すフローチャートである。
ステップＳ７０１，Ｓ７０２は、ＬＳＩ１０１に関する処理であり、ステップＳ７０３〜Ｓ７０５は、ＬＳＩ１０２に関する処理である。
まず、ＬＳＩ１０１に関する処理について説明する。
ステップＳ７０１では、制御部２１１が、ＬＳＩ１０１のＷＤＭＡＣ２０３がＤＲＡＭ１０５に輝度データを書き込む際の書き込み開始アドレス２０３ａｄ−１に、ＢＡＳＥ４０１−３を設定する。
ステップＳ７０２では、制御部２１１が、ＬＳＩ１０１のＷＤＭＡＣ２０４がＤＲＡＭ１０５に色差データを書き込む際の書き込み開始アドレス２０４ａｄ−１に、ＢＡＳＥ４０１−３にオフセットアドレスｏｆｓｔ１を加算した値を設定する。
ステップＳ７０１，Ｓ７０２により、ＬＳＩ１０１の書き込み設定（抽出したサンプリングデータをＤＲＡＭ１０５のＷＭＥＭ１０１−３にＰＩＣｅを通して書き込む設定）が完了する。
ステップＳ７０１，Ｓ７０２は、ＬＳＩ１０１に関する処理であり、ステップＳ７０３〜Ｓ７０５は、ＬＳＩ１０２に関する処理である。
まず、ＬＳＩ１０１に関する処理について説明する。
ステップＳ７０１では、制御部２１１が、ＬＳＩ１０１のＷＤＭＡＣ２０３がＤＲＡＭ１０５に輝度データを書き込む際の書き込み開始アドレス２０３ａｄ−１に、ＢＡＳＥ４０１−３を設定する。
ステップＳ７０２では、制御部２１１が、ＬＳＩ１０１のＷＤＭＡＣ２０４がＤＲＡＭ１０５に色差データを書き込む際の書き込み開始アドレス２０４ａｄ−１に、ＢＡＳＥ４０１−３にオフセットアドレスｏｆｓｔ１を加算した値を設定する。
ステップＳ７０１，Ｓ７０２により、ＬＳＩ１０１の書き込み設定（抽出したサンプリングデータをＤＲＡＭ１０５のＷＭＥＭ１０１−３にＰＩＣｅを通して書き込む設定）が完了する。
次に、ＬＳＩ１０２に関する処理について説明する。
ステップＳ７０３では、制御部２１１が、ＬＳＩ１０２のＷＤＭＡＣ２０３がＤＲＡＭ１０５に輝度データを書き込む際の書き込み開始アドレス２０３ａｄ−２に、ＢＡＳＥ４０３−１にオフセットアドレスｏｆｓｔ２を加算した値を設定する。
ステップＳ７０４では、制御部２１１が、ＬＳＩ１０２のＷＤＭＡＣ２０４がＤＲＡＭ１０５に色差データを書き込む際の書き込み開始アドレス２０４ａｄ−２に、ＢＡＳＥ４０３−１にオフセットアドレスｏｆｓｔ３を加算した値を設定する。
ステップＳ７０５では、制御部２１１が、ＬＳＩ１０２のＲＤＭＡＣ２０７〜２１０によるサンプリングデータの読み出し（ＤＲＡＭ１０５からの読み出し）の設定を行う。ステップＳ７０５の処理の詳細は、図８で説明したとおりである。
ステップＳ７０３では、制御部２１１が、ＬＳＩ１０２のＷＤＭＡＣ２０３がＤＲＡＭ１０５に輝度データを書き込む際の書き込み開始アドレス２０３ａｄ−２に、ＢＡＳＥ４０３−１にオフセットアドレスｏｆｓｔ２を加算した値を設定する。
ステップＳ７０４では、制御部２１１が、ＬＳＩ１０２のＷＤＭＡＣ２０４がＤＲＡＭ１０５に色差データを書き込む際の書き込み開始アドレス２０４ａｄ−２に、ＢＡＳＥ４０３−１にオフセットアドレスｏｆｓｔ３を加算した値を設定する。
ステップＳ７０５では、制御部２１１が、ＬＳＩ１０２のＲＤＭＡＣ２０７〜２１０によるサンプリングデータの読み出し（ＤＲＡＭ１０５からの読み出し）の設定を行う。ステップＳ７０５の処理の詳細は、図８で説明したとおりである。
ステップＳ７０１〜Ｓ７０５により、ＬＳＩ１０１で抽出されたサンプリングデータと、ＬＳＩ１０２で抽出されたサンプリングデータとを、第２の画像処理回路であるＬＳＩ１０２のＤＲＡＭ１０５に書き込むＤＭＡ設定が完了したことになる。これらのアドレス設定は、制御部２１１のサンプリングデータ保存先決定部２１３により、レイアウト決定部２１２からの情報に基づいて行われる。
図７の処理が終わると、入力される画像データに同期して、レジスタ（サンプリングデ
ータを読み書きする際のアドレス）が書き変わる。その結果、ＬＳＩ１０１から出力される表示用画像が、所定の画像処理が施された左画像に切り替えられる。また、ＬＳＩ１０２では、右画像（所定の画像処理が施された右画像）に特徴画像が合成された画像が生成される。そして、ＬＳＩ１０２から出力される表示用画像が、右画像に特徴画像が合成された画像に切り替えられる。それにより、図３の画像３０３のような画像が表示部１０７に表示される。
図７の処理が終わると、入力される画像データに同期して、レジスタ（サンプリングデ
ータを読み書きする際のアドレス）が書き変わる。その結果、ＬＳＩ１０１から出力される表示用画像が、所定の画像処理が施された左画像に切り替えられる。また、ＬＳＩ１０２では、右画像（所定の画像処理が施された右画像）に特徴画像が合成された画像が生成される。そして、ＬＳＩ１０２から出力される表示用画像が、右画像に特徴画像が合成された画像に切り替えられる。それにより、図３の画像３０３のような画像が表示部１０７に表示される。
図１０は、本実施形態に係る画像処理装置１００の処理タイミングの一例を示すタイミングチャートである。
Ｖｓｙｎｃは、入力された画像データの垂直同期信号である。
図１０の例では、各フレームの画像データがＶｓｙｎｃのタイミングから入力される。画像データが入力されている期間は有効画像期間であり、それ以外の期間はブランキング期間（垂直ブランキング期間）である。図中、０、１、２、３は、フレーム番号を示す。
サンプリング期間は、特徴量のサンプリング（抽出）が行われる期間である。図１０の例では、有効画像期間中にサンプリングが行われている。
ＤＭＡ転送期間は、サンプリングした特徴量（サンプリングデータ）をＤＲＡＭに書き込む期間である。図１０の例では、ブランキング期間中にサンプリングデータの書き込みが行われている。ｓ０は、フレーム番号０の画像データから抽出した特徴量を示す。ｓ１は、フレーム番号１の画像データから抽出した特徴量を示す。ｓ２は、フレーム番号２の画像データから抽出した特徴量を示す。
プロット期間は、特徴画像を画像データに合成（重畳）させる期間を示している。図１０の例では、次のフレームの画像データの有効画像期間内に、サンプリングデータの読み出し、特徴画像の生成、表示用画像の生成及び出力が行われる。
Ｖｓｙｎｃは、入力された画像データの垂直同期信号である。
図１０の例では、各フレームの画像データがＶｓｙｎｃのタイミングから入力される。画像データが入力されている期間は有効画像期間であり、それ以外の期間はブランキング期間（垂直ブランキング期間）である。図中、０、１、２、３は、フレーム番号を示す。
サンプリング期間は、特徴量のサンプリング（抽出）が行われる期間である。図１０の例では、有効画像期間中にサンプリングが行われている。
ＤＭＡ転送期間は、サンプリングした特徴量（サンプリングデータ）をＤＲＡＭに書き込む期間である。図１０の例では、ブランキング期間中にサンプリングデータの書き込みが行われている。ｓ０は、フレーム番号０の画像データから抽出した特徴量を示す。ｓ１は、フレーム番号１の画像データから抽出した特徴量を示す。ｓ２は、フレーム番号２の画像データから抽出した特徴量を示す。
プロット期間は、特徴画像を画像データに合成（重畳）させる期間を示している。図１０の例では、次のフレームの画像データの有効画像期間内に、サンプリングデータの読み出し、特徴画像の生成、表示用画像の生成及び出力が行われる。
以上述べたように、本実施形態によれば、第１の画像処理回路では、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴量が抽出され、抽出された特徴量が第２の画像処理回路内のメモリに書き込まれる。第２の画像処理回路では、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴量が抽出されると共に、第１の画像処理回路によって書き込まれた他の分割画像の特徴量が第２の画像処理回路内のメモリから読み込まれる。そして、それらの特徴量を用いて特徴画像が生成され、生成した特徴画像が合成された表示用画像が生成される。
このような構成により、複数の分割画像を複数の画像処理回路で処理する画像処理装置において、元画像の特徴を表す特徴画像を効率よく生成することができる。
具体的には、特徴画像を合成する領域に応じて、他の画像処理回路内のメモリからの特徴量の読み出しを行わなくて済むように、特徴量を書き込むメモリが切り替えられる。その結果、ＰＣＩｅを用いた通信でボトルネックとなるリードトランザクションは行われず、ライトトランザクションのみが行われることとなり、処理の効率を向上することができる。ひいては、元画像のフレームレート（６０Ｈｚや１２０Ｈｚ）で特徴画像を更新することが可能となる。
このような構成により、複数の分割画像を複数の画像処理回路で処理する画像処理装置において、元画像の特徴を表す特徴画像を効率よく生成することができる。
具体的には、特徴画像を合成する領域に応じて、他の画像処理回路内のメモリからの特徴量の読み出しを行わなくて済むように、特徴量を書き込むメモリが切り替えられる。その結果、ＰＣＩｅを用いた通信でボトルネックとなるリードトランザクションは行われず、ライトトランザクションのみが行われることとなり、処理の効率を向上することができる。ひいては、元画像のフレームレート（６０Ｈｚや１２０Ｈｚ）で特徴画像を更新することが可能となる。
なお、本実施形態では、元画像を左右に分割して得られる左画像と右画像を処理する場合の例を示したが、元画像を上下に分割して得られる２つの画像（上画像と下画像）を処理する構成であってもよい。その場合、ＲＤＭＡＣ２０７とＲＤＭＡＣ２０８の輝度データの読み出しを同時に開始し、ＲＤＭＡＣ２０７の輝度データと、ＲＤＭＡＣ２０８の輝度データとを１つのデータ群として扱うように制御すればよい。それにより、水平方向位置毎に輝度データを得ることができ、波形モニタ画像を生成することができる。上画像と下画像が入力される場合のベクトルスコープ画像の生成方法は、左画像と右画像が入力される場合と同じである。
このように、特徴画像を生成するための演算は、複数の分割画像を得るための分割方法によって異なることがある。例えば、ＲＤＭＡＣ２０７の輝度データと、ＲＤＭＡＣ２０
８の輝度データとを別々に用いる必要がある場合と、それらの輝度データを１つのデータ群として用いる必要がある場合とがある。
そのため、画像処理回路が上記複数種類の演算を実行可能であることが好ましい。そして、サンプリングデータ演算判断部２１４により、分割方法に応じて第２の画像処理回路が実行する演算が切り替えられることが好ましい。そのような構成にすることにより、どのような分割画像が入力される場合であっても、正確な特徴画像を生成することができる。また、ユーザが演算方法の切り替えなどを行わなくて済むため、ユーザの負荷を低減することができる。
このように、特徴画像を生成するための演算は、複数の分割画像を得るための分割方法によって異なることがある。例えば、ＲＤＭＡＣ２０７の輝度データと、ＲＤＭＡＣ２０
８の輝度データとを別々に用いる必要がある場合と、それらの輝度データを１つのデータ群として用いる必要がある場合とがある。
そのため、画像処理回路が上記複数種類の演算を実行可能であることが好ましい。そして、サンプリングデータ演算判断部２１４により、分割方法に応じて第２の画像処理回路が実行する演算が切り替えられることが好ましい。そのような構成にすることにより、どのような分割画像が入力される場合であっても、正確な特徴画像を生成することができる。また、ユーザが演算方法の切り替えなどを行わなくて済むため、ユーザの負荷を低減することができる。
図２の画像処理回路は、上述した２つの演算（ＲＤＭＡＣ２０７の輝度データと、ＲＤＭＡＣ２０８の輝度データとを別々に用いる第１の演算、及び、それらの輝度データとを１つのデータ群として扱う第２の演算）を実行可能な構成を有する。
そのため、サンプリングデータ演算判断部２１４は、複数の分割画像が元画像を第１の方向（左右）に分割して得られた複数の画像である場合に、第２の画像処理回路に第１の演算を実行させればよい。また、サンプリングデータ演算判断部２１４は、複数の分割画像が元画像を第２の方向（上下）に分割して得られた複数の画像である場合に、第２の画像処理回路に第２の演算を実行させればよい。そのような制御（切替処理）を行うことにより、左画像と右画像、上画像と下画像のいずれが入力される場合であっても、演算方法が自動的に切り替えられて、正確な波形モニタ画像を生成することが可能となる。
そのため、サンプリングデータ演算判断部２１４は、複数の分割画像が元画像を第１の方向（左右）に分割して得られた複数の画像である場合に、第２の画像処理回路に第１の演算を実行させればよい。また、サンプリングデータ演算判断部２１４は、複数の分割画像が元画像を第２の方向（上下）に分割して得られた複数の画像である場合に、第２の画像処理回路に第２の演算を実行させればよい。そのような制御（切替処理）を行うことにより、左画像と右画像、上画像と下画像のいずれが入力される場合であっても、演算方法が自動的に切り替えられて、正確な波形モニタ画像を生成することが可能となる。
なお、本実施形態では、表示用画像が、所定の画像処理が施された分割画像、または、所定の画像処理が施された分割画像に特徴画像が合成された画像である。そのため、表示部１０７では、元画像に所定の画像処理を施して得られる画像に特徴画像が合成された画像が表示される。しかし、表示用画像はこれに限らない。例えば、上記所定の画像処理は行わなくてもよい。その場合には、入力された分割画像、または、入力された分割画像に特徴画像が合成された画像が表示用画像とされ、表示部１０７で、上記所定の画像処理が施されていない元画像に特徴画像が合成された画像が表示される。
なお、本実施形態では、特徴画像が、所定の画像処理が施されていない元画像の特徴を表すものとしたが、特徴画像はこれに限らない。例えば、入力された分割画像からなる元画像（入力された元画像）の特徴ではなく、現在表示されている画像（元画像に所定の画像処理を施して得られる画像）の特徴を知りたい場合もある。その場合には、各画像処理回路が、入力された分割画像に所定の画像処理を施し、所定の画像処理が施された分割画像から特徴画像の生成に必要な特徴量を抽出すれよい。そのような特徴量を用いることにより、元画像に所定の画像処理を施して得られる画像の特徴を表す特徴画像を生成することが可能となる。
なお、入力された元画像の特徴を表す特徴画像と、現在表示されている画像の特徴を表す特徴画像との両方を表示する構成であってもよい。その場合には、各画像処理回路が、入力された分割画像と、所定の画像処理が施された分割画像とから特徴量を抽出すればよい。
なお、入力された元画像の特徴を表す特徴画像と、現在表示されている画像の特徴を表す特徴画像との両方を表示する構成であってもよい。その場合には、各画像処理回路が、入力された分割画像と、所定の画像処理が施された分割画像とから特徴量を抽出すればよい。
なお、本実施形態では、画像処理装置が２つのＬＳＩ（画像処理回路）からなる場合の例を示したが、ＬＳＩの数は２つに限らない。ＬＳＩの数は、例えば、３つ、４つ、５つ、８つなどであってもよい。具体的には、各ＬＳＩが、特徴量の種類毎に、連携して処理を行う画像処理回路の数のＲＤＭＡＣを有していればよい。そして、アドレス空間が複数のＬＳＩが連携するようにマッピングされていればよい。そのような構成であれば、ＬＳＩの数に依らず上述した処理と同様の処理を行うことが可能となる。
なお、本実施形態では、波形モニタ画像とベクトルスコープ画像の両方が左画像と右画像のいずれか一方の画像の領域内に合成される場合の例を示したが、これに限らない。例
えば、波形モニタ画像とベクトルスコープ画像の一方が左画像の領域内に合成され、他方が右画像の領域内に合成されてもよい。その場合には、波形モニタ画像の生成を担うＬＳＩのＤＲＡＭに輝度データ、ベクトルスコープ画像の生成を担うＬＳＩのＤＲＡＭに色差データが書き込まれればよい。
えば、波形モニタ画像とベクトルスコープ画像の一方が左画像の領域内に合成され、他方が右画像の領域内に合成されてもよい。その場合には、波形モニタ画像の生成を担うＬＳＩのＤＲＡＭに輝度データ、ベクトルスコープ画像の生成を担うＬＳＩのＤＲＡＭに色差データが書き込まれればよい。
なお、特徴画像を合成する領域が左画像と右画像の領域を跨ぐ場合も考えられる。そのような場合には、各画像処理回路が、担当する領域内に特徴画像を合成する領域を含む全ての画像処理回路のＤＲＡＭに特徴量を書き込めばよい。そして、担当する領域内に特徴画像を合成する領域を含む各画像処理回路が、担当する領域内に合成される特徴画像を生成し、特徴画像が合成された表示用画像を生成すればよい。例えば、ベクトルスコープ画像を合成する領域が元画像の中心位置である場合も考えられる。そのような場合には、ＬＳＩ１０１が、ＤＲＡＭ１０４とＤＲＡＭ１０５に抽出した色差データを書き込み、ＬＳＩ１０２が、ＤＲＡＭ１０４とＤＲＡＭ１０５に抽出した色差データを書き込めばよい。そして、ＬＳＩ１０１が、ＤＲＡＭ１０４に書き込まれた色差データから、ベクトルスコープ画像の左半分を生成し、ＬＳＩ１０２が、ＤＲＡＭ１０５に書き込まれた色差データから、ベクトルスコープ画像の右半分を生成すればよい。
なお、本実施形態では、メモリとしてＤＲＡＭを用いたが、これに限らない。例えば、メモリとしてＳＲＡＭが用いられてもよい。
１００ 画像処理装置
１０１ ＬＳＩ
１０２ ＬＳＩ
１０１ ＬＳＩ
１０２ ＬＳＩ
Claims (6)
- 元画像の一部の領域に前記元画像の特徴を表す特徴画像を合成して表示するための表示用画像を生成する画像処理装置であって、
元画像を分割して得られる複数の分割画像がそれぞれ入力され、入力された分割画像に対応する領域の表示用画像の生成を担当する、複数の画像処理回路から構成され、
前記複数の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれていない第１の画像処理回路と、担当する領域内に特徴画像を合成する領域が含まれている第２の画像処理回路を含み、
前記第１の画像処理回路は、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出して、抽出した特徴量を前記第２の画像処理回路内のメモリに書き込み、
前記第２の画像処理回路は、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出すると共に、前記第１の画像処理回路によって書き込まれた他の分割画像の特徴量を前記第２の画像処理回路内のメモリから読み込み、それらの特徴量を用いて特徴画像を生成し、生成した特徴画像が合成された表示用画像を生成する
ことを特徴とする画像処理装置。 - 前記第２の画像処理回路は、特徴画像を生成するための複数種類の演算を実行可能であり、
前記画像処理装置は、前記複数の分割画像を得るための分割方法に応じて、特徴画像を生成するために前記第２の画像処理回路が実行する演算を切り替える切替手段を更に有する
ことを特徴とする請求項１に記載の画像処理装置。 - 前記第２の画像処理回路は、第１の演算または前記第１の演算とは異なる第２の演算を実行することにより特徴画像を生成するものであり、
前記切替手段は、前記複数の分割画像が元画像を第１の方向に分割して得られた複数の画像である場合に、前記第２の画像処理回路に前記第１の演算を実行させ、前記複数の分割画像が元画像を前記第１の方向とは異なる第２の方向に分割して得られた複数の画像である場合に、前記第２の画像処理回路に前記第２の演算を実行させる
ことを特徴とする請求項２に記載の画像処理装置。 - 前記特徴画像は、元画像の水平位置または垂直位置ごとの輝度を表す波形モニタ画像、元画像の彩度と色相を表すベクトルスコープ画像、または、元画像の画素値のヒストグラムを表す画像を含む
ことを特徴とする請求項１〜３のいずれか１項に記載の画像処理装置。 - 前記特徴画像は、元画像に所定の画像処理を施して得られる画像の特徴を表す画像であり、
各画像処理回路は、入力された分割画像に前記所定の画像処理を施し、前記所定の画像処理が施された分割画像から特徴画像の生成に必要な特徴量を抽出する
ことを特徴とする請求項１〜４のいずれか１項に記載の画像処理装置。 - 元画像の一部の領域に前記元画像の特徴を表す特徴画像を合成して表示するための表示用画像を生成する画像処理装置の制御方法であって、
前記画像処理装置は、元画像を分割して得られる複数の分割画像がそれぞれ入力され、入力された分割画像に対応する領域の表示用画像の生成を担当する、複数の画像処理回路から構成され、
前記複数の画像処理回路は、担当する領域内に特徴画像を合成する領域が含まれていない第１の画像処理回路と、担当する領域内に特徴画像を合成する領域が含まれている第２の画像処理回路を含み、
前記第１の画像処理回路が、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出して、抽出した特徴量を前記第２の画像処理回路内のメモリに書き込むステップと、
前記第２の画像処理回路が、入力された分割画像に基づき表示用画像を生成する際に、入力された分割画像から特徴画像の生成に必要な特徴量を抽出すると共に、前記第１の画像処理回路によって書き込まれた他の分割画像の特徴量を前記第２の画像処理回路内のメモリから読み込み、それらの特徴量を用いて特徴画像を生成し、生成した特徴画像が合成された表示用画像を生成するステップと、
を有することを特徴とする画像処理装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012084086A JP5968011B2 (ja) | 2012-04-02 | 2012-04-02 | 画像処理装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012084086A JP5968011B2 (ja) | 2012-04-02 | 2012-04-02 | 画像処理装置及びその制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013213928A true JP2013213928A (ja) | 2013-10-17 |
| JP2013213928A5 JP2013213928A5 (ja) | 2015-05-21 |
| JP5968011B2 JP5968011B2 (ja) | 2016-08-10 |
Family
ID=49587298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012084086A Active JP5968011B2 (ja) | 2012-04-02 | 2012-04-02 | 画像処理装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5968011B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015210375A (ja) * | 2014-04-25 | 2015-11-24 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
| JP2018082316A (ja) * | 2016-11-16 | 2018-05-24 | キヤノン株式会社 | 画像解析装置およびその制御方法 |
| WO2019111815A1 (ja) * | 2017-12-06 | 2019-06-13 | シャープ株式会社 | 映像処理装置および表示装置 |
| CN111295703A (zh) * | 2017-11-01 | 2020-06-16 | 夏普株式会社 | 影像处理装置、显示装置、影像处理方法、控制程序、以及记录介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006071938A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | 自動画像補正回路 |
| JP2007108447A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 画像表示システム、表示装置、画像再合成装置、画像再合成方法及びプログラム |
| JP2007288555A (ja) * | 2006-04-18 | 2007-11-01 | Pioneer Electronic Corp | 画像調整装置および画像調整方法 |
| JP2008205719A (ja) * | 2007-02-19 | 2008-09-04 | Sony Corp | 表示装置及び表示方法 |
-
2012
- 2012-04-02 JP JP2012084086A patent/JP5968011B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006071938A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | 自動画像補正回路 |
| JP2007108447A (ja) * | 2005-10-13 | 2007-04-26 | Sony Corp | 画像表示システム、表示装置、画像再合成装置、画像再合成方法及びプログラム |
| JP2007288555A (ja) * | 2006-04-18 | 2007-11-01 | Pioneer Electronic Corp | 画像調整装置および画像調整方法 |
| JP2008205719A (ja) * | 2007-02-19 | 2008-09-04 | Sony Corp | 表示装置及び表示方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015210375A (ja) * | 2014-04-25 | 2015-11-24 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
| JP2018082316A (ja) * | 2016-11-16 | 2018-05-24 | キヤノン株式会社 | 画像解析装置およびその制御方法 |
| CN111295703A (zh) * | 2017-11-01 | 2020-06-16 | 夏普株式会社 | 影像处理装置、显示装置、影像处理方法、控制程序、以及记录介质 |
| WO2019111815A1 (ja) * | 2017-12-06 | 2019-06-13 | シャープ株式会社 | 映像処理装置および表示装置 |
| CN111434102A (zh) * | 2017-12-06 | 2020-07-17 | 夏普株式会社 | 影像处理装置以及显示装置 |
| JPWO2019111815A1 (ja) * | 2017-12-06 | 2020-12-17 | シャープ株式会社 | 映像処理装置および表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5968011B2 (ja) | 2016-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9471955B2 (en) | Multiple display pipelines driving a divided display | |
| KR102154190B1 (ko) | 멀티칩으로 구성된 드라이버 집적 회로 및 이의 구동 방법 | |
| US20140192213A1 (en) | Video generating system with multiple image sensors and related method thereof | |
| KR102248789B1 (ko) | 이미지 해상도에 따라 리소스를 공유할 수 있는 애플리케이션 프로세서와 이를 포함하는 장치들 | |
| JP5968011B2 (ja) | 画像処理装置及びその制御方法 | |
| WO2019127922A1 (zh) | 一种数据搬运方法、计算装置及计算机可读存储介质 | |
| CN104717485A (zh) | 一种基于fpga的vga接口裸眼3d显示系统 | |
| US9753532B2 (en) | Image processing method and image processing apparatus | |
| JP5341483B2 (ja) | 画像送信装置および画像受信装置 | |
| TW200414754A (en) | System and method for processing memory with YCbCr 4:2:0 planar video data format | |
| JP2006301724A (ja) | メモリコントローラ、画像処理コントローラ及び電子機器 | |
| WO2017127189A1 (en) | Device and method of transmitting full-frame images and sub-sampled images over a communication interface | |
| KR20200095139A (ko) | 전자 장치 및 그 제어 방법 | |
| CN109308862B (zh) | 信号控制方法、控制装置、处理装置及信号控制设备 | |
| JP2011259511A (ja) | 画像処理装置及び画像処理方法 | |
| CN105741820B (zh) | 将压缩流分离成多个流 | |
| CN111768732B (zh) | 一种显示驱动装置、显示装置和显示驱动方法 | |
| KR20180056268A (ko) | 영상 처리 장치 및 그 제어 방법 | |
| US20120144150A1 (en) | Data processing apparatus | |
| JP4835872B2 (ja) | 画像処理装置 | |
| JP2013195963A (ja) | 画像処理装置、集積回路装置及び画像表示システム | |
| TWI464673B (zh) | 電子裝置以及由電子裝置傳送數據至顯示設備的方法 | |
| KR102205345B1 (ko) | 그래픽 카드가 적용된 디스플레이 장치 | |
| JP6048046B2 (ja) | 画像合成装置及び画像合成方法 | |
| KR100689591B1 (ko) | 타이밍 컨트롤러 및 타이밍 컨트롤 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160705 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5968011 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |