TWI679317B - 矽塊的品質判斷方法、矽塊的品質判斷程式及單晶矽的製造方法 - Google Patents
矽塊的品質判斷方法、矽塊的品質判斷程式及單晶矽的製造方法 Download PDFInfo
- Publication number
- TWI679317B TWI679317B TW107119816A TW107119816A TWI679317B TW I679317 B TWI679317 B TW I679317B TW 107119816 A TW107119816 A TW 107119816A TW 107119816 A TW107119816 A TW 107119816A TW I679317 B TWI679317 B TW I679317B
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon
- quality
- pull
- silicon block
- block
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本發明提供一種能夠減低下一個步驟中品質確認頻繁度的矽塊的品質判斷方法。判斷從以柴可拉斯基法拉起的單晶矽中切出的複數的矽塊的品質之矽塊的品質判斷方法,包括:取得從複數的矽塊的各自的端部切出的樣本晶圓的品質評比結果S2;取得該單晶矽的拉起實際結果資料S3;因應各個的樣本晶圓的品質評比結果,設定各個矽塊的拉起管理容許量S6、S7;以及比對取得的拉起實際結果資料、以及設定的拉起管理容許量,判斷各個矽塊的品質S8、S9。
Description
本發明係有關於矽塊的品質判斷方法、矽塊的品質判斷程式及單晶矽的製造方法。
過去,製造矽晶圓等的半導體晶圓的情況下,例如對以柴可拉斯基法拉起的單晶矽棒進行外周研削後,切掉不能夠做為產品使用的頂部與尾部。之後,藉由線鋸等的切斷裝置,將單晶矽棒切成複數的矽塊。
此時,從矽塊的端部切出樣本晶圓,藉由評比阻抗率、氧濃度、OSF(Oxidation Induced Stacking Fault ring)、Void缺陷、L/DL缺陷(Large Dislocation Loop)等的Grown-in缺陷等,來進行矽塊的品質評比。
另外,整個晶圓全面沒有Grown-in缺陷或是只有極低密度的Grown-in缺陷的晶圓被強烈地需求,伴隨而來地,沒有Grown-in缺陷或是只有極低密度的Grown-in缺陷的單晶矽棒也被強烈地需求。
作為拉起這種單晶矽的方法,例如改良拉起裝置的爐內溫度分布,一邊調整拉起速度,一邊拉起矽晶圓的方法。然而,拉起速度的管理容許量很狹小。即使矽塊的端部的結晶品質合格,當塊中間部發生拉起速度變動時,會有矽塊中產生Grown-in缺陷的情況,而在下一次步驟中發生品質不良的問題存在。在此,在不良的狀況中,將L/DL缺陷的檢出結果中的不良稱為L/DL不良,將Void缺陷的檢出結果中的不良稱為Void不良。
專利文獻1中,揭露了沿著單晶矽棒的成長軸將拉起資料讀取到電腦中,當拉起資料與目標值的差到達既定值以上時,在既定位置以上的位置切斷單晶矽棒,獲得沒有Grown-in缺陷的矽塊。
專利文獻1:日本特開2007-99556號公報
然而,專利文獻1所揭露的技術中,會管理拉起資料與目標值的差以維持既定值,所以不一定會與實際的樣品晶圓的品質評比結果一致。因此,在下一個步驟中,排除被判斷為不良品的矽塊並切斷矽塊再次進行品質評比的情況下,會不知道哪一個部份不良,所以會有品質確認頻繁度增加的問題。
本發明的目的是提供一種矽塊的品質判斷方法、矽塊的品質判斷程式及單晶矽的製造方法,能夠減低下一個步驟中的品質確認頻繁度。
本發明的矽塊的品質判斷方法,判斷從以柴可拉斯基法拉起的單晶矽中切出的複數的矽塊的品質,包括:取得從複數的矽塊的各自的端部切出的樣本晶圓的品質評比結果;取得該單晶矽的拉起實際結果資料;因應各個的樣本晶圓的品質評比結果,計算出各個矽塊的拉起管理容許量;以及比對取得的該拉起實際結果資料、以及設定的拉起管理容許量,判斷各個矽塊的品質。
在此,所謂樣本晶圓的品質評比是不存在Grown-in缺陷的單晶矽的Pv領域、Pv領域及Pi領域混合的領域、以及Pi領域的品質評比。又,拉起管理容許量是指相對於拉起目標值來說能夠容許的實際結果值的範圍,會因應於樣本晶圓的品質評比結果來設定。根據這個發明,會因應樣本晶圓的品質評比結果,設定各個矽塊的拉起管理容許量,比對每個矽塊的拉起管理容許量以及拉起實際結果資料。因此,能夠高精度地判斷超出拉起管理容許量的拉起實際結果資料,能夠減低下一個步驟的品質確認頻繁度。
本發明中,在計算出該拉起管理容許量之前,在該樣本晶圓的品質評比結果中,取得顯示L/DL(Large Dislocation Loop)不良的結果的話,除去顯示該結果的矽塊為佳。根據本發明,如果樣本晶圓顯示L/DL不良的話,切出該樣本晶圓的矽塊整個都是L/DL不良的可能性很高,因此預先除去不良品,能夠進一步減低下一個步驟中的品質確認頻繁度。
本發明中,在計算出該拉起管理容許量之前,在該樣本晶圓的品質評比結果中,取得顯示Void不良的結果的話,除去顯示該結果的矽塊為佳。根據本發明,與L/DL不良的情況相同,除去Void不良的矽塊,能夠進一步減低下一個步驟中的品質確認頻繁度。
本發明的矽塊的品質判斷程式,讓電腦執行如前述的矽塊的品質判斷方法。根據本發明,藉由讓電腦來執行,能夠促進自動化,因此能夠減低品質管理的步驟本身的負擔。
本發明的單晶矽的製造方法,包括:讓電腦執行前述的矽塊的品質判斷程式,計算出單晶矽拉起時的拉起管理容許量;以及根據計算出的拉起管理容許量,控制該單晶矽的拉起。根據本發明,根據對每個矽塊設定的拉起管理容許量,控制單晶矽的拉起,藉此能夠防止品質不合格的矽塊的產生,能夠減少不合格品的產生。
[1]單晶矽的拉起裝置1的構造。 第1圖係顯示能夠適用本發明實施型態的單晶矽10製造方法的單晶矽的拉起裝置1的構造的一例的概要圖。拉起裝置1是藉由柴可拉斯基法拉起單晶矽10的裝置,具備構成外殼的腔室2以及配置於腔室2的中心部的坩堝3。坩堝3是內側的石英坩堝3A以及外側的石墨坩堝3B所構成的雙層構造,被固定於能夠旋轉及升降的支持軸4的上端部。
坩堝3的外側設置了包圍坩堝3的阻抗加熱式的加熱器5A、5B,在此外側沿著腔室2的內面設置了隔熱材6。坩堝3的上方,與支持軸4相同的軸上設置了朝相反方向或相同方向以既定速度旋轉的線等的拉起軸7。這個拉起軸7的下端安裝了種結晶8。
腔室2內配置了筒狀的熱遮蔽體12。熱遮蔽體12對於育成中的單晶矽10,遮蔽了來自坩堝3內的矽熔液9、加熱器5A、5B或坩堝3的側壁的高溫的輻射熱,且同時對於結晶成長界面,也就是固液介面的附近,抑制熱往外部擴散,擔當控制單結晶中心部及單結晶外周部的拉起軸方向的溫度變化率的功能。又,熱遮蔽體12會發揮整流筒的功能,藉由從爐上方導入的非活性氣體,將來自矽熔液9的蒸發部分排氣到爐外。
腔室2的上部會設置氣體導入口13,將氬氣(以下稱為Ar氣)等的非活性氣體導入腔室2內。腔室2的下部會設置排氣口14,藉由未圖示的真空泵的驅動來吸引腔室2內的氣體並排出。從氣體導入口13導入腔室2內的非活性氣體,會下降到育成中的單晶矽10與熱遮蔽體12之間,經過熱遮蔽體12的下端與矽熔液9的液面之間的間隙後,朝向熱遮蔽體12的外側,甚至是坩堝3的外側流出,之後在坩堝3的外側下降,從排氣口14排出。
使用這種拉起裝置1來製造單晶矽10時,將腔室2內維持在減壓下的非活性氣體的狀態下,藉由加熱器5A、5B的加熱使填充於坩堝3的多晶矽等的固形原料熔融,形成矽熔液9。當坩堝3內形成矽熔液9時,使拉起軸7下降,將種結晶8浸漬到矽熔液9中,一邊將坩堝3及拉起軸7朝既定方向旋轉,一邊慢慢地將拉起軸7拉起,藉此育成出連接著種結晶8的單晶矽10。
[2]產生於單晶矽10內的結晶缺陷 一般都知道,以柴可拉斯基法拉起的單晶矽10中,會存在有在結晶成長時形成的結晶缺陷(Grown-in缺陷)。一般來說,單晶矽10有本徵的點缺陷Vacancy以及Interstitial Si。這些本徵的點缺陷的飽和濃度是溫度的函數,伴隨著結晶育成中的急速溫度的下降而產生點缺陷的過飽和狀態。
形成過飽和的點缺陷會因為成對消滅、外擴散.斜坡擴散等而朝向緩和過飽和狀態的方向前進。一般來說,並不能完全消除這個過飽和狀態,最終Vacancy或Interstitial Si的其中一者會成為優勢的過飽和的點缺陷而存留。一般可知當結晶成長速度快,Vacancy容易成為過飽和狀態,反之當結晶成長速度慢,Interstitial Si容易成為過飽和狀態。當這個過飽和狀態的濃度達到一定值以上,它們會凝集而在結晶成長中形成結晶缺陷(Grown-in缺陷)。
作為Vacancy為優勢的領域(V領域)的情況下的Grown-in缺陷,可知有OSF核或Void缺陷。OSF核是,將從結晶切出的樣本以濕氧環境1100℃的高溫熱處理時,從表面注入Interstitial Si,在OSF核周圍成長出積層缺陷,一邊將這個樣本放在選擇蝕刻液內搖動,一邊在選擇蝕刻時作為積層缺陷而被觀察的缺陷。因為氧化處理而成長出積層缺陷,所以稱為OSF(Oxygen induced Stacking Fault)。
Void缺陷是集合Vacancy而成的空洞狀的缺陷,一般可知內部的壁面形成有被稱為內壁氧化膜的氧化膜。這個缺陷因為檢測方法的不同而有數個名稱。以雷射光照射晶圓表面,並以檢測出其反射光.散射光等的粒子計數器來觀察的情況下,會被稱為COP(Crystal Originated Pattern Defect)。
在選擇蝕刻液內不搖動樣本並且放置比較長時間後,作為流動模樣而被觀察的情況下會被稱為FPD(Flow Pattern Defect)。將紅外光雷射從晶圓的表面入射,以檢測出該散射光的紅外散射斷層掃描來觀察的情況下,會被稱為LSTD(Laser Scattering Tomography Defect)。這些檢測方法都不同,但全部可以視作為Void缺陷。DSOD(Direct Surface Oxide Defect)也是Void缺陷中的一者。DSOD是微小的Void缺陷,存在於OSF領域。因為是微小的Void缺陷,所以無法以選擇蝕刻等觀測到。DSOD評比會藉由在晶圓上成長出氧化膜並進行Cu裝飾來檢測出缺陷。
另一方面,Interstitial Si佔優勢的情況下,會形成Interstitial Si凝集的結晶缺陷。其真實的本體雖不明確但可以認為是錯位環等,較巨大者會作為錯位環叢集而被TEM(Transmission Electron Microscopy)觀察出來。這個Interstitial Si的Grown-in缺陷使用與FPD相同的蝕刻法,也就是在選擇蝕刻液內不搖動樣本並且放置比較長時間,會觀察到貝殼狀的大的凹坑。這會稱為LEP(Large Etch Pit)。這些錯位環、錯位環叢集以及LEP匯總稱為L/DL(Large Dislocation Loop)。
[3]矽塊的品質判斷方法 本實施型態的矽塊的品質判斷方法會根據第2圖所示的流程圖來說明。本實施型態的矽塊的品質判定程式會藉由將矽塊的品質判定程式安裝到電腦中來執行。以拉起裝置1製造單晶矽10的話(步驟S1),進行單晶矽10的外周研削後,以線鋸等切斷成複數個矽塊10A、10B、10C(參照第4圖,例示了分隔成3塊的情況,但也可以是4塊以上,也可以是2塊以下)。此時,同時從矽塊10A、10B、10C的兩端切出樣本晶圓SW1、SW2、SW3、SW4,對各個樣本晶圓SW1、SW2、SW3、SW4進行品質評比。另外,樣本晶圓SW2是矽塊10A與矽塊10B的共通樣本,樣本晶圓SW3是矽塊10B與矽塊10C的共通樣本。
品質評比結束後,分別將樣本晶圓SW1、SW2、SW3、SW4的品質評比結果載入電腦(步驟S2)。又,拉起單晶矽10時的製造實際結果資料也載入電腦(步驟S3)。
電腦會判斷是否存在品質評比結果中顯示L/DL不良或Void不良的樣本晶圓SW1、SW2、SW3、SW4(步驟S4)。L/DL不良的判斷是樣本晶圓SW1、SW2、SW3、SW4中即使只有一個位置產生L/DL就會判斷為L/DL不良。又,是否為Viod不良的判斷則是會在樣本晶圓SW1、SW2、SW3、SW4中檢測出的Void缺陷在既定的數目以上,例如100個/片以上的情況下判斷為不良。L/DL不良或者是Void不良都沒有發生的情況下,前進步驟S6。有顯示L/DL不良或Void不良的樣本晶圓SW1、SW2、SW3、SW4存在的情況下,會將切出該樣本晶圓SW1、SW2、SW3、SW4的矽塊10A、10B、10C從送到下一個步驟的矽塊當中除去。
電腦會從品質評比結果中計算出能夠取得目標品質的拉起管理容許量。在此,樣本晶圓SW1、SW2、SW3、SW4的品質如第3圖所示,是會隨著拉起速度而變化。具體來說,拉起速度快的情況下,會產生空洞的凝集體Void。另一方面,拉起速度慢的情況下,晶格間矽原子過剩,產生晶格間矽的凝集體L/DL。另外,本實施型態的拉起速度是將拉起速度做移動平均化的值,是與第3圖的右邊的缺陷分布之間具有最高相關性的移動平均速度。例如,能夠採用50分至200分的範圍內時間移動平均速度。反過來說,在50分至200分的範圍內,一般存在著相關性最高的時間移動平均速度。又,本實施型態中,將拉起速度作為管理容許量的指標,但並不限定於此,檢測出單晶矽10的直徑並控制為一定值的情況下,也可以適用本發明。
然後產生Void的領域與產生L/DL的領域之間,存在有Pv領域、Pi領域這兩個無缺陷領域。Pv領域指在as-grown狀態下含有氧析出核,實施低溫與高溫(例如800℃與1000℃)的2階段熱處理的情況下容易產生氧析出物的領域。Pi領域是指在as-grown狀態下幾乎不含有氧析出核,即使實施熱處理也難以產生氧析出物的領域。關於Pv領域或Pi領域的領域判斷,因為會評比熱處理後的氧析出物的析出狀態,所以Pv領域或Pi領域的判斷結果會受到氧濃度的影響。結果,後述的無缺陷容許量以及新管理線就會受到氧濃度的影響。
無缺陷領域是指以OSF領域支配的結晶成長速度及L/DL領域支配的結晶成長速度之間的結晶成長速度形成,由空洞優勢領域(Pv領域)及晶格間矽優勢領域(Pi領域)構成。以無缺陷領域的結晶成長速度拉起的無缺陷結晶可以說是沒有或者是極少COP或錯位叢集等的Grown-in缺陷之良質的單晶矽。因此,利用無缺陷領域下的結晶成長速度,進行單晶矽的拉起控制會在確保單晶矽的品質這點上相當重要。
本實施型態中,如第3圖所示,產生Void的領域與產生L/DL的領域之間,因應於被採取出來的樣本晶圓SW1、SW2、SW3、SW4的Pv領域、Pi領域的存在,也就是無缺陷領域的存在,而設定出成為拉起管理容許量之拉起速度容許量。另外,第3圖的情況下,成為無缺陷領域的拉起速度容許量,會成為無缺陷領域中央的拉起速度(理想的拉起速度的目標值)的5%。
具體來說,進行樣本晶圓SW1、SW2、SW3、SW4的缺陷分布評比,對照這些晶圓面的Pv領域及Pi領域形成的圖樣與第3圖左側顯示的缺陷分布及拉起速度的關係,藉此能夠把握實際的拉起速度相對於無缺陷領域上限(OSF領域與Pv領域的交界)的拉起速度之容許量(以下,稱為上側無缺陷容許量)以及實際的拉起速度相對於無缺陷領域下限(Pi領域與L/DL領域的交界)的拉起速度之容許量(以下,稱為下側無缺陷容許量)。
也就是說,當實際的拉起速度接近無缺陷領域上限(OSF領域與Pv領域的交界)的情況下,會將上限無缺陷容許量設定較小,將下限無缺陷容許量設定較大。另一方面,當接近無缺陷領域下限(Pi領域與L/DL領域的交界)的情況下,會將上限無缺陷容許量設定較大,將下限無缺陷容許量設定較小。例如,本實施型態中,只有Pv領域的樣本晶圓SW1的情況下,上側無缺陷容許量會被設定為相對於拉起速度的目標值的0.5%,下側無缺陷容許量會被設定為相對於拉起速度的目標值的4.5%。
同樣地,樣本晶圓SW2的情況下,上側無缺陷容許量被設定為2.5%,下側無缺陷容許量被設定為2.5%。樣本晶圓SW3的情況下,上側無缺陷容許量被設定為3%,下側無缺陷容許量被設定為2%。樣本晶圓SW4的情況下,上側無缺陷容許量被設定為4.8%,下側無缺陷容許量被設定為0.2%。另外,當樣本晶圓SW1、SW2、SW3、SW4產生既定數目以上的Void的情況下、產生L/DL的情況下,不需要設定拉起管理容許量,就將產生的矽塊10A、10B、10C作為不良品除去。
接著回到第2圖,根據拉起管理容許量來設定新管理線(步驟S7)。具體來說,從矽塊兩端的矽晶圓的缺陷分布評價結果,來掌握實際的拉起速度下的上側無缺陷容許量以及下側無缺陷容許量。接著,把握對應到無缺陷領域的中央之拉起速度(理想的速度目標值)。關於矽塊的內部,將矽塊兩端的無缺陷領域上限之間連結線設定為上側的新管理線,將矽塊兩端的無缺陷領域下限之間連結線設定為下側的新管理線。另外,第4(B)圖中雖然以直線設定上限的新管理線以及下限的新管理線,但並不限定於此。
接著回到第2圖,電腦執行拉起實際結果資料與拉起管理容許量的比對(步驟S8)。習知的拉起速度管理線如第4(A)圖所示,相對於拉起速度的目標值來說,均等地設定於Void側領域、L/DL側領域,將這個習知管理線拉起,當超過速度實際結果值的情況下,判斷該矽塊10A、10B、10C為不良品。
對此,本實施型態的拉起速度的新管理線如第4(B)圖所示,會因應樣本晶圓SW1、SW2、SW3、SW4的評比結果來變更拉起速度的管理線。結果,如第4(B)圖所示,習知的管理線下被判斷為良品的矽塊10B,在本實施型態的拉起速度的新管理線下,被判斷為有不良風險(步驟S9)。被判斷為有不良風險的情況下,除去矽塊10B,在下一個步驟,將被排除的矽塊10B分割為複數的晶圓,實施再評比(步驟S10)。另外,被判斷為有不良風險的矽塊10B也可以就直接廢棄。被判斷為沒有不良風險的情況下,將矽塊10B排除於下一個步驟。
當電腦的矽塊10A、10B、10C的品質判斷方法結束,在下一個單晶矽10拉起時,基於算出的拉起速度的新管理線,來進行單晶矽的拉起控制。
[4]實施型態的作用及效果 像這樣根據本實施型態,拉起速度的管理新線會因應進行的品質評比的樣本晶圓SW1、SW2、SW3、SW4而算出。因此,即使是習知技術中被判斷為非不良的矽塊10B,因為被判斷為有不良的風險,所以能夠減低將不良的矽塊10B送到下一步驟的可能性,減低下一個步驟中的品質確認的頻繁度。
又,在拉起速度的管理新線算出前,藉由進行L/DL判斷以及Void判斷,能夠事先排除掉明顯不良的矽塊10A、10B、10C,因此能夠預先除去不良品,進一步加減低下一個步驟中的品質確認頻繁度。
將第2圖所示的連續的流程圖的矽塊的品質判斷方法,作為電腦上的程式來執行,藉此能夠促進自動化,因此能夠減低品質管理的步驟本身的負擔。根據對於每個矽塊10A、10B、10C設定的拉起速度的新管理線,藉由控制單晶矽10的拉起,能夠防止產生品質不合格的矽塊10A、10B、10C,減少不合格品的產生。 [實施例]
接著,說明本發明的實施例。另外,本發明並不限定於實施例。關於被排除的矽塊10B,將其分割為複數個晶圓並對各個的晶圓進行評比,之後得到第5圖所示的結果。以習知管理線來管理的情況下,在拉起實際結果在Void側取得峰值的情況,以及在L/DL側取得峰值的情況,進行品質評比,做良品、不良品的判斷。
另一方面,以新管理線來管理的情況下,進行拉起實際結果超過新管理線之A1領域以及A2領域的晶圓W1的良品、不良品的判斷。A1領域的晶圓W1的Void的分布圖中,確認了晶圓W1的周圍產生了環狀的Void。A2領域的晶圓W1的Void的分布圖中,確認了晶圓W2的中央與周圍產生了環狀的Void。又,對其他部分進行判斷後,如第6圖所示,在A3領域產生了L/DL,在A4領域及A5領域產生了Void。
矽塊10B的品質評比的結果顯示於表1。習知方法的情況下,如果不評比取得拉起實際結果的峰值之全部的晶圓的品質的話,就無法抽出不良的部分。另一方面,實施例的情況下,僅對拉起實際結果超過新管理線的A1領域至A5領域的晶圓進行評比。將結果顯示於表1。
[表1]
習知方法中,進行809片的樣本的品質評比,發現22片的不良品。另一方面,實施例中,進行376片的樣本的品質評比,發現與習知方法相同的22片的不良品。從這個結果能夠確認到,藉由利用本實施例的新管理線之品質判斷方法,在排出的矽塊10B中,能夠大幅地削減要進行在品質評價的晶圓的片數,能夠確認下一個步驟的品質評比頻繁度。
1‧‧‧拉起裝置
2‧‧‧腔室
3‧‧‧坩堝
3A‧‧‧石英坩堝
3B‧‧‧石墨坩堝
4‧‧‧支持軸
5A、5B‧‧‧加熱器
6‧‧‧隔熱材
7‧‧‧拉起軸
8‧‧‧種結晶
9‧‧‧矽熔液
10‧‧‧單晶矽
10A、10B、10C‧‧‧矽塊
12‧‧‧熱遮蔽體
13‧‧‧氣體導入口
14‧‧‧排氣口
SW1、SW2、SW3、SW4‧‧‧樣本晶圓
W1‧‧‧晶圓
第1圖係顯示本發明實施型態的單晶矽拉起裝置的概要圖。 第2圖係顯示該實施型態的單晶矽的品質判斷方法的流程圖。 第3圖係用以說明該實施型態的管理容許量的概要圖。 第4圖係用以說明該實施型態的管理容許量的概要圖。 第5圖係顯示實施例的品質判斷結果的圖表。 第6圖係顯示實施例的品質判斷結果的圖表。
Claims (5)
- 一種矽塊的品質判斷方法,判斷從以柴可拉斯基法依照預先設定的拉起管理容許量拉起的單晶矽中切出的複數的矽塊的品質,包括:取得從複數的矽塊的各自的端部切出的樣本晶圓的品質評比結果;取得該單晶矽的拉起實際結果資料;將該各個的樣本晶圓的品質評比結果對照晶圓缺陷分布及拉起速度關係圖,以設定該各個矽塊的新拉起管理容許量;以及比對取得的該拉起實際結果資料、以及設定後的新拉起管理容許量,判斷各個矽塊的品質,其中,該品質評比的項目為「Void不良」以及「L/DL(Large Dislocation Loop)不良」。
- 如申請專利範圍第1項所述之矽塊的品質判斷方法,其中:在設定該管理容許量之前,在該樣本晶圓的品質評比結果中,取得顯示L/DL不良的結果的話,除去顯示該結果的矽塊。
- 如申請專利範圍第1或2項所述之矽塊的品質判斷方法,其中:在設定該管理容許量之前,在該樣本晶圓的品質評比結果中,取得顯示Void不良的結果的話,除去顯示該結果的矽塊。
- 一種矽塊的品質判斷程式,讓電腦執行如申請專利範圍第1至3項任一項所述之矽塊的品質判斷方法。
- 一種單晶矽的製造方法,包括:讓電腦執行如申請專利範圍第4項所述之矽塊的品質判斷程式,設定單晶矽拉起時的新拉起管理容許量;以及根據設定後的新拉起管理容許量,控制該單晶矽的拉起。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-210658 | 2017-10-31 | ||
JP2017210658A JP6897497B2 (ja) | 2017-10-31 | 2017-10-31 | シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201918593A TW201918593A (zh) | 2019-05-16 |
TWI679317B true TWI679317B (zh) | 2019-12-11 |
Family
ID=66331574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107119816A TWI679317B (zh) | 2017-10-31 | 2018-06-08 | 矽塊的品質判斷方法、矽塊的品質判斷程式及單晶矽的製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6897497B2 (zh) |
KR (1) | KR102369392B1 (zh) |
CN (1) | CN111601916A (zh) |
TW (1) | TWI679317B (zh) |
WO (1) | WO2019087469A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7238815B2 (ja) * | 2020-01-30 | 2023-03-14 | 株式会社Sumco | 単結晶製造管理システム |
US11618971B2 (en) * | 2020-09-29 | 2023-04-04 | Sumco Corporation | Method and apparatus for manufacturing defect-free monocrystalline silicon crystal |
JP7375716B2 (ja) * | 2020-09-30 | 2023-11-08 | 株式会社Sumco | 単結晶シリコンブロックの結晶欠陥に関する品質評価方法、単結晶シリコンブロックの品質評価プログラム、単結晶シリコンブロックの製造方法およびシリコンウェーハの製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200625494A (en) * | 2004-08-05 | 2006-07-16 | Komatsu Denshi Kinzoku Kk | Method for estimating quality of silicon single crystal |
US20100111802A1 (en) * | 2008-10-27 | 2010-05-06 | Sumco Corporation | Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4537643B2 (ja) | 2002-01-24 | 2010-09-01 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法 |
JP4701738B2 (ja) * | 2005-02-17 | 2011-06-15 | 株式会社Sumco | 単結晶の引上げ方法 |
JP4792903B2 (ja) | 2005-10-04 | 2011-10-12 | 信越半導体株式会社 | 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム |
CN101437988A (zh) * | 2006-03-03 | 2009-05-20 | 国立大学法人新潟大学 | 通过CZ法生产Si单晶锭料的方法 |
JP5204415B2 (ja) * | 2006-03-03 | 2013-06-05 | 国立大学法人 新潟大学 | CZ法によるSi単結晶インゴットの製造方法 |
KR101119721B1 (ko) * | 2006-06-09 | 2012-03-22 | 가부시키가이샤 섬코 | 단결정 실리콘 웨이퍼의 cop 평가 방법 |
JP2010116271A (ja) * | 2008-11-11 | 2010-05-27 | Sumco Corp | シリコン単結晶の育成方法及びシリコン単結晶インゴット |
JP5552875B2 (ja) * | 2010-04-12 | 2014-07-16 | 株式会社Sumco | 単結晶の製造方法および半導体ウェーハの製造方法 |
KR101997561B1 (ko) * | 2013-02-22 | 2019-07-08 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정봉의 제조방법 |
-
2017
- 2017-10-31 JP JP2017210658A patent/JP6897497B2/ja active Active
-
2018
- 2018-06-08 TW TW107119816A patent/TWI679317B/zh active
- 2018-07-10 CN CN201880070815.3A patent/CN111601916A/zh active Pending
- 2018-07-10 KR KR1020207014051A patent/KR102369392B1/ko active IP Right Grant
- 2018-07-10 WO PCT/JP2018/026099 patent/WO2019087469A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200625494A (en) * | 2004-08-05 | 2006-07-16 | Komatsu Denshi Kinzoku Kk | Method for estimating quality of silicon single crystal |
US20100111802A1 (en) * | 2008-10-27 | 2010-05-06 | Sumco Corporation | Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer |
Also Published As
Publication number | Publication date |
---|---|
KR20200073264A (ko) | 2020-06-23 |
JP6897497B2 (ja) | 2021-06-30 |
KR102369392B1 (ko) | 2022-03-02 |
CN111601916A (zh) | 2020-08-28 |
TW201918593A (zh) | 2019-05-16 |
WO2019087469A1 (ja) | 2019-05-09 |
JP2019081680A (ja) | 2019-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6893499B2 (en) | Silicon single crystal wafer and method for manufacturing the same | |
US8864906B2 (en) | Method for producing silicon wafer | |
JP5946001B2 (ja) | シリコン単結晶棒の製造方法 | |
JP6724142B2 (ja) | 均質な径方向の酸素変化量を有するシリコンウェハ | |
TWI679317B (zh) | 矽塊的品質判斷方法、矽塊的品質判斷程式及單晶矽的製造方法 | |
US20130323153A1 (en) | Silicon single crystal wafer | |
WO2008029579A1 (fr) | Tranche de silicium monocristallin et procédé de fabrication associé | |
US20090061140A1 (en) | Silicon Single Crystal Producing Method, Annealed Wafer, and Method of Producing Annealed Wafer | |
JP2010132509A (ja) | シリコン単結晶の育成方法及びシリコンウェーハの検査方法 | |
JP4193610B2 (ja) | 単結晶の製造方法 | |
JP3601328B2 (ja) | シリコン単結晶の製造方法およびこの方法で製造されたシリコン単結晶とシリコンウエーハ | |
JP2005015312A (ja) | 単結晶の製造方法及び単結晶 | |
JP2002145697A (ja) | 単結晶シリコンウェーハ、インゴット及びその製造方法 | |
JP2005015313A (ja) | 単結晶の製造方法及び単結晶 | |
JP2004149374A (ja) | シリコンウェーハの製造方法 | |
JP6418085B2 (ja) | シリコン単結晶の検査方法および製造方法 | |
JP2005015290A (ja) | 単結晶の製造方法及び単結晶 | |
JP2001156074A (ja) | シリコンウェーハの熱処理方法 | |
JP5282762B2 (ja) | シリコン単結晶の製造方法 | |
JP2003321297A (ja) | シリコン単結晶の製造方法及びシリコン単結晶ウェーハ | |
JP6512184B2 (ja) | シリコンウェーハの製造方法 | |
TW202407169A (zh) | 矽晶體的生產方法 | |
KR100742337B1 (ko) | 실리콘 단결정 성장 방법 | |
JP4881539B2 (ja) | 単結晶の製造方法及び単結晶 | |
JP2005029467A (ja) | シリコンウエーハの評価方法 |