WO2019087469A1 - シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法 - Google Patents

シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法 Download PDF

Info

Publication number
WO2019087469A1
WO2019087469A1 PCT/JP2018/026099 JP2018026099W WO2019087469A1 WO 2019087469 A1 WO2019087469 A1 WO 2019087469A1 JP 2018026099 W JP2018026099 W JP 2018026099W WO 2019087469 A1 WO2019087469 A1 WO 2019087469A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
quality
pulling
silicon block
single crystal
Prior art date
Application number
PCT/JP2018/026099
Other languages
English (en)
French (fr)
Inventor
康裕 齋藤
智司 工藤
俊二 倉垣
大基 金
Original Assignee
株式会社Sumco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Sumco filed Critical 株式会社Sumco
Priority to CN201880070815.3A priority Critical patent/CN111601916A/zh
Priority to KR1020207014051A priority patent/KR102369392B1/ko
Publication of WO2019087469A1 publication Critical patent/WO2019087469A1/ja

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Definitions

  • the present invention relates to a method of determining the quality of a silicon block, a program for determining the quality of a silicon block, and a method of manufacturing a silicon single crystal.
  • the top and tail portions which can not be used as products are cut off. Thereafter, the silicon single crystal ingot is cut into a plurality of silicon blocks by a cutting device such as a wire saw.
  • sample wafers are cut out from the end of the silicon block, and resistivity, oxygen concentration, Grown-in defects such as oxidation induced stacking fault ring (OSF), void defects, L / DL defects (Large Dislocation Loop), etc. are evaluated. The quality of the silicon block is evaluated by doing this.
  • OSF oxidation induced stacking fault ring
  • void defects void defects
  • L / DL defects Large Dislocation Loop
  • pulling data is taken into a computer along a growth axis of a silicon single crystal ingot, and when the difference between the pulling data and the target value becomes a predetermined value or more, the predetermined position or more is obtained.
  • a technique is disclosed for cutting a silicon single crystal ingot at a position to obtain a grown-in defect free silicon block.
  • An object of the present invention is to provide a method of judging quality of a silicon block, a program of judging quality of a silicon block, and a method of manufacturing a silicon single crystal capable of reducing the frequency of quality confirmation in the next step.
  • the method for determining the quality of a silicon block according to the present invention is a method for determining the quality of a silicon block, which determines the quality of a plurality of silicon blocks cut out from a silicon single crystal pulled up by the Czochralski method.
  • a procedure for acquiring the quality evaluation result of the sample wafer cut out from each end, a procedure for acquiring the pulling result data of the silicon single crystal, and each silicon block according to the quality evaluation result of each sample wafer Implementing a step of setting a pulling management margin in the step of determining the quality of each silicon block by collating the obtained pulling result data with the pulling management margin thus set. .
  • the quality evaluation of the sample wafer refers to the quality evaluation in the Pv region, the Pv region and the Pi region, and the Pi region of the silicon single crystal without the Grown-in defect.
  • the pulling management margin means the range of acceptable actual values to the pulling target value, and is set according to the quality evaluation result of the sample wafer.
  • the pulling management margin in each silicon block is set according to the quality evaluation result of the sample wafer, and the pulling management margin for each silicon block is collated with the pulling result data. For this reason, it is possible to determine with high accuracy the pulling-up result data that is out of the pulling management margin, and it is possible to reduce the frequency of quality confirmation in the next process.
  • a step of excluding the silicon block indicating the result is performed prior to the step of setting the pull-up management margin.
  • a step of excluding the silicon block indicating the result is performed prior to the step of setting the pull-up management margin.
  • a step of excluding the silicon block indicating the result is performed prior to the step of setting the pull-up management margin.
  • the quality determination program for a silicon block according to the present invention is characterized by making a computer execute the quality determination method for a silicon block described above. According to the present invention, by causing the computer to execute, automation can be promoted, and therefore the burden on the quality control process itself can be reduced.
  • the method of manufacturing a silicon single crystal according to the present invention causes a computer to execute the above-mentioned quality judgment program of silicon blocks, and calculates a pulling management margin at the time of pulling a silicon single crystal, and based on the pulling management margin calculated. And controlling pulling of the silicon single crystal. According to the present invention, by controlling the pulling of the silicon single crystal on the basis of the pulling control margin set for each silicon block, it is possible to prevent the occurrence of the silicon block which is the quality rejection, and to reject the product. The occurrence can be reduced.
  • FIG. 1 is a schematic view showing a silicon single crystal pulling apparatus according to an embodiment of the present invention.
  • the flowchart which shows the quality determination method of the silicon single crystal in the said embodiment.
  • FIG. 1 is a schematic view showing an example of the structure of a silicon single crystal pulling apparatus 1 to which the method of manufacturing silicon single crystal 10 according to the embodiment of the present invention can be applied. It is shown.
  • the pulling apparatus 1 is an apparatus for pulling up the silicon single crystal 10 by the Czochralski method, and includes a chamber 2 constituting an outer shell and a crucible 3 disposed in the center of the chamber 2.
  • the crucible 3 has a double structure composed of an inner quartz crucible 3A and an outer graphite crucible 3B, and is fixed to the upper end portion of the support shaft 4 which can be rotated and raised and lowered.
  • a heat insulating material 6 is provided along the inner surface of the chamber 2.
  • a pulling-up shaft 7 such as a wire that rotates coaxially with the support shaft 4 at a predetermined speed in the opposite direction or in the same direction is provided.
  • the seed crystal 8 is attached to the lower end of the pulling shaft 7.
  • a cylindrical heat shield 12 is disposed in the chamber 2.
  • the heat shield 12 shields high temperature radiation heat from the silicon melt 9 in the crucible 3, the heaters 5A, 5B, and the side wall of the crucible 3 with respect to the silicon single crystal 10 being grown, and is a crystal growth interface. In the vicinity of the solid-liquid interface, it plays a role of suppressing the diffusion of heat to the outside and controlling the temperature gradient in the pulling axis direction of the single crystal central portion and the single crystal outer peripheral portion.
  • the heat shield 12 also has a function as a flow straightening cylinder which exhausts the evaporation part from the silicon melt 9 to the outside of the furnace by the inert gas introduced from above the furnace.
  • a gas inlet 13 for introducing an inert gas such as argon gas (hereinafter, referred to as Ar gas) into the chamber 2 is provided at the top of the chamber 2.
  • Ar gas an inert gas
  • an exhaust port 14 for sucking and discharging the gas in the chamber 2 by driving a vacuum pump (not shown) is provided at the lower part of the chamber 2.
  • the inert gas introduced into the chamber 2 from the gas inlet 13 descends between the growing silicon single crystal 10 and the thermal shield 12, and the lower end of the thermal shield 12 and the liquid surface of the silicon melt 9. After flowing through the gap between the heat shield 12 and the heat shield 12, it flows toward the outside of the heat shield 12 and further to the outside of the crucible 3, and then descends the outside of the crucible 3 and is discharged from the exhaust port 14.
  • the solid raw material such as polycrystalline silicon filled in the crucible 3 is heated 5A while maintaining the inside of the chamber 2 in an inert gas atmosphere under reduced pressure. , 5B to form a silicon melt 9 by melting.
  • the pull-up shaft 7 is lowered to immerse the seed crystal 8 in the silicon melt 9 and the crucible 3 and the pull-up shaft 7 are rotated in a predetermined direction. 7 is gradually pulled up, thereby growing the silicon single crystal 10 connected to the seed crystal 8.
  • [2] Crystal Defects Formed in Silicon Single Crystal 10 In the silicon single crystal 10 pulled up by the Czochralski method, there are crystal defects (Grown-in defects) formed during crystal growth. It has been known. In general, the silicon single crystal 10 has intrinsic point defects Vacancy and Interstitial Si. The saturation concentration of these intrinsic point defects is a function of temperature, and with the rapid drop in temperature during crystal growth, a supersaturation state of point defects occurs.
  • the point defect that has become oversaturated proceeds in the direction of relieving the oversaturation state by pair annihilation, outward diffusion, slope diffusion, and the like. Generally, this supersaturation state can not be completely eliminated, and eventually either Vacancy or Interstitial Si remains as a dominant supersaturation point defect. It is known that Vacancy is likely to be in a supersaturation state when the crystal growth rate is fast, and that Interstitial Si is likely to be in a supersaturation state when the crystal growth rate is slow. When the concentration in the supersaturated state becomes a certain level or more, they aggregate and form crystal defects (grown-in defects) during crystal growth.
  • OSF nuclei and Void defects are known as Grown-in defects in the region where Vacancy is dominant (V region).
  • OSF nuclei When OSF nuclei are heat-treated at a high temperature of about 1100 ° C in a wet oxygen atmosphere, interstitial Si is injected from the surface, and stacking faults (SF) grow around the OSF nuclei, and this sample is selected These defects are observed as stacking faults when selective etching is performed while being shaken in an etching solution. It is called OSF (Oxygen induced Stacking Fault) because a stacking fault grows by oxidation treatment.
  • OSF Oxygen induced Stacking Fault
  • the Void defect is a cavity-like defect formed by vacancies, and an oxide film called an inner wall oxide film is formed on the inner wall.
  • This defect has several designations depending on the method to be detected.
  • COP Crystal Originated Pattern Defect
  • FPD Flow Pattern Defect
  • LSTD Laser Scattering Tomography Defect
  • DSOD Direct Surface Oxide Defect
  • the quality determination program of a silicon block in the present embodiment can be executed by installing the quality determination program of a silicon block in a computer.
  • the silicon single crystal 10 is manufactured by the pulling apparatus 1 (procedure S1)
  • the periphery of the silicon single crystal 10 is ground and then cut into a plurality of silicon blocks 10A, 10B and 10C with a wire saw or the like (see FIG. Although the case where it divides
  • sample wafers SW1, SW2, SW3 and SW4 are simultaneously cut out from both ends of each of the silicon blocks 10A, 10B and 10C, and quality evaluation is performed on each of the sample wafers SW1, SW2, SW3 and SW4.
  • the sample wafer SW2 is a common sample of the silicon block 10A and the silicon block 10B
  • the sample wafer SW3 is a common sample of the silicon block 10B and the silicon block 10C.
  • step S2 the quality evaluation results of the respective sample wafers SW1, SW2, SW3 and SW4 are taken into the computer.
  • manufacturing result data at the time of pulling up the silicon single crystal 10 is also taken into the computer (step S3).
  • the computer determines whether or not the sample wafers SW1, SW2, SW3, and SW4 indicating L / DL failure or Void failure exist in the quality evaluation result (step S4).
  • the determination of L / DL failure is made as L / DL failure if L / DL occurs even at one place in the sample wafers SW1, SW2, SW3, and SW4.
  • the determination as to whether or not there is a Void defect is determined as a defect when there are a predetermined number of Void defects detected by the sample wafers SW1, SW2, SW3 and SW4, for example, 100 / piece or more. If neither L / DL failure nor Void failure exists, the process proceeds to step S6.
  • silicon blocks 10A, 10B, 10C from which the sample wafers SW1, SW2, SW3, SW4 are cut out are sent to the next process Exclude from block (step S5).
  • the computer calculates an increase management margin capable of acquiring the target quality from the quality evaluation result (step S6).
  • the quality of the sample wafers SW1, SW2, SW3, and SW4 changes depending on the pulling rate, as shown in FIG. Specifically, when the pulling rate is high, Void, which is an aggregate of pores, is generated. On the other hand, when the pulling rate is slow, interstitial silicon atoms become excessive, and an aggregate of interstitial silicon, L / DL, is generated.
  • the pulling speed in the present embodiment is a moving average of the pulling speeds, and refers to a moving average speed having the highest correlation with the defect distribution in the right diagram of FIG. 3. For example, a temporal moving average velocity in the range of 50 to 200 minutes can be employed.
  • the highest correlated temporal moving average speed is generally present.
  • the pulling speed is used as an index of the management margin, the present invention is not limited to this, and the present invention may be applied when detecting the diameter of the straight barrel of the silicon single crystal 10 and controlling this constant. .
  • the Pv region is a region that contains oxygen precipitation nuclei in the as-grown state, and is a region in which oxygen precipitates are easily generated when heat treatment of two stages of low temperature and high temperature (for example, 800 ° C. and 1000 ° C.) is performed.
  • the Pi region is a region that contains almost no oxygen precipitate nuclei in the as-grown state, and that oxygen precipitates are less likely to be generated even when heat treatment is performed.
  • the evaluation result of the Pv area or the Pi area is influenced by the oxygen concentration in order to evaluate the precipitation state of the oxygen precipitate after the heat treatment.
  • the defect free margin and the new control line described later are affected by the oxygen concentration.
  • the defect-free region is formed at a crystal growth rate between the crystal growth rate controlled by the OSF region and the crystal growth rate controlled by the L / DL region, the vacancy dominated region (Pv region), and the interstitial silicon Composed of dominant regions (Pi regions).
  • the defect-free crystal pulled at the crystal growth rate in the defect-free region can be said to be a good-quality silicon single crystal free from or having very few Grown-in defects such as COP and dislocation clusters. Therefore, it is important to control the pulling of the silicon single crystal by the crystal growth rate in the defect free region in order to secure the quality of the silicon single crystal.
  • the pulling speed margin serving as the pulling management margin is set.
  • the pulling speed margin which is the defect free area is 5% of the pulling speed at the center of the defect free area (the target value of the ideal pulling speed).
  • the defect distribution of the sample wafers SW1, SW2, SW3 and SW4 is evaluated, and the pattern formed by the Pv area and the Pi area in the wafer surface and the relation between the defect distribution and the pulling speed illustrated on the left side of FIG.
  • the margin for the pull-up speed of the defect-free upper limit (OSF area and Pv area boundary) of the actual pull-up speed (hereinafter referred to as the upper defect-free margin) and the defect-free area of the actual pull-up speed A margin (hereinafter referred to as a lower non-defective margin) with respect to the pulling speed at the lower limit (the boundary between the Pi area and the L / DL area) can be grasped.
  • the upper defect-free margin is set small and the lower defect-free margin is set large.
  • the upper non-defective margin is set large and the lower non-defective margin is set small.
  • the upper non-defective margin is 0.5% to the target value of the pulling speed, and the lower non-defective margin is relative to the target value of the pulling speed. 4.5% is set.
  • the upper defect free margin is set to 2.5% and the lower defect free margin is set to 2.5%
  • the upper defect free margin is 3% and the lower defect free
  • the defect margin is set to 2%
  • the upper non-defective margin is set to 4.8% and the lower non-defective margin is set to 0.2%.
  • a new management line is set based on the pulling up management margin (step S7). Specifically, the upper defect free margin and the lower defect free margin at the actual pulling speed are grasped from the defect distribution evaluation result of the sample wafer at both ends of the silicon block. Next, the pulling speed (the target value of the ideal speed) corresponding to the center of the non-defective area is grasped.
  • the line connecting the defect-free upper limits at both ends of the silicon block is set as the upper new control line, and the line connecting the defect-free lower limits at both ends of the silicon block is the lower new control line Set as In FIG. 4B, although the upper limit new control line and the lower limit new control line are set in a straight line, the present invention is not necessarily limited to this.
  • step S8 the computer collates the pulling result data with the pulling management margin.
  • the control line of the conventional pulling speed is uniformly set in the Void side area and the L / DL side area with respect to the target value of the pulling speed, and this conventional management line is drawn up.
  • the silicon blocks 10A, 10B, and 10C are determined to be defective products.
  • the new management line of the pulling speed of the present embodiment manages the pulling speed according to the evaluation results of the obtained sample wafers SW1, SW2, SW3, and SW4. I decided to change the line.
  • the silicon block 10B determined to be non-defective in the conventional control line is determined to have a failure risk in the new control line of the pulling speed according to the present embodiment (see FIG. Step S9). If it is determined that there is a failure risk, the silicon block 10B is excluded, and in the next step, the excluded silicon block 10B is divided into a plurality of wafers, and reevaluation is performed (step S10). The silicon block 10B determined to have the risk of failure may be discarded as it is. If it is determined that there is no failure risk, the silicon block 10B is paid out to the next process.
  • the pulling control of silicon single crystal 10 is performed based on the new control line of the calculated pulling speed when pulling up the next silicon single crystal 10. .
  • the management new line of the pulling speed is calculated according to the sample wafers SW1, SW2, SW3, and SW4 subjected to the quality evaluation. Therefore, even the silicon block 10B which has conventionally been determined not to be defective is determined to have a defect risk, so the possibility of sending the defective silicon block 10B in the next step is reduced, and the quality confirmation in the next step The frequency can be reduced.
  • the silicon blocks 10A, 10B, and 10C which are obviously defective can be paid out in advance by performing the L / DL determination and the Void determination before calculating the management new line of the pulling speed, the defective product is preliminarily determined. Excluding them, the frequency of quality confirmation in the next step can be further reduced.
  • the present invention is not limited to the examples.
  • the dispensed silicon block 10B was divided into a plurality of wafers, and each wafer was evaluated. As a result, results shown in FIG. 5 were obtained.
  • the quality evaluation was performed to determine the non-defective product and the non-defective product in the case where the pulling record had a peak on the Void side and in the case where the peak was taken on the L / DL side.
  • the quality evaluation of 809 samples was performed, and 22 defective products were found.
  • the quality evaluation of 376 samples was performed, and 22 defective products similar to the conventional method were found. From this result, by performing the quality determination method using the new control line of this embodiment, the number of wafers to be subjected to requality evaluation can be significantly reduced in the dispensed silicon block 10B, and the quality evaluation frequency in the next process could be reduced.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

チョクラルスキー法により引き上げられたシリコン単結晶から切り出された複数のシリコンブロックの品質を判定するシリコンブロックの品質判定方法は、複数のシリコンブロックのそれぞれの端部から切り出されたサンプルウェーハの品質評価結果を取得する手順(S2)と、シリコン単結晶の引き上げ実績データを取得する手順(S3)と、それぞれのサンプルウェーハの品質評価結果に応じて、それぞれのシリコンブロックにおける引き上げ管理マージンを設定する手順(S6、S7)と、取得された引き上げ実績データと、設定された引き上げ管理マージンとを照合し、それぞれのシリコンブロックの品質を判定する手順(S8、S9)と、を実施する。

Description

シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法
 本発明は、シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法に関する。
 従来、シリコンウェーハ等の半導体ウェーハを製造する場合、たとえば、チョクラルスキー法により引き上げられたシリコン単結晶のインゴットの外周研削を行った後、製品として使用不可能なトップとテールの部分を切り落とす。その後、ワイヤーソー等の切断装置により、シリコン単結晶のインゴットを複数のシリコンブロックに切断する。
 この際、シリコンブロックの端部からサンプルウェーハを切り出し、抵抗率、酸素濃度、OSF(Oxidation Induced Stacking Fault ring)、Void欠陥、L/DL欠陥(Large Dislocation Loop)等のGrown-in欠陥等を評価することにより、シリコンブロックの品質評価を行っている。
 ところで、近年、ウェーハ全面において、Grown-in欠陥がない、あるいは極めて低密度なGrown-in欠陥しかないウェーハの要求が強くなっており、それに伴い、Grown-in欠陥がない、あるいは極めて低密度なGrown-in欠陥しかないシリコン単結晶の要求が強くなってきている。
 このようなシリコン単結晶を引き上げる方法としては、たとえば、引き上げ装置の炉内温度分布を改良し、引き上げ速度を調整しながら、シリコン単結晶の引き上げを行う方法がある。
 しかしながら、引き上げ速度の管理マージンが極めて狭いため、シリコンブロック端部の結晶品質が合格であっても、ブロック中間部で引き上げ速度が変動すると、シリコンブロック中にGrown-in欠陥が生じてしまう場合があり、次工程において不良が発生するという問題がある。
 ここで、不良のうち、L/DL欠陥の検出結果に基づく不良をL/DL不良、Void欠陥の検出結果に基づく不良をVoid不良という。
 特許文献1には、シリコン単結晶のインゴットの成長軸に沿って引き上げデータをコンピュータに取り込み、引き上げデータと目標値との差が所定の値以上となった場合は、所定の位置以上となった位置でシリコン単結晶のインゴットを切断し、Grown-in欠陥のないシリコンブロックを得る技術が開示されている。
特開2007-99556号公報
 しかしながら、特許文献1に開示された技術では、引き上げデータと目標値との差が所定の値となるように管理しているため、実際のサンプルウェーハの品質評価結果と必ずしも一致しない。したがって、次工程において、不良品と判定されたシリコンブロックを除外し、シリコンブロックを切断して、品質の再評価を行う場合、どの部分で不良が生じているのかわからないので、品質確認頻度が増大してしまうという課題がある。
 本発明の目的は、次工程における品質確認頻度を低減することのできるシリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法を提供することにある。
 本発明のシリコンブロックの品質判定方法は、チョクラルスキー法により引き上げられたシリコン単結晶から切り出された複数のシリコンブロックの品質を判定するシリコンブロックの品質判定方法であって、複数のシリコンブロックのそれぞれの端部から切り出されたサンプルウェーハの品質評価結果を取得する手順と、前記シリコン単結晶の引き上げ実績データを取得する手順と、それぞれのサンプルウェーハの品質評価結果に応じて、それぞれのシリコンブロックにおける引き上げ管理マージンを設定する手順と、取得された前記引き上げ実績データと、設定された引き上げ管理マージンとを照合し、それぞれのシリコンブロックの品質を判定する手順と、を実施することを特徴とする。
 ここで、サンプルウェーハの品質評価とは、Grown-in欠陥が存在しないシリコン単結晶のPv領域、Pv領域およびPi領域が混在する領域、およびPi領域における品質評価をいう。
 引き上げ管理マージンは、引き上げの狙い値に対して許容できる実績値の範囲を意味し、サンプルウェーハの品質評価結果に応じて設定される。
 この発明によれば、サンプルウェーハの品質評価結果に応じて、それぞれのシリコンブロックにおける引き上げ管理マージンを設定し、シリコンブロックごとの引き上げ管理マージンと、引き上げ実績データとを照合している。このため、引き上げ管理マージンを外れる引き上げ実績データを高精度に判定することができ、次工程における品質確認頻度を低減することができる。
 本発明では、前記引き上げ管理マージンを設定する手順の前に、前記サンプルウェーハの品質評価結果の中に、L/DL(Large Dislocation Loop)不良を示す結果が取得されたら、当該結果を示すシリコンブロックを除外する手順を実施するのが好ましい。
 この発明によれば、サンプルウェーハがL/DL不良を示していれば、当該サンプルウェーハを切り出したシリコンブロックは、すべてがL/DL不良となっている可能性が高いので、予め不良品を除外して、次工程における品質確認頻度をより低減することができる。
 本発明では、前記引き上げ管理マージンを設定する手順の前に、前記サンプルウェーハの品質評価結果の中に、Void不良を示す結果が取得されたら、当該結果を示すシリコンブロックを除外する手順を実施するのが好ましい。
 この発明によれば、L/DL不良の場合と同様に、Void不良となっているシリコンブロックを除外して、次工程における品質確認頻度をより低減することができる。
 本発明のシリコンブロックの品質判定プログラムは、前述したシリコンブロックの品質判定方法を、コンピュータに実行させることを特徴とする。
 この発明によれば、コンピュータに実行させることにより、自動化を促進することができるため、品質管理の工程自体の負担を低減することができる。
 本発明のシリコン単結晶の製造方法は、前述したシリコンブロックの品質判定プログラムをコンピュータに実行させ、シリコン単結晶の引き上げ時における引き上げ管理マージンを算出する工程と、算出された引き上げ管理マージンに基づいて、前記シリコン単結晶の引き上げを制御することを特徴とする。
 この発明によれば、シリコンブロックごとに設定された引き上げ管理マージンに基づいて、シリコン単結晶の引き上げを制御することにより、品質不合格となるシリコンブロックが生じることを防止して、不合格品の発生を少なくすることができる。
本発明の実施形態に係るシリコン単結晶の引き上げ装置を示す模式図。 前記実施形態におけるシリコン単結晶の品質判定方法を示すフローチャート。 前記実施形態における管理マージンを説明するための模式図。 前記実施形態における管理マージンを説明するための模式図。 実施例における品質判定結果を示すグラフ。 実施例における品質判定結果を示すグラフ。
 [1]シリコン単結晶の引き上げ装置1の構造
 図1には、本発明の実施形態に係るシリコン単結晶10の製造方法を適用できるシリコン単結晶の引き上げ装置1の構造の一例を表す模式図が示されている。引き上げ装置1は、チョクラルスキー法によりシリコン単結晶10を引き上げる装置であり、外郭を構成するチャンバ2と、チャンバ2の中心部に配置されるルツボ3とを備える。
 ルツボ3は、内側の石英ルツボ3Aと、外側の黒鉛ルツボ3Bとから構成される二重構造であり、回転および昇降が可能な支持軸4の上端部に固定されている。
 ルツボ3の外側には、ルツボ3を囲む抵抗加熱式のヒーター5A、5Bが設けられ、その外側には、チャンバ2の内面に沿って断熱材6が設けられている。
 ルツボ3の上方には、支持軸4と同軸上で逆方向または同一方向に所定の速度で回転するワイヤなどの引き上げ軸7が設けられている。この引き上げ軸7の下端には種結晶8が取り付けられている。
 チャンバ2内には、筒状の熱遮蔽体12が配置されている。
 熱遮蔽体12は、育成中のシリコン単結晶10に対して、ルツボ3内のシリコン融液9やヒーター5A、5Bやルツボ3の側壁からの高温の輻射熱を遮断するとともに、結晶成長界面である固液界面の近傍に対しては、外部への熱の拡散を抑制し、単結晶中心部および単結晶外周部の引き上げ軸方向の温度勾配を制御する役割を担う。
 熱遮蔽体12は、シリコン融液9からの蒸発部を炉上方から導入した不活性ガスにより、炉外に排気する整流筒としての機能もある。
 チャンバ2の上部には、アルゴンガス(以下、Arガスと称す)などの不活性ガスをチャンバ2内に導入するガス導入口13が設けられている。チャンバ2の下部には、図示しない真空ポンプの駆動によりチャンバ2内の気体を吸引して排出する排気口14が設けられている。
 ガス導入口13からチャンバ2内に導入された不活性ガスは、育成中のシリコン単結晶10と熱遮蔽体12との間を下降し、熱遮蔽体12の下端とシリコン融液9の液面との隙間を経た後、熱遮蔽体12の外側、さらにルツボ3の外側に向けて流れ、その後にルツボ3の外側を下降し、排気口14から排出される。
 このような引き上げ装置1を用いてシリコン単結晶10を製造する際、チャンバ2内を減圧下の不活性ガス雰囲気に維持した状態で、ルツボ3に充填した多結晶シリコンなどの固形原料をヒーター5A、5Bの加熱により溶融させ、シリコン融液9を形成する。ルツボ3内にシリコン融液9が形成されると、引き上げ軸7を下降させて種結晶8をシリコン融液9に浸漬し、ルツボ3および引き上げ軸7を所定の方向に回転させながら、引き上げ軸7を徐々に引き上げ、これにより種結晶8に連なったシリコン単結晶10を育成する。
 [2]シリコン単結晶10内に生成する結晶欠陥
 チョクラルスキー法により引き上げられたシリコン単結晶10中には、結晶成長中に形成される結晶欠陥(Grown-in欠陥)が存在していることが知られている。
 通常、シリコン単結晶10には、真性の点欠陥であるVacancyおよびInterstitial Siがある。
 これらの真性の点欠陥の飽和濃度は、温度の関数であり、結晶育成中の急激な温度の低下に伴い、点欠陥の過飽和状態が発生する。
 過飽和となった点欠陥は、対消滅や外方拡散・坂道拡散などによって、過飽和状態を緩和する方向に進む。一般的にはこの過飽和状態を完全に解消できるわけではなく、最終的には、Vacancyか、Interstitial Siかのどちらか一方が優勢な過飽和の点欠陥として残る。
 結晶成長速度が速いとVacancyが過飽和状態となりやすく、逆に結晶成長速度が遅いとInterstitial Siが過飽和状態になりやすいことが知られている。
 この過飽和状態の濃度がある一定以上となれば、これらが凝集し、結晶成長中に結晶欠陥(Grown-in欠陥)を形成する。
 Vacancyが優勢な領域(V領域)の場合のGrown-in欠陥としては、OSF核やVoid欠陥が知られている。OSF核は、結晶から切り出したサンプルをウェット酸素雰囲気中で1100℃程度の高温で熱処理すると、表面からInterstitial Siが注入され、OSF核の周りで積層欠陥(SF)が成長し、このサンプルを選択エッチング液内で揺動させながら選択エッチングした際に積層欠陥として観察される欠陥である。
 酸化処理によって積層欠陥が成長することからOSF(Oxygen induced Stacking Fault)と呼ばれている。
 Void欠陥は、Vacancyが集まってできた空洞状の欠陥であり、内部の壁に内壁酸化膜と呼ばれる酸化膜が形成されていることが知られている。この欠陥は、検出される方法によって幾つかの呼称が存在する。
 レーザー光線をウェーハ表面に照射し、その反射光・散乱光などを検出するパーティクルカウンターによって観察された場合は、COP(Crystal Originated Pattern Defect)と呼ばれる。
 選択エッチング液内でサンプルを揺動させないで比較的長時間放置したあとに流れ模様として観察された場合は、FPD(Flow Pattern Defect)と呼ばれる。
 赤外レーザー光線をウェーハの表面から入射し、その散乱光を検出する赤外散乱トモグラフによって観察された場合には、LSTD(Laser Scattering Tomography Defect)と呼ばれる。これらは検出方法が異なっているが全てVoid欠陥であると考えられている。
 DSOD(Direct Surface Oxide Defect)もVoid欠陥のひとつである。DSODは微小なVoid欠陥であり、OSF領域に存在する。微小なVoid欠陥のため選択エッチングなどでは観測できない。
 DSOD評価は、ウェーハに酸化膜を成長させ、そこにCuデコレーションを行うことで欠陥を検出する。 
 一方で、Interstitial Siが優勢な場合、Interstitial Siが凝集した結晶欠陥が形成される。これの正体は明確ではないが転位ループ等と考えられており、巨大なものは転位ループクラスターとして、TEM(Transmission Electron Microscopy)によって観察される。
 このInterstitial SiのGrown-in欠陥は、FPDと同様のエッチング方法、つまり選択エッチング液内でサンプルを揺動させないで比較的長時間放置することで、貝殻状の大きなピットとして観察される。これはLEP(Large Etch Pit)と呼ばれている。
 これら転位ループ、転位ループクラスターおよびLEPを総称してL/DL(Large Dislocation Loop)と呼ぶ。
 [3]シリコンブロックの品質判定方法
 本実施形態のシリコンブロックの品質判定方法を、図2に示すフローチャートに基づいて説明する。本実施形態におけるシリコンブロックの品質判定プログラムは、シリコンブロックの品質判定プログラムを、コンピュータにインストールすることにより、実行することができる。
 引き上げ装置1によりシリコン単結晶10を製造したら(手順S1)、シリコン単結晶10の外周研削を行った後、ワイヤーソー等で複数のシリコンブロック10A、10B、10Cに切断する(図4参照、3つのブロックに分割する場合を例示したが、4以上のブロックとしても構わないし、2つ以下のブロックとしても構わない)。その際、同時にシリコンブロック10A、10B、10Cのそれぞれの両端からサンプルウェーハSW1、SW2、SW3、SW4を切り出し、それぞれのサンプルウェーハSW1、SW2、SW3、SW4についての品質評価を行う。なお、サンプルウェーハSW2はシリコンブロック10Aとシリコンブロック10Bの共通サンプル、サンプルウェーハSW3はシリコンブロック10Bとシリコンブロック10Cの共通サンプルである。
 品質評価が終了したら、それぞれのサンプルウェーハSW1、SW2、SW3、SW4の品質評価結果をコンピュータに取り込む(手順S2)。
 また、シリコン単結晶10の引き上げ時の製造実績データも、コンピュータに取り込む(手順S3)。
 コンピュータは、品質評価結果中にL/DL不良またはVoid不良を示すサンプルウェーハSW1、SW2、SW3、SW4が存在するか否かを判定する(手順S4)。L/DL不良の判定は、サンプルウェーハSW1、SW2、SW3、SW4に一箇所でもL/DLが生じていれば、L/DL不良と判定する。Void不良であるか否かの判定は、サンプルウェーハSW1、SW2、SW3、SW4で検出されたVoid欠陥が所定の数、たとえば、100個/枚以上ある場合を不良と判定する。L/DL不良またはVoid不良のいずれもない場合は、手順S6に進む。
 L/DL不良またはVoid不良を示すサンプルウェーハSW1、SW2、SW3、SW4が存在する場合、当該サンプルウェーハSW1、SW2、SW3、SW4を切り出したシリコンブロック10A、10B、10Cを、次工程に送るシリコンブロックから除外する(手順S5)。
 コンピュータでは、品質評価結果から目標品質取得可能な引き上げ管理マージンを算出する(手順S6)。ここで、サンプルウェーハSW1、SW2、SW3、SW4の品質は、図3に示すように、引き上げ速度によって変化する。具体的には、引き上げ速度が速い場合、空孔の凝集体であるVoidが発生する。一方、引き上げ速度が遅い場合、格子間シリコン原子が過剰となり、格子間シリコンの凝集体であるL/DLが発生する。
 本実施形態における引き上げ速度は、引き上げ速度を移動平均化したものであり、図3の右図の欠陥分布と最も高い相関性を有する移動平均速度をいう。たとえば、50分から200分間の範囲内の時間的移動平均速度を採用することができる。逆にいえば、50分から200分の範囲内で、相関性の最も高い時間的移動平均速度が一般的に存在する。
 本実施形態では、引き上げ速度を管理マージンの指標としているが、これに限らず、シリコン単結晶10の直胴径を検出し、これを一定に制御する場合に、本発明を適用してもよい。
 Voidが発生する領域と、L/DLが発生する領域の間には、Pv領域、Pi領域の2つの無欠陥領域が存在する。
 Pv領域とは、as-grown状態で酸素析出核を含んでおり、低温と高温(たとえば、800℃と1000℃)の2段階の熱処理を施した場合に酸素析出物が発生し易い領域である。Pi領域とは、as-grown状態で殆ど酸素析出核を含んでおらず、熱処理を施されても酸素析出物が発生し難い領域である。
 Pv領域あるいはPi領域の領域判定において、熱処理後の酸素析出物の析出状態を評価するため、Pv領域あるいはPi領域の判定結果は酸素濃度の影響を受ける。その結果、後述の無欠陥マージンおよび新管理線は酸素濃度の影響を受けることになる。
 無欠陥領域とは、OSF領域が支配する結晶成長速度と、L/DL領域が支配する結晶成長速度との間の結晶成長速度で形成され、空孔優勢領域(Pv領域)と、格子間シリコン優勢領域(Pi領域)で構成される。
 無欠陥領域の結晶成長速度で引き上げられた無欠陥結晶は、COPや転位クラスターといったGrown-in欠陥の無いあるいは非常に少ない良質のシリコン単結晶であるといえる。したがって、無欠陥領域における結晶成長速度により、シリコン単結晶の引き上げ制御を行うことは、シリコン単結晶の品質を確保する上で重要である。
 本実施形態では、図3に示すように、Voidが発生する領域と、L/DLが発生する領域との間に、採取されたサンプルウェーハSW1、SW2、SW3、SW4のPv領域、Pi領域、すなわち無欠陥領域の存在に応じて、引き上げ管理マージンとなる引き上げ速度マージンが設定される。
 図3の場合、無欠陥領域となる引き上げ速度マージンは、無欠陥領域の中央の引き上げ速度(理想的な引き上げ速度の狙い値)の5%となる。
 具体的には、サンプルウェーハSW1、SW2、SW3、SW4の欠陥分布評価を行い、これらウェーハ面内のPv領域およびPi領域が為すパターンと、図3の左側に図示する欠陥分布と引上げ速度の関係を照合することにより、実際の引上げ速度の無欠陥領域上限(OSF領域とPv領域の境界)の引上げ速度に対するマージン(以下、上側無欠陥マージンと称す)、および、実際の引上げ速度の無欠陥領域下限(Pi領域とL/DL領域の境界)の引上げ速度に対するマージン(以下、下側無欠陥マージンと称す)を把握することができる。
 すなわち、実際の引上げ速度が、無欠陥領域上限(OSF領域とPv領域の境界)に近い場合には、上側無欠陥マージンを小さく設定し、下側無欠陥マージンを大きく設定する。一方、無欠陥領域の下限(Pi領域とL/DL領域の境界)に近い場合には、上側無欠陥マージンを大きく設定し、下側無欠陥マージンを小さく設定する。
 たとえば、本実施形態では、Pv領域のみのサンプルウェーハSW1の場合、上側無欠陥マージンは、引き上げ速度の狙い値に対して0.5%、下側無欠陥マージンは、引き上げ速度の狙い値に対して4.5%が設定されている。
 同様に、サンプルウェーハSW2の場合、上側無欠陥マージンが2.5%、下側無欠陥マージンが2.5%に設定され、サンプルウェーハSW3の場合、上側無欠陥マージンが3%、下側無欠陥マージンが2%に設定され、サンプルウェーハSW4の場合、上側無欠陥マージンが4.8%、下側無欠陥マージンが0.2%に設定されている。
 サンプルウェーハSW1、SW2、SW3、SW4が、所定の数以上のVoidが発生している場合、L/DLが発生している場合には、発生したシリコンブロック10A、10B、10Cを、引き上げ管理マージンを設定することなく、不良品として除外する。
 次に、図2に戻って引き上げ管理マージンに基づいて、新管理線を設定する(手順S7)。具体的には、シリコンブロック両端のサンプルウェーハの欠陥分布評価結果から、実際の引上げ速度における上側無欠陥マージンおよび下側無欠陥マージンを把握する。次に、無欠陥領域の中央に対応する引上げ速度(理想的な速度の狙い値)を把握する。
 シリコンブロックの内部については、シリコンブロック両端の無欠陥領域上限同士を結んだ線が上側の新管理線として設定され、シリコンブロック両端の無欠陥領域下限同士を結んだ線が下側の新管理線として設定される。図4(B)では直線で上限の新管理線、下限の新管理線を設定しているが、必ずしもこれに限定されるものではない。
 次に、図2に戻って、コンピュータでは、引き上げ実績データと、引き上げ管理マージンとの照合を行う(手順S8)。
 従来の引き上げ速度の管理線は、図4(A)に示すように、引き上げ速度の狙い値に対して、Void側領域、L/DL側領域に均等に設定され、この従来管理線を引き挙げ速度実績値が超えた場合に、当該シリコンブロック10A、10B、10Cを不良品と判定していた。
 これに対して、本実施形態の引き上げ速度の新管理線は、図4(B)に示すように、得られたサンプルウェーハSW1、SW2、SW3、SW4の評価結果に応じて、引き上げ速度の管理線を変更することとした。
 この結果、図4(B)に示すように、従来の管理線では、良品として判定されていたシリコンブロック10Bが、本実施形態の引き上げ速度の新管理線では、不良リスクありと判定される(手順S9)。
 不良リスクありと判定された場合、シリコンブロック10Bを除外し、次工程では、除外されたシリコンブロック10Bを、複数のウェーハに分割し、再評価を実施する(手順S10)。なお、不良リスクありと判定されたシリコンブロック10Bは、そのまま廃棄してもよい。
 不良リスクなしと判定された場合、シリコンブロック10Bを次工程に払い出す。
 コンピュータによるシリコンブロック10A、10B、10Cの品質判定方法が終了したら、次のシリコン単結晶10の引き上げに際しては、算出された引き上げ速度の新管理線に基づいて、シリコン単結晶10の引き上げ制御を行う。
 [4]実施形態の作用および効果
 このように本実施形態によれば、引き上げ速度の管理新線が、品質評価を行ったサンプルウェーハSW1、SW2、SW3、SW4に応じて算出される。したがって、従来、不良ではないと判定されていたシリコンブロック10Bであっても、不良リスクありと判定されるため、次工程に不良のシリコンブロック10Bを送る可能性を低減し、次工程における品質確認頻度を低減することができる。
 引き上げ速度の管理新線の算出前に、L/DL判定、およびVoid判定を行うことにより、明らかに不良であるシリコンブロック10A、10B、10Cを事前に払い出すことができるため、予め不良品を除外して、次工程における品質確認頻度をより低減することができる。
 図2に示される一連のフローチャートに係るシリコンブロックの品質判定方法を、コンピュータ上のプログラムとして実行することにより、自動化を促進することができるため、品質管理の工程自体の負担を低減することができる。
 シリコンブロック10A、10B、10Cごとに設定された引き上げ速度の新管理線に基づいて、シリコン単結晶10の引き上げを制御することにより、品質不合格となるシリコンブロック10A、10B、10Cが生じることを防止して、不合格品の発生を少なくすることができる。
 次に、本発明の実施例について説明する。なお、本発明は、実施例に限定されるものではない。
 払い出されたシリコンブロック10Bについて、複数のウェーハに分割して、それぞれのウェーハの評価を実施したところ、図5に示すような結果が得られた。
 従来管理線により管理する場合、引き上げ実績がVoid側でピークを取る場合と、L/DL側でピークを取る場合において、品質評価を行い、良品、不良品の判定を行った。
 一方、新管理線により管理する場合、引き上げ実績が新管理線を超えるA1領域およびA2領域のウェーハW1における良品、不良品の判定を行った。
 A1領域のウェーハW1のVoidのマップでは、ウェーハW1の周囲にリング状にVoidが発生していたことが確認された。
 A2領域のウェーハW1のVoidのマップでは、ウェーハW2の中央と、周囲にリング状にVoidが発生していたことが確認された。
 他の部分の判定を行ったところ、図6に示すように、A3領域において、L/DLが発生し、A4領域およびA5領域では、Voidが発生していた。
 シリコンブロック10Bの品質評価の結果を表1に示す。従来法の場合、引き上げ実績のピークをとるウェーハのすべての品質を評価しなければ、不良の部分を抽出することができなかった。
 一方、実施例の場合、引き上げ実績が新管理線を超えるA1領域からA5領域のウェーハについて行うだけとした。結果を表1に示す。
Figure JPOXMLDOC01-appb-T000001
 従来法においては、809枚のサンプルの品質評価を行い、22枚の不良品を発見した。
 一方、実施例においては、376枚のサンプルの品質評価を行い、従来法と同様の22枚の不良品を発見した。
 この結果より、本実施例の新管理線による品質判定方法を行うことにより、払出したシリコンブロック10Bにおいて、再品質評価を行うウェーハの枚数を大幅に削減することができ、次工程における品質評価頻度を低減できることが確認できた。
 1…引き上げ装置、2…チャンバ、3…ルツボ、3A…石英ルツボ、3B…黒鉛ルツボ、4…支持軸、5A…ヒーター、5B…ヒーター、6…断熱材、7…引き上げ軸、8…種結晶、9…シリコン融液、10…シリコン単結晶、10A…シリコンブロック、10B…シリコンブロック、10C…シリコンブロック、12…熱遮蔽体、13…ガス導入口、14…排気口、SW1…サンプルウェーハ、SW2…サンプルウェーハ、SW3…サンプルウェーハ、SW4…サンプルウェーハ、W1…ウェーハ。

Claims (5)

  1.  チョクラルスキー法により引き上げられたシリコン単結晶から切り出された複数のシリコンブロックの品質を判定するシリコンブロックの品質判定方法であって、
     複数のシリコンブロックのそれぞれの端部から切り出されたサンプルウェーハの品質評価結果を取得する手順と、
     前記シリコン単結晶の引き上げ実績データを取得する手順と、
     それぞれのサンプルウェーハの品質評価結果に応じて、それぞれのシリコンブロックにおける引き上げ管理マージンを設定する手順と、
     取得された前記引き上げ実績データと、設定された引き上げ管理マージンとを照合し、それぞれのシリコンブロックの品質を判定する手順と、
    を実施することを特徴とするシリコンブロックの品質判定方法。
  2.  請求項1に記載のシリコンブロックの品質判定方法において、
     前記管理マージンを設定する手順の前に、前記サンプルウェーハの品質評価結果の中に、L/DL(Large Dislocation Loop)不良を示す結果が取得されたら、当該結果を示すシリコンブロックを除外する手順を実施することを特徴とするシリコンブロックの品質判定方法。
  3.  請求項1または請求項2に記載のシリコンブロックの品質判定方法において、
     前記管理マージンを設定する手順の前に、前記サンプルウェーハの品質評価結果の中に、Void不良を示す結果が取得されたら、当該結果を示すシリコンブロックを除外する手順を実施することを特徴とするシリコンブロックの品質判定方法。
  4.  請求項1から請求項3のいずれか一項に記載のシリコンブロックの品質判定方法を、コンピュータに実行させることを特徴とするシリコンブロックの品質判定プログラム。
  5.  請求項4に記載のシリコンブロックの品質判定プログラムをコンピュータに実行させ、シリコン単結晶の引き上げ時における引き上げ管理マージンを設定する工程と、
     設定された引き上げ管理マージンに基づいて、前記シリコン単結晶の引き上げを制御する工程と、
    を実施することを特徴とするシリコン単結晶の製造方法。
PCT/JP2018/026099 2017-10-31 2018-07-10 シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法 WO2019087469A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201880070815.3A CN111601916A (zh) 2017-10-31 2018-07-10 硅块的品质判定方法、硅块的品质判定程序及单晶硅的制造方法
KR1020207014051A KR102369392B1 (ko) 2017-10-31 2018-07-10 실리콘 블럭의 품질 판정 방법, 실리콘 블럭의 품질 판정 프로그램 및 실리콘 단결정의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017210658A JP6897497B2 (ja) 2017-10-31 2017-10-31 シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法
JP2017-210658 2017-10-31

Publications (1)

Publication Number Publication Date
WO2019087469A1 true WO2019087469A1 (ja) 2019-05-09

Family

ID=66331574

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/026099 WO2019087469A1 (ja) 2017-10-31 2018-07-10 シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法

Country Status (5)

Country Link
JP (1) JP6897497B2 (ja)
KR (1) KR102369392B1 (ja)
CN (1) CN111601916A (ja)
TW (1) TWI679317B (ja)
WO (1) WO2019087469A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238815B2 (ja) * 2020-01-30 2023-03-14 株式会社Sumco 単結晶製造管理システム
US11618971B2 (en) * 2020-09-29 2023-04-04 Sumco Corporation Method and apparatus for manufacturing defect-free monocrystalline silicon crystal
JP7375716B2 (ja) * 2020-09-30 2023-11-08 株式会社Sumco 単結晶シリコンブロックの結晶欠陥に関する品質評価方法、単結晶シリコンブロックの品質評価プログラム、単結晶シリコンブロックの製造方法およびシリコンウェーハの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006045007A (ja) * 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd シリコン単結晶の品質評価方法
JP2006225194A (ja) * 2005-02-17 2006-08-31 Sumco Corp 単結晶の引上げ方法
JP2007261935A (ja) * 2006-03-03 2007-10-11 Niigata Univ CZ法によるSi単結晶インゴットの製造方法
JP2010116271A (ja) * 2008-11-11 2010-05-27 Sumco Corp シリコン単結晶の育成方法及びシリコン単結晶インゴット
JP2011219319A (ja) * 2010-04-12 2011-11-04 Sumco Corp 単結晶の製造方法および半導体ウェーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4537643B2 (ja) 2002-01-24 2010-09-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
JP4792903B2 (ja) 2005-10-04 2011-10-12 信越半導体株式会社 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
US20090217866A1 (en) * 2006-03-03 2009-09-03 Sumco Corporation METHOD FOR PRODUCING Si SINGLE CRYSTAL INGOT BY CZ METHOD
KR101119721B1 (ko) * 2006-06-09 2012-03-22 가부시키가이샤 섬코 단결정 실리콘 웨이퍼의 cop 평가 방법
US8771415B2 (en) * 2008-10-27 2014-07-08 Sumco Corporation Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer
JP5946001B2 (ja) * 2013-02-22 2016-07-05 信越半導体株式会社 シリコン単結晶棒の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006045007A (ja) * 2004-08-05 2006-02-16 Komatsu Electronic Metals Co Ltd シリコン単結晶の品質評価方法
JP2006225194A (ja) * 2005-02-17 2006-08-31 Sumco Corp 単結晶の引上げ方法
JP2007261935A (ja) * 2006-03-03 2007-10-11 Niigata Univ CZ法によるSi単結晶インゴットの製造方法
JP2010116271A (ja) * 2008-11-11 2010-05-27 Sumco Corp シリコン単結晶の育成方法及びシリコン単結晶インゴット
JP2011219319A (ja) * 2010-04-12 2011-11-04 Sumco Corp 単結晶の製造方法および半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP2019081680A (ja) 2019-05-30
CN111601916A (zh) 2020-08-28
KR102369392B1 (ko) 2022-03-02
TW201918593A (zh) 2019-05-16
TWI679317B (zh) 2019-12-11
JP6897497B2 (ja) 2021-06-30
KR20200073264A (ko) 2020-06-23

Similar Documents

Publication Publication Date Title
JP5946001B2 (ja) シリコン単結晶棒の製造方法
US20130323153A1 (en) Silicon single crystal wafer
WO2019087469A1 (ja) シリコンブロックの品質判定方法、シリコンブロックの品質判定プログラム、およびシリコン単結晶の製造方法
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
JP4193610B2 (ja) 単結晶の製造方法
JP2003327493A (ja) シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP2005015312A (ja) 単結晶の製造方法及び単結晶
JP2005015313A (ja) 単結晶の製造方法及び単結晶
JP2002145698A (ja) 単結晶シリコンウェーハ、インゴット及びその製造方法
JP2005015290A (ja) 単結晶の製造方法及び単結晶
JP6418085B2 (ja) シリコン単結晶の検査方法および製造方法
JP4345597B2 (ja) 単結晶製造装置及び単結晶製造方法
JP5282762B2 (ja) シリコン単結晶の製造方法
JP4881539B2 (ja) 単結晶の製造方法及び単結晶
JP2003327494A (ja) シリコン単結晶製造方法およびシリコン単結晶製造操業用プログラムならびにシリコン単結晶製造装置
JPH11199380A (ja) シリコンウエーハ及び結晶育成方法
TWI671440B (zh) 矽單結晶的製造方法、矽單結晶及矽晶圓
JP2003321297A (ja) シリコン単結晶の製造方法及びシリコン単結晶ウェーハ
JP2005015297A (ja) 単結晶の製造方法及び単結晶
CN109478512B (zh) 硅晶片的制造方法
JP6544275B2 (ja) シリコン単結晶の加工方法
JP2005015298A (ja) 単結晶の製造方法及び単結晶
JP2005015288A (ja) 単結晶の製造方法及び単結晶

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18874876

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20207014051

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18874876

Country of ref document: EP

Kind code of ref document: A1