TWI672800B - 半導體裝置的製造方法，基板處理裝置，氣體供給系統及記錄媒體 - Google Patents

半導體裝置的製造方法，基板處理裝置，氣體供給系統及記錄媒體 Download PDF

Info

Publication number
TWI672800B
TWI672800B TW104136160A TW104136160A TWI672800B TW I672800 B TWI672800 B TW I672800B TW 104136160 A TW104136160 A TW 104136160A TW 104136160 A TW104136160 A TW 104136160A TW I672800 B TWI672800 B TW I672800B
Authority
TW
Taiwan
Prior art keywords
film
gas
ruthenium
substrate
processing gas
Prior art date
Application number
TW104136160A
Other languages
English (en)
Other versions
TW201637135A (zh
Inventor
森谷敦
中磯直春
渡橋由悟
村上孝太郎
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW201637135A publication Critical patent/TW201637135A/zh
Application granted granted Critical
Publication of TWI672800B publication Critical patent/TWI672800B/zh

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明的課題是在表面的至少一部分露出絕緣膜的基板上形成Si膜時，使形成的Si膜的膜質提升。
其解決手段係具有：基板，其係以單結晶矽所構成；絕緣膜，其係形成於基板的表面；第1矽膜，其係於單結晶矽上以單結晶矽作為底層而使同質磊晶成長來形成；及第2矽膜，其係形成於絕緣膜上，與第1矽膜不同結晶構造。

Description

半導體裝置的製造方法，基板處理裝置，氣體供給系統及記錄媒體
本發明是有關半導體裝置的製造方法，基板處理裝置，氣體供給系統，記錄媒體，三次元快閃記憶體，動態隨機存取記憶體，及半導體裝置。
作為半導體裝置(device)的製造工程之一工程，有進行成膜處理，該成膜處理是在表面的至少一部分露出絕緣膜的基板上形成矽膜(Si膜)。
本發明的目的是在於提供一種在表面的至少一部分露出絕緣膜的基板上形成Si膜時，可使形成的Si膜的膜質提升之技術。
若根據本發明之一形態，則可提供一種技術，其係具有：基板，其係以單結晶矽所構成；絕緣膜，其係形成於前述基板的表面；第1矽膜，其係於前述單結晶矽上以前述單結晶矽作為底層而使同質磊晶成長來形成；及第2矽膜，其係形成於前述絕緣膜上，與前述第1矽膜不同結晶構造。
若根據本發明，則可使形成於露出單結晶Si及絕緣膜的基板上之Si膜的膜質提升。
121‧‧‧控制器(控制部)
200‧‧‧晶圓(基板)
200a‧‧‧絕緣膜
200e‧‧‧第1矽膜
200g‧‧‧第2矽膜
201‧‧‧處理室
202‧‧‧處理爐
203‧‧‧反應管
207‧‧‧加熱器
231‧‧‧排氣管
232a~232e‧‧‧氣體供給管
圖1是適用在本發明之一實施形態的基板處理裝置的縱型處理爐的概略構成圖，以縱剖面圖來表示處理爐部分的圖。
圖2是適用在本發明之一實施形態的基板處理裝置的縱型處理爐的概略構成圖，以圖1的A-A線剖面圖來表 示處理爐部分的圖。
圖3是適用在本發明之一實施形態的基板處理裝置的控制器的概略構成圖，以方塊圖來表示控制器的控制系的圖。
圖4是表示本發明之一實施形態的成膜順序的氣體供給的時序圖。
圖5(a)是表示平行種子步驟開始前的晶圓的表面構造，(b)是表示平行種子步驟進行中DCS氣體供給後的晶圓的表面構造，(c)是表示平行種子步驟進行中DS氣體供給後的晶圓的表面構造，(d)是表示平行種子步驟終了後的晶圓的表面構造，(e)是表示CVD成膜步驟進行中的晶圓的表面構造，(f)是表示CVD成膜步驟終了後的晶圓的表面構造，(g)是表示退火步驟終了後的晶圓的表面構造的圖。
圖6是表示本發明之一實施形態的成膜順序的氣體供給的時序的變形例1的圖。
圖7是表示本發明之一實施形態的成膜順序的氣體供給的時序的變形例2的圖。
圖8是表示本發明之一實施形態的成膜順序的氣體供給的時序的變形例3的圖。
圖9是表示本發明之一實施形態的成膜順序的氣體供給的時序的變形例4的圖。
圖10是表示本發明之一實施形態的成膜順序的氣體供給的時序的變形例5的圖。
圖11是表示本發明之一實施形態的成膜順序的氣體供給的時序的變形例6的圖。
圖12(a)是表示處理對象的晶圓之表面構造例1，(b)是表示處理對象的晶圓之表面構造例2，(c)是表示處理對象的晶圓之表面構造例3，(d)是表示處理對象的晶圓之表面構造例4的圖。
圖13(a)是表示在形成Si膜時實施平行種子處理的樣本1之表面的剖面構造的TEM畫像，(b)是表示在形成Si膜時未進行平行種子處理的樣本2之表面的剖面構造的TEM畫像。
圖14(a)是適用在本發明的其他實施形態的基板處理裝置的處理爐的概略構成圖，以縱剖面圖來表示處理爐部分的圖，(b)是適用在本發明的其他實施形態的基板處理裝置的處理爐的概略構成圖，以縱剖面圖來表示處理爐部分的圖。
圖15(a)是表示動態隨機存取記憶體(DRAM)的製造工程之一工程，(b)是表示DRAM的製造工程之一工程，(c)是表示DRAM的製造工程之一工程，(d)是表示DRAM的製造工程之一工程，(e)是表示DRAM的製造工程之一工程，(f)是表示DRAM的製造工程之 一工程，(g)是表示DRAM的製造工程之一工程，(h)是表示DRAM的製造工程之一工程的圖。
圖16(a)是表示DRAM的製造工程之一工程，(b)是表示DRAM的製造工程之一工程，(c)是表示DRAM的製造工程之一工程，(d)是表示DRAM的製造工程之一工程，(e)是表示DRAM的製造工程之一工程，(f)是表示DRAM的製造工程之一工程，(g)是表示DRAM的製造工程之一工程的圖。
圖17(a)是表示三次元NAND型快閃記憶體(3DNAND)的製造工程之一工程，(b)是表示3DNAND的製造工程之一工程，(c)是表示3DNAND的製造工程之一工程，(d)是表示3DNAND的製造工程之一工程，(e)是表示3DNAND的製造工程之一工程，(f)是表示3DNAND的製造工程之一工程，(g)是表示3DNAND的製造工程之一工程，(h)是表示3DNAND的製造工程之一工程的圖。
<本發明的一實施形態>
以下，利用圖1~圖3來說明有關本發明之一實施形態。
(1)基板處理裝置的構成
如圖1所示般，處理爐202是具有作為加熱手段(加熱機構)的加熱器207。加熱器207是圓筒形狀，藉由被作為保持板的加熱器基座(未圖示)所支撐來垂直安裝。加熱器207是如後述般亦作為以熱來使氣體活化(激發)的活化機構(激發部)之機能。
在加熱器207的內側，與加熱器207同心圓狀地配設有構成反應容器(處理容器)的反應管203。反應管203是例如由石英(SiO2)或碳化矽(SiC)等的耐熱性材料所構成，形成上端為閉塞，下端為開口的圓筒形狀。在反應管203的筒中空部形成處理室201。處理室201是構成可藉由後述的晶舟217來將作為基板的晶圓200予以水平姿勢多段排列於垂直方向的狀態下收容。
在處理室201內，噴嘴249a，249b會被設成貫通反應管203的下部側壁。噴嘴249a，249b是例如由石英或SiC等的耐熱性材料所構成。噴嘴249a，249b是分別連接氣體供給管232a，232b。氣體供給管232b是連接氣體供給管232c。如此，在反應管203設有2個的噴嘴249a，249b，及3根的氣體供給管232a~232c，構成可朝處理室201內供給複數種類的氣體。
但，本實施形態的處理爐202是不限於上述的形態。例如，亦可在反應管203的下方設置支撐反應管 203的金屬製的集流腔，將各噴嘴設成貫通集流腔的側壁。此情況，亦可在集流腔中更設後述的排氣管231。此情況亦可不在集流腔，而是在反應管203的下部設置排氣管231。如此，亦可將處理爐202的爐口部設為金屬製，在此金屬製的爐口部安裝噴嘴等。
在氣體供給管232a~232c中，從上游方向依序分別設有流量控制器(流量控制部)的質量流控制器(MFC)241a~241c及開閉閥的閥243a~243c。在比氣體供給管232a，232b的閥243a，243b更下游側分別連接有供給惰性氣體的氣體供給管232d，232e。在氣體供給管232d，232e中，從上游方向依序分別設有流量控制器(流量控制部)的MFC241d，241e及開閉閥的閥243d，243e。
在氣體供給管232a，232b的前端部是分別連接有噴嘴249a，249b。噴嘴249a，249b是如圖2所示般，在反應管203的內壁與晶圓200之間平面視圓環狀的空間中，分別設成由反應管203的內壁的下部往上部延伸，朝晶圓200的配列方提升方升起。亦即，噴嘴249a，249b是在晶圓200所被配列的晶圓配列領域的側方之水平包圍晶圓配列領域的領域中，分別設成沿著晶圓配列領域。亦即，噴嘴249a，249b是在被搬入至處理室201內的晶圓200的端部(周緣部)的側方分別被設成與 晶圓200的表面(平坦面)垂直。噴嘴249a，249b是分別構成為L字型的長噴嘴，該等的各水平部是設成貫通反應管203的下部側壁，該等的各垂直部是設成至少從晶圓配列領域的一端側往另一端側升起。在噴嘴249a，249b的側面是分別設有供給氣體的氣體供給孔250a，250b。氣體供給孔250a，250b是分別開口成朝向反應管203的中心，可朝晶圓200供給氣體。氣體供給孔250a，250b是從反應管203的下部至上部設置複數個，分別具有同一開口面積，且以同開口間距設置。
如此，本實施形態是經由配置在以反應管203的側壁的內壁及被配列於反應管203內的複數片的晶圓200的端部(周緣部)所定義平面視圓環狀的縱長延伸的空間內，亦即圓筒狀的空間內的噴嘴249a，249b來搬送氣體。而且，從分別開口於噴嘴249a，249b的氣體供給孔250a，250b來使氣體在晶圓200的附近初次噴出至反應管203內。而且，將反應管203內的氣體的主流設為與晶圓200的表面平行的方向，亦即水平方向。藉由設為如此的構成，可均一地供給氣體至各晶圓200，可使形成於各晶圓200的薄膜的膜厚均一性提升。流動於晶圓200的表面上的氣體亦即反應後的殘留氣體是朝排氣口亦即後述的排氣管231的方向流動。但，此殘留氣體的流向是依排氣口的位置而適當地特定，不限於垂直方向。
從氣體供給管232a是含矽(Si)及鹵元素的氣體，亦即鹵代矽烷原料氣體會作為第1處理氣體，經由MFC241a，閥243a，噴嘴249a來供給至處理室201內。
所謂鹵代矽烷原料氣體是氣體狀態的鹵代矽烷原料，例如在常溫常壓下將液體狀態的鹵代矽烷原料氣化而取得的氣體，或在常溫常壓下氣體狀態的鹵代矽烷原料等。所謂鹵代矽烷原料是具有鹵基的矽烷原料。在鹵基中含有氯基、氟代基、溴基、碘基等。亦即，在鹵基中含有氯(Cl)、氟(F)、溴(Br)、碘(I)等的鹵元素。鹵代矽烷原料是亦可謂鹵化物的一種。在本說明書中使用所謂「原料」的言語時，有意味「液體狀態的原料」時、意味「氣體狀態的原料(原料氣體)」時、或意味該等的雙方時。
第1處理氣體是例如可使用含Si及Cl的鹵代矽烷原料氣體，亦即含氯化矽烷(矽的氯化合物)的氯矽烷原料氣體。氯矽烷原料氣體是例如可使用在1分子中(分子構造中)中含1個Si原子及2個Cl原子及2個氫(H)原子的二氯矽烷(SiH2Cl2，簡稱：DCS)氣體。
並且，從氣體供給管232a是含被添加於最終形成的Si膜中的雜質(摻雜劑)的氣體，作為摻雜劑氣體，經由MFC241a、閥243a、噴嘴249a來供給至處理室201內。摻雜劑氣體是可使用含III族元素及V族元素的 其中任一元素的氣體，例如可使用在1分子中含1個磷(P)原子及3個H原子的磷化氫(PH3，簡稱PH)氣體。
從氣體供給管232b是含Si不含鹵元素的矽烷原料氣體，作為第2處理氣體，經由MFC241b、閥243b、噴嘴249b來供給至處理室201內。第2處理氣體是可使用含氫化矽烷(氫化矽)，亦即矽的氫化合物的氫化矽烷原料氣體，例如可使用在1分子中含2個Si原子及6個H原子不含鹵元素的乙矽烷(Si2H6，簡稱：DS)氣體。
從氣體供給管232c是含Si的矽烷原料氣體，作為第3處理氣體，經由MFC241c、閥243c、氣體供給管232b、噴嘴249b來供給至處理室201內。第3處理氣體是可使用含氫化矽烷(氫化矽)，亦即矽的氫化合物的氫化矽烷原料氣體，例如可使用在1分子中含1個Si原子及4個H原子不含鹵元素的甲矽烷(SiH4，簡稱：MS)氣體。
從氣體供給管232d，232e是惰性氣體，例如氮(N2)氣體會分別經由MFC241d，241e、閥243d，243e、氣體供給管232a，232b、噴嘴249a，249b來供給至處理室201內。
從氣體供給管232a供給第1處理氣體時，主 要是藉由氣體供給管232a、MFC241a、閥243a來構成第1處理氣體供給系統。亦可思考將噴嘴249a含在第1處理氣體供給系統中。亦可將第1處理氣體供給系統稱為第1原料氣體供給系統或第1原料供給系統。從氣體供給管232a供給鹵代矽烷原料氣體時，亦可將第1處理氣體供給系統稱為鹵代矽烷原料氣體供給系統或鹵代矽烷原料供給系統。
從氣體供給管232a供給摻雜劑氣體時，主要是藉由氣體供給管232a、MFC241a、閥243a來構成摻雜劑氣體供給系統。亦可思考將噴嘴249a含在摻雜劑氣體供給系統中。亦可將摻雜劑氣體供給系統稱為摻雜劑供給系統。
從氣體供給管232b供給第2處理氣體時，主要是藉由氣體供給管232b、MFC241b、閥243b來構成第2處理氣體供給系統。亦可思考將噴嘴249b含在第2處理氣體供給系統中。亦可將第2處理氣體供給系統稱為第2原料氣體供給系統或第2原料供給系統。從氣體供給管232b供給氫化矽烷原料氣體時，亦可將第2處理氣體供給系統稱為氫化矽烷原料氣體供給系統或氫化矽烷原料供給系統。
從氣體供給管232c供給第3處理氣體時，主要藉由氣體供給管232c、MFC241c、閥243c來構成第3 處理氣體供給系統。亦可思考在比氣體供給管232b之與氣體供給管232c的連接部更下游側，將噴嘴249b含在第3處理氣體供給系統中。亦可將第3處理氣體供給系統稱為第3原料氣體供給系統或第3原料供給系統。從氣體供給管232c供給氫化矽烷原料氣體時，亦可將第3處理氣體供給系統稱為氫化矽烷原料氣體供給系統或氫化矽烷原料供給系統。
亦可將第1處理氣體供給系統、第2處理氣體供給系統及第3處理氣體供給系統之中任一個或全部的氣體供給系統稱為處理氣體供給系統或成膜氣體供給系統。亦可思考將摻雜劑氣體供給系統含在成膜氣體供給系統(處理氣體供給系統)中。
又，主要藉由氣體供給管232d，232e、MFC241d，241e、閥243d，243e來構成惰性氣體供給系統。亦可將惰性氣體供給系統稱為淨化氣體供給系統、稀釋氣體供給系統或載流氣體供給系統。
上述的各種氣體供給系統之中，任一或全部的氣體供給系統是亦可構成為閥243a~243e或MFC241a~241e等集聚而成的集聚型氣體供給系統248。集聚型氣體供給系統248是構成分別對於氣體供給管232a~232e連接，往氣體供給管232a~232e內之各種氣體的供給動作，亦即閥243a~243e的開閉動作或MFC241a~241e的 流量調整動作等會藉由後述的控制器121來控制。集聚型氣體供給系統248是構成為一體型或分割型的集聚單元，對於氣體供給管232a~232e等，能以集聚單元單位來進行裝卸，能以集聚單元單位來進行氣體供給系統的維修、交換、增設等。亦可將上述的各種氣體供給系統分別稱為氣體供給單元、氣體供給系、氣體供給部。
在反應管203中設有將處理室201內的環境排氣的排氣管231。排氣管231是經由作為檢測出處理室201內的壓力的壓力檢測器(壓力檢測部)之壓力感測器245及作為壓力調整器(壓力調整部)的APC(Auto Pressure Controller)閥244來連接作為真空排氣裝置的真空泵246。APC閥244是在使真空泵246作動的狀態下開閉閥，藉此可進行處理室201內的真空排氣及真空排氣停止，而且在使真空泵246作動的狀態下，根據藉由壓力感測器245所檢測出的壓力資訊來調節閥開度，藉此構成可調節處理室201內的壓力之閥。主要藉由排氣管231，APC閥244，壓力感測器245來構成排氣系(排気系統)。亦可思考將真空泵246含在排氣系中。
在反應管203的下方設有作為可氣密地閉塞反應管203的下端開口的爐口蓋體之密封蓋219。密封蓋219是構成可由垂直方向下側來抵接於反應管203的下端。
密封蓋219是例如由不鏽鋼(SUS)等的金屬所構成，形成圓盤狀。在密封蓋219的上面設有作為與反應管203的下端抵接的密封構件之O型環220。在密封蓋219之與處理室201相反的側設置有使後述的晶舟217旋轉的旋轉機構267。旋轉機構267的旋轉軸255是貫通密封蓋219而連接至晶舟217。旋轉機構267是構成藉由使晶舟217旋轉而令晶圓200旋轉。密封蓋219是構成藉由作為垂直設置於反應管203的外部的昇降機構之晶舟昇降機115來昇降於垂直方向。晶舟昇降機115是構成藉由使密封蓋219昇降而可將晶舟217搬入及搬出於處理室201內外。亦即，晶舟昇降機115是構成為將晶舟217亦即晶圓200搬送至處理室201內外的搬送裝置(搬送機構)。
作為基板支撐具的晶舟217是構成可使複數片例如25~200片的晶圓200以水平姿勢且彼此中心一致的狀態下排列於垂直方向而多段支撐，亦即取間隔配列。晶舟217是例如由石英或SiC等的耐熱性材料所構成。在晶舟217的下部，例如由石英或SiC等的耐熱性材料所構成的隔熱板218是以水平姿勢多段支撐。藉此構成，來自加熱器207的熱不易傳至密封蓋219側。但，本實施形態是不限於如此的形態。例如，亦可在晶舟217的下部不設隔熱板218而設隔熱筒，其係構成為由石英或SiC等的耐熱性材料所構成的筒狀的構件。
在反應管203內設置有作為溫度檢測器的溫度感測器263。根據藉由溫度感測器263所檢測出的溫度資訊，在調整往加熱器207的通電情況之下，處理室201內的溫度會成為所望的溫度分布。溫度感測器263是與噴嘴249a，249b同樣構成L字型，沿著反應管203的內壁設置。
如圖3所示般，控制部(控制手段)的控制器121是構成為具備CPU(Central Processing Unit)121a，RAM(Random Access Memory)121b，記憶裝置121c，I/O埠121d的電腦。RAM121b，記憶裝置121c，I/O埠121d是構成可經由內部匯流排121e來與CPU121a交換資料。控制器121是連接例如構成為觸控面板等的輸出入裝置122。
記憶裝置121c是例如以快閃記憶體，HDD(Hard Disk Drive)等所構成。在記憶裝置121c內，控制基板處理裝置的動作之控制程式，或記載有後述的基板處理的程序或條件等的製程處方等是可讀出地被儲存。製程處方是使後述的基板處理工程的各程序實行於控制器121，組合成可取得預定的結果，作為程式機能。以下，亦將此製程處方或控制程式等總稱而簡稱為程式。又，亦將製程處方簡稱為處方。在本說明書中稱為程式時，有只包含處方單體時，只包含控制程式單體時，或包含該等的 雙方時。RAM121b是構成為暫時性地保持藉由CPU121a所讀出的程式或資料等的記憶領域(工作區域)。
I/O埠121d是被連接至上述的MFC241a~241e、閥243a~243e、壓力感測器245、APC閥244、真空泵246、加熱器207、溫度感測器263、旋轉機構267、晶舟昇降機115等。
CPU121a是構成從記憶裝置121c讀出控制程式來實行，且按照來自輸出入裝置122的操作指令的輸入等從記憶裝置121c讀出處方。CPU121a是以能夠按照讀出的處方的內容之方式，構成控制MFC241a~241e之各種氣體的流量調整動作，閥243a~243e的開閉動作，APC閥244的開閉動作及根據壓力感測器245的APC閥244之壓力調整動作，真空泵246的起動及停止，根據溫度感測器263的加熱器207的溫度調整動作，旋轉機構267之晶舟217的旋轉及旋轉速度調節動作，晶舟昇降機115之晶舟217的昇降動作等。
控制器121是可藉由將被儲存於外部記憶裝置(例如磁帶、軟碟或硬碟等的磁碟，CD或DVD等的光碟，MO等的光磁碟，USB記憶體或記憶卡等的半導體記憶體)123的上述程式安裝於電腦來構成。記憶裝置121c或外部記憶裝置123是構成為電腦可讀取的記錄媒體。以下亦可將該等總稱為記錄媒體。在本說明書中稱記錄媒體 時，是有僅記憶裝置121c單體的情況，僅外部記憶裝置123單體的情況，或該等雙方的情況。另外，對電腦之程式的提供是亦可不使用外部記憶裝置123，而利用網際網路或專線等的通訊手段來進行。
(2)基板處理工程
利用圖4、圖5(a)~圖5(g)來說明有關使用上述基板處理裝置，在基板上形成Si膜，更將該Si膜熱處理的順序例，作為半導體裝置(device)的製造工程之一工程。在以下的說明中，構成基板處理裝置的各部的動作是藉由控制器121來控制。
圖4所示的成膜順序是藉由進行：交替進行對單結晶矽Si及絕緣膜200a露出於表面之作為基板的晶圓200供給DCS氣體作為第1處理氣體的步驟1、和對晶圓200供給DS氣體作為第2處理氣體的步驟2之步驟(平行種子步驟)；及對晶圓200供給MS氣體作為第3處理氣體之步驟(CVD成膜步驟)，而使第1Si膜200e同質磊晶成長於單結晶Si上，且使與第1Si膜200e不同結晶構造的第2Si膜200g成長於絕緣膜200a上。
亦即，圖4所示的成膜順序是藉由使用3種類的矽烷 原料氣體(三重Si來源)，在單結晶Si上形成在第1Si膜200e上形成有第2Si膜200g而成的層疊構造(層疊膜)。以下，亦將此層疊膜簡稱為Si膜。
然後，進行藉由熱處理(退火)在第1Si膜200e上形成有第2Si膜200g而成的Si膜，使第2Si膜200g之中接觸於第1Si膜200e(同質磊晶Si膜)的部分同質磊晶化之步驟(退火步驟)。
在本說明書中，基於方便起見，也有如以下般表示上述成膜順序的情形。並且，也有將退火稱為ANL的情形。
〔(DCS→DS)×n→MS〕→ANL Si
在本說明書中稱「晶圓」時，有意味「晶圓本身」時，或意味「晶圓及形成於其表面的預定的層或膜等的層疊體(集合體)」時，亦即包含形成於表面的預定的層或膜等來稱晶圓時。並且，在本說明書中稱「晶圓的表面」時，有意味「晶圓本身的表面(露出面)」時，或意味「形成於晶圓上的預定的層或膜等的表面，亦即，作為層疊體的晶圓的最表面」時。
因此，在本說明書中記載為「對晶圓供給預定的氣體」時，有意味「對晶圓本身的表面(露出面)直接供給預定的氣體」時，或「對形成於晶圓上的層或膜 等，亦即作為層疊體的晶圓的最表面供給預定的氣體」時。並且，在本說明書中記載為「在晶圓上形成預定的層(或膜)」時，有意味「在晶圓本身的表面(露出面)上直接形成預定的層(或膜)」時，或「在形成於晶圓上的層或膜等上，亦即作為層疊體的晶圓的最表面上形成預定的層(或膜)」時。
並且，在本說明書中稱「基板」時也是與稱「晶圓」時同義。
(晶圓裝填及晶舟裝載)
複數片的晶圓200會被裝填於晶舟217(晶圓裝填)。然後，如圖1所示般，支撐複數片的晶圓200的晶舟217是藉由晶舟昇降機115舉起而搬入至處理室201內(晶舟裝載)。在此狀態下，密封蓋219是成為隔著O型環220來密封反應管203的下端之狀態。
晶圓200是例如可使用藉由單結晶Si所構成的Si基板，或在表面形成有單結晶Si膜的基板。如圖12(a)的部分擴大圖所示般，在晶圓200的表面的一部分是例如預先形成有矽氧化膜(SiO2膜，以下亦稱SiO膜)等的絕緣膜200a。亦即，晶圓200的表面是成為單結晶Si及絕緣膜200a分別露出的狀態。絕緣膜200a是除了SiO膜以外，亦可為矽氮化膜(SiN膜)、矽碳化膜(SiC 膜)、矽碳氮化膜(SiCN膜)、矽氧氮化膜(SiON膜)、矽氧碳化膜(SiOC膜)、矽氧碳氮化膜(SiOCN膜)、矽硼氮化膜(SiBN膜)、矽硼碳氮化膜(SiBCN膜)等的Si系絕緣膜、或鋁氧化膜(AlO膜)、鉿氧化膜(HfO膜)、鋯氧化膜(ZrO膜)、鈦氧化膜(TiO膜)等的金屬系絕緣膜。亦即，絕緣膜200a是亦可為HfO膜或ZrO膜那樣的High-k膜(高介電常數絕緣膜)，亦可為SiOCN膜、SiOC膜、SiBN膜、SiBCN膜那樣的Low-k膜(低介電常數絕緣膜)。
圖5(a)~圖5(g)是表示處理具有圖12(a)所示的表面構造的晶圓200時，亦即處理表面設有凹部，凹部的底部藉由單結晶Si所構成，凹部的側部及上部藉由絕緣膜(SiO膜)200a所構成的晶圓200時。圖5(a)~圖5(g)是方便起見部分擴大晶圓200的表面的圖。在將晶圓200搬入處理室201內之前，晶圓200的表面是藉由氟化氫(HF)等來預先洗淨。但，洗淨處理之後，往處理室201內搬入為止的期間，晶圓200的表面是暫時性地暴露於大氣。因此，如圖5(a)所示般，在往處理室201內搬入的晶圓200的表面的至少一部分是形成有自然氧化膜(SiO膜)200b。自然氧化膜200b亦有形成稀疏地(島狀)覆蓋凹部的底部，亦即露出的單結晶Si的一部分之情形，且亦可有形成連續地(非島狀)覆蓋 露出的單結晶Si的全域之情形。
(壓力調整及溫度調整)
藉由真空泵246來真空排氣(減壓排氣)，而使處理室201內，亦即存在有晶圓200的空間能夠成為所望的壓力(真空度)。此時，處理室201內的壓力是以壓力感測器245來測定，根據此被測定的壓力資訊來反餽控制APC閥244。真空泵246是至少對晶圓200的處理終了為止的期間維持使常時作動的狀態。並且，藉由加熱器207來加熱，而使處理室201內的晶圓200能夠成為所望的溫度。此時，根據溫度感測器263所檢測出的溫度資訊來反餽控制往加熱器207的通電情況，而使處理室201內能夠成為所望的溫度分布。加熱器207之處理室201內的加熱是至少對晶圓200的處理終了為止的期間繼續進行。並且，開始旋轉機構267之晶舟217及晶圓200的旋轉。旋轉機構267之晶舟217及晶圓200的旋轉是至少對晶圓200的處理終了為止的期間繼續進行。
(平行種子步驟)
然後，依序實行其次的2個步驟，亦即步驟1，2。
[步驟1] (DCS氣體供給)
此步驟是對處理室201內的晶圓200供給DCS氣體。
開啟閥243a，往氣體供給管232a內流動DCS氣體。DCS氣體是藉由MFC241a來調整流量，經由噴嘴249a來供給至處理室201內，從排氣管231排氣。此時，對晶圓200供給DCS氣體。此時同時開啟閥243d，往氣體供給管232d內流動N2氣體。N2氣體是藉由MFC241d來調整流量，與DCS氣體一起往處理室201內供給，從排氣管231排氣。並且，為了防止DCS氣體侵入至噴嘴249b內，而開啟閥243e，往氣體供給管232e內流動N2氣體。N2氣體是經由氣體供給管232b、噴嘴249b來供給至處理室201內，從排氣管231排氣。
藉由對晶圓200供給DCS氣體，可使進行以下的處理，使晶圓200的表面狀態朝圖5(b)所示的狀態變化。
首先，在凹部的底部，亦即單結晶Si上，藉由供給含電氣陰性度大的鹵素(Cl)之DCS，形成於單結晶Si的表面之自然氧化膜200b的氧(O)與DCS的Cl會互拉，可切斷自然氧化膜200b中所含的Si-O結合。藉此，單結晶Si的表面之Si的結合鍵是成為自由。亦即，在單結晶Si的表面中，可使Si的共有結合的懸空鍵 (dangling bond)(未結合鍵)產生。藉此，後述的同質磊晶成長容易進展的環境齊備。另外，在凹部的底部中，藉由上述的反應進展，形成於表面的自然氧化膜200b會被除去。亦即，DCS氣體是作為從單結晶Si的表面除去自然氧化膜200b的洗滌氣體(洗淨氣體)作用。
並且，在凹部的側部及上部，亦即絕緣膜(SiO膜)200a上，藉由供給含電氣陰性度大的鹵素(Cl)之DCS，絕緣膜200a的表面的O與DCS的Cl會互拉，可切斷絕緣膜200a中所含的Si-O結合。藉此，可在絕緣膜200a的表面形成Si的未結合鍵，亦即Si的吸附場所。另外，在SiO膜等的絕緣膜200a上，原本Si的未結合鍵是不存在，或即使存在也些微。因此，在此狀態下，即使進行對晶圓200供給DS氣體之後述的步驟2，在絕緣膜200a的表面，Si的核心是不成長，即使成長，也會成為隨機的成長(島狀的成長)。
(殘留氣體除去)
一旦在凹部的底部備齊同質磊晶成長容易進行的環境，且在凹部的側部及上部形成有Si的吸附場所，則關閉閥243a，停止DCS氣體的供給。此時，APC閥244是保持開啟不動，藉由真空泵246來將處理室201內真空排氣，從處理室201內排除殘留於處理室201內之未反應或 貢獻上述的反應之後的氣體。此時，閥243d，243e是保持開啟不動，維持N2氣體往處理室201內供給。N2氣體是作為淨化氣體作用，藉此，可提高從處理室201內排除殘留於處理室201內的氣體的效果。
此時，亦可不完全排除殘留於處理室201內的氣體，亦不完全淨化處理室201內。只要殘留於處理室201內的氣體為微量，便不會有在之後進行的步驟2中產生不良影響的情形。往處理室201內供給的N2氣體的流量也不需要大流量，例如，藉由供給與反應管203(處理室201)的容積同程度的量的N2氣體，可在步驟2中進行不會產生不良影響的程度的淨化。藉由如此不完全淨化處理室201內，可縮短淨化時間，使處理能力提升。N2氣體的消耗也可壓到必要的最小限度。
[步驟2] (DS氣體供給)
步驟1終了後，對處理室201內的晶圓200供給DS氣體。
此步驟是以和步驟1的閥243a，243d，243e的開閉控制同樣的程序來進行閥243b，243d，243e的開閉控制。流動於氣體供給管232b內的DS氣體是藉由MFC241b來調整流量，經由噴嘴249b來供給至處理室 201內，從排氣管231排氣。此時，對晶圓200供給DS氣體。
藉由對晶圓200供給DS氣體，使以下的處理進展，可使晶圓200的表面狀態移至圖5(c)所示的狀態，亦即2種類的種子平行形成的狀態。
首先，在凹部的底部，亦即單結晶Si上，使DS中所含的Si結合於藉由進行步驟1而形成的Si的未結合鍵，可使Si結晶磊晶成長(氣相磊晶成長)於單結晶Si上。由於底層的結晶與成長於此結晶上的結晶為同材質(Si)，所以此成長是同質磊晶成長。同質磊晶成長是在底層的結晶上，持有與此結晶同晶格常數，由同材料所構成的結晶會在同一的結晶方位成長。因此，同質磊晶成長相較於底層的結晶與成長於此結晶上的結晶為相異的材質之異質磊晶成長，可取得缺陷少、良質的結晶。可將此時被形成的核心(或膜)思考成後述的第1Si膜(磊晶Si膜)200e的種子(第1種子)200c。
並且，在凹部的側部及上部，亦即絕緣膜200a上，可使DS中所含的Si吸附於藉由進行步驟1而形成的吸附場所。藉由Si吸附於吸附場所而形成的核心的結晶構造是成為非晶質(非晶質)、多結晶(多結晶)、或非晶質與多結晶的混晶。可將此時被形成的核心思考成後述的第2Si膜200g的種子(第2種子)200d。
(殘留氣體除去)
一旦第1種子200c、第2種子200d的形成，亦即2種類的種子的形成(平行種子處理)完了，則關閉閥243b，停止DS氣體的供給。然後，藉由與步驟1同樣的處理程序，從處理室201內排除殘留於處理室201內之未反應或貢獻上述的反應之後的氣體或反應副生成物。此時，亦可不完全排除殘留於處理室201內的氣體等的點是與步驟1同樣。
[預定次數實施]
平行種子步驟是進行預定次數(1次以上)使上述的步驟1，2交替亦即不使同步，非同時進行的循環。藉由進行平行種子步驟，可使以下的處理進展，使晶圓200的表面狀態移至圖5(d)所示的狀態。
首先，在凹部的底部，亦即單結晶Si上可形成第1Si膜200e。第1Si膜200e是以被形成於單結晶Si上的第1種子200c作為核心，藉由Si結晶同質磊晶成長來形成。第1Si膜200e的結晶構造是成為繼承底層的結晶性之單結晶。亦即，第1Si膜200e是藉由與底層的單結晶Si同一材料所構成，成為具有同一晶格常數、同一結晶方位的單結晶Si膜(磊晶Si膜)。亦可將在平行種 子步驟所形成的第1Si膜200e思考為種子層。此情況，種子層是以磊晶Si層所構成。亦可將以此磊晶Si層所構成的種子層稱為第1種子層。
並且，在凹部的側部及上部，亦即絕緣膜200a上可形成種子層200f。種子層200f是藉由第2種子200d高密度成長於絕緣膜200a上來形成，成為緻密地覆蓋絕緣膜200a的表面之層。種子層200f的結晶構造是成為非晶質、多結晶、或非晶質與多結晶的混晶。亦即，種子層200f是成為非晶質Si層、多結晶Si層、或非晶質與多結晶的混晶Si層。亦可將種子層200f稱為第2種子層。
如此，平行種子步驟是在單結晶Si上及絕緣膜200a上，第1種子層(磊晶Si層)及第2種子層(非晶質Si層、多結晶Si層、或非晶質與多結晶的混晶Si層)會分別平行形成。亦即，平行種子步驟是結晶構造不同的2種類的Si種子層會被平行形成。這所以將此步驟稱為平行種子步驟。
[平行種子步驟的處理條件]
在步驟1中，以MFC241a所控制的DCS氣體的供給流量是例如10~1000sccm，較理想是設為10~500sccm的範圍內的流量。對晶圓200供給DCS氣體的時間，亦 即氣體供給時間(照射時間)是例如0.5~10分鐘，較理想是設為1~5分鐘的範圍內的時間。
在步驟2中，以MFC241b所控制的DS氣體的供給流量是例如10~1000sccm，較理想是設為10~500sccm的範圍內的流量。對晶圓200供給DS氣體的時間，亦即氣體供給時間(照射時間)是例如0.5~10分鐘，較理想是設為1~5分鐘的範圍內的時間。
在步驟1，2中，以MFC241d，241e所控制的N2氣體的供給流量是分別例如設為100~10000sccm的範圍內的流量。
步驟1，2之處理室201內的壓力是例如1~1000Pa，較理想是設為1~100Pa的範圍內的壓力。
步驟1，2之加熱器207的溫度是設定成晶圓200的溫度會成為例如350~450℃，較理想是370~390℃的範圍內的溫度(第1溫度)之類的溫度。
若晶圓200的溫度未滿350℃，則會有在步驟2供給的DS難分解，往晶圓200上之第1種子200c或第2種子200d的形成，亦即第1Si膜200e或種子層200f的形成困難的情形。藉由將晶圓200的溫度設為350℃以上，可解消上述的課題。藉由將晶圓200的溫度設為370℃以上，可使在步驟2供給的DS的分解促進，且可使在步驟1供給的DCS之上述的Si-O結合的切斷反應確 實地進展。亦即，在凹部的底部確實地備齊同質磊晶成長的進展容易的環境，在凹部的側部及上部可確實地進行Si的吸附場所的形成，且可確實地進行往晶圓200上之第1種子200c或第2種子200d的形成，亦即第1Si膜200e或種子層200f的形成。
若晶圓200的溫度超過450℃，則會有在步驟1供給的DCS中所含的Si往晶圓200上堆積的情形。此情況，在從單結晶Si的表面除去自然氧化膜之前，Si會堆積。因此，在單結晶Si上(自然氧化膜上)，同質磊晶成長是不進展，非晶質Si膜或多結晶Si膜會成長。又，若晶圓200的溫度超過450℃，則會有難以使DCS之上述的Si-O結合的切斷反應進展的情形。因此，會有往晶圓200上之第1種子200c或第2種子200d的形成，亦即第1Si膜200e或種子層200f的形成困難的情形。藉由將晶圓200的溫度設為450℃以下，可解消上述的課題。藉由將晶圓200的溫度設為390℃以下，可一面確實地抑制DCS中所含的Si往晶圓200上堆積，一面使DCS之上述的Si-O結合的切斷反應確實地進展。亦即，在凹部的底部確實地備齊同質磊晶成長的進展容易的環境，且可在凹部的側部及上部確實地進行Si的吸附場所的形成。藉此，可確實地進行往晶圓200上之第1種子200c或第2種子200d的形成，亦即第1Si膜200e或種子層200f的 形成。
因此，晶圓200的溫度是例如350~450℃，較理想是設為370~390℃的範圍內的溫度為佳。
交替進行步驟1，2之循環的實施次數是例如1~20次，較理想是1~10次的範圍內。藉由此形成的第1Si膜200e的厚度、及種子層200f的厚度是分別例如1~50Å，較理想是5~20Å的範圍內的厚度。
第1處理氣體是除了DCS氣體以外，可使用一氯矽烷(SiH3Cl，簡稱：MCS)氣體、四氯矽烷亦即矽四氯化物(SiCl4，簡稱：STC)氣體、三氯矽烷(SiHCl3，簡稱：TCS)氣體、六氯二矽烷(Si2Cl6，簡稱：HCDS)氣體等的氯矽烷原料氣體。另外，在步驟1中，為了一面抑制Si往晶圓200上堆積，一面使上述Si-O結合的切斷反應促進，最好使用1分子中所含的Si的數量少，且1分子中所含的鹵元素(Cl等)的數量多的鹵代矽烷原料氣體作為第1處理氣體。並且，在步驟1中，為了適當抑制上述Si-O結合的切斷反應，最好使用1分子中所含的鹵元素(Cl等)的數量少的鹵代矽烷原料氣體。
第2處理氣體是除了DS氣體以外，可使用MS氣體、丙矽烷(Si3H8，簡稱：TS)氣體等的不含鹵元素的矽烷原料氣體。
惰性氣體是除了N2氣體以外，例如可使用Ar氣體、He氣體、Ne氣體、Xe氣體等的稀有氣體。
(CVD成膜步驟)
形成第1Si膜200e、種子層200f之後，對處理室201內的晶圓200供給MS氣體及PH氣體。
此步驟是以和步驟1的閥243a，243d，243e的開閉控制同樣的程序來進行閥243c，243d，243e的開閉控制。流動於氣體供給管232c內的MS氣體是藉由MFC241c來控制流量，經由氣體供給管232b、噴嘴249b來供給至處理室201內，從排氣管231排氣。並且，此時開啟閥243a，對氣體供給管232a內流動PH氣體。PH氣體是藉由MFC241a來調整流量，經由噴嘴249a來供給至處理室201內，從排氣管231排氣。此時，對晶圓200一起且同時供給MS氣體及PH氣體。
藉由對晶圓200供給MS氣體、PH氣體，使以下的處理進展，可使晶圓200的表面依序移至圖5(e)、圖5(f)所示的狀態。
首先，如圖5(e)所示般，在凹部的底部，亦即單結晶Si上，可使藉由進行平行種子步驟而形成的第1Si膜200e更同質磊晶成長(氣相磊晶成長)。亦即，在圖15(d)的第1Si膜200e上，可更使具有與第 1Si膜200e同一結晶構造的磊晶Si膜成長。藉由與MS氣體一起供給PH氣體，可在第1Si膜200e中添加作為摻雜劑的P成分。藉由與MS氣體一起供給PH氣體，可在第1Si膜200e中添加作為摻雜劑的P成分。
又，如圖5(e)所示般，在凹部的側部及上部，亦即絕緣膜200a上，可在藉由進行平行種子步驟而形成的種子層200f上形成第2Si膜200g。第2Si膜200g的結晶構造是成為非晶質、多結晶、或非晶質與多結晶的混晶。亦即，第2Si膜200g是成為非晶質Si膜、多結晶Si膜、或非晶質與多結晶的混晶Si膜。由於種子層200f是非常薄，且與第2Si膜200g為同結晶構造及材料，因此亦可思考將種子層200f含在第2Si膜200g中。藉由與MS氣體一起供給PH氣體，可在第2Si膜200g中也添加作為摻雜劑的P成分。
藉由繼續上述的處理，可藉由第2Si膜200g的成長來使第1Si膜200e的成長停止。亦即，如圖5(f)所示般，在藉由使從凹部的側部成長的第2Si膜200g來覆蓋第1Si膜200e的上部之下，可使第1Si膜200e的同質磊晶成長停止。在此狀態下，在凹部內，亦即晶圓200上形成有在第1Si膜200e上層疊第2Si膜200g而成的層疊構造(層疊膜)。凹部內是成為藉由此層疊膜而堵塞的狀態，亦即被埋入的狀態。如上述般，本 說明書是亦有將此層疊膜簡稱為Si膜的情形。
形成層疊膜後，關閉閥243c，243a，停止往處理室201內之MS氣體、PH氣體的供給。然後，藉由與上述步驟1同樣的處理程序，從處理室201內排除殘留於處理室201內之未反應或貢獻上述的反應之後的氣體或反應副生成物。此時，亦可不完全排除殘留於處理室201內的氣體等的點是與步驟1同樣。
[CVD成膜步驟的處理條件]
以MFC241c來控制的MS氣體的供給流量是例如10~2000sccm，較理想是設為500~1000sccm的範圍內的流量。對晶圓200供給MS氣體的時間，亦即氣體供給時間(照射時間)是可依照形成於晶圓200上的Si膜的膜厚等來適當決定。
以MFC241a來控制的PH氣體的供給流量是依照形成於晶圓200上的裝置的規格等來適當地決定，例如0.1~500sccm，較理想是設為1~100sccm的範圍內的流量。對晶圓200供給PH氣體的時間，亦即氣體供給時間(照射時間)是可依照形成於晶圓200上的裝置的規格等來適當決定。
以MFC241d，241e所控制的N2氣體的供給流量是分別例如設為100~10000sccm的範圍內的流量。
處理室201內的壓力是例如1~1000Pa，較理想是設為1~100Pa的範圍內的壓力。
加熱器207的溫度是設定成晶圓200的溫度會成為與上述的第1溫度同等或更高的溫度(第2溫度)之類的溫度。具體而言，將加熱器207的溫度設定成晶圓200的溫度會成為例如350~650℃，較理想是400~550℃的範圍內的溫度(第2溫度)之類的溫度。
若晶圓200的溫度未滿350℃，則依第3處理氣體的種類，氣體難分解，結果，有時難以使第1Si膜200e的同質磊晶成長或第2Si膜200g的形成處理(以下，亦將該等的處理稱為CVD成膜處理)進展。例如，使用DS氣體作為第3處理氣體時，若晶圓200的溫度未滿350℃，則DS難分解，難以使上述的CVD成膜處理進展。藉由將晶圓200的溫度設為350℃以上，可予以解消。又，藉由將晶圓200的溫度設為400℃以上，可容易使上述的CVD成膜處理進展。例如，使用DS氣體作為第3處理氣體時，藉由將晶圓200的溫度設為400℃以上，容易使DS分解，可使上述的CVD成膜處理確實地進展。又，使用MS氣體作為第3處理氣體時，藉由將晶圓200的溫度設為450℃以上，容易使MS分解，可使上述的CVD成膜處理確實地進展。
一旦晶圓200的溫度超過650℃，則CVD反 應會過強(產生過剩的氣相反應)，膜厚均一性容易惡化，其控制困難。並且，在處理室201內有產生微粒的疑慮，會有使形成於晶圓200上的層疊膜的膜質降低的情況。藉由將晶圓200的溫度設為650℃以下，可使適當的氣相反應產生，藉此可抑制膜厚均一性的惡化，其控制成為可能。並且，處理室201內之微粒的發生也可抑制。特別是藉由將晶圓200的溫度設為550℃以下，容易確保膜厚均一性，其控制容易。
因此，晶圓200的溫度是例如350~650℃，較理想是400~550℃的範圍內的溫度(第2溫度)為佳。另外，將晶圓200的溫度設為350~520℃的範圍內的溫度時，第2Si膜200g是成為非晶質Si膜的傾向變強。又，將晶圓200的溫度設為520~530℃的範圍內的溫度時，第2Si膜200g是成為非晶質與多結晶的混晶Si膜的傾向變強。又，將晶圓200的溫度設為530~650℃的範圍內的溫度時，第2Si膜200g是成為多結晶Si膜的傾向變強。任一情況皆第1Si膜200e是成為磊晶Si膜。
在CVD成膜步驟使成長的第1Si膜200e的厚度、及第2Si膜200g的厚度是依照形成於晶圓200上的裝置的規格等來適當決定，例如可分別設為1~5000Å。
第3處理氣體是除了MS氣體以外，可適用上述不含鹵元素的氫化矽烷原料氣體或上述鹵代矽烷原料 氣體。由分別使抑制鹵元素往第1Si膜200e及第2Si膜200g中殘留的觀點來看，最好使用不含鹵元素的氫化矽烷原料氣體作為第3處理氣體。並且，由使第1Si膜200e及第2Si膜200g的成膜速率提升的觀點來看，最好使用反應性高的鹵代矽烷原料氣體作為第3處理氣體。
摻雜劑氣體是除了PH氣體以外，可使用三氫化砷(AsH3)氣體等含V族元素(P，As等)的氣體。又，摻雜劑氣體是除了含V族元素的氣體以外，亦可使用二硼烷(B2H6)氣體、三氯化硼(BCl3)氣體等含III族元素(B等)的氣體等。
惰性氣體是除了N2氣體以外，例如可使用Ar氣體、He氣體、Ne氣體、Xe氣體等的稀有氣體。
(退火步驟)
第1Si膜200e、第2Si膜200g的形成完了後，適當調整加熱器207的溫度，分別熱處理被形成於晶圓200上的第1Si膜200e、第2Si膜200g。
此步驟是亦可一邊開啟閥243d，243e，往處理室201內供給N2氣體，一邊進行，又，亦可關閉閥243d，243e停止往處理室201供給N2氣體的狀態下進行。任一情況皆此步驟是關閉閥243a~243c，停止往處理室201內供給矽烷原料氣體的狀態下進行。
藉由進行退火步驟，可使形成於晶圓200上的第1Si膜200e與第2Si膜200g的層疊膜朝圖5(g)所示的膜變化。亦即，可使第2Si膜200g(非晶質Si膜、多結晶Si膜、非晶質與多結晶的混晶Si膜)之中接觸於第1Si膜200e(同質磊晶Si膜)的部分同質磊晶化(使固相磊晶成長)，使變質(改質)成同質磊晶Si膜。亦即，可使第2Si膜200g的一部分的結晶狀態變化成與第1Si膜200e的結晶狀態同一結晶狀態。有關此被同質磊晶化的領域是可思考為第1Si膜200e的一部分。亦即，藉由進行退火步驟，可使層疊膜中的第1Si膜200e所佔的領域擴大。
[退火步驟的處理條件]
以MFC241d，241e來控制的N2氣體的供給流量是分別例如設為0~10000sccm的範圍內的流量。
處理室201內的壓力，較理想是設為未滿大氣壓的壓力，例如與進行平行種子步驟或CVD成膜步驟時同樣，1~1000Pa，較理想是設為1~100Pa的範圍內的壓力。
加熱器207的溫度是設定成晶圓200的溫度會成為與上述的第2溫度同等或更高的溫度(第3溫度)。具體而言，以晶圓200的溫度能成為例如500~ 700℃，較理想是550~600℃的範圍內的溫度(第3溫度)那樣的溫度之方式，設定加熱器207的溫度。
若晶圓200的溫度未滿500℃，則固相磊晶成長難進展，有時難以使第2Si膜200g之中接觸於第1Si膜200e的部分同質磊晶化。藉由將晶圓200的溫度設為500℃以上，可予以解消。藉由將晶圓200的溫度設為550℃以上，可提高固相磊晶成長的成長效率，可使第2Si膜200g之中接觸於第1Si膜200e的部分效率佳地同質磊晶化。
若晶圓200的溫度超過700℃，則有時第2Si膜200g之中接觸於第1Si膜200e的部分不會同質磊晶化，而多結晶化。藉由將晶圓200的溫度設為700℃以下，可予以解消。藉由將晶圓200的溫度設為600℃以下，容易使第2Si膜200g之中接觸於第1Si膜200e的部分固相磊晶成長，使同質磊晶化。
因此，晶圓200的溫度是例如500~700℃，較理想是550~600℃的範圍內的溫度(第3溫度)為佳。另外，上述的溫度帶是將晶圓200的溫度設為靠低溫的溫度，亦即以靠低溫的溫度來慢慢地熱處理較能夠使固相磊晶成長更適當地進展。
惰性氣體是可適用便宜且安全性高的氣體，除了N2氣體以外，例如可使用H2氣體或Ar氣體、He氣 體、Ne氣體、Xe氣體等的稀有氣體。
(淨化及大氣壓恢復)
一旦熱處理終了，則開啟閥243d，243e，分別從氣體供給管232d，232e供給N2氣體至處理室201內，從排氣管231排氣。N2氣體是作為淨化氣體作用，藉此，處理室201內會以惰性氣體來淨化，殘留於處理室201內的氣體或反應副生成物會從處理室201內除去(淨化)。然後，處理室201內的環境會被置換成惰性氣體(惰性氣體置換)，處理室201內的壓力會恢復成常壓(大氣壓恢復)。
(晶舟卸載及晶圓卸裝)
然後，密封蓋219會藉由晶舟昇降機115來下降，反應管203的下端會被開口。然後，在處理完成的晶圓200被晶舟217支撐的狀態下從反應管203的下端搬出至反應管203的外部(晶舟卸載)。處理完成的晶圓200是由晶舟217取出(晶圓卸裝)。
(3)本實施形態的效果
若根據本實施形態，則可取得以下所示的1個或複數的效果。
(a)平行種子步驟是藉由進行對單結晶Si露出於表面的晶圓200供給含鹵元素的DCS氣體之步驟1，可除去被形成於單結晶Si的表面之自然氧化膜200b，且使Si的未結合鍵產生於單結晶Si的表面。藉此，可使磊晶Si膜(第1Si膜200e)往單結晶Si上成長。結果，可在晶圓200的表面(單結晶Si)上形成在第1Si膜200e上層疊第2Si膜200g而成的膜，亦即在下層側含磊晶Si膜的層疊膜。由於此層疊膜在下層側含磊晶Si膜，因此與晶圓200等的接觸電阻要比只由非晶質Si、多結晶Si、或非晶質與多結晶的混晶Si所構成的Si單膜更低、成為電氣特性佳之良質的膜。另外，取代DCS氣體，而使用氫化矽烷原料氣體、或1分子中含氨基的氨基矽烷原料氣體等之不含鹵元素的矽烷原料氣體時，磊晶Si膜不易成長於單結晶Si上，難取得上述的效果。
(b)平行種子步驟是藉由對絕緣膜200a露出於表面的晶圓200供給含鹵元素的DCS氣體之步驟1，可在絕緣膜200a的表面形成Si的吸附場所。藉此，可確實地進行往絕緣膜200a上之第2種子200d的形成，亦即種子層200f的形成。結果，在晶圓200的表面設有凹部，且凹部的側部藉由絕緣膜200a所構成時，可確實地進行往凹部內之第2Si膜200g的形成，亦即往凹部內之Si膜的埋入。而且，可將形成於晶圓200上的層疊膜(Si 膜)設為不存在針孔之緻密的膜，可設為對氟化氫(HF)之耐性高的膜。
(c)平行種子步驟是藉由進行步驟1，可在凹部的底部備齊同質磊晶成長容易進展的環境，且在凹部的側部及上部形成Si的吸附場所。藉此，可無遲延地使往晶圓200上之第1Si膜200e及種子層200f的形成開始。結果，可使層疊膜(Si膜)的孕育時間(成長延遲)短縮，使成膜處理的生產性提升。
(d)平行種子步驟是藉由進行DCS氣體的供給及DS氣體的供給，可分別增加第1種子200c及第2種子200d的密度，迴避第1Si膜200e及種子層200f島狀成長。藉此，可提高第1Si膜200e及種子層200f的階差被覆性。結果，可將形成於晶圓200上的Si膜設為不存在針孔之緻密的膜，可設為對HF之耐性高的膜。
(e)由於平行種子步驟是交替進行DCS氣體的供給及DS氣體的供給，因此可抑制處理室201內之非所望的過剩的氣相反應，可使在處理室201內產生的微粒的量減低。
(f)在平行種子步驟及CVD成膜步驟，藉由使用具有不同的分子構造(化學構造)的矽烷原料氣體，亦即材料不同的矽烷原料氣體，可兼顧最終形成的層疊膜的成膜效率及膜厚均一性等的特性。
例如，在平行種子步驟中，藉由使用在1分子中具有2個的Si原子，且比在CVD成膜步驟所用的MS氣體更低熱分解溫度(容易分解)，吸附效率高的DS氣體，作為第2處理氣體，可分別提高第1種子200c及第2種子200d的生成效率。藉此，可分別提高第1Si膜200e及種子層200f的形成效率。亦即，藉由使用DS氣體作為第2處理氣體，使用MS氣體作為第3處理氣體，要比第2、第3處理氣體皆使用MS氣體時，更能提高往晶圓200上形成的層疊膜的成膜效率。
又，例如，在CVD成膜步驟中，藉由使用在1分子中具有1個的Si原子，且比在平行種子步驟所用的DS氣體更高熱分解溫度(難分解)，吸附效率低的MS氣體，作為第3處理氣體，可分別適當地控制第1Si膜200e及第2Si膜200g的成膜速度。藉此，可使第1Si膜200e及第2Si膜200g的面內膜厚均一性或階差被覆性等的特性分別提升。亦即，藉由使用DS氣體作為第2處理氣體，使用MS氣體作為第3處理氣體，要比第2、第3處理氣體皆使用DS氣體時，更能使往晶圓200上形成的層疊膜的面內膜厚均一性或階差被覆性等的特性提升。
(g)藉由退火步驟，可使形成於晶圓200上的層疊膜的膜質更提升。例如，藉由使第2Si膜200g之中接觸於第1Si膜200e的部分同質磊晶化(固相磊晶成 長)，使層疊膜中之第1Si膜200e(同質磊晶Si膜)所佔的領域擴大，可使層疊膜的接觸電阻更減低。又，例如，藉由進行退火步驟，亦可使層疊膜更緻密化，成為HF耐性更高的膜。
(h)上述的效果是在使用DCS氣體以外的鹵代矽烷氣體作為第1處理氣體時，或使用DS氣體以外的氫化矽烷氣體作為第2處理氣體時，或使用MS氣體以外的氫化矽烷氣體作為第3處理氣體時，或使用PH氣體以外的摻雜劑氣體作為摻雜劑氣體時也可同樣取得。
(4)變形例
本實施形態的成膜順序是不限於上述所示的形態，亦可如以下所示的變形例般變更。
(變形例1)
如圖6或以下所示的成膜順序般，平行種子步驟是亦可在開始交替進行步驟1，2的循環之前，進行對於晶圓200供給DCS氣體的步驟(預洗滌步驟)。藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。可更確實地取得對於晶圓200供給DCS氣體所產生的上述作用。特別是藉由將預洗滌步驟之DCS氣體的供給時間形成比步驟1之DCS氣體的供給時間更長，可更確實地取得對於 晶圓200供給DCS氣體所產生的上述作用。
〔DCS→(DCS→DS)×n→MS〕→ANL Si
(變形例2)
如圖7所示的成膜順序般，平行種子步驟是在進行預定次數交替進行步驟1，2的循環時，亦可將初次的循環的步驟1之DCS氣體的供給時間形成比之後的循環的步驟1之DCS氣體的供給時間更長。藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。並且，可更確實地取得對於晶圓200供給DCS氣體所產生的上述作用。
(變形例3)
如圖8所示的成膜順序般，平行種子步驟是在進行預定次數交替進行步驟1，2的循環時，亦可將初次的循環的步驟1之DCS氣體的供給流量形成比之後的循環的步驟1之DCS氣體的供給流量更多。藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。並且，可更確實地取得對於晶圓200供給DCS氣體所產生的上述作用。
(變形例4)
如圖9所示的成膜順序般，平行種子步驟是在進行預 定次數交替進行步驟1，2的循環時，亦可在每次進行循環，使步驟1之DCS氣體的供給流量慢慢地減少。又，平行種子步驟是在進行預定次數交替進行步驟1，2的循環時，亦可在每次進行循環，使步驟1之DCS氣體的供給時間慢慢地縮短。藉由本變形例也可取得與圖4所示的成膜順序或變形例1~3同樣的效果。並且，藉由自平行種子步驟的途中減少DCS氣體的供給流量或供給時間，可削減DCS氣體的使用量，使成膜成本降低。
(變形例5)
如圖10或以下所示的成膜順序般，平行種子步驟是在進行步驟1之後，亦可間歇性地進行複數次步驟2。藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。又，藉由自平行種子步驟的途中不進行DCS氣體的供給，亦可使DCS氣體的使用量減低，削減成膜成本。另外，藉由將本變形例的步驟1之DCS氣體的供給時間形成比圖4所示的成膜順序的步驟1之DCS氣體的供給時間更長，可確實地取得對於晶圓200供給DCS氣體所產生的上述作用。又，藉由將本變形例的步驟1之DCS氣體的供給流量形成比圖4所示的成膜順序的步驟1之DCS氣體的供給流量更多，可確實地取得對於晶圓200供給DCS氣體所產生的上述作用。
〔DCS→DS×n→MS〕→ANL Si (變形例6)
如圖11或以下所示的成膜順序般，亦可使用具有同一分子構造的矽烷原料氣體，亦即材料相等的矽烷原料氣體，作為第2、第3處理氣體。圖11是表示第2、第3處理氣體皆使用DS氣體的情況。藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。又，第2、第3處理氣體為使用比MS氣體更低熱分解溫度(吸附性高)的DS氣體時，亦可使形成於晶圓200上的Si膜的成膜速度提升，使成膜處理的生產性提升。又，第2、第3處理氣體為使用比DS氣體更高熱分解溫度(吸附性低)的MS氣體時，亦可使形成於晶圓200上的Si膜的階差被覆性或膜厚均一性提升。
〔(DCS→DS)×n→DS〕→ANL Si
(變形例7)
亦可使用DCS氣體以外的氯矽烷原料氣體，作為第1處理氣體。以下，例示使用HCDS氣體、MCS氣體作為 第1處理氣體的成膜順序。
〔(HCDS→DS)×n→MS〕→ANL Si
〔(MCS→DS)×n→MS〕→ANL Si
藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。另外，藉由使用1分子中所含的Cl原子數比DCS氣體更多的HCDS氣體，作為第1處理氣體，可比圖4所示的成膜順序更提高對於晶圓200供給第1處理氣體所產生的上述作用。又，藉由使用1分子中所含的Cl原子數比DCS氣體更少的MCS氣體，作為第1處理氣體，可比圖4所示的成膜順序更可適當地抑制對於晶圓200供給第1處理氣體所產生的上述作用。
(變形例8)
亦可不是不含碳(C)的矽烷原料氣體，而是使用含C的矽烷原料氣體，亦即亦作為C來源作用的矽烷原料氣體，作為第1處理氣體。以下，例示使用1,1,2,2-四氯-1,2-二甲基二矽烷((CH3)2Si2Cl4，簡稱：TCDMDS)氣體、雙(三氯矽烷)甲烷((SiCl3)2CH2，簡稱：BTCSM)氣體，作為第1處理氣體的成膜順序。
〔(TCDMDS→DS)×n→MS〕→ANL Si
〔(BTCSM→DS)×n→MS〕→ANL Si
藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。又，若根據本變形例，則可在平行種子步驟所形成的第1Si膜200e或種子層200f中微量添加C。藉由在第1Si膜200e中添加C，可抑制第1Si膜200e的多結晶化，容易將此膜設為磊晶Si膜。又，藉由在種子層200f中添加C，可縮小構成種子層200f的結晶粒的粒徑小，容易將種子層200f設為緻密的層。但，依形成於晶圓200上的裝置的規格，也有所欲迴避往第1Si膜200e或種子層200f中添加C的情況。此情況是如圖4所示的成膜順序等般，最好是使用不含C的氫化矽烷原料氣體，作為第1處理氣體。
(變形例9)
亦可使用含Cl(氯基)以外的鹵基之鹵代矽烷原料氣體，例如含F(氟代基)、Br(溴基)、I(碘基)等的鹵代矽烷原料氣體，作為第1處理氣體。例如，第1處理氣體，亦可使用單氟矽烷(SiH3F，簡稱：MFS)氣體、 四氟矽烷亦即四氟代矽(SiF4，簡稱：STF)氣體、三氟矽烷(SiHF3，簡稱：TFS)氣體、六氟二矽烷(Si2F6，簡稱：HFDS)氣體等的氟矽烷原料氣體、或單溴矽烷(SiH3Br，簡稱：MBS)氣體、四溴矽烷亦即四溴化矽(SiBr4，簡稱：STB)氣體、三溴矽烷(SiHBr3，簡稱：TBS)氣體、六溴二矽烷(Si2Br6，簡稱：HBDS)氣體等的溴矽烷原料氣體、或單碘矽烷(SiH3I，簡稱：MIS)氣體、四碘矽烷亦即四碘化矽(SiI4，簡稱：STI)氣體、三碘矽烷(SiHI3，簡稱：TIS)氣體、六碘二矽烷(Si2I6，簡稱：HIDS)氣體等的碘矽烷原料氣體。以下，例示使用STF氣體、STB氣體、STI氣體作為第1處理氣體的成膜順序。
〔(STF→DS)×n→MS〕→ANL Si
〔(STB→DS)×n→MS〕→ANL Si
〔(STI→DS)×n→MS〕→ANL Si
藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。但，使用含F的氣體作為第1處理氣體 時，有時成膜的底層(單結晶Si的表面或絕緣膜200a的表面)會被預蝕刻。為了抑制預蝕刻，最好使用含F以外的鹵基之鹵代矽烷原料氣體作為第1處理氣體。
(變形例10)
亦可使用含有不含Si的氯基之氯系氣體作為第1處理氣體。又，亦可使用含有不含Si的Cl以外的鹵基之鹵系氣體。以下，例示使用氯化氫(HCl)氣體、氯(Cl2)氣體、BCl3氣體、氟化氯(ClF3)氣體作為第1處理氣體的成膜順序。
〔(HCl→DS)×n→MS〕→ANL Si
〔(Cl2→DS)×n→MS〕→ANL Si
〔(BCl3→DS)×n→MS〕→ANL Si
〔(ClF3→DS)×n→MS〕→ANL Si
藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。但，使用不含Si的鹵系氣體作為第1處 理氣體時，有時成膜的底層(單結晶Si的表面或絕緣膜200a的表面)會被預蝕刻。為了抑制預蝕刻，最好使用含Si的鹵系氣體、例如氯矽烷原料氣體等作為第1處理氣體。
(變形例11)
亦可不是不含C及氮(N)的矽烷原料氣體，而是使用含C及N的矽烷原料氣體，亦即亦作為C來源作用、亦作為N來源作用的矽烷原料氣體，作為第2處理氣體。以下，例示使用。例如，第2處理氣體，亦可使用單氨基矽烷(SiH3R)氣體、二氨基矽烷(SiH2RR')氣體、三氨基矽烷(SiHRR'R")氣體、四氨矽烷(SiRR'R"R''')氣體等的氨基矽烷原料氣體。另外，R、R'、R"、R'''是分別表示配體(ligand)。氨基矽烷原料氣體是例如可使用丁胺矽烷(BAS)氣體、雙特丁胺矽烷(BTBAS)氣體、二甲胺矽烷(DMAS)氣體、雙二甲胺矽烷(BDMAS)氣體、三二甲胺矽烷(3DMAS)氣體、二乙胺矽烷(DEAS)氣體、雙二乙胺矽烷(BDEAS)氣體、二丙胺矽烷(DPAS)氣體、二異丙胺矽烷(DIPAS)氣體等。以下，例示使用BTBAS氣體、3DMAS氣體、DIPAS氣體作為第2處理氣體的成膜順序。
〔(HCDS→BTBAS)×n→MS〕→ANL Si
〔(HCDS→3DMAS)×n→MS〕→ANL Si
〔(HCDS→DIPAS)×n→MS〕→ANL Si
藉由本變形例也可取得與圖4所示的成膜順序同樣的效果。若根據本變形例，則與變形例8同樣，可在平行種子步驟所形成的第1Si膜200e或種子層200f中微量添加C等。藉此，可容易使第1Si膜200e同質磊晶成長，或使種子層200f緻密化。但，依形成於晶圓200上的裝置的規格，也有所欲迴避往第1Si膜200e或種子層200f中添加C或N的情況。此情況是如圖4所示的成膜順序等般，最好是使用不含C及N的氫化矽烷原料氣體，作為第1處理氣體。
<本發明的其他的實施形態>
以上，具體說明本發明的實施形態。但，本發明並非限於上述的實施形態，亦可在不脫離其要旨的範圍實施各種變更。
例如，上述的實施形態是說明有關處理具有圖12(a)所示的表面構造的晶圓200的情況，但本發明 並非限於如此的形態。
例如圖12(b)所示般，在晶圓200的表面形成有凹部，以能夠包圍此凹部的開口部之方式形成絕緣膜200a時，亦即即使凹部的底部藉由單結晶Si所形成，凹部的側部藉由單結晶Si及絕緣膜200a所形成時，本發明還是可適用。又，例如圖12(c)所示般，即使在晶圓200的表面形成有凹部，以能夠埋入此凹部內的方式形成有絕緣膜200a時，本發明還是可適用。又，例如圖12(d)所示般，即使在晶圓200的表面形成有凹部，且在此凹部的側部形成有絕緣膜200a時，本發明還是可適用。
任一情況皆是藉由進行在上述的實施形態所示的平行種子步驟、CVD成膜步驟，使第1Si膜200e同質磊晶成長於單結晶Si上，且使第2Si膜200g成長於絕緣膜200a上。藉此，在單結晶Si上，可形成第2Si膜被形成於第1Si膜上的層疊構造(層疊膜)。並且，藉由進行在上述的實施形態所示的退火步驟，亦可使層疊膜中的第1Si膜所佔的領域擴大。
又，例如，上述的實施形態是說明有關在同一的處理室內(在in-situ)進行平行種子步驟~退火步驟的情況，但本發明是不限於如此的形態。例如，亦可分別在不同的處理室內(在ex-situ)進行平行種子步驟及 CVD成膜步驟以及退火步驟。只要在in-situ進行一連串的步驟，便可途中晶圓200不暴露於大氣曝露，維持將晶圓200放置於真空下進行一貫處理，進行安定的基板處理。只要在ex-situ進行一部分的步驟，便可預先將各處理室內的溫度例如設定於各步驟的處理溫度或接近的溫度，使溫度調整所要的時間短縮，提高生產效率。
又，例如，上述的實施形態或變形例等是說明有關形成第1Si膜及第2Si膜之後，進行退火步驟的例子，但退火步驟的實施是可省略。亦即，若根據上述的實施形態或變形例的手法，則不用進行退火步驟，亦即可在(as-depo.)的狀態下，在單結晶Si與第2Si膜的界面形成磊晶Si膜(第1Si膜)，為了取得此構成(構造)，不一定要進行退火步驟。但，即使為此情況，藉由進行退火步驟，可擴大磊晶膜的領域，可使接觸電阻更減低。
上述的實施形態或變形例的手法是可適用在揮發性半導體記憶裝置(揮發性記憶體)之動態隨機存取記憶體(以下亦稱為DRAM)的製造工程。以下，一邊參照圖15(a)~圖15(h)、圖16(a)~圖16(g)，一邊說明有關DRAM的製造工程。
另外，在此，基於方便起見，針對DRAM的製造工程的一部分進行說明，有關除此以外的工程則省略說明。並且，在此，基於方便起見，針對構成DRAM的 膜或構造的一部分進行說明，有關除此以外的工程則省略說明。
首先，如圖15(a)所示般，將SiO膜、SiN膜等設為硬遮罩，蝕刻單結晶Si製的晶圓的表面，在晶圓的表面形成溝。然後，如圖15(b)所示般，在形成有溝的晶圓的表面上形成SiO膜等作為襯裡膜。SiO膜是例如可藉由CVD法或熱氧化法所形成。然後，如圖15(c)所示般，以SiO膜來埋入表面形成有襯裡膜的溝內。SiO膜是例如可藉由CVD法所形成。
進行溝的埋入後，如圖15(d)所示般，藉由CMP來進行表面的平坦化。進行平坦化後，如圖15(e)所示般，藉由乾蝕刻等來除去形成於晶圓上的SiO膜或SiN膜等。然後，如圖15(f)所示般，進行襯裡膜的重新附著。亦即，再度於溝的表面形成SiO膜等作為襯裡膜。SiO膜是例如可藉由CVD法所形成。
然後，如圖15(g)所示般，在襯裡膜(SiO膜)上形成字元線用的鎢(W)膜，藉由W膜來進行溝的埋入。W膜是例如可藉由CVD法所形成。往溝內埋入W膜之後，藉由乾蝕刻等來除去W膜的一部分(上部)。圖15(g)是表示除去埋入溝內的W膜的一部分的狀態。然後，如圖15(h)所示般，在被除去埋入溝內的一部分的W膜上形成形成SiN膜。SiN膜是例如可藉由CVD法 所形成。SiN膜形成後，藉由CMP來進行表面的平坦化。藉此，可在溝內形成層疊W膜及SiN膜的構造。另外，圖15(h)是表示在溝內的W膜上形成SiN膜之後，進行表面的平坦化之後的狀態。
然後，如圖16(a)所示般，形成SiO膜、SiN膜等的層間絕緣膜。該等的膜是例如可藉由CVD法所形成。然後，如圖16(b)所示般，藉由微影技術、乾蝕刻等，使SiO膜上的SiN膜圖案化。然後，將該SiN膜設為硬遮罩，對SiO膜進行乾蝕刻。藉此，留下形成於溝內的SiN膜上的SiO膜，除去其他的部分的SiO膜。另外，乾蝕刻後是在形成於溝內的SiN膜上留下SiO膜、及在乾蝕刻SiO膜時作為硬遮罩使用的SiN膜。圖16(b)是表示對SiO膜進行乾蝕刻之後的狀態。然後，如圖16(c)所示般，藉由乾蝕刻來除去在乾蝕刻SiO膜時作為硬遮罩使用的SiN膜。
然後，如圖16(d)所示般，藉由進行與上述的實施形態或變形例同樣的平行種子步驟，在晶圓的表面露出的部分，亦即單結晶Si上形成以同質磊晶Si層所構成的第1種子層(第1Si膜)，且在SiO膜上形成非晶質Si層、多晶Si層、或以非晶質及多晶的混晶Si層所構成的第2種子層。圖16(d)是表示在單結晶Si上形成同質磊晶Si(Epi-Si)層作為第1種子層，且在SiO膜上形成 非晶質Si(a-Si)層作為第2種子層的例子。此情況，亦可將第1種子層稱為磊晶Si種子層。又，亦可將第2種子層稱為非晶質Si種子層。
然後，如圖16(e)所示般，藉由進行與上述的實施形態或變形例同樣的CVD成膜步驟，使單結晶Si上的第1種子層(第1Si膜)更同質磊晶成長(在第1種子層上更使同質磊晶Si膜成長)，且在SiO膜上的第2種子層上形成以非晶質Si膜、多晶Si膜、或非晶質及多晶的混晶Si膜所構成的第2Si膜。藉此，可用Si膜來埋入以鄰接的SiO膜及單結晶Si所構成的凹部內。另外，在單結晶Si上可形成第2Si膜被層疊於第1Si膜上而成的層疊構造。亦即，可在單結晶Si與第2Si膜的界面形成磊晶Si膜。圖16(e)是表示形成磊晶Si膜作為第1Si膜，且形成非晶質Si膜作為第2Si膜的例子。亦即，圖16(e)是表示在單結晶Si與非晶質Si膜的界面形成磊晶Si膜的例子。另外，此時，與上述的實施形態或變形例同樣，可在Si膜中添加P或B或As等的摻雜劑。然後，亦可藉由進行與上述的實施形態或變形例同樣的退火步驟，擴大磊晶Si膜的領域。另外，若根據上述的實施形態或變形例的手法，則不用進行退火步驟，亦即可在(as-depo.)的狀態下形成磊晶Si膜，因此可省略退火步驟。第1Si膜及第2Si膜是作為接觸柱塞作用。
然後，如圖16(f)所示般，藉由CMP來進行表面的平坦化。進行平坦化後，如圖16(g)所示般，形成接觸部，然後形成電容器部。在圖16(g)的下部是以縱剖面圖顯示包含電容器部或接觸部的層疊構造，在圖16(g)的上部是顯示電容器部之中以虛線所示的部分的橫剖面圖。
如此，形成DRAM的主要部。
將上述的實施形態或變形例的手法適用在DRAM的製造工程時，亦可使接觸電阻大幅度減低，可大幅度改善電氣的特性。
上述的實施形態或變形例是可適用在非揮發性半導體記憶裝置(非揮發性記憶體)之快閃記憶體的製造工程。以下，一邊參照圖17(a)~圖17(h)，一邊說明有關快閃記憶體的一種的NAND型快閃記憶體，其中三次元NAND型快閃記憶體(以下亦稱為3DNAND)的製造工程。另外，亦可將三次元NAND型快閃記憶體簡稱為三次元快閃記憶體(三次元非揮發性半導體記憶裝置)。
另外，在此，基於方便起見，針對3DNAND的製造工程的一部分進行說明，有關除此以外的工程則省略說明。並且，在此，基於方便起見，針對構成3DNAND的膜或構造的一部分進行說明，有關除此以外的工程則省 略說明。
首先，如圖17(a)所示般，在單結晶Si製的晶圓的表面上形成SiN膜及SiO膜被交替層疊複數層而成的多層層疊膜(以下亦簡稱為層疊膜)。在此是表示將最下層及最上層設為SiO膜的例子。該等的膜是例如可藉由CVD法所形成。在圖17(a)中，基於方便起見，顯示層疊數為9層的例子，但本發明並非限於如此的構成。例如，層疊數亦可為20層以上，亦可為30層以上，甚至40層以上。
然後，如圖17(b)所示般，在層疊膜中藉由乾蝕刻等來形成通道孔，在通道孔內形成ONO膜，亦即以SiO膜/SiN膜/SiO膜的3層所構成的絕緣膜。該等的膜是例如可藉由CVD法所形成。圖17(b)是表示在形成於層疊膜的通道孔內形成ONO膜的狀態。
在ONO膜之與晶圓的接觸部分被除去的狀態下，如圖17(c)所示般，進行與上述的實施形態或變形例同樣的平行種子步驟。藉此，在晶圓的表面露出的部分，亦即單結晶Si上形成以同質磊晶Si層所構成的第1種子層(第1Si膜)，且在ONO膜上(正確是構成ONO膜的SiO膜上)形成以非晶質Si層、多晶Si層、或非晶質及多晶的混晶Si層所構成的第2種子層。圖17(c)是表示在單結晶Si上形成同質磊晶Si(Epi-Si)層作為第1 種子層，且在SiO膜上形成多晶Si(Poly-Si)層作為第2種子層的例子。此情況，亦可將第1種子層稱為磊晶Si種子層。又，亦可將第2種子層稱為多晶Si種子層。
然後，如圖17(d)所示般，藉由進行與上述的實施形態或變形例同樣的CVD成膜步驟，使單結晶Si上的第1種子層(第1Si膜)更使同質磊晶成長(在第1種子層上更使同質磊晶Si膜成長)，且在ONO膜上的第2種子層上形成以非晶質Si膜、多晶Si膜、或非晶質及多晶的混晶Si膜所構成的第2Si膜。圖17(d)是表示形成同質磊晶Si(Epi-Si)膜作為第1Si膜，且形成多晶Si(Poly-Si)膜作為第2Si膜的例子。亦即，圖17(d)是表示在單結晶Si上形成磊晶Si膜，在ONO膜上形成多晶Si膜的例子。另外，此時，與上述的實施形態或變形例同樣，可在Si膜中添加P或B或As等的摻雜劑。Si膜的膜厚是10nm以下，例如可設為3~10nm，甚至5nm以下，例如可設為3~5nm。然後，亦可藉由進行與上述的實施形態或變形例同樣的退火步驟，擴大磊晶Si膜的領域。另外，若根據上述的實施形態或變形例的手法，則由於不進行退火步驟，亦即可在(as-depo.)的狀態下形成磊晶Si膜，因此可省略退火步驟。第1Si膜及第2Si膜是作為通道作用。以下，亦將作為此通道機能的Si膜(第1Si膜、第2Si膜)稱為通道Si。
然後，如圖17(e)所示般，以SiO膜來埋入通道孔內的剩餘的部分，亦即以第1Si膜(磊晶Si膜)及第2Si膜(多晶Si膜)所構成的凹部內。SiO膜是例如可藉由CVD法所形成。
如此，形成通道部。
然後，如圖17(f)所示般，在SiN膜及SiO膜交替層疊成複數層而成的多層層疊膜(層疊膜)中形成溝。溝是可藉由乾蝕刻等所形成。然後，藉由乾蝕刻等來除去構成層疊膜的SiN膜。藉此，成為留下構成層疊膜的SiO膜的狀態。圖17(f)是表示在層疊膜中形成溝之後，藉由乾蝕刻等來除去SiN膜之後的狀態。
在此狀態下，如圖17(g)所示般，在除去SiN膜的部分，亦即上下鄰接的SiO膜之間形成作為控制閘作用的TiN膜、W膜等的金屬膜等。該等的膜是例如可藉由CVD法所形成。然後，藉由乾蝕刻等來除去成膜時形成於溝內(從上下鄰接的SiO膜之間擠出)的TiN膜、W膜等的金屬膜等。藉此，溝會被再形成。圖17(g)是表示再形成溝之後的狀態。
如此，形成層疊SiO膜及控制閘(TiN膜、W膜等)而成的控制閘部。
在此狀態下，如圖17(h)所示般，以SiO膜等的膜來埋入溝內。SiO膜是例如可藉由CVD法所形 成。此時，在控制閘部的上部或通道部的上部亦形成有SiO膜等的膜。然後，藉由乾蝕刻等，在通道部的上部形成接觸孔，在接觸孔內形成作為接觸作用的金屬膜。圖17(h)是表示在接觸孔內形成金屬膜之後的狀態。
如此，形成3DNAND的主要部。
在將上述的實施形態或變形例的手法適用在3DNAND的製造工程時，亦可使Si晶圓與通道Si的接觸電阻大幅度減低，可大幅度改善電氣的特性。
並且，藉由將上述的實施形態或變形例的手法適用在3DNAND的製造工程，可形成平坦且緻密的種子層(第1種子層、第2種子層)，即使薄還是可形成平坦且緻密的Si膜(第1Si膜、第2Si膜)，因此可將Si膜設為不存在針孔的膜(無針孔的膜)。藉此，可防止在Si膜形成後所被進行使用HF等的濕處理，Si膜的底層膜被蝕刻的情形。又，由於即使薄還是可形成平坦且緻密的Si膜，因此第2Si膜(多晶Si膜)的薄膜化為可能，藉此可減低在結晶粒界的電荷的誘捕密度，在3DNAND的通道可提升電子的移動度。
使用在基板處理的處方(記載有處理程序或處理條件等的程式)是按照處理內容(形成的膜的膜種、組成比、膜質、膜厚、處理程序、處理條件等)來個別準備，經由電氣通訊線路或處方外部記憶裝置123來儲存於 記憶裝置121c內為理想格。而且，開始處理時，CPU121a從被儲存於記憶裝置121c內的複數的處方之中按照基板處理的內容來適當選擇適當的處方為理想。藉此，可用1台的基板處理裝置來再現性佳地形成各式各樣的膜種、組成比、膜質、膜厚的膜。並且，可減低操作員的負擔(處理程序或處理條件等的輸入負擔等)，可一面迴避操作失誤，一面迅速開始處理。
上述的處方是不限於新作成的情形，例如亦可藉由變更已被安裝於基板處理裝置的既存處方。變更處方時，亦可將變更後的處方經由電氣通訊線路或記錄該處方的記錄媒體來安裝於基板處理裝置。又，亦可操作既存的基板處理裝置所具備的輸出入裝置122，直接變更已被安裝於基板處理裝置的既存處方。
上述的實施形態是利用一次處理複數片的基板之分批式的基板處理裝置來形成膜的例子。本發明是不限於上述的實施形態，例如利用一次處理1片或數片的基板之單片式的基板處理裝置來形成膜時也可適用。又，上述的實施形態是說明有關利用具有熱壁型的處理爐之基板處理裝置來形成膜的例子。本發明是不限於上述的實施形態，利用具有冷壁型的處理爐之基板處理裝置來形成膜時也可適用。在該等的情況中，處理程序、處理條件是亦可例如設為與上述的實施形態同樣的處理程序、處理條件。
例如，利用具備圖14(a)所示的處理爐302之基板處理裝置來形成膜時，本發明也可適用。處理爐302是具備：形成處理室301的處理容器303、及作為將氣體淋浴狀地供給至處理室301內的氣體供給部之淋浴頭303s、及水平姿勢支撐1片或數片的晶圓200之支撐台317、及由下方來支撐支撐台317的旋轉軸355、及設於支撐台317的加熱器307。淋浴頭303s的入口(氣體導入口)是連接氣體供給埠332a，332b。氣體供給埠332a是連接與上述的實施形態的第1處理氣體供給系統、摻雜劑氣體供給系統同樣的氣體供給系統。氣體供給埠332b是連接與上述的實施形態的第2處理氣體供給系統、第3處理氣體供給系統同樣的氣體供給系統。淋浴頭303s的出口(氣體排出口)是設有將氣體淋浴狀地供給至處理室301內的氣體分散板。淋浴頭303s是設在與被搬入至處理室301內的晶圓200的表面對向(對面)的位置。處理容器303是設有將處理室301內排氣的排氣埠331。排氣埠331是連接與上述的實施形態的排氣系同樣的排氣系。
又，例如，在利用具備圖14(b)所示的處理爐402之基板處理裝置來形成膜時，本發明也可適用。處理爐402是具備：形成處理室401的處理容器403、及以水平姿勢來支撐1片或數片的晶圓200之支撐台417、及由下方來支撐支撐台417的旋轉軸455、及朝處理容器 403內的晶圓200進行光照射之燈加熱器407、及使燈加熱器407的光透過之石英窗403w。處理容器403是連接氣體供給埠432a，432b。氣體供給埠432a是連接與上述的實施形態的第1處理氣體供給系統、摻雜劑氣體供給系統同樣的氣體供給系統。氣體供給埠432b是連接與上述的實施形態的第2處理氣體供給系統、第3處理氣體供給系統同樣的氣體供給系統。氣體供給埠432a，432b是分別設在與被搬入至處理室401內的晶圓200的端部的側方，亦即被搬入至處理室401內的晶圓200的表面不對向的位置。處理容器403是設有將處理室401內排氣的排氣埠431。排氣埠431是連接與上述的實施形態的排氣系同樣的排氣系。
在使用該等的基板處理裝置時，亦可以和上述實施形態或變形例同樣的順序、處理條件來進行成膜，可取得與上述實施形態或變形例同樣的效果。
並且，上述的實施形態或變形例等是可適當組合使用。而且，此時的處理條件是可例如設為與上述實施形態同樣的處理條件。
[實施例]
以下，說明有關證明在上述實施形態或變形例取得的效果的實驗結果。
樣本1是利用上述實施形態的基板處理裝置，依照圖4所示的成膜順序，在單結晶Si(Si晶圓表面)及絕緣膜(SiO2)露出於表面的Si晶圓上，亦即在表面設有凹部，且凹部的底部藉由單結晶Si所構成，凹部的側部及上部藉由絕緣膜所構成的Si晶圓上形成Si膜。第1處理氣體是使用DCS氣體，第2處理氣體是使用DS氣體，第3處理氣體是使用MS氣體。平行種子步驟的Si晶圓的溫度是設為370~390℃的範圍內的溫度。CVD成膜步驟的Si晶圓的溫度是設為400~500℃的範圍內的溫度。其他的處理條件是設為上述的實施形態記載的處理條件範圍內的條件。
樣本2是利用上述實施形態的基板處理裝置，依照與上述實施形態的CVD成膜步驟同樣的處理程序，在單結晶Si及絕緣膜(SiO2)露出於表面的Si晶圓上形成Si膜。在樣本2中是未進行平行種子步驟。第3處理氣體是使用MS氣體。處理條件是設為與作成樣本1時的CVD成膜步驟同樣的條件。
然後，利用TEM來觀察樣本1，2的Si膜的剖面構造。圖13(a)是表示樣本1的Si膜的剖面構造的TEM畫像，圖13(b)是表示樣本2的Si膜的剖面構造的TEM畫像。
若根據圖13(a)，則可知在單結晶Si上 (凹部內)形成有在磊晶Si膜(Epi-Si)上層疊非晶質Si膜(a-Si)而成的層疊構造。這可思考是因為在作成樣本1時，藉此進行平行種子步驟，形成於單結晶Si的表面之自然氧化膜被除去所致。亦即，可思考是因為使O從Si晶圓的表面(單結晶Si的表面)脫離，備齊同質磊晶成長容易進行的環境之後，使Si膜的成膜開始所致。
又，若根據圖13(b)，則可知在單結晶Si上(凹部內)，磊晶Si膜是不成長，僅非晶質Si膜(a-Si)成長。這可思考是因為在作成樣本2時，不進行平行種子步驟，所以自然氧化膜未從單結晶Si的表面被除去，O會殘留於Si晶圓的表面(單結晶Si)與Si膜的界面，用以Si同質磊晶成長的環境未備齊所致。
另外，評價在樣本1，2所形成的Si膜的電氣特性時，在樣本1所形成的Si膜是比在樣本2所形成的Si膜更低接觸電阻，確認為電氣特性佳的良質膜。並且，以和上述的實施形態所示的退火步驟同樣的處理程序、處理條件來熱處理在樣本1所形成的Si膜(層疊膜)時，亦確認可使Si膜(層疊膜)的磊晶Si膜所佔的領域擴大，可使Si膜的電氣特性更提升。
<本發明的理想形態>
以下，附記有關本發明的理想形態。
(附記1)
若根據本發明之一形態，則提供一種三次元快閃記憶體、動態隨機存取記憶體、或半導體裝置，其特徵係具有：基板，其係以單結晶矽所構成；絕緣膜，其係形成於前述基板的表面；第1矽膜，其係於前述單結晶矽上以前述單結晶矽作為底層而使同質磊晶成長來形成；及第2矽膜，其係形成於前述絕緣膜上，與第前述1矽膜不同結晶構造。
(附記2)
如附記1所記載的三次元快閃記憶體、動態隨機存取記憶體、或半導體裝置，最好在前述基板的表面設有凹部，前述凹部的底部係藉由前述單結晶矽所構成，前述凹部的側部係藉由前述絕緣膜所構成。
最好前述三次元快閃記憶體之前述第1矽膜及前述第2矽膜係作為通道作用。
最好前述動態隨機存取記憶體之前述第1矽膜及前述第2矽膜係作為接觸柱塞作用。
(附記3)
如附記1或2所記載的三次元快閃記憶體、動態隨機存取記憶體、或半導體裝置，最好前述第1矽膜及前述第2矽膜係藉由進行下列該等處理而形成，該等處理為：交替進行對前述單結晶矽及前述絕緣膜露出於前述表面的狀態的前述基板供給含矽及鹵元素的第1處理氣體的處理、和對前述基板供給含矽不含鹵元素的第2處理氣體的處理之處理；及對前述基板供給含矽的第3處理氣體之處理。
(附記4)
若根據本發明的其他的形態，則可提供一種半導體裝置的製造方法或基板處理方法，其特徵係具有：藉由進行：交替進行對單結晶矽及絕緣膜露出於表面的基板供給含矽及鹵元素的第1處理氣體的工程、和對前述基板供給含矽不含鹵元素的第2處理氣體的工程之工程；及對前述基板供給含矽的第3處理氣體之工程，而使第1矽膜同質磊晶成長於前述單結晶矽上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述絕緣膜上之工程。
(附記5)
如附記4所記載的方法，最好交替進行供給前述第1處理氣體的工程及供給前述第2處理氣體的工程之工程，係使前述第1矽膜同質磊晶成長於前述單結晶矽上，且於前述絕緣膜上形成種子層，供給前述第3處理氣體之工程，係使前述第1矽膜更同質磊晶成長，且使前述第2矽膜成長於前述種子層上。
(附記6)
如附記4或5所記載的方法，最好在前述基板的表面設有凹部，前述凹部的底部係藉由前述單結晶矽所構成，前述凹部的側部係藉由前述絕緣膜所構成。
(附記7)
如附記6所記載的方法，最好藉由使從前述凹部的側部成長的前述第2矽膜來覆蓋前述第1矽膜的上部，藉此使前述第1矽膜的同質磊晶成長停止。
(附記8)
如附記6或7所記載的方法，最好藉由使從前述凹部的側部成長的前述第2矽膜來覆蓋前述第1矽膜的上部， 藉此形成在前述第1矽膜上層疊前述第2矽膜而成的層疊構造(層疊膜)。
(附記9)
如附記4~8的任一項所記載的方法，最好前述第2矽膜的結晶構造為非晶質、多結晶、或非晶質與多結晶的混晶。亦即，前述第2矽膜是非晶質矽膜、多晶(多結晶)矽膜、或非晶質與多結晶的混晶矽膜。
(附記10)
如附記4~9的任一項所記載的方法，最好前述第1處理氣體係含氯化矽烷(化合物)，前述第2處理氣體係含氫化矽烷(化合物)，前述第3處理氣體係含氫化矽烷(化合物)。
(附記11)
如附記4~10的任一項所記載的方法，最好供給前述第3處理氣體的工程，係對於前述基板，與前述第3處理氣體一起供給摻雜劑氣體。
(附記12)
如附記4~11的任一項所記載的方法，最好前述第2 處理氣體係具有和前述第3處理氣體不同的分子構造(化學構造)。亦即，前述第2處理氣體係與前述第3處理氣體為不同材料的氣體。
(附記13)
如附記4~12的任一項所記載的方法，最好前述第2處理氣體的熱分解溫度係比前述第3處理氣體的熱分解溫度更低。
(附記14)
如附記4~11的任一項所記載的方法，最好前述第2處理氣體係具有和前述第3處理氣體同一的分子構造(化學構造)。亦即，前述第2處理氣體係與前述第3處理氣體為同一材料的氣體。
(附記15)
如附記4~14的任一項所記載的方法，最好更具有熱處理(退火)前述第1矽膜及前述第2矽膜的工程。
(附記16)
如附記15所記載的方法，最好熱處理前述第1矽膜及前述第2矽膜的工程，係使前述第2矽膜之中接觸於前 述第1矽膜(同質磊晶矽膜)的部分同質磊晶化。
(附記17)
如附記15或16所記載的方法，最好熱處理前述第1矽膜及前述第2矽膜的工程，係使前述第2矽膜之中接觸於前述第1矽膜(同質磊晶矽膜)的部分變質成同質磊晶矽膜。
(附記18)
如附記15~17的任一項記載的方法，最好熱處理前述第1矽膜及前述第2矽膜的工程，係使前述第1矽膜所佔的領域擴大。
(附記19)
如附記4~18的任一項記載的方法，最好交替進行供給前述第1處理氣體的工程及供給前述第2處理氣體的工程之工程，係將前述基板的溫度設為第1溫度，供給前述第3處理氣體的工程，係將前述基板的溫度設為與前述第1溫度同等或更高的第2溫度。
(附記20)
如附記19所記載的方法，最好熱處理前述第1矽膜 及前述第2矽膜的工程，係將前述基板的溫度設為與前述第2溫度同等或更高的第3溫度。
(附記21)
若根據本發明的其他的形態，則可提供一種半導體裝置的製造方法、或基板處理方法，其特徵係具有：藉由進行：交替進行對單結晶矽及絕緣膜露出於表面的基板供給含鹵元素的第1處理氣體的工程、和對前述基板供給含矽不含鹵元素的第2處理氣體的工程之工程；及對前述基板供給含矽的第3處理氣體之工程，而使第1矽膜同質磊晶成長於前述單結晶矽上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述絕緣膜上之工程。
(附記22)
若根據本發明的另外其他的形態，則可提供一種基板處理裝置，其特徵係具有：處理室，其係收容基板；第1處理氣體供給系，其係對前述處理室內的基板供給含矽及鹵元素的第1處理氣體；第2處理氣體供給系，其係對前述處理室內的基板供 給含矽不含鹵元素的第2處理氣體；第3處理氣體供給系，其係對前述處理室內的基板供給含矽的第3處理氣體；加熱器，其係加熱前述處理室內的基板；及控制部，其係構成控制前述第1處理氣體供給系、前述第2處理氣體供給系、前述第3處理氣體供給系、及前述加熱器，而使能夠藉由進行下列該等處理來使第1矽膜同質磊晶成長於前述單結晶矽上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述絕緣膜上，該等處理為：交替進行對前述處理室內之單結晶矽及絕緣膜露出於表面的基板供給前述第1處理氣體的處理、和對前述處理室內的前述基板供給前述第2處理氣體的處理之處理；及對前述處理室內的前述基板供給前述第3處理氣體之處理。
(附記23)
若根據本發明的另外其他的形態，則可提供一種氣體供給系統，其特徵係具備：第1處理氣體供給部，其係對基板供給含矽及鹵元素的第1處理氣體；第2處理氣體供給部，其係對基板供給含矽不含鹵元 素的第2處理氣體；及第3處理氣體供給部，其係對基板供給含矽的第3處理氣體；控制成藉由進行下列該等處理來使第1矽膜同質磊晶成長於前述單結晶矽上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述絕緣膜上，該等處理為：交替進行藉由前述第1氣體供給部來對單結晶矽及絕緣膜露出於表面的基板供給前述第1處理氣體的處理、和藉由前述第2氣體供給部來對前述基板供給前述第2處理氣體的處理之處理；及藉由前述第3氣體供給部來對前述基板供給前述第3處理氣體之處理。
(附記24)
若根據本發明的另外其他的形態，則可提供一種使下述程序實行於電腦的程式，或記錄該程序之電腦可讀取的記錄媒體，該程序係藉由進行：交替進行對單結晶矽及絕緣膜露出於表面的基板供給含矽及鹵元素的第1處理氣體的程序、和對前述基板供給含矽不含鹵元素的第2處理氣體的程序之程序；及 對前述基板供給含矽的第3處理氣體之程序，而使第1矽膜同質磊晶成長於前述單結晶矽上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述絕緣膜上。

Claims (24)

  1. 一種半導體裝置的製造方法，其特徵係具有：在含於第1處理氣體的矽不吸附於底層，含於第2處理氣體的矽吸附於底層之溫度下，交替進行：對含有單結晶矽及絕緣膜的底層露出於表面的基板供給含矽及鹵元素的第1處理氣體的工程、和對前述基板供給含矽不含鹵元素的第2處理氣體的工程，藉此使第1矽種子層同質磊晶成長於前述單結晶矽上，且使與前述第1矽種子層不同結晶構造的第2矽種子層成長於前述絕緣膜上之工程；及對前述基板供給含矽的第3處理氣體，藉此使第1矽膜同質磊晶成長於前述第1矽種子層上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述第2矽種子層上之工程，供給前述第3處理氣體的工程，係對於前述基板，與前述第3處理氣體一起供給摻雜劑氣體。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中，使前述第1矽種子層與前述第2矽種子層平行成長。
  3. 如申請專利範圍第2項之半導體裝置的製造方法，其中，使前述第1矽膜與前述第2矽膜平行成長。
  4. 如申請專利範圍第1項之半導體裝置的製造方法，其中，在前述基板的表面設有凹部，前述凹部的底部係藉由前述單結晶矽所構成，前述凹部的側部係藉由前述絕緣膜所構成。
  5. 一種半導體裝置的製造方法，其特徵係具有：在含於第1處理氣體的矽不吸附於底層，含於第2處理氣體的矽吸附於底層之溫度下，交替進行：對含有單結晶矽及絕緣膜的底層露出於表面的基板供給含矽及鹵元素的第1處理氣體的工程、和對前述基板供給含矽不含鹵元素的第2處理氣體的工程，藉此使第1矽種子層同質磊晶成長於前述單結晶矽上，且使與前述第1矽種子層不同結晶構造的第2矽種子層成長於前述絕緣膜上之工程；及對前述基板供給含矽的第3處理氣體，藉此使第1矽膜同質磊晶成長於前述第1矽種子層上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述第2矽種子層上之工程，在前述基板的表面設有凹部，前述凹部的底部係藉由前述單結晶矽所構成，前述凹部的側部係藉由前述絕緣膜所構成，藉由使從前述凹部的側部成長的前述第2矽膜來覆蓋前述第1矽膜的上部，藉此使前述第1矽膜的同質磊晶成長停止。
  6. 一種半導體裝置的製造方法，其特徵係具有：在含於第1處理氣體的矽不吸附於底層，含於第2處理氣體的矽吸附於底層之溫度下，交替進行：對含有單結晶矽及絕緣膜的底層露出於表面的基板供給含矽及鹵元素的第1處理氣體的工程、和對前述基板供給含矽不含鹵元素的第2處理氣體的工程，藉此使第1矽種子層同質磊晶 成長於前述單結晶矽上，且使與前述第1矽種子層不同結晶構造的第2矽種子層成長於前述絕緣膜上之工程；及對前述基板供給含矽的第3處理氣體，藉此使第1矽膜同質磊晶成長於前述第1矽種子層上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述第2矽種子層上之工程，在前述基板的表面設有凹部，前述凹部的底部係藉由前述單結晶矽所構成，前述凹部的側部係藉由前述絕緣膜所構成，藉由使從前述凹部的側部成長的前述第2矽膜來覆蓋前述第1矽膜的上部，藉此形成在前述第1矽膜上層疊前述第2矽膜而成的層疊構造。
  7. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述第2矽膜的結晶構造為非晶質、多結晶、或非晶質與多結晶的混晶。
  8. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述第1處理氣體係含氯化矽烷，前述第2處理氣體係含氫化矽烷，前述第3處理氣體係含氫化矽烷。
  9. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述第2處理氣體係具有和前述第3處理氣體不同的分子構造。
  10. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述第2處理氣體的熱分解溫度係比前述第3處理氣體的熱分解溫度更低。
  11. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述第2處理氣體係具有和前述第3處理氣體同一的分子構造。
  12. 如申請專利範圍第1項之半導體裝置的製造方法，其中，更具有熱處理前述第1矽膜及前述第2矽膜的工程。
  13. 如申請專利範圍第12項之半導體裝置的製造方法，其中，熱處理前述第1矽膜及前述第2矽膜的工程，係使前述第2矽膜之中接觸於前述第1矽膜的部分變質成同質磊晶矽膜。
  14. 一種半導體裝置的製造方法，其特徵係具有：在含於第1處理氣體的矽不吸附於底層，含於第2處理氣體的矽吸附於底層之溫度下，交替進行：對含有單結晶矽及絕緣膜的底層露出於表面的基板供給含矽及鹵元素的第1處理氣體的工程、和對前述基板供給含矽不含鹵元素的第2處理氣體的工程，藉此使第1矽種子層同質磊晶成長於前述單結晶矽上，且使與前述第1矽種子層不同結晶構造的第2矽種子層成長於前述絕緣膜上之工程；對前述基板供給含矽的第3處理氣體，藉此使第1矽膜同質磊晶成長於前述第1矽種子層上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述第2矽種子層上之工程；及熱處理前述第1矽膜及前述第2矽膜的工程；熱處理前述第1矽膜及前述第2矽膜的工程，係使前 述第1矽膜所佔的領域擴大。
  15. 如申請專利範圍第1項之半導體裝置的製造方法，其中，交替進行供給前述第1處理氣體的工程及供給前述第2處理氣體的工程之工程，係將前述基板的溫度設為第1溫度，供給前述第3處理氣體的工程，係將前述基板的溫度設為與前述第1溫度同等或更高的第2溫度。
  16. 一種半導體裝置的製造方法，其特徵係具有：在含於第1處理氣體的矽不吸附於底層，含於第2處理氣體的矽吸附於底層之溫度下，交替進行：對含有單結晶矽及絕緣膜的底層露出於表面的基板供給含矽及鹵元素的第1處理氣體的工程、和對前述基板供給含矽不含鹵元素的第2處理氣體的工程，藉此使第1矽種子層同質磊晶成長於前述單結晶矽上，且使與前述第1矽種子層不同結晶構造的第2矽種子層成長於前述絕緣膜上之工程；對前述基板供給含矽的第3處理氣體，藉此使第1矽膜同質磊晶成長於前述第1矽種子層上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述第2矽種子層上之工程；及熱處理前述第1矽膜及前述第2矽膜的工程，交替進行供給前述第1處理氣體的工程及供給前述第2處理氣體的工程之工程，係將前述基板的溫度設為第1溫度， 供給前述第3處理氣體的工程，係將前述基板的溫度設為與前述第1溫度同等或更高的第2溫度，熱處理前述第1矽膜及前述第2矽膜的工程，係將前述基板的溫度設為與前述第2溫度同等或更高的第3溫度。
  17. 如申請專利範圍第15項之半導體裝置的製造方法，其中，前述第1溫度為350℃以上450℃以下。
  18. 如申請專利範圍第15項之半導體裝置的製造方法，其中，前述第1溫度為350℃以上390℃以下。
  19. 如申請專利範圍第17項之半導體裝置的製造方法，其中，前述第2溫度為350℃以上650℃以下。
  20. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述絕緣膜為氧化膜。
  21. 如申請專利範圍第1項之半導體裝置的製造方法，其中，前述半導體裝置，係包含三次元快閃記憶體或動態隨機存取記憶體。
  22. 一種基板處理裝置，其特徵係具有：處理室，其係收容基板；第1處理氣體供給系，其係對前述處理室內的基板供給含矽及鹵元素的第1處理氣體；第2處理氣體供給系，其係對前述處理室內的基板供給含矽不含鹵元素的第2處理氣體；第3處理氣體供給系，其係對前述處理室內的基板供 給含矽的第3處理氣體；第4處理氣體供給系，其係對前述處理室內的基板供給摻雜劑氣體；加熱器，其係加熱前述處理室內的基板；及控制部，其係構成控制前述第1處理氣體供給系、前述第2處理氣體供給系、前述第3處理氣體供給系、前述第4處理氣體供給系及前述加熱器，而使能夠在前述處理室內進行：在含於第1處理氣體的矽不吸附於底層，含於第2處理氣體的矽吸附於底層之溫度下，交替進行：對含有單結晶矽及絕緣膜的底層露出於表面的基板供給前述第1處理氣體的處理、和對前述基板供給前述第2處理氣體的處理之處理，藉此使第1矽種子層同質磊晶成長於前述單結晶矽上，且使與前述第1矽種子層不同結晶構造的第2矽種子層成長於前述絕緣膜上之處理；及對前述基板供給前述第3處理氣體，藉此使第1矽膜同質磊晶成長於前述第1矽種子層上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述第2矽種子層上之處理，供給前述第3處理氣體時，對於前述基板，與前述第3處理氣體一起供給摻雜劑氣體。
  23. 一種氣體供給系統，其特徵係具備：第1處理氣體供給部，其係對基板供給含矽及鹵元素的第1處理氣體； 第2處理氣體供給部，其係對基板供給含矽不含鹵元素的第2處理氣體；第3處理氣體供給部，其係對基板供給含矽的第3處理氣體；及第4處理氣體供給部，其係對基板供給摻雜劑氣體；控制成進行：在含於第1處理氣體的矽不吸附於底層，含於第2處理氣體的矽吸附於底層之溫度下，交替進行：由前述第1氣體供給部來對含有單結晶矽及絕緣膜的底層露出於表面的基板供給前述第1處理氣體的處理、和由前述第2氣體供給部來對前述基板供給前述第2處理氣體的處理之處理，藉此使第1矽種子層同質磊晶成長於前述單結晶矽上，且使與前述第1矽種子層不同結晶構造的第2矽種子層成長於前述絕緣膜上之處理；及藉由前述第3氣體供給部來對前述基板供給前述第3處理氣體，藉此使第1矽膜同質磊晶成長於前述第1矽種子層上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述第2矽種子層上之處理，藉由前述第3氣體供給部來供給前述第3處理氣體時，對於前述基板，與前述第3處理氣體一起藉由前述第4氣體供給部來供給摻雜劑氣體。
  24. 一種電腦可讀取的記錄媒體，係記錄在基板處理裝置的處理室內使下述程序藉由電腦來實行於前述基板處理裝置的程式， 在含於第1處理氣體的矽不吸附於底層，含於第2處理氣體的矽吸附於底層之溫度下，交替進行：對含有單結晶矽及絕緣膜的底層露出於表面的基板供給含矽及鹵元素的第1處理氣體的程序、和對前述基板供給含矽不含鹵元素的第2處理氣體的程序，藉此使第1矽種子層同質磊晶成長於前述單結晶矽上，且使與前述第1矽種子層不同結晶構造的第2矽種子層成長於前述絕緣膜上之程序；對前述基板供給含矽的第3處理氣體，藉此使第1矽膜同質磊晶成長於前述第1矽種子層上，且使與前述第1矽膜不同結晶構造的第2矽膜成長於前述第2矽種子層上之程序；及供給前述第3處理氣體時，對於前述基板，與前述第3處理氣體一起供給摻雜劑氣體之程序。
TW104136160A 2014-11-19 2015-11-03 半導體裝置的製造方法，基板處理裝置，氣體供給系統及記錄媒體 TWI672800B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014234401 2014-11-19
JP2014-234401 2014-11-19
JP2015-185891 2015-09-18
JP2015185891A JP6100854B2 (ja) 2014-11-19 2015-09-18 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム

Publications (2)

Publication Number Publication Date
TW201637135A TW201637135A (zh) 2016-10-16
TWI672800B true TWI672800B (zh) 2019-09-21

Family

ID=56102825

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136160A TWI672800B (zh) 2014-11-19 2015-11-03 半導體裝置的製造方法，基板處理裝置，氣體供給系統及記錄媒體

Country Status (3)

Country Link
JP (1) JP6100854B2 (zh)
KR (1) KR101822238B1 (zh)
TW (1) TWI672800B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6585551B2 (ja) * 2016-06-15 2019-10-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR101960763B1 (ko) * 2016-11-03 2019-03-21 주식회사 유진테크 저온 에피택셜층 형성방법
JP2018113322A (ja) 2017-01-11 2018-07-19 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
JP6778139B2 (ja) 2017-03-22 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2018179352A1 (ja) * 2017-03-31 2018-10-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および記録媒体
JP6777624B2 (ja) 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7058575B2 (ja) * 2018-09-12 2022-04-22 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7199286B2 (ja) * 2019-03-29 2023-01-05 東京エレクトロン株式会社 基板処理装置
JP7065818B2 (ja) * 2019-10-28 2022-05-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102328573B1 (ko) * 2020-01-17 2021-11-17 성균관대학교산학협력단 C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053316A1 (en) * 1998-01-30 2002-05-09 Yvon Gris Method of deposition of a single-crystal silicon region
TW201001536A (en) * 2008-06-30 2010-01-01 Hitachi Int Electric Inc Substrate processing method and substrate processing apparatus
US20140120678A1 (en) * 2012-10-29 2014-05-01 Matheson Tri-Gas Methods for Selective and Conformal Epitaxy of Highly Doped Si-containing Materials for Three Dimensional Structures
US20140179085A1 (en) * 2012-12-25 2014-06-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522662A (en) * 1983-08-12 1985-06-11 Hewlett-Packard Company CVD lateral epitaxial growth of silicon over insulators
JPS61179571A (ja) * 1984-09-27 1986-08-12 テキサス　インスツルメンツ　インコ−ポレイテツド メモリセルおよびそのアレイ
JPS62183508A (ja) * 1986-02-07 1987-08-11 Nippon Telegr & Teleph Corp <Ntt> 半導体基板およびその製造法
JPH0451565A (ja) * 1990-06-19 1992-02-20 Toshiba Corp 半導体記憶装置およびその製造方法
JP3403231B2 (ja) * 1993-05-12 2003-05-06 三菱電機株式会社 半導体装置およびその製造方法
JPH08204032A (ja) * 1995-01-20 1996-08-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3382114B2 (ja) * 1997-02-27 2003-03-04 株式会社東芝 半導体装置及びその製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US7202523B2 (en) * 2003-11-17 2007-04-10 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
JP2007317874A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
JP4791949B2 (ja) * 2006-12-22 2011-10-12 株式会社東芝 不揮発性半導体メモリ
JP2010114360A (ja) * 2008-11-10 2010-05-20 Toshiba Corp 半導体装置及びその製造方法
JP5692763B2 (ja) * 2010-05-20 2015-04-01 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
WO2012029661A1 (ja) * 2010-09-01 2012-03-08 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5815443B2 (ja) * 2012-03-19 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5902073B2 (ja) * 2012-09-25 2016-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053316A1 (en) * 1998-01-30 2002-05-09 Yvon Gris Method of deposition of a single-crystal silicon region
TW201001536A (en) * 2008-06-30 2010-01-01 Hitachi Int Electric Inc Substrate processing method and substrate processing apparatus
US20140120678A1 (en) * 2012-10-29 2014-05-01 Matheson Tri-Gas Methods for Selective and Conformal Epitaxy of Highly Doped Si-containing Materials for Three Dimensional Structures
US20140179085A1 (en) * 2012-12-25 2014-06-26 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
KR101822238B1 (ko) 2018-01-25
JP2016105457A (ja) 2016-06-09
KR20160059952A (ko) 2016-05-27
JP6100854B2 (ja) 2017-03-22
TW201637135A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
TWI672800B (zh) 半導體裝置的製造方法，基板處理裝置，氣體供給系統及記錄媒體
US9941119B2 (en) Method of forming silicon layer in manufacturing semiconductor device and recording medium
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6953480B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI688060B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP6561001B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
KR20170135693A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP2017188598A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US10529560B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium