TWI671798B - 基板處理方法、基板處理裝置、及程式 - Google Patents

基板處理方法、基板處理裝置、及程式 Download PDF

Info

Publication number
TWI671798B
TWI671798B TW106143471A TW106143471A TWI671798B TW I671798 B TWI671798 B TW I671798B TW 106143471 A TW106143471 A TW 106143471A TW 106143471 A TW106143471 A TW 106143471A TW I671798 B TWI671798 B TW I671798B
Authority
TW
Taiwan
Prior art keywords
substrate
processing
temperature
gas
metal
Prior art date
Application number
TW106143471A
Other languages
English (en)
Other versions
TW201843703A (zh
Inventor
大橋□史
高野智
豊田一行
松井俊
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW201843703A publication Critical patent/TW201843703A/zh
Application granted granted Critical
Publication of TWI671798B publication Critical patent/TWI671798B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
    • F17D—PIPE-LINE SYSTEMS; PIPE-LINES
    • F17D1/00—Pipe-line systems
    • F17D1/02—Pipe-line systems for gases or vapours
    • F17D1/04—Pipe-line systems for gases or vapours for distribution of gas
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Atmospheric Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

提供提高元件特性之均勻性的技術。 　　將具有已被圖案化之硬質遮罩的基板搬入處理室，對上述處理室供給含金屬氣體並設為第1壓力，於上述滲透工程之後，對上述處理室供給惰性氣體並設為比上述第1壓力低的第2壓力。

Description

基板處理方法、基板處理裝置、及程式
本揭示關於基板處理方法、基板處理裝置及程式。
作為對基板進行處理的基板處理裝置，例如有在處理室內對基板進行處理的基板裝置或使用該基板裝置的基板處理方法。(例如專利文獻1)
又，基板處理裝置中，構成為可以處理多數種類之基板。其中之1種為作為奈米壓模(nanoimprint)用微影模板(lithography template)使用的玻璃基板。有將該模板轉印至被轉印基板上之樹脂來形成圖案的方法。(例如專利文獻2)。 [先前技術文獻] [專利文獻]
[專利文獻1] 特開2016-63033號公報 　　[專利文獻2] 特開2013-235885號公報
[發明所欲解決之課題]
近年來伴隨著半導體元件之高集積化，要求形成於元件的圖案之微細化。微細化時，對作為元件被形成的柱部或形成彼等柱部時使用的硬質遮罩(hard mask)等之構造採取微細化的對策。微細圖案之形成過程中被進行蝕刻處理等，於該過程中要求圖案之耐久性提升以便圖案不致於崩壞。一部分的圖案崩壞之情況下，無法維持基板面內的元件特性之均勻性。
本揭示之目的在於提供提升元件特性之均勻性的技術。 [解決課題之手段]
依據1態樣，提供具有以下工程的技術，亦即，具有： 　　將具有已被圖案化之硬質遮罩的基板搬入處理室的工程； 　　對上述處理室供給含金屬原料並設為第1壓力的滲透工程；及 　　於上述滲透工程之後，對上述處理室供給惰性氣體並設為比上述第1壓力低的第2壓力之濃度分布(profile)調整工程。 [發明之效果]
依據本揭示的技術，可以提升元件特性之均勻性。
首先，參照圖1說明本實施形態中處理的基板。圖1記載之基板係奈米壓模處理中使用的微影用模板基板。於此，表示對微影用模板基板100的圖案形成區域102進行了圖案化的狀態，如後述說明，為了方便說明，示出殘留硬質遮罩膜107之狀態。
圖1之中，(a)係從上方觀察到的基板100之圖，(b)沿(a)之α-α’的斷面圖。基板100作為奈米壓模用微影模板(以下稱為L模板)使用。(c)係將圖案形成區域102、硬質遮罩膜107之一部分擴大者。
形成L模板時，係使用事先形成的稱為主模板的模具。L模板係作為對被轉印基板進行轉印之模具使用者。藉由將L模板按壓於被轉印基板，在被轉印板形成圖案。
基板100主要具有成為基底的玻璃基板101及形成於其上部的圖案形成區域102。圖案形成區域102構成為凸狀，以便在與被轉印基板接觸時，不與被轉印區域103以外之部分接觸。
108係對硬質遮罩膜107進行圖案化者，稱為硬質遮罩圖案。106係使用已被圖案化之硬質遮罩膜107對圖案形成區域102進行蝕刻而形成的柱部。柱部106例如由矽(Si)等構成。
103表示玻璃基板101之上面之中，未形成有圖案形成區域102的面。103係不與被轉印基板接觸的區域，因此本實施形態中稱為非接觸區域103。104係指基板背面之中，圖案形成區域102之背面。105係指非接觸區域103之背面。本實施形態中，將104稱為基板中央背面，將105稱為基板外周背面。
本實施形態中，對硬質遮罩圖案108之處理方法進行說明。
(1)基板處理裝置之構成 　　於此，說明對模板基板亦即基板100進行處理的基板處理裝置之一例。
說明本實施形態的基板處理裝置200。基板處理裝置200構成為葉片式基板處理裝置。基板處理裝置200中進行基板處理工程之一工程。
如圖2所示，基板處理裝置200具備處理容器202。處理容器202，例如構成為橫斷面為圓形且扁平的密閉容器。又，處理容器202，例如藉由鋁(Al)或不銹鋼(SUS)等之金屬材料或石英構成。於處理容器202內形成有，對作為基板之矽基板等之基板100進行處理的處理室201，及移載室203。處理容器202由上部容器202a與下部容器202b構成。在上部容器202a與下部容器202b之間設置間隔部204。將由上部處理容器202a與間隔部204構成的室間稱為處理室201，將其中之空間稱為處理空間。又，將由間隔部204與下部容器202b構成的室間稱為移載室203，將其中之空間稱為移載空間。
於下部容器202b之側面設有與閘閥1490鄰接的基板搬出入口1480，基板100經由基板搬出入口1480而對與未圖示的外部搬送室之間移動。於下部容器202b之底部設置有複數個升降銷207。
於處理室201內設有支撐基板100的基板支撐部210。基板支撐部210具有載置基板100的載置面211，及以載置面211作為表面而持有的基板載置台212。較好是，設有作為加熱部之加熱器213。藉由設置加熱器213，對基板加熱，可以提升形成於基板上的膜之品質。於基板載置台212，可以在與升降銷207對應的位置分別設置由升降銷207貫穿的貫穿孔214。
加熱器213透過配線301與加熱器控制部303連接。 　　基板載置台212內建有對基板100之溫度進行測定的溫度測定器300。溫度測定器300透過配線301與溫度資訊接收部302連接。溫度測定器300測定的溫度被傳送至溫度資訊接收部302。溫度資訊接收部302將接收的溫度資訊傳送至後述的控制器260。例如控制器260依據接收的溫度資訊或由上位裝置接收的膜厚資訊等對加熱器溫度控制部303傳送控制資訊，加熱器溫度控制部303對加熱器213進行控制。又，將溫度測定器300、配線301、溫度資訊接收部302統合為溫度檢測部304。
基板載置台212被軸217支撐。軸217貫穿處理容器202之底部，且在處理容器202之外部與升降機構218連接。構成為藉由作動升降機構218使軸217及基板載置台212升降，據此，可以使載置於基板載置面211上的基板100升降。又，軸217下端部之周圍被波纹管219披覆，處理室201內被保持氣密。
在基板100之搬送時，基板載置台212下降至基板載置面211成為基板搬出入口1480之位置(基板搬送位置)，基板100之處理時係如圖1所示，基板100上升至處理室201內之處理位置(基板處理位置)。
具體而言，在基板載置台212下降至基板搬送位置時，升降銷207之上端部由基板載置面211之上面突出，升降銷207由下方支撐基板100。又，在基板載置台212上升至基板處理位置時，升降銷207從基板載置面211之上面沒入，基板載置面211由下方支撐基板100。
(排氣系統) 　　在處理室201(上部容器202a)之內壁上面設有對處理室201之氛圍進行排氣的作為第1排氣部之排氣口221。排氣口221與作為第1排氣管之排氣管224連接，於排氣管224依序串聯連接有將處理室201內控制為規定之壓力的APC(Auto Pressure Controller)等之壓力調整器227、真空泵223。主要藉由排氣口221、排氣管224、壓力調整器227構成第1排氣部(排氣管)。又，將真空泵223包含於第1排氣部而構成亦可。
在移載室203之側面下部設有對移載室203之氛圍進行排氣的作為第2排氣部之移載室排氣口304。移載室排氣口304與作為第2排氣管之排氣管306連接，於排氣管306依序串聯連接有閥308、將移載室203內控制為規定之壓力的APC等之壓力調整器310、真空泵312。主要藉由移載室排氣口304、閥308、排氣管306、壓力調整器310構成第2排氣部(排氣管)。又，將真空泵312包含於第2排氣部而構成亦可。
(氣體導入口) 　　於處理室201之天井壁231設有對處理室201內供給各種氣體的氣體導入口241。與氣體供給部亦即氣體導入口241連接的處理氣體供給部之構成如後述。
(處理氣體供給部) 　　如圖3之記載，氣體導入口241透過共通氣體供給管242與氣體供給管150連接。透過氣體導入口241對基板處理裝置200內供給氣體。從氣體供給管150被供給後述之第1氣體、第2氣體、惰性氣體。
圖3表示第1氣體供給部、第2氣體供給部、惰性氣體供給部等之氣體供給系統之概略構成圖。
如圖3所示，氣體供給管150與第1氣體(含金屬氣體)供給管113a、惰性氣體供給管133a、第2氣體(含氧氣體)供給管123a連接。
(第1氣體供給部) 　　第1氣體供給部具有第1氣體供給管113a、質量流量控制器(MFC)115、閥116、氣化器180、閃蒸槽(flash tank)117、及閥118。另外，於閃蒸槽117連接有壓力感測器119，對閃蒸槽117內之壓力進行監控。又，將第1氣體供給管113a之上流所連接的第1氣體供給源113包含於第1氣體供給部之構成亦可。又，將壓力感測器119包含於第1氣體供給部亦可。
第1氣體係原料氣體，亦即處理氣體之一種。於此，第1氣體為含金屬氣體，例如為含鋁氣體。含鋁氣體，例如可以使用三甲基鋁(Trimethyl Alminum：TMA)氣體或TiCl4 (四氯化鈦)。又，第1氣體之原料可以是常溫常壓下為固體、液體、及氣體之任一。於此，原料以氣體作為說明。
(第2氣體供給部) 　　於第2氣體供給部(含氧氣體供給部)設有第2氣體供給管123a、MFC125、閥126。又，將在第2氣體供給管123a之上流連接的第2氣體供給源123包含於第2氣體供給部而構成亦可。又，亦可以構成為設置遙控電漿單元(RPU)，使第2氣體活化。 　　第2氣體為改質氣體，亦即，處理氣體之1種。於此，第2氣體，例如為含氧氣體。含氧氣體，例如可以使用氧(O2 )氣體。
(惰性氣體供給部) 　　於惰性氣體供給部(惰性氣體供給部)設有惰性氣體供給管133a、MFC135、閥136。又，將惰性氣體供給管133a之上流所連接的惰性氣體供給源133包含於惰性氣體供給部而構成亦可。於此，惰性氣體，例如為氮(N2 )氣體。又，惰性氣體，除N2 氣體以外，例如可以使用氦(He)氣體、氖(Ne)氣體、氬(Ar)氣體等之稀有氣體。
(控制部) 　　如圖2所示基板處理裝置200具有對基板處理裝置200之各部之動作進行控制的控制器260。
控制器260之概略如圖4所示。控制部(控制手段)亦即控制器260，係構成為具備CPU(Central Processing Unit)260a、RAM(Random Access Memory) 260b、記憶裝置260c、I/O埠260d的電腦。構成為RAM260b、記憶裝置260c、I/O埠260d透過內部匯流排260e可以與CPU260a進行資料交換。構成為，在控制器260可以連接例如作為觸控面板等而構成的輸出入裝置261或外部記憶裝置262。
記憶裝置260c例如由快閃記憶體、HDD (Hard Disk Drive)等構成。在記憶裝置260c內可以讀出地儲存有對基板處理裝置之動作進行控制的控制程式、或記載有後述的基板處理之順序或條件等的製程配方(Process recipe)、在設定基板100之處理使用的製程配方為止之過程產生的運算資料或處理資料等。又，製程配方係指使控制器260執行後述的基板處理工程中的各順序，可以獲得規定之結果而予以組合者，係作為程式之功能。以下，亦有總稱該製程配方或控制程式等而單純稱為程式者。又，本說明書中使用稱為程式之語言之情況下，有可能是僅包含製程配方單體的情況，或僅包含控制程式單體的情況，或包含該兩方的情況。又，RAM260b構成為將由CPU260a讀出的程式、運算資料、處理資料等暫時保持之記憶體區域(工作區域)。
I/O埠260d係與氣化器180、閘閥1490、升降機構218、加熱器213、壓力調整器227、310、真空泵223、312、閥116、126、136、146、156、308、MFC115、125、135等連接。
作為運算部之CPU260a係構成為，由記憶裝置260c讀出控制程式並執行，而且，與由輸出入裝置260輸入的操作指令等對應地由記憶裝置260c讀出製程配方。又，構成為，對由接收部285輸入的設定值與記憶裝置260c所記憶的製程配方或控制資料進行比較・運算，而可以算出運算資料。又，構成為可以執行，與運算資料對應的處理資料(製程配方)之決定處理等。又，構成為，CPU260a依據讀出的製程配方之內容，對閘閥1490之開閉動作、升降機構218之升降動作、加熱器213之電力供給動作、壓力調整器227、310之壓力調整動作、真空泵223、312之開啟/關閉控制、溫度測定部300之動作、閥116、118、126、136、308之氣體之開啟/關閉控制、MFC115、125、135之動作等進行控制。
又，控制器260不限定於由專用之電腦構成之情況，亦可以由汎用之電腦構成。例如準備儲存有上述程式的外部記憶裝置(例如磁帶、軟碟或硬碟等之磁碟、CD或DVD等之光碟、MO等之光磁碟、USB記憶體或記憶卡等之半導體記憶體)262，使用該外部記憶裝置262將程式安裝於汎用之電腦等，據此，可以構成本實施形態的控制器260。又，對電腦供給程式的手段，不限定於透過外部記憶裝置262供給之情況。例如使用網路263(網際網路或專用線路)等之通信手段，不透過外部記憶裝置262而供給程式亦可。又，記憶裝置260c或外部記憶裝置262構成為電腦可讀取的記錄媒體。以下，總稱彼等而簡單稱為記錄媒體。又，本說明書中，使用記錄媒體等用語之情況下，有可能僅包含記憶裝置260c單體的情況，或僅包含外部記憶裝置262單體的情況，或包含彼等之兩方的情況。
(2)基板處理工程 　　接著，說明使用上述基板處理裝置的基板處理裝置之處理工程之一工程。於此，藉由使基板上之硬質遮罩圖案108硬化，來實現高耐久性的L模板。以下使用圖5詳細說明。又，將基板作為半導體裝置使用之情況下，本工程可以替換為半導體裝置(半導體元件)之製造工程之一工程。
又，以下之說明中，構成基板處理裝置的各部之動作係由控制器260控制。
以下對基板處理工程進行說明。 (基板搬入工程S202) 　　於基板處理工程時，首先，將圖1所示在表面形成有硬質遮罩圖案108的基板100搬入處理室201。具體而言，藉由升降機構218下降基板支撐部210，設為升降銷207從貫穿孔214突出基板支撐部210之上面側的狀態。又，將處理室201內壓力調整為規定之壓力後，開啟閘閥1490，使基板100從閘閥1490之開口載置於升降銷207上。基板100載置於升降銷207上之後，藉由升降218使基板支撐部210上升至規定之位置，據此，基板100從升降銷207被載置於基板支撐部210。
(減壓・升溫・第1氣體貯留工程S204) 　　接著，以使處理室201內成為規定之壓力(真空度)的方式，透過處理室排氣管224對處理室201內進行排氣時，依據壓力感測器測定的壓力值，對作為壓力調整器222之APC閥之閥之開度進行回授控制。又，依據溫度感測器300檢測出的溫度值，以使處理室201內之溫度成為規定之溫度，且成為高於移載室203之溫度的方式對作為第1加熱部之加熱器213之通電量進行回授控制。具體而言，藉由加熱器213事先加熱基板支撐部210，在基板100或基板支撐部210之溫度無變化之後維持恆定時間。於此，成膜製程前之準備結束。又，將處理室201內排氣成為規定之壓力時，一次進行真空排氣至可以到達的真空度亦可。又，在壓力調整時，由惰性氣體供給系統供給惰性氣體亦可。
此時，加熱器213之溫度設為室溫~150℃，較好是設為室溫~90℃，更好是設為60~90℃之範圍內之恆定之溫度。該溫度被設為在基板100上吸附第1氣體的溫度。亦即，產生反應的溫度。又，較好是設為形成於基板100的膜不劣化的溫度。例如設為第1氣體不產生熱分解的溫度，不再液化的溫度。藉由設為不熱分解或不再液化的溫度，可以使金屬成分滲透入柱。
與上述處理並行地，將閥118設為關閉的狀態下開啟閥116，對閃蒸槽117供給第1氣體，在高分壓狀態的第1壓力下使第1氣體貯留於閃蒸槽117內。藉由設為較高的壓力，開啟閥118時高壓之第1氣體可以供給至處理室201。
又，閃蒸槽117內之壓力設為第1氣體不再液化的程度之壓力。假設設為再液化的壓力時，第1氣體被凝固為金屬狀而難以供給至處理室201。如本實施形態般藉由設為不再液化的壓力，據此，可以將氣體狀態之金屬成分順利地供給至處理室201。
(第1滲透工程S206) 　　接著，使用圖7說明使金屬成分滲透入硬質遮罩膜107的第1滲透工程S206。圖7係說明第1滲透工程S206中的硬質遮罩圖案108之金屬成分滲透狀態的圖。108a係硬質遮罩圖案108之中心部，108c係外周部，將中心部108a與外周部108c之間稱為中間部108b。又，色度越濃表示金屬成分滲透入。
又，於此為了方便說明，將相鄰的硬質遮罩圖案108之中，右側稱為硬質遮罩圖案108(1)，中央稱為硬質遮罩圖案108(2)，左側稱為硬質遮罩圖案108(3)。針對中心部108a、中間部108b、外周部108c亦分別對左側附加(1)，對中央附加(2)，對右側附加(3)。
又，中心部108a(1)至(3)、中間部108b(1)至(3)、外周部108c(1)至(3)分別設為具有大致同一濃度之金屬成分者。
第1滲透工程S206中，將第1氣體(原料氣體)由閃蒸槽117供給至處理室201內。此時，第1氣體之分壓為較高的狀態下，供給至腔室100內。將如此般在分壓較高的狀態下供給氣體稱為閃氣供給(flash supply)。供給的第1氣體之分壓較高，因此如圖7之記載般，可以使第1氣體之金屬成分滲透入硬質遮罩膜107之中心部107a。
(濃度分布調整工程S208) 　　接著，對濃度分布調整工程S208進行說明。 　　但是，如上述說明，閃蒸槽117內需要設為第1氣體不再液化的程度之壓力，因此第1滲透工程S206中的第1氣體供給量有所限制。因此，供給開始時維持高的分壓，以使金屬成分擠入中心部108a的方式可以進行供給。因此，中心部之成分與被供給的金屬成分結合，可以形成物理上具有高耐性的膜。
隨著規定時間經過，分壓變低時，成為不具有硬質遮罩膜107之成分與金屬成分結合之能量。因此，在硬質遮罩之中心部107a成為高的結合度者，但隨著越接近硬質遮罩膜107之外周產生結合度變低之現象。
例如圖記載之中心部107a、中間部108b、外周部108c中，中心部107a之結合度最高 ，外周部108c之結合度最低。如通常周知般，膜之硬質化與結合度呈比例，因此中心部107a、中間部108b、外周部108c具有不同的耐蝕刻性。因此，外周部108c比起中心部107a容易被蝕刻。
使用圖8說明在此狀態下進行形成柱部106的蝕刻處理之情況下之問題。如通常周知般，硬質遮罩圖案108對於圖案形成區域102具有蝕刻選擇性，盡管程度上不若圖案形成區域102般，但亦被蝕刻氣體進行蝕刻。
因此，形成柱部106時硬質遮罩圖案108之上方亦被蝕刻。硬質遮罩圖案108被蝕刻時，中間部108b露出。如上述說明，中間部108b之金屬成分之濃度高於外周部108c，因此中間部108b比起外周部108c較難被蝕刻。在此一狀態繼續蝕刻處理之情況下，外周部108c先行被蝕刻，結果如圖8記載般，圖案108成為上方變細下方粗的錐狀形態。
另一方面，如通常周知般，基於基板處理裝置200之氣體供給孔241、排氣孔221、與基板100間之相對位置關係，基於加熱器213的加熱分布等之原因，氣體對基板之處理在基板面內難以達到均勻。亦即，外周部108c之金屬成分之濃度在基板100之面內難以達到均勻。例如圖7記載般，和硬質遮罩圖案108(3)比較，鄰接的硬質遮罩圖案108(1)、硬質遮罩圖案108(2)中的金屬成分之滲透不足之情況存在。亦即存在中間部108b(3)與中間部108b(2)之高度不同的情況。在此一狀態下繼續蝕刻處理之情況下，如圖8般硬質遮罩圖案108(1)、硬質遮罩圖案108(2)、硬質遮罩圖案108(3)之高度成為不同，或者各別的寬度w(1)、w(2)、w(3)成為不同。因此，柱部106(1)與柱部106(2)之間的寬度w(4)，和柱部106(2)與柱部106(3)之間的寬度w(5)變為不同。亦即，難以在基板面內進行均勻之處理。因此，基板面內中，半導體裝置之特性難以達到均勻。
為了應對此一問題，實施濃度分布調整工程S208，針對中心部108a以外之部分進行調整使成為和中心部同樣之金屬濃度分布。進一步，使基板面內的硬質遮罩圖案108之處理成為均勻。以下，使用圖6(流程圖2)詳細進行說明。
(惰性氣體供給/第1氣體貯留工程S302) 　　由惰性氣體供給系統對處理室201供給惰性氣體。藉由惰性氣體除去附著於外周部108c的金屬成分。藉由除去，使得接著之第2滲透工程S304中的金屬成分之滲透變為容易。 　　與上述處理並行地，在關閉閥118的狀態下對閃蒸槽117供給第1氣體，在高分壓的狀態下使第1氣體貯留於閃蒸槽117內。藉由提高壓力，在開啟閥118時可以將高壓之第1氣體供給至處理室201。
又，閃蒸槽117內之壓力設為第1氣體不再液化的程度之壓力，設為較S204中的第1壓力低的第2壓力(全壓或分壓)。若為再液化的壓力，則第1氣體凝固為金屬狀，難以供給至處理室201。如本實施形態般藉由設為不再液化的壓力，可以順利地對處理室201供給金屬成分。
(第2滲透工程S304) 　　接著，說明使金屬成分滲透入硬質遮罩膜107的第2滲透工程S304。 　　第2滲透工程S304中，係由第1氣體供給部對處理室201內供給作為第1氣體(原料氣體)之含金屬氣體。作為含金屬氣體，例如係TMA氣體或TiCl4 (四氯化鈦)。具體而言，開啟閥116，從氣體源將含金屬氣體供給至閃蒸槽117。此時將閥118設為關閉的狀態。如此則，在高的壓力下第1氣體被貯留於閃蒸槽117。
在閃蒸槽117之壓力到達第1氣體再液化之壓力之前，在較第1壓力低的第2壓力下，開啟閥118，在第1氣體之分壓處於高的狀態下，對腔室100內進行閃氣供給。供給的第1氣體之分壓較高，因此第1氣體之金屬成分可以滲透入中間部108b。
之後，移行至S306，確認是否已進行規定次數。若已進行規定次數，亦即中央部108a、中間部108b、外周部108c之金屬濃度成為均勻，則結束濃度分布調整工程S208。若未達到規定次數，例如外周部108c之金屬濃度較中間部108b薄之情況下，移行至惰性氣體供給/第1氣體貯留工程S302。
(改質工程S210) 　　改質工程S210中，係對基板100之硬質遮罩膜107供給氧成分，使表面氧化而進行改質。如此則，可以防止滲透入外周部108c的金屬成分從硬質遮罩圖案108脫離。又，該改質工程亦稱為蓋膜(cap film)形成工程，形成於外周部108c表面的氧化膜亦稱為蓋膜。
以下說明在濃度分布調整工程S208之後進行改質工程S210的理由。若在濃度分布調整工程S208之前進行改質工程亦即氧化處理，則形成的氧化膜蓋膜，金屬難以注入外周部108c。於此，於濃度分布調整工程S208使金屬膜滲透之後進行改質工程S210。
又，在濃度分布調整工程S208與改質工程S110之間可以追加供給惰性氣體的惰性氣體供給工程。該情況下，濃度分布調整工程S208中附著於表面的金屬成分被惰性氣體除去，因此改質工程S210中改質材料(例如氧化物)容易結合於表面，可以進一步防止金屬成分之脫離。
又，如圖3之虛線記載般，於第2氣體供給部設置閃蒸槽137、閥138、壓力感測器139，在惰性氣體供給/第1氣體貯留工程S302中進行惰性氣體之閃蒸供給亦可。如此則，可以更確實除去硬質遮罩圖案108表面之金屬成分。因此，接續之第2滲透工程S304中可以更確實滲透入。
又，上述中說明在1個處理室處理1片基板的裝置構成，但不限定於此，亦可以是將複數片基板並排於水平方向或垂直方向的裝置。
又，上述中以微影用模板所使用的硬質遮罩為對象進行說明，但只要是進行微細化加工者即可，亦可以是半導體晶圓。半導體晶圓之情況下，作為半導體製造方法，例如在雙重圖案化技術等之微細化技術所使用的硬質遮罩或對阻劑之處理上採用本技術亦可。
100‧‧‧基板
117‧‧‧閃蒸槽
200‧‧‧基板處理裝置
201‧‧‧處理室 (處理空間)
260‧‧‧控制部(控制器)
[圖1] (a)係從上方觀察的基板100之圖。(b)係沿(a)之α-α’的斷面圖。(c)係圖案形成區域之一部分擴大之圖。 　　[圖2] 一實施形態的腔室之縱斷面之概略圖。 　　[圖3] 對一實施形態的氣體供給系統進行說明的圖。 　　[圖4] 一實施形態的基板處理系統之控制器之概略構成圖。 　　[圖5] 一實施形態的基板處理工程之流程圖。 　　[圖6] 一實施形態的基板處理工程之濃度分布調整工程之流程圖。 　　[圖7] 一實施形態的基板處理工程之另一序列圖。 　　[圖8] 一實施形態的基板處理工程之另一序列圖。

Claims (21)

  1. 一種基板處理方法，具有：將具有已被圖案化之硬質遮罩的基板搬入處理室的工程；對上述處理室供給貯留於第1壓力之含金屬氣體的第1滲透工程；及於上述第1滲透工程之後，對上述處理室供給惰性氣體並且使上述含金屬氣體貯留於比上述第1壓力低的第2壓力之濃度分布調整工程。
  2. 如申請專利範圍第1項之基板處理方法，其中於上述處理室連接有：供給上述含金屬原料的第1氣體供給部；及供給上述惰性氣體的第2氣體供給部；上述第1滲透工程中係由上述第1氣體供給部供給含金屬氣體，上述濃度分布調整工程中係供給上述惰性氣體。
  3. 如申請專利範圍第2項之基板處理方法，其中於上述濃度分布調整工程之後，進一步進行第2滲透工程。
  4. 如申請專利範圍第3項之基板處理方法，其中組合上述第2滲透工程與上述濃度分布調整工程，並重複該組合而進行處理。
  5. 如申請專利範圍第3項之基板處理方法，其中於上述濃度分布調整工程之後，進行對上述硬質遮罩改質的改質工程。
  6. 如申請專利範圍第3項之基板處理方法，其中上述基板表面設為，上述含金屬氣體不再液化的溫度以上，而且不熱分解的溫度以下。
  7. 如申請專利範圍第2項之基板處理方法，其中於上述濃度分布調整工程之後，進行對上述硬質遮罩改質的改質工程。
  8. 如申請專利範圍第7項之基板處理方法，其中上述基板表面設為，上述含金屬氣體不再液化的溫度以上，而且不熱分解的溫度以下。
  9. 如申請專利範圍第2項之基板處理方法，其中上述基板表面設為，上述含金屬氣體不再液化的溫度以上，而且不熱分解的溫度以下。
  10. 如申請專利範圍第2項之基板處理方法，其中進一步，上述第2氣體供給部具有閃蒸槽，於上述濃度分布調整工程中進行惰性氣體的閃氣供給。
  11. 如申請專利範圍第1項之基板處理方法，其中於上述濃度分布調整工程之後，進一步進行第2滲透工程。
  12. 如申請專利範圍第11項之基板處理方法，其中將上述第2滲透工程與上述濃度分布調整工程組合，重複該組合而進行處理。
  13. 如申請專利範圍第12項之基板處理方法，其中於上述濃度分布調整工程之後，進行對上述硬質遮罩改質的改質工程。
  14. 如申請專利範圍第13項之基板處理方法，其中上述基板表面設為，上述含金屬氣體不再液化的溫度以上，而且不熱分解的溫度以下。
  15. 如申請專利範圍第12項之基板處理方法，其中上述基板表面設為，上述含金屬氣體不再液化的溫度以上，而且不熱分解的溫度以下。
  16. 如申請專利範圍第11項之基板處理方法，其中於上述濃度分布調整工程之後，進行對上述硬質遮罩改質的改質工程。
  17. 如申請專利範圍第16項之基板處理方法，其中上述基板表面設為，上述含金屬氣體不再液化的溫度以上，而且不熱分解的溫度以下。
  18. 如申請專利範圍第1項之基板處理方法，其中於上述濃度分布調整工程之後，進行對上述硬質遮罩改質的改質工程。
  19. 如申請專利範圍第18項之基板處理方法，其中上述基板表面設為，上述含金屬氣體不再液化的溫度以上，而且不熱分解的溫度以下。
  20. 一種程式，係使基板處理裝置執行以下：將具有已被圖案化之硬質遮罩的基板搬入處理室的工程；對上述處理室供給貯留於第1壓力之含金屬氣體的第1滲透工程；及於上述第1滲透工程之後，對上述處理室供給惰性氣體並且使上述含金屬氣體貯留於比上述第1壓力低的第2壓力之濃度分布調整工程。
  21. 一種基板處理裝置，具有：處理室，其具有基板載置部，該基板載置部用於載置具有已被圖案化之硬質遮罩的基板；及控制部，如下進行控制：對上述處理室供給貯留於第1壓力之含金屬氣體而進行第1滲透工程之處理，之後，對上述處理室供給惰性氣體並且以使上述含金屬氣體貯留於比上述第1壓力低的第2壓力的方式來進行濃度分布調整工程。
TW106143471A 2017-03-30 2017-12-12 基板處理方法、基板處理裝置、及程式 TWI671798B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017067757A JP6586433B2 (ja) 2017-03-30 2017-03-30 基板処理方法、基板処理装置、プログラム
JP2017-067757 2017-03-30

Publications (2)

Publication Number Publication Date
TW201843703A TW201843703A (zh) 2018-12-16
TWI671798B true TWI671798B (zh) 2019-09-11

Family

ID=63670812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143471A TWI671798B (zh) 2017-03-30 2017-12-12 基板處理方法、基板處理裝置、及程式

Country Status (5)

Country Link
US (1) US10224227B2 (zh)
JP (1) JP6586433B2 (zh)
KR (1) KR101999230B1 (zh)
CN (1) CN108695193B (zh)
TW (1) TWI671798B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811147B2 (ja) * 2017-06-23 2021-01-13 東京エレクトロン株式会社 ガス供給系を検査する方法
JP6811146B2 (ja) * 2017-06-23 2021-01-13 東京エレクトロン株式会社 ガス供給系を検査する方法
WO2020179474A1 (ja) * 2019-03-06 2020-09-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラム及び基板処理装置
KR20220140612A (ko) * 2020-03-17 2022-10-18 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP7203070B2 (ja) * 2020-09-23 2023-01-12 株式会社Kokusai Electric 基板処理装置、基板処理方法及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200619414A (en) * 2004-12-13 2006-06-16 Samsung Electronics Co Ltd Method of depositing a metal compound layer and apparatus for depositing a metal compound layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075695A (ja) * 1993-03-16 1995-01-10 Japan Synthetic Rubber Co Ltd レジスト表面の処理方法
US20040058293A1 (en) 2002-08-06 2004-03-25 Tue Nguyen Assembly line processing system
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
WO2009055989A1 (en) * 2007-10-30 2009-05-07 Acm Research (Shanghai) Inc. Method and apparatus to prewet wafer surface for metallization from electrolyte solution
JP5233562B2 (ja) * 2008-10-04 2013-07-10 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5520552B2 (ja) * 2009-09-11 2014-06-11 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
WO2013065771A1 (ja) * 2011-11-01 2013-05-10 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
JP2012124529A (ja) * 2012-03-12 2012-06-28 Tokyo Electron Ltd 基板処理装置，基板処理方法及び記録媒体
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
JP6028384B2 (ja) 2012-05-07 2016-11-16 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP2014082322A (ja) * 2012-10-16 2014-05-08 Tokyo Electron Ltd シリコン窒化物膜の成膜方法および成膜装置
JP6202681B2 (ja) * 2014-03-26 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP2016063033A (ja) 2014-09-17 2016-04-25 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
JP5775633B1 (ja) * 2014-09-29 2015-09-09 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200619414A (en) * 2004-12-13 2006-06-16 Samsung Electronics Co Ltd Method of depositing a metal compound layer and apparatus for depositing a metal compound layer

Also Published As

Publication number Publication date
CN108695193A (zh) 2018-10-23
US20180286727A1 (en) 2018-10-04
CN108695193B (zh) 2022-03-18
TW201843703A (zh) 2018-12-16
JP6586433B2 (ja) 2019-10-02
KR101999230B1 (ko) 2019-07-11
US10224227B2 (en) 2019-03-05
JP2018168431A (ja) 2018-11-01
KR20180111504A (ko) 2018-10-11

Similar Documents

Publication Publication Date Title
TWI671798B (zh) 基板處理方法、基板處理裝置、及程式
US9115429B2 (en) Dry non-plasma treatment system and method of using
KR100979716B1 (ko) 비결정 탄소막의 성막 방법 및 이를 이용한 반도체 장치의 제조 방법
KR101725902B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR101982545B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR101102422B1 (ko) 비결정 탄소막의 형성 방법, 비결정 탄소막, 다층 레지스트막, 반도체 장치의 제조 방법 및 컴퓨터 가독 기억 매체
US11031270B2 (en) Substrate processing apparatus, substrate holder and mounting tool
JP6262333B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US20240282578A1 (en) Substrate processing method and substrate processing system
KR102303631B1 (ko) 기판 처리 방법 및 그 장치
CN108389812B (zh) 平版印刷用模板的制造方法、记录介质及衬底处理装置
TW202020975A (zh) 基板處理裝置，半導體裝置的製造方法及程式
JP5344824B2 (ja) レジストパターンの形成方法および記録媒体
TW201822248A (zh) 基板處理裝置、微影用模板之製造方法、程式
JP2016115793A (ja) 基板搬送方法、基板処理装置、及び記憶媒体
JP5390764B2 (ja) レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体
TW202013496A (zh) 半導體裝置之製造方法、基板處理裝置及程式
KR20230032952A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20070060575A (ko) 기판 처리량을 높이기 위한 기판 처리 방법