TWI662552B - 具有可組態的誤差臨限値及故障分析能力之記憶體系統 - Google Patents

具有可組態的誤差臨限値及故障分析能力之記憶體系統 Download PDF

Info

Publication number
TWI662552B
TWI662552B TW103109905A TW103109905A TWI662552B TW I662552 B TWI662552 B TW I662552B TW 103109905 A TW103109905 A TW 103109905A TW 103109905 A TW103109905 A TW 103109905A TW I662552 B TWI662552 B TW I662552B
Authority
TW
Taiwan
Prior art keywords
nvm
unavailable
sections
error
subsystem
Prior art date
Application number
TW103109905A
Other languages
English (en)
Other versions
TW201511020A (zh
Inventor
史考特 米爾頓
傑佛瑞 索羅門
肯 波斯特
Original Assignee
奈特力斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奈特力斯公司 filed Critical 奈特力斯公司
Publication of TW201511020A publication Critical patent/TW201511020A/zh
Application granted granted Critical
Publication of TWI662552B publication Critical patent/TWI662552B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

操作一種用於在非揮發性記憶體(NVM)中組態容錯的系統及方法，以設定第一臨限值、基於誤差準則，宣告一或多個NVM部不可用、追蹤經宣告不可用NVM部數、決定該經追蹤數是否超過該第一臨限值、且若該經追蹤數超過該第一臨限值，實施一或多個補救行動，諸如，發佈警告或防止揮發性記憶體資料在混合記憶體系統中的備份。在備份故障的情形中，備份程度仍可藉由決定在該備份後已留待抹除之經抹除NVM的量，或藉由比較預測備份終點及實際終點而評估。

Description

具有可組態的誤差臨限值及故障分析能力之記憶體系統
本揭示發明通常相關於記憶體系統，且更明確地相關於記憶體系統，諸如，具有揮發性記憶體及非揮發性記憶體二者的混合記憶體系統的增強效能。
混合記憶體系統係具有揮發性及非揮發性記憶體類型的記憶體系統。混合記憶體系統使用非揮發性記憶體組件以在系統錯誤或電源故障的情形中、或在可能包括特定寫入或編程操作的使用者請求時安全地儲存揮發性系統資料。典型地，使用在混合記憶體系統中的非揮發性記憶體係快閃記憶體。非揮發性記憶體組件係由其使用期限有限的經分隔記憶體部，例如，區塊，組成。超出此等有效期後，記憶體部不再能可靠地用於儲存資料，且此時存在於彼等中的任何可用資料可能不能可靠地存取或恢復。記憶體系統之導致資料損失的此種可靠性下降對整體電腦系統效能或操作能係災難性的。
使用在混合記憶體系統中的一種非揮發性快閃記憶體係NAND快閃記憶體。NAND快閃裝置可從數個供應商取得且全部分享相似架構。快閃記憶體的供應商包括SamsungTM、MicronTM、HynixTM、及ToshibaTM。
茲參考圖1，NAND快閃裝置的架構如下：‧各裝置係由(X)數量的資料區塊BL形成，其在部分應用中可能係，例如，8192。在圖1中，僅用於說明之目的，記憶體裝置100係由12個區塊組成(X=12)；‧各區塊BL係由(Y)數量的頁P組成。Y在部分應用中可係128。在圖1中，再次僅用於說明之目的，Y=4，亦即，每區塊4頁P，共4×12=48頁；且‧各頁由(Z)數量的位元組B組成，其在部分應用中可係，例如，8228(僅用於說明之目的，將4示意地顯示在圖1中)。
NAND快閃裝置係以頁為單位編程/寫入。NAND快閃裝置係以區塊為單位抹除。若不可校正誤差發生在給定區塊的任何頁中，將該整體區塊標示為不可用。
可校正及不可校正誤差可藉由誤差偵測及校正演算法位元的使用而偵測。為確保資料完整性，NAND快閃裝置中的資料典型地藉由誤差偵測及校正演算法保護。
一種藉由記憶體系統，諸如，混合記憶體系 統，的非揮發性記憶體管理的常用方式係當在各種環境下遇到不可校正誤差時，將記憶體區塊標示為不可用。特別係依據操作相-無論能否實施誤差恢復-該誤差可能或可能不導致系統資料損失。一旦發生不可校正誤差，將區塊標示為不可用。
茲參考圖2，通常，許多誤差偵測及校正演算法具有下列性質：
‧該演算法在(n)符號的節上操作
‧符號係由位元數(s)指定
‧該演算法計算並將(2t)同位符號加至(k)資料符號組，以產生節(n)：n=k+2t(符號)
‧該演算法能偵測(k)資料符號中的(2t)符號誤差
‧該演算法能校正(k)資料符號中的(t)符號誤差
若(n)符號之節中的誤差數超過能校正數(t)，該誤差係不可校正的，且該原始資料不能恢復。
有藉由決定或偵測何時可能發生不可校正誤差而增加控制非揮發性記憶體系統之可靠性的能力的需求，並因此提供與非揮發性記憶體的部分，例如，區塊或頁，之可靠性有關的早期警告。此外，有決定何時有太少的非揮發性記憶體區塊而不能備份所有指定或必要資料的需求。再者，有提供電腦系統或終端使用者可程式化能力以基於對整體電腦系統、特定應用用途、或資料誤差的使用者風險容許度等級的期望可靠性組態或定製各種參數之 特定臨限值的需求。
300‧‧‧混合記憶體系統(HMS)
302‧‧‧揮發性記憶體次系統
303‧‧‧揮發性記憶體元件
304‧‧‧非揮發性記憶體次系統
305‧‧‧非揮發性記憶體元件
306‧‧‧HMS控制器
308‧‧‧絕緣及揮發性記憶體控制器
309‧‧‧電源
310‧‧‧介面
312‧‧‧匯流排
402‧‧‧通訊控制器
404‧‧‧通訊控制器暫存器組
406‧‧‧非揮發性記憶體(NVM)控制器
408‧‧‧不可用部分表(IPT)
410‧‧‧通訊介面
412‧‧‧臨限暫存器
414‧‧‧誤差暫存器
416‧‧‧狀態暫存器
418‧‧‧控制暫存器
420‧‧‧符號誤差臨限
600‧‧‧方法
700、900‧‧‧處理
併入並構成此說明書之一部分的隨附圖式描繪實施例的一或多個範例，並連同範例實施例的描述用於解釋實施例的原理及實作。
在該等圖式中：圖1係顯示邏輯記憶體部的關係的概要圖；圖2係描繪在記憶體之節中的誤差偵測及校正的概要圖；圖3係混合記憶體系統的方塊圖；圖4係顯示混合記憶體控制器並具有非揮發性記憶體的方塊圖；圖5係顯示各種臨限值中的關係之查詢處理的流程圖；圖6係用於決定備份是否成功之方法的流程圖；圖7係用於備份故障分析之處理的流程圖；圖8係顯示與備份有關之旗標設定的時序的流程圖；且圖9係跟隨在實施觸發情況誘發備份操作之後的處理的流程圖。
【發明內容及實施方式】
範例實施例係在記憶體系統的背景下於本文 描述。熟悉本技術的人士將承認以下描述僅係說明性的且未企圖以任何方式限制。其他實施例將輕易地將自身提議給具有此揭示發明之利益的此種技能人士。現在將提供對如隨附圖式中所描繪的範例實施例之實作的詳細參考。相同的引用指示器將使用至可能遍及圖式各處的程度，且以下描述參考至相同或相似項目。
為清楚起見，不是本文描述之實作的所有例行特性均顯示或描述。當然，將解理在任何實際實作的發展中，必須產生許多特定實作決定以實現開發者的特定目標，諸如，遵守應用及商業相關限制，並理解此等特定目標將隨實作及開發者而改變。再者，將理解此種開發嘗試可能係複雜的並耗費時間，儘管如此，但會係具有此揭示發明的利益之熟悉本技術的人士所從事的例行工程公事。
根據此揭示發明，本文描述的組件、處理步驟、及/或資料結構可能使用不同種類的作業系統、計算平台、電腦程式、及/或通用機器實作。此外，熟悉本技術的人士將承認也可能使用較少通用本質的裝置，諸如，固線裝置、場效可規劃閘極陣列(FPGA)、或特定應用積體電路(ASIC)等，而不脫離本文揭示之發明觀念的範圍及精神。當包含一系列處理步驟的方法藉由電腦或機器實作且能將此等處理步驟儲存為可由機器讀取的一系列指令時，可將彼等儲存在實體媒體上，諸如，電腦記憶體裝置(例如，ROM(唯讀記憶體)、PROM(可程式化唯讀記憶體)、EEPROM(電可抹除可程式化唯讀記憶 體)、快閃記憶體、及Jump Drive等)、磁儲存媒體(例如，磁帶、及磁碟驅動器等)、光儲存媒體(例如，CD-ROM、DVD-ROM、紙卡、及紙帶等)、及其他種類的程式記憶體。
術語「範例」在本文中使用時僅企圖意指「作為範例、實例、或說明使用」。本文描述為「範例」的任何實施例並不必然構成較佳實施例或優於其他實施例。
本文描述基於使用者準則、應用程式為基的效能、或能固定或可程式化的其他參數而管理及控制混合記憶體系統(HMS)的非揮發性記憶體組件之可靠性的方法及系統。在特定實施例中，供電腦系統或終端使用者管理及控制何時將非揮發性記憶體系統的一部分(例如，區塊)宣告為不可用且不再是能用於儲存資料之非揮發性記憶體次系統的一部分的機制。在特定實施例中，提供用於對能在該混合記憶體系統將發佈該混合記憶體系統的一部分(或全部)將宣告為不可用的警告前到達之不可用區塊數設定一或多個臨限值或參數的能力。以此方式，終端使用者能依據終端使用者或電腦系統可程式化偏好或規定管理及控制如何停止混合記憶體系統的區塊或經選擇部分、或全部的混合記憶體系統的服務。
圖3係依據本文之特定實施例的範例混合記憶體系統(HMS)300的方塊圖。能將HMS 300耦接至主電腦系統(未圖示)並能包括揮發性記憶體次系統302、 非揮發性記憶體次系統304、及操作地耦接至非揮發性記憶體次系統304的HMS控制器306。在特定實施例中，記憶體系統300包括組態成選擇性地操作地將HMS控制器306從揮發性記憶體次系統302及/或主機去耦接的至少一電路308(絕緣及揮發性記憶體控制器)。在此種配置中，電路308將HMS控制器306及非揮發性記憶體次系統304與主機、揮發性記憶體次系統302、及匯流排312電絕緣，使得主機及揮發性記憶體次系統302能與另一者實行資料交換而不受HMS控制器306及非揮發性記憶體次系統304的干擾或影響(例如，電容負載)。也能將電路308組態成將HMS控制器306及非揮發性記憶體次系統304耦接至揮發性記憶體次系統302、至主機、或至電路308內的內部記憶體緩衝器，使得資料能在非揮發性記憶體次系統304及揮發性記憶體次系統302、主機、及電路308內的內部記憶體緩衝器的任何一或多者之間交換。在特定實施例中，將該主機與揮發性記憶體次系統302及非揮發性記憶體次系統304的至少一者完全絕緣，且HMS 300的控制及管理係由HMS控制器306及/或電路308獨佔地實行。在特定實施例中，例如，回應於觸發情況，將該主機與揮發性記憶體次系統302及非揮發性記憶體次系統304二者完全絕緣，且HMS 300自主地並與該主機無關地運作，其中HMS 300的控制及管理係由HMS控制器306及電路308獨佔地實行。在特定實施例中，將主機記憶體存取或程式操作視為請求及/或該觸發 情況的表現。
在特定實施例中，HMS 300包含記憶體模組，並可能具有印刷電路板(PCB)形狀因子。在特定實施例中，HMS 300具有512-MB、1-GB、2-GB、4-GB、8-GB、16-GB、及32-GB等的揮發性記憶體容量。其他揮發性記憶體容量也與本文描述的特定實施例相容。在特定實施例中，HMS 300具有積集於電路308內的揮發性記憶體次系統，諸如，使用內部記憶體緩衝器以模擬揮發性記憶體次系統302，並能具有16MB、32MB、64MB、128MB、256MB、512-MB、1-GB、及2-GB等的不同容量。在特定實施例中，HMS 300具有積集於HMS控制器306內的揮發性記憶體次系統。在其他實施例中，HMS 300具有積集於HMS控制器306內的揮發性記憶體次系統及電路308。
在特定實施例中，HMS 300具有512-MB、1-GB、2-GB、4-GB、8-GB、16-GB、32-GB、64-GB、128-GB、及256-GB等的非揮發性記憶體容量，或基於整體系統需求的任何其他數量的記憶體容量。其他非揮發性記憶體容量也與本文描述的特定實施例相容。此外，具有4位元組、8位元組、16位元組、32位元組、或32位元、64位元、128位元、256位元、以及其他寬度(以位元組或以位元為單位)之寬度的記憶體系統與本文描述的實施例相容。在特定實施例中，HMS 300的PCB具有，諸如，由JEDEC標準所指定的，工業標準形狀因子。例如，該 PCB能具有30毫米的高度及133.35毫米之寬度的低輪廓(LP)形狀因子。在特定其他實施例中，PCB具有50毫米或更多之高度的非常高輪廓(VHP)形狀因子。在特定其他實施例中，PCB具有18.3毫米之高度的非常低輪廓(VLP)形狀因子。包括，但未受限於，小型(SO-DIMM)、非緩衝(UDIMM)、具暫存器(RDIMM)、全緩衝(FBDIMM)、miniDTMM、mini-RDIMM、VLP mini-DIMM、micro-DIMM、SRAM DIMM、及Ultra DIMM的其他形狀因子也與本文描述的特定實施例相容。例如，在其他實施例中，特定的非-DIMM形狀因子係可能的，諸如，單行記憶體模組(SIMM)、多媒體卡(MMC)、及小型電腦系統介面(SCSI)。
在特定實施例中，HMS 300與主系統(未圖示)電通訊。在其他實施例中，HMS 300可能使用特定其他種類的通訊，諸如，光學通訊，與主系統通訊。主系統的範例包括，但未受限於，刀鋒式伺服器、1U伺服器、個人電腦(PC)、及在其中主機的效能及可靠性係依據非揮發性或揮發性記憶體次系統之效能及可靠性的其他應用。在特定實施例中，HMS 300係記憶體模組，其中介面310係如JEDEC所指定之基於標準的DIMM介面。在特定實施例中，HMS 300係對電腦系統呈現為具暫存器記憶體模組(RDIMM)的混合記憶體模組。例如，HMS 300能與電腦系統的硬碟控制器通訊。可提供組態成與主系統電通訊的介面310。例如，介面310能包含其配適於主系 統之對應槽連接器的複數個邊緣連接及/或與，諸如，由JEDEC標準所指定之，基於標準的電規格完全相容。例如，介面310能包含標準DDR(例如，DDR3或DDR4)DIMM、RDIMM、或LRDIMM邊緣連接器。特定實施例的介面310提供用於電壓、及在HMS 300及主系統之間的資料、位址、及控制訊號的管道。在特定實施例中，HMS 300包括控制及分配電力至HMS控制器306、揮發性記憶體次系統302、電路308、及非揮發性記憶體次系統304的電源309。電源309可包括能量儲存裝置，諸如，待在從主機汲取電力的正常操作期間充電的超級電容器，而當HMS 300自主及與主機無關地運作時，電源309控制電力至各種次系統或HMS 300之組件的分配。電源309的特定功能能依據特定可靠性或效能準則由主機或使用者控制或程式化。電源309控制並實施為主電力管理控制器，並包括各種次系統，諸如，DC-至-DC變換，以容納需要不同的電力(亦即，電壓及電流)需求之HMS 300的不同部分。
揮發性記憶體次系統302包含一或多個揮發性記憶體元件303且非揮發性記憶體次系統304包含一或多個非揮發性記憶體元件305。在將記憶體次系統302及304分別顯示為實體地由離散記憶體元件或裝置303、305組成時，將理解預期在邏輯上的其他劃分及分組。非揮發性記憶體次系統304，例如，也由能依漸增尺寸次序分組為記憶體之節、頁、區塊、及片的記憶體部組成。節尺寸 的範例係242位元組。ECC(錯誤校正碼)節(於下文解釋)尺寸的範例係13位元組。頁尺寸的範例係8192位元組。區塊尺寸的範例係128頁，或1048576位元組。除了經由揮發性記憶體次系統302提供的高效能(亦即，高速)儲存器外，本文描述的特定實施例有利地經由非揮發性記憶體次系統304提供非揮發性儲存器。在特定實施例中，第一複數個揮發性記憶體元件303包含二或多個隨機存取記憶體(DRAM)元件。與本文描述的特定實施例相容之DRAM元件303的種類包括，但未受限於DDR、DDR2、DDR3、及同步DRAM(SDRAM)。揮發性記憶體元件303可能包含其他種類的記憶體元件，諸如，靜態隨機存取記憶體(SRAM)。此外，具有4、8、16、32之位元寬度、以及其他位元寬度的揮發性記憶體元件303與本文描述的特定實施例相容。與本文描述之特定實施例相容的揮發性記憶體元件303具有包括，但未受限於薄型小輪廓封裝(TSOP)、球柵陣列(BGA)、精細間距球柵陣列(FBGA)、micro-BGA(1.1,BGA)、mini-BGA(mBGA)、及晶片尺度封裝(CSP)的封裝。
在特定實施例中，複數個非揮發性記憶體元件305包含一或多個快閃記憶體元件。與本文描述的特定實施例相容之快閃記憶體元件305的種類包括，但未受限於，NOR快閃記憶體、NAND快閃記憶體、ONE-NAND快閃記憶體、及多層單元(MLC)。此外，具有4、8、16、32之位元寬度、以及其他位元寬度的非揮發性記憶 體元件305與本文描述的特定實施例相容。與本文描述之特定實施例相容的非揮發性記憶體元件305具有包括，但未受限於薄型小輪廓封裝(TSOP)、球柵陣列(BGA)、精細間距球柵陣列(FBGA)、micro-BGA(PGA)、mini-BGA(mBGA)、及晶片尺度封裝(CSP)的封裝。
依據儲存容量，為處理不可用區塊，HMS 300較佳地包含比其必需保護之揮發性記憶體302的量更多的非揮發性記憶體304。例如，若HMS內有(S)量的揮發性記憶體，則提供SxF的非揮發性記憶體，其中F係基於系統設計需求的過度配置因子。在特定實施例中，HMS 300包含為揮發性記憶體的雙倍、三倍、或任何多倍(整數或非整數)量的非揮發性記憶體。在特定實施例中，過度配置因子F能係數百倍，例如，在揮發性記憶體容量係1GB、2GB、或4GB的同時，非揮發性記憶體容量係500GB。
圖4係顯示混合記憶體系統(HMS)控制器306的更多細節的方塊圖，其包括通訊控制器402、通訊控制器暫存器組404、非揮發性記憶體(NVM)控制器406、及不可用部分表(IPT)408。在將IPT 408及暫存器組404顯示成處於HMS控制器306之邏輯區塊內的同時，在特定實施例中，彼等可處於外部揮發性或非揮發性記憶體中、或在數個此種位置中作為複本。
IPT 408係由NVM控制器所使用以保持對不 可用非揮發性記憶體部的追蹤。如下文所詳述的，此等部分可依節、頁、區塊、或記憶體片之遞增單位而識別及管理。記憶體的不可用指定可能針對任何不同原因發生，並可能係可程式化或可組態誤差準則及臨限值的函數，如下文所詳述的。在未作為限制的一範例中，NVM控制器406可由於非揮發性記憶體304之區塊中的製造錯誤而將該區塊指定為不可用以防止對該區塊或其部分的存取。在另一範例中，操作錯誤，諸如，在讀取或寫入操作期間遭遇的錯誤，能導致將與該等錯誤關聯的記憶體部宣告為不可用。在特定實施例中，當遭遇資料錯誤時，或當與該等部分關聯的指令回應時間超過指定的超時限制(「超時錯誤」)時，將記憶體部宣告為不可用。例如，若讀取、編程、或抹除命令未在預定時間長度內完成，則可能將對應區塊(等)指定為不可用。在特定實施例中，在記憶體編程操作期間，若偵測到錯誤，將正受編程的記憶體部在IPT 408中標示為不可用，並將該資料寫至次一可用區塊。在特定實施例中，在讀取操作期間，若偵測到錯誤，將正受讀取的記憶體部，諸如，節、頁、區塊、或片，在IPT 408中標示為不可用。
通訊控制器402可操作以從使用者或主系統接收組態資訊。通訊控制器402也可操作以將HMS 300狀態資訊遞送至使用者或主系統。此雙向通訊係藉由經由通訊介面410傳導的傳訊協定。該傳訊協定在特定實施例中在通訊控制器402的管理之下透過電介面傳輸。
將經由傳訊協定及通訊介面410藉由通訊控制器402接收的組態資訊用於讀取或寫入暫存器組404的值，其包括臨限暫存器412、誤差暫存器414、狀態暫存器416、及控制暫存器418。
在特定實施例中，寫在臨限暫存器412中的值界定用於將非揮發性記憶體304的部分宣告為不可用的參數。具有設定臨限暫存器412中之值的能力，使用者或系統能控制及管理將受容許之不可用非揮發性記憶體的量，及隨記憶體健康度的逐漸退化能承受的行動範圍及補救措施。在特定範例實施例中，使用者或系統或應用程式增加管理及控制在宣告HMS 300或其部分已或將故障或變為不可靠或不穩定之前將受容許之不可用非揮發性記憶體之量的能力。在特定實施例中，臨限暫存器412界定可使用預定值組態、或經由通訊介面410藉由傳訊協定或藉由NVM控制器406在特定時間週期偵測及得知而寫入暫存器中的臨限值參數。
臨限值參數集能係在記憶體節層次、頁層次、區塊層次、片層次、系統層次、或次系統層次的臨限值。茲參考表1，在各層次有三個可能的候選臨限：故障臨限值(FT)、誤差臨限值(ET)、及警告臨限值(WT)。表1中的第一行相關於SET臨限值，其係更於下文詳述的可組態誤差準則，其能有關於能在將記憶體部分，諸如，節、頁、或區塊，宣告為不可用之前發生的誤差數。表1中的其餘三行相關於在將歸併記憶體部(頁、 區塊、或片)宣告為不可用之前所能容許的不可用記憶體部(節、頁、或區塊)數。
考慮非揮發性記憶體304之區塊的範例，在將區塊宣告為不可用，或NVM控制器406將該影響的警告發佈至，例如，主機，之前將受容許的不可用頁數可藉由使用通訊協定設定暫存器412中的臨限值WTB、ETB、及FTB而組態。特別係區塊故障臨限值FTB指示在將區塊宣告為不可用之前將受容許之每區塊的最大不可用頁數。因此若多於FTB的不可用頁包含於區塊中，能將其視為不可用。另外，能基於可組態誤差準則(表1中的SET行)而將在此種決定中的頁視為不可用，例如，基於可使用者或可系統設定之每該頁的誤差臨限數、該頁內的每節誤差的發生。可組態誤差準則更於下文討論。區塊誤差臨限值ETB依據特定應用程式或使用者偏好指示區塊的最大不可用頁數以可靠地操作，其中ETB FTB。若超過ETB，則將誤差報告至系統，且系統或使用者可能選擇將區塊宣告為不可用或繼續使用該區塊直到到達FTB臨限值。區塊警告臨限值WTB界定在高過其時將警告報告至系統的不 可用頁數，具有WTB ETB FTB。使用WTB以將每區塊的不可用頁數已到達臨界層級，例如，可程式化臨限層級，的早期指示提供給終端使用者，但HMS 300可依據特定應用程式或使用者偏好繼續操作。
考慮非揮發性記憶體次系統304之片或整體非揮發性記憶體次系統的範例，在宣告該片、或NVM次系統整體不可用或不再適於備份目的、或發佈該影響的警告之前將受容許之在其中的不可用區塊數可藉由使用通訊協定藉由設定暫存器412中的臨限值WTS、ETS、及FTS而組態。特別係片故障臨限值FTS指示在將該片或整體NVM次系統宣告為不適合或不可靠的資料儲存目的之前將受容許之每片(或整體NVM次系統)的最大不可用區塊數。因此若多於FTS的不可用區塊包含於片中，能將其視為不可用。區塊可依次基於可組態誤差準則(表1中的SET行)而視為不可用，例如，基於可使用者或可系統設定的每該區塊的誤差臨限數，或如上文所述，基於每該區塊之不可用頁臨限數的發生。
片誤差臨限值ETS依據特定應用程式或使用者偏好指示片的最大不可用區塊數以可靠地操作，其中ETS FTS。若超過ETS，則將誤差報告至系統，且系統或使用者可能選擇將片宣告為不可用或繼續使用該片直到到達FTS臨限值。片警告臨限值WTS界定在高過其時將警告報告至系統的不可用區塊數，具有WTS ETS FTS。使用WTS以將不可用區塊數已到達臨界層級的早期指示提 供給終端使用者，但HMS 300可依據特定應用程式或使用者偏好繼續操作。因此若相對於待儲存資料將該片尺寸取得足夠大，臨限值WTS、ETS、及FTS能分別表明該片的可靠性已落在經編程臨限值以下的點、將不再可能將資料儲存在該片中並可產生可能或可能不可校正的誤差、及該片的故障臨限值已到達且不應再試圖將資料儲存至該片。因此，此等早期指示能藉由NVM控制器406發佈至使用者或系統，及/或由NVM406使用以有效地控制及管理符合用於將資料儲存在非揮發性記憶體304中之預設系統準則或使用者指定準則之使用中的記憶體空間。
考慮非揮發性記憶體304之頁的範例，臨限值WTP、ETP、及FTP係使用通訊協定寫入臨限暫存器412中的值，彼等相關於並界定能受容許之每頁的不可用節數。頁故障臨限值FTP指示在將頁宣告為不可使用或不可用之前所可容許的最大不可用節數。能基於可組態誤差準則(表1中的SET行)而將頁(或區塊或片)視為不可用，例如，基於可使用者或可系統設定之每該頁的誤差臨限數的發生。頁誤差臨限值ETP依據特定應用程式或使用者偏好指示頁的最大不可用節數以可靠地操作，其中ETP FTP。若超過ETP，則將誤差報告給系統，且使用者或系統可能選擇將應用程式終止或繼續操作直到到達臨限值FTP。頁警告臨限值WTP界定在高過其時將警告報告至系統的不可用節數，具有WTP ETP FTP。WTP用於將不可用節數已到達臨限等級的早期指示提供給終端使用者。
圖5係顯示上述臨限值中的流程及關係的概要圖。調用系統查詢(能由系統或應用程式自動啟動，或由使用者介面手動啟動)以決定是否到達非揮發性記憶體304之故障臨限值、誤差臨限值、及警告臨限值-如上文及表1中所描述的-的任何一或多者，且因此將臨限值是否到達的指示、警告、或回應發佈至查詢啟動器。
參考圖4，暫存器組404中的狀態暫存器416及誤差暫存器414也可用於藉由傳訊協定及通訊介面410將HMS 300狀態傳訊至主機、應用程式、或終端使用者。誤差暫存器414包含一位元或一組位元以指示非揮發性記憶體304的任何情況或誤差情況的組合。例如，當超過任何誤差臨限值(統稱為ET)時，設定誤差暫存器414中的誤差位元或一組位元。相似地，誤差暫存器414包含一位元或一組位元以指示上文討論的故障情況。當超過任何一或多個故障臨限值(統稱為FT)時，設定誤差暫存器414中的故障位元或一組位元。狀態暫存器416包含一位元或一組位元以指示上文討論的警告情況。當超過任何一或多個警告臨限值(統稱為WT)時，設定狀態暫存器416中的警告位元或一組位元。
控制暫存器418儲存控制資訊，諸如，以在其中資料在非揮發性記憶體304及主機或揮發性記憶體302之間交換的方式，例如，將資料寫至非揮發性記憶體304/自揮發性記憶體讀取、備份操作啟動、及需要備份的程度等。
在特定實施例中，暫存器418中的臨限值能藉由具有對應最小故障、誤差、及警告臨限值的可用非揮發性記憶體部數指定。此外，也能將臨限值指定為混合記憶體系統(HMS)300之全部容量的百分比值，任何其他意義以指示使用者或系統偏好。
將回想特定誤差偵測及校正演算法通常具有下列性質：
‧該演算法在(n)符號的節上操作
‧符號係由位元數(s)指定
‧該演算法計算並將(2t)同位符號加至(k)資料符號組，以產生節(n)：n=k+2t(符號)
‧該演算法能偵測(k)資料符號中的(2t)符號誤差
‧該演算法能校正(k)資料符號中的(t)符號誤差
若(n)符號之節中的誤差數超過能校正數(t)，該誤差係不可校正的，且該原始資料不能恢復。
如上文所解釋的，在特定實施例中，誤差準則能由使用者或系統組態(見表1的第一行)。例如，此誤差準則能相關於能在將記憶體部分宣告不可用前發生的可校正誤差數。例如，以此方式，能設定與NVM之每節、每頁、每區塊、或每片的可接受符號誤差數相關的符號誤差臨限值SET(420)。在特定實施例中，將SET設定成一(1)及能受偵測(2t)或校正(t)的最大符號誤差數之間的值。當在節、頁、區塊、或片中偵測到符號誤 差數時，將該節、頁、區塊、或片宣告為不可用。因此，在僅作為範例的區塊層級，藉由組態符號誤差臨限值SET，終端使用者或系統能控制需要多少符號誤差以標示區塊不可用。使用者控制HMS 300之效能的此能力藉由在已累積足夠符號誤差以產生不可校正誤差之前將區塊標記為不可用而降低資料損失的可能性。因此，改善使用HMS 300之整體電腦系統的可靠性及效能。
可能有許多基於經偵測誤差數的警告誤差及故障臨限組。臨限值參數能相關於：在警告或宣告節或頁不穩定或不可使用之前所能受容許之每節的符號誤差數；在警告或宣告區塊不穩定或不可使用之前所能受容許之每節或頁的符號誤差數；在警告或宣告非揮發性記憶體系統、非揮發性記憶體系統的片、或作為整體的混合記憶體系統300對資料儲存或備份目的不穩定或不可用之前所能受容許之每節或頁或區塊的符號誤差數。具體地說，臨限值能包括：每節的總符號誤差數，具有在每節的基礎上顯示的警告及誤差；在具有多於符號誤差臨限值之頁中的總節數，具有在每頁的基礎上顯示的警告及誤差；在具有多於符號誤差臨限值之節的區塊中的總頁數，具有在每區塊的基礎上顯示的警告及誤差，及具有多於具有(E)符號誤差之頁的臨限值之區塊的總數，其中(E)也係可組態臨限值，具有在每區塊的基礎或每HMS系統或HMS系統的片上顯示的警告及誤差。警告及誤差也可藉由多臨限值層級的組合觸發。
可將該等臨限值儲存在暫存器組404內之與彼等關聯的暫存器中，或可儲存在HMS 300內或包含HMS 300之系統內的預設記憶體空間中。
除了通訊介面，HMS 300也可經由使用LED或其他顯示機制，例如，資訊顯示為文字或圖形的LCD，視覺地顯示誤差及警告狀態。例如，可將指示顯示如下：
1)一顏色的單或多個LED代表誤差，且另一顏色的單或多個LED代表警告或故障。
2)單雙色LED使用一顏色代表誤差並使用另一顏色代表警告。
3)多個單或三色LED代表不同誤差、故障、及警告條件。
在HMS 300故障的情況中，此等視覺指示使維修人員易於識別包含多於一個HMS系統之主系統內的故障HMS，或當已到達特定警告臨限值時識別。
在系統層級，藉由組態故障臨限值(FT)、誤差臨限值(ET)、及警告臨限值(WT)，終端使用者能在不可用區塊數周圍提供防護帶，且因此增強整體系統可靠性並降低由於HMS 300誤差所導致的災難性資料損失的可能性。使用者可基於整體電腦系統實作，例如，在任務臨界操作中的使用，定制或調整警告、誤差、及故障的不同可接收容許度。此外，終端使用者能接收與HMS的健康或特定參數已到達臨界等級有關的初步指示。
藉由組態符號誤差臨限值SET，終端使用者 能管理及控制在標示記憶體部，諸如，節、頁、區塊，不可用之前需要多少的符號誤差，並因此改善整體系統的可靠性並降低資料損失由於HMS誤差而發生的可能性。
此外，能將能使用此等可程式化臨限值實施的各種邏輯操作及結果作為統計或控制位元供應至應用程式，或作用系統診斷及健康檢查的一部分。再者，特定程序，諸如，多重讀取或寫入操作可針對指定週期數或時間連續地運行，諸如，確認或檢查來自特定節、頁、區塊、或片之在給定數量之操作內產生的經偵測誤差數。
將理解在包括揮發性及非揮發性記憶體二者之混合記憶體系統的背景中描述的同時，本文描述的記憶體監視及診斷程序可應用至在其中不論係由於系統層級參數的退化，諸如，電源供應、電壓、電流、溫度，或由於非揮發性記憶體304的記憶體單元經由連續使用，例如，讀寫操作，而退化，記憶體部分逐漸發生故障的任何記憶體系統。因此，能將用於容許及補救誤差的臨限值編程入任何此種系統中，例如，獨佔式非揮發性記憶體系統，以提供對能為給定電腦系統或刻意的應用程式所容許之誤差量及不可用記憶體部分的控制及彈性。
依據特定實施例，除了上述臨限值及控制外，備份及資料儲存故障仍能發生。例如，若已將充分的非揮發性記憶體宣告為不可用，或若電力損失中斷備份或資料儲存處理、或內部碼無法適當地執行，系統備份或資料儲存能失敗。然後決定是否已損失任何重要的資料及已 損失何資料可能係可取的。
圖6係用於決定備份或資料儲存操作是否成功之方法的流程圖。在特定實施例中，方法600係由HMS控制器306實施。在602，跟隨觸發情況的決定，在604，設定指示備份將發生的備份旗標。該旗標可在NVM 304或分離位置中，例如，在HMS控制器306的邏輯中或在暫存器組404中，或在多個位置。如上文所討論的，觸發情況能係即將發生或開始失去電力，或來自主機的請求。在606，儲存NVM 304中的備份開始點。在608，儲存，例如，來自揮發性記憶體302或主機之待備份在非揮發性記憶體304中的備份尺寸，亦即，資料量，以提供該備份之終點的指示(預測終點)。備份尺寸將與誤差識別及校正關聯的額外資料，如上文所討論的，及實施成功的資料儲存操作所需要的任何其他元資料列入考量。然後在610藉由將資料寫入NVM中而實施備份。
在實施備份或資料儲存程序之後，在612將指示完成的備份或資料儲存旗標更新，並在614儲存NVM 304中的新指標器，以反映備份或資料儲存處理前進的程度(實際終點)。在616，產生新指標器是否與來自608之備份或資料儲存的終點之指示匹配的決定。在618，匹配失敗指示備份或資料儲存未成功完成。
在特定實施例中，HMS控制器306能在不完整寫入操作之後實行備份或資料儲存故障分析處理，例如，以決定寫入操作的失敗程度。因為典型地在資料寫入 能開始之前必須先將構成企圖接收資料的NVM次系統304之部分的所有記憶體區塊(或其他部)抹除，能將備份之後的殘留經抹除部用於指示備份故障以完成。具體地說，快閃記憶體區塊特別係循序的(僅跳過標示為不可用的)；因此，在仍受抹除之意圖寫入區域中的第一區塊將指向該備份的無法完成處。HMS控制器306決定在該寫入操作之後是否有以及何等記憶體304的區塊(或其他部份)已留待抹除，從而診斷備份的結果及程度。
茲參考圖7，描述依據特定實施例之用於寫入故障分析的處理700。在702，偵測觸發情況。在704，若觸發情況已發生，將準備用於新備份資料的非揮發性記憶體抹除。在706，將來自揮發性記憶體302的資料寫入非揮發性記憶體304中。在708，調查NVM以決定是否有殘留的經抹除NVM記憶體。若為真，在710提供該備份未成功完成的指示。
在特定實施例中，使用在備份期間儲存所有揮發性系統資料所需要的NVM 304之量的計數組態HMS控制器306，如上文所述，將誤差偵測及校正所需的額外資料容量列入考量。茲參考圖8及以下的表2，HMS控制器306管理指示NVM 304之狀態的二非揮發性記憶體旗標。此等旗標在開機初始化期間讀取，並在系統操作期間的不同點寫入。記憶體修改旗標(MDF)702指示NVM 304包含在其能重編程，亦即，以備份資料寫入，之前必須抹除的資料。記憶體無誤旗標(MOF)704指示NVM 304資料係可用的。將旗標值的四個相關組合顯示於表2中，後二場景對備份後診斷特別有用：
如上文所解釋的，在系統錯誤或電力故障的情形、或任何上文提及的觸發情況中，啟動備份，使用HMS控制器306編程或將系統資料從揮發性記憶體次系統302寫至非揮發性記憶體次系統304中直到所有揮發性系統資料均已編程。茲參考圖8將該操作描述如下：
1.偵測系統錯誤/電力故障、觸發情況、使用者請求(802)
2.設定非揮發性旗標(804)
a.將MDF設定為「1」並將MOF清除為「0」。
b.在儲存故障的情形中，此旗標情況將指示故障。
3.將揮發性系統資料儲存至非揮發性記憶體中(806)
4.當儲存操作完成時，設定非揮發性旗標(808)
a.將MOF設定為「1」。
b.此係儲存操作的最後步驟並確保在設定MOF之 前所有次步驟均已適當地完成。
當HMS在已將系統錯誤或電力故障校正之後開機時，將讀取非揮發性旗標以決定系統狀態。若儲存操作成功完成，MDF將設定為「1」且MOF將設定為「1」。然而，在儲存操作期間故障的情形中，MDF將設定為「1」且MOF將清除為「0」。在此點，將通知主機系統儲存故障。此通知能採用一或多個下列形式：
1.設定誤差暫存器中的誤差位元。
2.產生至主系統的中斷。
3.LED發光以指示誤差情況。
一旦該儲存誤差已獲識別，NVM控制器406能讀取NVM 304以決定在故障之前已儲存多少系統資料。控制器從記憶體陣列讀取資料直到發現在經抹除狀態中的可用區塊，將所有位元設定為「1」包括可能由誤差偵測及校正演算法使用的任何位元。此在全部均為「1」之系統資料的區塊及已抹除區塊之間區分。控制器現在能決定有多少可用資料存在於記憶體陣列中。
可能有包含系統資料的最後區塊可能僅受部分編程的情形。此可藉由讀取資料並偵測/校正可能存在的任何誤差而決定。
控制器406能藉由將包含系統資料之區塊(或其他部分)的計數儲存在主系統可存取暫存器中而提供對該計數的存取。
一旦主系統已獲得該儲存誤差及在誤差發生 之前儲存的系統資料量的通知，主系統可決定次一步驟：
1)拋棄部分資料並抹除NVM陣列
2)恢復可用資料並抹除NVM陣列
圖9相關於跟隨在實施觸發條件誘發備份操作之後的處理900。在902，當電力已恢復時，將系統再次開機。在904，檢查MDF及MOF旗標。若MDF=1且MOF=1，在906相信備份已成功地完成，並可能提供對該效果的指示。然而，若MDF=1且MOF=0，在908相信備份已失敗，且因此可能發佈通知。在910，可能實行如上文所述並，例如，根據圖6的故障分析。
在已顯示及描述實施例及應用的同時，不脫離本文揭示的發明觀念而可能有比上文提及更多的修改對具有此揭示發明的利益之熟悉本技術的人士將係明顯的。因此，本發明不受隨附之申請專利範圍之精神以外的限制。

Claims (16)

  1. 一種用於在非揮發性記憶體(NVM)次系統中組態容錯的方法，在具有控制器、揮發性記憶體次系統及該非揮發性記憶體次系統並組態成耦接至主電腦系統的混合記憶體系統中，該方法包含：使用該控制器以操作於該NVM次系統之複數節上，其中該NVM次系統之該些複數節的各節被組態成儲存第一資料符號數且該第一資料符號數之各資料符號包括第一資料位元數；決定該NVM次系統之該些複數節的第一節是否包含第一可校正符號誤差數，該第一可校正符號誤差數係小於該第一資料符號數，其中該第一可校正符號誤差數具有介於一與最大可校正符號誤差數之間的值；設定第一臨限值為第二可校正符號誤差數，其中該第一臨限值係小於該最大可校正符號誤差數；且若該第一可校正符號誤差數超過該第一臨限值，發佈針對該NVM次系統之該些複數節的該第一節之早期警告情況。
  2. 如申請專利範圍第1項的方法，其中該發佈早期警告情況進一步包含：設定暫存器之至少一位元以指示針對該NVM次系統之該些複數節的該第一節之該早期警告情況，其中該NVM次系統之該些複數節的該第一節係保持可操作直到該第一可校正符號誤差數超過該最大可校正符號誤差數。
  3. 如申請專利範圍第1項的方法，進一步包含：設定第二臨限值為第三可校正符號誤差數，其中該第二臨限值係小於或等於該最大可校正符號誤差數；且若該第一可校正符號誤差數超過該第二臨限值，發佈誤差情況或將該NVM次系統之該些複數節的該第一節宣告為不可用於資料儲存目的。
  4. 如申請專利範圍第3項的方法，進一步包含：設定第三臨限值為該NVM次系統之第一不可用節數；追蹤該NVM次系統之複數頁的頁內被宣告為不可用的節之總節數，其中該NVM次系統之該些複數頁的該頁包含該NVM次系統之該些複數節；且若被宣告為不可用的節之該總節數超過該第三臨限值，將該NVM次系統之該些複數頁的該頁宣告為不可用於資料儲存目的。
  5. 如申請專利範圍第4項的方法，進一步包含：設定第四臨限值為該NVM次系統之第一不可用頁數；追蹤該NVM次系統之複數區塊的區塊內被宣告為不可用的頁之總頁數，其中該NVM次系統之該些複數區塊的該區塊包含該NVM次系統之該些複數頁；且若被宣告為不可用的頁之該總頁數超過該第四臨限值，將該NVM次系統之該些複數區塊的該區塊宣告為不可用於資料儲存目的。
  6. 如申請專利範圍第1項的方法，進一步包含：設定第二臨限值為第三可校正符號誤差數，其中該第二臨限值係小於或等於該最大可校正符號誤差數；且若該第一可校正符號誤差數超過該第二臨限值，將(i)該NVM次系統之該些複數節的該第一節、(ii)該NVM次系統之複數頁的第一頁、或(iii)該NVM次系統之複數區塊的第一區塊之至少一者宣告為不可用於資料儲存目的，其中該NVM次系統之該些複數頁的該第一頁包含該NVM次系統之該些複數節，及其中該NVM次系統之該些複數區塊的該第一區塊包含該NVM次系統之該些複數頁。
  7. 如申請專利範圍第5項的方法，其中該第一、第二、第三、及第四臨限值之任一者可由使用者或該主電腦系統組態。
  8. 如申請專利範圍第3項的方法，進一步包含：使用(i)單LED、(ii)多LED、及(iii)LCD螢幕之任一者以顯示該早期警告情況或該誤差情況之一或更多者的狀態，其中該單LED或多LED係顯示相應於該早期警告情況或該誤差情況之不同顏色，及其中該LCD螢幕係顯示相應於該早期警告情況或該誤差情況之文字或圖形。
  9. 一種混合記憶體系統，包含：揮發性記憶體次系統；非揮發性記憶體(NVM)次系統；混合記憶體控制器，可操作以藉由以下方式來管理從該揮發性至該非揮發性記憶體次系統之資料的備份：操作於該NVM次系統之複數節上，該NVM次系統之該些複數節的各節被組態成儲存第一資料符號數且該第一資料符號數之各資料符號包括第一資料位元數；決定該NVM次系統之該些複數節的第一節是否包含第一可校正符號誤差數，該第一可校正符號誤差數係小於該第一資料符號數，其中該第一可校正符號誤差數具有介於一與最大可校正符號誤差數之間的值，且其中該NVM次系統之該些複數節的該第一節係保持可操作直到該第一可校正符號誤差數超過該最大可校正符號誤差數；設定第一臨限值為第二可校正符號誤差數，其中該第一臨限值係小於該最大可校正符號誤差數；且若該第一可校正符號誤差數超過該第一臨限值，發佈針對該NVM次系統之該些複數節的該第一節之早期警告情況。
  10. 如申請專利範圍第9項的系統，其中該發佈早期警告情況進一步包含：設定暫存器之至少一位元以指示針對該NVM次系統之該些複數節的該第一節之該早期警告情況。
  11. 如申請專利範圍第9項的系統，其中該混合記憶體控制器進一步可操作以：設定第二臨限值為第三可校正符號誤差數，其中該第二臨限值係小於或等於該最大可校正符號誤差數；且若該第一可校正符號誤差數超過該第二臨限值，發佈誤差情況或將該NVM次系統之該些複數節的該第一節宣告為不可用於資料儲存目的。
  12. 如申請專利範圍第11項的系統，其中該混合記憶體控制器進一步可操作以：設定第三臨限值為該NVM次系統之第一不可用節數；追蹤該NVM次系統之複數頁的頁內被宣告為不可用的節之總節數，其中該NVM次系統之該些複數頁的該頁包含該NVM次系統之該些複數節；且若被宣告為不可用的節之該總節數超過該第三臨限值，將該NVM次系統之該些複數頁的該頁宣告為不可用於資料儲存目的。
  13. 如申請專利範圍第12項的系統，其中該混合記憶體控制器進一步可操作以：設定第四臨限值為該NVM次系統之第一不可用頁數；追蹤該NVM次系統之複數區塊的區塊內被宣告為不可用的頁之總頁數，其中該NVM次系統之該些複數區塊的該區塊包含該NVM次系統之該些複數頁；且若被宣告為不可用的頁之該總頁數超過該第四臨限值，將該NVM次系統之該些複數區塊的該區塊宣告為不可用於資料儲存目的。
  14. 如申請專利範圍第9項的系統，其中該混合記憶體控制器進一步可操作以：設定第二臨限值為第三可校正符號誤差數，其中該第二臨限值係小於或等於該最大可校正符號誤差數；且若該第一可校正符號誤差數超過該第二臨限值，將(i)該NVM次系統之該些複數節的該第一節、(ii)該NVM次系統之複數頁的第一頁、或(iii)該NVM次系統之複數區塊的第一區塊之至少一者宣告為不可用於資料儲存目的，其中該NVM次系統之該些複數頁的該第一頁包含該NVM次系統之該些複數節，及其中該NVM次系統之該些複數區塊的該第一區塊包含該NVM次系統之該些複數頁。
  15. 如申請專利範圍第13項的系統，其中該第一、第二、第三、及第四臨限值之任一者可由使用者或耦接至該混合記憶體系統的主電腦系統組態。
  16. 如申請專利範圍第11項的系統，其中該混合記憶體控制器進一步可操作以造成使用(i)單LED、(ii)多LED、或(iii)LCD螢幕之任一者以顯示該早期警告情況或該誤差情況之一或更多者的狀態，其中該單LED或多LED係顯示相應於該早期警告情況或該誤差情況之不同顏色，及其中該LCD螢幕係顯示相應於該早期警告情況或該誤差情況之文字或圖形。
TW103109905A 2013-03-15 2014-03-17 具有可組態的誤差臨限値及故障分析能力之記憶體系統 TWI662552B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201361799556P 2013-03-15 2013-03-15
US201361798956P 2013-03-15 2013-03-15
US201361799271P 2013-03-15 2013-03-15
US61/798,956 2013-03-15
US61/799,556 2013-03-15
US61/799,271 2013-03-15
US14/214,652 US10372551B2 (en) 2013-03-15 2014-03-14 Hybrid memory system with configurable error thresholds and failure analysis capability
US14/214,652 2014-03-14

Publications (2)

Publication Number Publication Date
TW201511020A TW201511020A (zh) 2015-03-16
TWI662552B true TWI662552B (zh) 2019-06-11

Family

ID=51534154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109905A TWI662552B (zh) 2013-03-15 2014-03-17 具有可組態的誤差臨限値及故障分析能力之記憶體系統

Country Status (5)

Country Link
US (4) US10372551B2 (zh)
EP (1) EP2972875A4 (zh)
KR (2) KR20170036123A (zh)
TW (1) TWI662552B (zh)
WO (1) WO2014145311A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11200120B2 (en) 2013-03-15 2021-12-14 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130318280A1 (en) 2012-05-22 2013-11-28 Xockets IP, LLC Offloading of computation for rack level servers and corresponding methods and systems
US9495308B2 (en) 2012-05-22 2016-11-15 Xockets, Inc. Offloading of computation for rack level servers and corresponding methods and systems
US9250954B2 (en) 2013-01-17 2016-02-02 Xockets, Inc. Offload processor modules for connection to system memory, and corresponding methods and systems
US9378161B1 (en) 2013-01-17 2016-06-28 Xockets, Inc. Full bandwidth packet handling with server systems including offload processors
CN105630599B (zh) * 2014-10-28 2019-02-15 龙芯中科技术有限公司 基于32/64位混合操作系统的显存分配方法及装置
KR20160131359A (ko) * 2015-05-07 2016-11-16 에스케이하이닉스 주식회사 메모리 모듈, 메모리 모듈의 모듈 콘트롤러 및 메모리 모듈의 동작 방법
US9792190B2 (en) 2015-06-26 2017-10-17 Intel Corporation High performance persistent memory
US9904490B2 (en) * 2015-06-26 2018-02-27 Toshiba Memory Corporation Solid-state mass storage device and method for persisting volatile data to non-volatile media
US10025508B2 (en) 2015-12-02 2018-07-17 International Business Machines Corporation Concurrent upgrade and backup of non-volatile memory
WO2018106441A1 (en) * 2016-12-09 2018-06-14 Rambus Inc. Memory module for platform with non-volatile storage
US10558521B2 (en) * 2017-02-27 2020-02-11 Dell Products, Lp System and method for providing predictive failure detection on DDR5 DIMMs using on-die ECC
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
US10402272B2 (en) * 2017-05-25 2019-09-03 Micron Technology, Inc. Memory device with dynamic programming calibration
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
JP6814107B2 (ja) * 2017-08-02 2021-01-13 ルネサスエレクトロニクス株式会社 半導体記憶装置、及び半導体記憶装置の制御方法
US11288116B2 (en) * 2018-02-15 2022-03-29 Micron Technology, Inc. End of service life of data storage devices
US10789130B1 (en) 2018-03-09 2020-09-29 Toshiba Memory Corporation Capacitor energy management for unexpected power loss in datacenter SSD devices
US10809942B2 (en) * 2018-03-21 2020-10-20 Micron Technology, Inc. Latency-based storage in a hybrid memory system
US10664194B2 (en) 2018-05-16 2020-05-26 Micron Technology, Inc. Memory system with dynamic calibration using a variable adjustment mechanism
US10566063B2 (en) 2018-05-16 2020-02-18 Micron Technology, Inc. Memory system with dynamic calibration using a trim management mechanism
JP2019207524A (ja) * 2018-05-29 2019-12-05 セイコーエプソン株式会社 回路装置、電気光学装置、電子機器及び移動体
CN108829440B (zh) * 2018-05-31 2023-05-02 福州谛听科技有限公司 一种将逻辑组态数组转为逻辑执行命令的方法和系统
US10990466B2 (en) 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
US11188416B2 (en) 2018-07-12 2021-11-30 Micron Technology, Inc. Enhanced block management for a memory sub-system
US11113129B2 (en) 2018-07-13 2021-09-07 Micron Technology, Inc. Real time block failure analysis for a memory sub-system
US10936246B2 (en) 2018-10-10 2021-03-02 Micron Technology, Inc. Dynamic background scan optimization in a memory sub-system
CN111512374B (zh) * 2018-10-16 2022-11-11 华为技术有限公司 一种混合存储设备及访问方法
US10949284B2 (en) * 2018-11-29 2021-03-16 Micron Technology, Inc. Techniques using nonvolatile memory and volatile memory
US11138064B2 (en) * 2018-12-13 2021-10-05 Micron Technology, Inc. Dynamic control of error management and signaling
TWI714930B (zh) * 2018-12-21 2021-01-01 瑞昱半導體股份有限公司 控制系統、控制方法及其非暫態電腦可讀取媒體
TWI734220B (zh) * 2019-07-10 2021-07-21 慧榮科技股份有限公司 主機輸出入命令的執行裝置及方法及電腦程式產品
US11210183B2 (en) 2020-01-14 2021-12-28 Western Digital Technologies, Inc. Memory health tracking for differentiated data recovery configurations
TWI737262B (zh) * 2020-04-16 2021-08-21 晶豪科技股份有限公司 用於非揮發性記憶體裝置的錯誤更正的控制驗證操作的方法及非揮發性記憶體裝置
CN113821364A (zh) * 2020-06-20 2021-12-21 华为技术有限公司 内存故障的处理方法、装置、设备及存储介质
TWI782490B (zh) * 2020-07-02 2022-11-01 日商鎧俠股份有限公司 接收終端、通訊系統及程式
KR102482191B1 (ko) * 2020-12-23 2022-12-27 연세대학교 산학협력단 하이브리드 메모리 장치 및 이의 관리 방법
US11256720B1 (en) * 2021-03-23 2022-02-22 Efolder Inc. Hierarchical data structure having tiered probabilistic membership query filters
TWI779610B (zh) * 2021-05-17 2022-10-01 瑞昱半導體股份有限公司 偵測快閃記憶體模組的方法及相關的系統晶片
CN115378790A (zh) * 2021-05-20 2022-11-22 中国移动通信集团辽宁有限公司 故障预警方法、装置、电子设备和存储介质
KR102514268B1 (ko) * 2021-07-14 2023-03-24 연세대학교 산학협력단 데이터 마이그레이션 정책 스위칭 방법 및 장치
US11609700B2 (en) * 2021-08-11 2023-03-21 Mellanox Technologies, Ltd. Pacing in a storage sub-system

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839774B1 (en) * 1999-10-21 2005-01-04 Samsung Electronics Co., Ltd. Single-chip data processing apparatus incorporating an electrically rewritable nonvolatile memory and method of operating the same
US20060080515A1 (en) * 2004-10-12 2006-04-13 Lefthand Networks, Inc. Non-Volatile Memory Backup for Network Storage System
US20090235038A1 (en) * 2007-07-25 2009-09-17 Agiga Tech Inc. Hybrid memory system with backup power source and multiple backup an restore methodology
US20100122200A1 (en) * 2006-05-08 2010-05-13 Siliconsystems, Inc. Systems and methods for measuring the useful life of solid-state storage devices
US20110099458A1 (en) * 2009-10-27 2011-04-28 Micron Technology, Inc. Error detection/correction based memory management
US20110302445A1 (en) * 2010-06-04 2011-12-08 Apple Inc. Selective retirement of blocks
US20120110417A1 (en) * 2010-10-27 2012-05-03 Sandisk Corporation Hybrid error correction coding to address uncorrectable errors

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2043099A (en) 1933-10-26 1936-06-02 Gen Electric Electrical protective system
US3562555A (en) 1967-09-01 1971-02-09 Rca Corp Memory protecting circuit
US3916390A (en) 1974-12-31 1975-10-28 Ibm Dynamic memory with non-volatile back-up mode
US4234920A (en) 1978-11-24 1980-11-18 Engineered Systems, Inc. Power failure detection and restart system
US4449205A (en) 1982-02-19 1984-05-15 International Business Machines Corp. Dynamic RAM with non-volatile back-up storage and method of operation thereof
US4420821A (en) 1982-02-19 1983-12-13 International Business Machines Corporation Static RAM with non-volatile back-up storage and method of operation thereof
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US4965828A (en) 1989-04-05 1990-10-23 Quadri Corporation Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer
GB2256735B (en) 1991-06-12 1995-06-21 Intel Corp Non-volatile disk cache
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US5430742A (en) 1992-10-14 1995-07-04 Ast Research, Inc. Memory controller with ECC and data streaming control
KR970008188B1 (ko) 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
US5675725A (en) 1993-07-19 1997-10-07 Cheyenne Advanced Technology Limited Computer backup system operable with open files
US5577213A (en) 1994-06-03 1996-11-19 At&T Global Information Solutions Company Multi-device adapter card for computer
US5519663A (en) 1994-09-28 1996-05-21 Sci Systems, Inc. Preservation system for volatile memory with nonvolatile backup memory
EP0710033A3 (en) 1994-10-28 1999-06-09 Matsushita Electric Industrial Co., Ltd. MPEG video decoder having a high bandwidth memory
US5563839A (en) 1995-03-30 1996-10-08 Simtek Corporation Semiconductor memory device having a sleep mode
US5619644A (en) 1995-09-18 1997-04-08 International Business Machines Corporation Software directed microcode state save for distributed storage controller
US5914906A (en) 1995-12-20 1999-06-22 International Business Machines Corporation Field programmable memory array
US6199142B1 (en) 1996-07-01 2001-03-06 Sun Microsystems, Inc. Processor/memory device with integrated CPU, main memory, and full width cache and associated method
US5890192A (en) 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
US5870350A (en) 1997-05-21 1999-02-09 International Business Machines Corporation High performance, high bandwidth memory bus architecture utilizing SDRAMs
KR100238188B1 (ko) 1997-09-12 2000-01-15 윤종용 비디오 콘트롤러에서 메모리클럭 발생방법 및 그 장치
US6145068A (en) 1997-09-16 2000-11-07 Phoenix Technologies Ltd. Data transfer to a non-volatile storage medium
US5953215A (en) 1997-12-01 1999-09-14 Karabatsos; Chris Apparatus and method for improving computer memory speed and capacity
US6721860B2 (en) 1998-01-29 2004-04-13 Micron Technology, Inc. Method for bus capacitance reduction
US6158015A (en) 1998-03-30 2000-12-05 Micron Electronics, Inc. Apparatus for swapping, adding or removing a processor in an operating computer system
US6216247B1 (en) 1998-05-29 2001-04-10 Intel Corporation 32-bit mode for a 64-bit ECC capable memory subsystem
US6269382B1 (en) 1998-08-31 2001-07-31 Microsoft Corporation Systems and methods for migration and recall of data from local and remote storage
US6658507B1 (en) 1998-08-31 2003-12-02 Wistron Corporation System and method for hot insertion of computer-related add-on cards
US6336176B1 (en) 1999-04-08 2002-01-01 Micron Technology, Inc. Memory configuration data protection
US6487623B1 (en) 1999-04-30 2002-11-26 Compaq Information Technologies Group, L.P. Replacement, upgrade and/or addition of hot-pluggable components in a computer system
US6336174B1 (en) 1999-08-09 2002-01-01 Maxtor Corporation Hardware assisted memory backup system and method
US6591383B1 (en) * 1999-11-19 2003-07-08 Eci Telecom Ltd. Bit error rate detection
JP2001166993A (ja) 1999-12-13 2001-06-22 Hitachi Ltd 記憶制御装置およびキャッシュメモリの制御方法
US6459647B1 (en) 2000-02-08 2002-10-01 Alliance Semiconductor Split-bank architecture for high performance SDRAMs
US6691209B1 (en) 2000-05-26 2004-02-10 Emc Corporation Topological data categorization and formatting for a mass storage system
US6769081B1 (en) 2000-08-30 2004-07-27 Sun Microsystems, Inc. Reconfigurable built-in self-test engine for testing a reconfigurable memory
US6487102B1 (en) 2000-09-18 2002-11-26 Intel Corporation Memory module having buffer for isolating stacked memory devices
JP3646303B2 (ja) 2000-12-21 2005-05-11 日本電気株式会社 コンピュータシステムとそのメモリ管理方法、及びメモリ管理プログラムを記録した記録媒体
US7107480B1 (en) 2000-12-22 2006-09-12 Simpletech, Inc. System and method for preventing data corruption in solid-state memory devices after a power failure
US6662281B2 (en) 2001-01-31 2003-12-09 Hewlett-Packard Development Company, L.P. Redundant backup device
US6816982B2 (en) 2001-03-13 2004-11-09 Gonen Ravid Method of and apparatus for computer hard disk drive protection and recovery
US7228383B2 (en) 2001-06-01 2007-06-05 Visto Corporation System and method for progressive and hierarchical caching
JP4049297B2 (ja) 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
TWI240864B (en) 2001-06-13 2005-10-01 Hitachi Ltd Memory device
JP4765222B2 (ja) 2001-08-09 2011-09-07 日本電気株式会社 Ｄｒａｍ装置
US6799241B2 (en) 2002-01-03 2004-09-28 Intel Corporation Method for dynamically adjusting a memory page closing policy
US20030158995A1 (en) 2002-02-15 2003-08-21 Ming-Hsien Lee Method for DRAM control with adjustable page size
JP4159415B2 (ja) 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7111142B2 (en) 2002-09-13 2006-09-19 Seagate Technology Llc System for quickly transferring data
US8412879B2 (en) 2002-10-28 2013-04-02 Sandisk Technologies Inc. Hybrid implementation for error correction codes within a non-volatile memory system
US6944042B2 (en) 2002-12-31 2005-09-13 Texas Instruments Incorporated Multiple bit memory cells and methods for reading non-volatile data
US7089412B2 (en) 2003-01-17 2006-08-08 Wintec Industries, Inc. Adaptive memory module
US20040163027A1 (en) 2003-02-18 2004-08-19 Maclaren John M. Technique for implementing chipkill in a memory system with X8 memory devices
US20040190210A1 (en) 2003-03-26 2004-09-30 Leete Brian A. Memory back up and content preservation
US7234099B2 (en) 2003-04-14 2007-06-19 International Business Machines Corporation High reliability memory module with a fault tolerant address and command bus
US7124332B2 (en) * 2003-06-30 2006-10-17 Intel Corporation Failure prediction with two threshold levels
US7170315B2 (en) 2003-07-31 2007-01-30 Actel Corporation Programmable system on a chip
WO2005015564A1 (en) 2003-08-06 2005-02-17 Netlist, Inc. Non-standard dual in-line memory modules with more than two ranks of memory per module and multiple serial-presence-detect devices to simulate multiple modules
US7231488B2 (en) 2003-09-15 2007-06-12 Infineon Technologies Ag Self-refresh system and method for dynamic random access memory
KR100574951B1 (ko) 2003-10-31 2006-05-02 삼성전자주식회사 개선된 레지스터 배치 구조를 가지는 메모리 모듈
US9213609B2 (en) 2003-12-16 2015-12-15 Hewlett-Packard Development Company, L.P. Persistent memory device for backup process checkpoint states
KR100528482B1 (ko) 2003-12-31 2005-11-15 삼성전자주식회사 데이타를 섹터 단위로 랜덤하게 입출력할 수 있는 플래시메모리 시스템
KR100606242B1 (ko) 2004-01-30 2006-07-31 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
JP2007536634A (ja) 2004-05-04 2007-12-13 フィッシャー−ローズマウント・システムズ・インコーポレーテッド プロセス制御システムのためのサービス指向型アーキテクチャ
EP1598831B1 (en) 2004-05-20 2007-11-21 STMicroelectronics S.r.l. An improved page buffer for a programmable memory device
US20060069896A1 (en) 2004-09-27 2006-03-30 Sigmatel, Inc. System and method for storing data
US7200021B2 (en) 2004-12-10 2007-04-03 Infineon Technologies Ag Stacked DRAM memory chip for a dual inline memory module (DIMM)
KR100666169B1 (ko) 2004-12-17 2007-01-09 삼성전자주식회사 플래쉬 메모리 데이터 저장장치
US7053470B1 (en) 2005-02-19 2006-05-30 Azul Systems, Inc. Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information
KR100759427B1 (ko) 2005-03-17 2007-09-20 삼성전자주식회사 전력 소모가 적은 하드디스크 드라이버 및 이를 구비한 정보처리 시스템, 그리고 그들의 데이터 입출력 방법
US7715236B2 (en) 2005-03-30 2010-05-11 Virage Logic Corporation Fault tolerant non volatile memories and methods
US7290185B2 (en) * 2005-04-28 2007-10-30 International Business Machines Corporation Methods and apparatus for reducing memory errors
JP4724461B2 (ja) 2005-05-17 2011-07-13 Ｏｋｉセミコンダクタ株式会社 システムｌｓｉ
US20060294295A1 (en) 2005-06-24 2006-12-28 Yukio Fukuzo DRAM chip device well-communicated with flash memory chip and multi-chip package comprising such a device
US7469368B2 (en) 2005-11-29 2008-12-23 Broadcom Corporation Method and system for a non-volatile memory with multiple bits error correction and detection for improving production yield
US20070136523A1 (en) 2005-12-08 2007-06-14 Bonella Randy M Advanced dynamic disk memory module special operations
US7409491B2 (en) 2005-12-14 2008-08-05 Sun Microsystems, Inc. System memory board subsystem using DRAM with stacked dedicated high speed point to point links
JP4780304B2 (ja) 2006-02-13 2011-09-28 株式会社メガチップス 半導体メモリおよびデータアクセス方法
US7421552B2 (en) 2006-03-17 2008-09-02 Emc Corporation Techniques for managing data within a data storage system utilizing a flash-based memory vault
US7716411B2 (en) 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
US8407395B2 (en) 2006-08-22 2013-03-26 Mosaid Technologies Incorporated Scalable memory system
JP4437489B2 (ja) 2006-10-25 2010-03-24 株式会社日立製作所 揮発性キャッシュメモリと不揮発性メモリとを備えたストレージシステム
EP3540736B1 (en) 2006-12-14 2023-07-26 Rambus Inc. Multi-die memory device
US7752373B2 (en) 2007-02-09 2010-07-06 Sigmatel, Inc. System and method for controlling memory operations
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US8904098B2 (en) 2007-06-01 2014-12-02 Netlist, Inc. Redundant backup using non-volatile memory
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
US7865679B2 (en) 2007-07-25 2011-01-04 AgigA Tech Inc., 12700 Power interrupt recovery in a hybrid memory subsystem
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8078918B2 (en) * 2008-02-07 2011-12-13 Siliconsystems, Inc. Solid state storage subsystem that maintains and provides access to data reflective of a failure risk
US20090217281A1 (en) * 2008-02-22 2009-08-27 John M Borkenhagen Adaptable Redundant Bit Steering for DRAM Memory Failures
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
US8706950B2 (en) * 2008-03-01 2014-04-22 Kabushiki Kaisha Toshiba Memory system
TWI473117B (zh) * 2008-06-04 2015-02-11 A Data Technology Co Ltd 具資料修正功能之快閃記憶體儲存裝置
US8959280B2 (en) * 2008-06-18 2015-02-17 Super Talent Technology, Corp. Super-endurance solid-state drive with endurance translation layer (ETL) and diversion of temp files for reduced flash wear
US8478928B2 (en) 2009-04-23 2013-07-02 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device
US8898324B2 (en) 2010-06-24 2014-11-25 International Business Machines Corporation Data access management in a hybrid memory server
JP2012133642A (ja) * 2010-12-22 2012-07-12 Sony Corp メモリ装置、メモリ制御方法、およびプログラム
US8713379B2 (en) 2011-02-08 2014-04-29 Diablo Technologies Inc. System and method of interfacing co-processors and input/output devices via a main memory system
US8640006B2 (en) * 2011-06-29 2014-01-28 International Business Machines Corporation Preemptive memory repair based on multi-symbol, multi-scrub cycle analysis
JP2013222236A (ja) * 2012-04-13 2013-10-28 Hitachi Ltd メモリの管理方法、記憶装置およびそれを搭載した計算機
WO2013165410A1 (en) 2012-05-02 2013-11-07 Intel Corporation Packet processing of data using multiple media access controllers
US9842660B1 (en) * 2012-12-28 2017-12-12 Virident Systems, Llc System and method to improve enterprise reliability through tracking I/O performance metrics in non-volatile random access memory
US10372551B2 (en) 2013-03-15 2019-08-06 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6839774B1 (en) * 1999-10-21 2005-01-04 Samsung Electronics Co., Ltd. Single-chip data processing apparatus incorporating an electrically rewritable nonvolatile memory and method of operating the same
US20060080515A1 (en) * 2004-10-12 2006-04-13 Lefthand Networks, Inc. Non-Volatile Memory Backup for Network Storage System
US20100122200A1 (en) * 2006-05-08 2010-05-13 Siliconsystems, Inc. Systems and methods for measuring the useful life of solid-state storage devices
US20120151130A1 (en) * 2006-05-08 2012-06-14 Western Digital Technologies, Inc. Systems and methods for measuring the useful life of solid-state storage devices
US20090235038A1 (en) * 2007-07-25 2009-09-17 Agiga Tech Inc. Hybrid memory system with backup power source and multiple backup an restore methodology
US20110099458A1 (en) * 2009-10-27 2011-04-28 Micron Technology, Inc. Error detection/correction based memory management
US20110302445A1 (en) * 2010-06-04 2011-12-08 Apple Inc. Selective retirement of blocks
US20120110417A1 (en) * 2010-10-27 2012-05-03 Sandisk Corporation Hybrid error correction coding to address uncorrectable errors

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
C. L. Chen,"Symbol error correcting codes for memory applications",Proceedings of Annual Symposium on Fault Tolerant Computing,25-27 June 1996 *
C. L. Chen,"Symbol error correcting codes for memory applications",Proceedings of Annual Symposium on Fault Tolerant Computing,25-27 June 1996,

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11200120B2 (en) 2013-03-15 2021-12-14 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability

Also Published As

Publication number Publication date
US10372551B2 (en) 2019-08-06
US11914481B2 (en) 2024-02-27
KR101721154B1 (ko) 2017-03-29
TW201511020A (zh) 2015-03-16
KR20160018462A (ko) 2016-02-17
WO2014145311A4 (en) 2015-04-16
WO2014145311A2 (en) 2014-09-18
EP2972875A2 (en) 2016-01-20
WO2014145311A3 (en) 2015-01-29
KR20170036123A (ko) 2017-03-31
US11200120B2 (en) 2021-12-14
US20190340080A1 (en) 2019-11-07
EP2972875A4 (en) 2017-03-29
US20140281661A1 (en) 2014-09-18
US20220206905A1 (en) 2022-06-30
US20230418712A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
TWI662552B (zh) 具有可組態的誤差臨限値及故障分析能力之記憶體系統
CN108269604B (zh) 用于读取干扰检测以及处理的方法和装置
US8489806B2 (en) Storage apparatus and method of managing data storage area
US10459639B2 (en) Storage unit and storage system that suppress performance degradation of the storage unit
US20170160956A1 (en) Concurrent upgrade and backup of non-volatile memory
KR102574354B1 (ko) 비정상적 셧다운과 연관된 효율적인 데이터 저장 이용
CN104094240A (zh) 防止混合存储器模块被映射
US11803222B2 (en) Systems and methods for managing reduced power failure energy requirements on a solid state drive
US20210349781A1 (en) Systems, methods, and devices for data recovery using parity space as recovery space
US20210349780A1 (en) Systems, methods, and devices for data recovery with spare storage device and fault resilient storage device
CN113094202B (zh) 用于处理存储器装置中与温度有关的故障的设备和方法
US11593242B2 (en) Method of operating storage device for improving reliability, storage device performing the same and method of operating storage using the same
CN111324291B (zh) 一种存储器
JP2010086404A (ja) メモリの管理方法及びフラッシュメモリデバイス
US20100037004A1 (en) Storage system for backup data of flash memory and method for the same
CN112394879B (zh) 操作存储设备的方法、存储设备及操作存储系统的方法
US20200081777A1 (en) Dram-based storage device and associated data processing method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees