TWI660552B - 靜電放電電路、製造方法和系統 - Google Patents

靜電放電電路、製造方法和系統 Download PDF

Info

Publication number
TWI660552B
TWI660552B TW103133200A TW103133200A TWI660552B TW I660552 B TWI660552 B TW I660552B TW 103133200 A TW103133200 A TW 103133200A TW 103133200 A TW103133200 A TW 103133200A TW I660552 B TWI660552 B TW I660552B
Authority
TW
Taiwan
Prior art keywords
transistor
node
coupled
time period
esd
Prior art date
Application number
TW103133200A
Other languages
English (en)
Other versions
TW201526442A (zh
Inventor
布魯斯Ｊ 泰許
Original Assignee
美商三胞半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商三胞半導體公司 filed Critical 美商三胞半導體公司
Publication of TW201526442A publication Critical patent/TW201526442A/zh
Application granted granted Critical
Publication of TWI660552B publication Critical patent/TWI660552B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本揭露內容的實施例係描述靜電放電(ESD)電路以及相關的技術與配置。在一實施例中，ESD電路係包含一和一供應電壓節點以及一接地節點耦接的第一節點、一和該第一節點以及該供應電壓節點耦接的第一電晶體、一和該第一節點以及該接地節點耦接的第二電晶體、一和該第一電晶體以及該第二電晶體耦接的第二節點、一和該第二節點耦接的第三電晶體、以及一和該第三電晶體耦接的第三節點，其中一用以充電該第一節點的第一時間期間係小於一用以放電該第三節點的第二時間期間。其它實施例亦可能被描述及/或主張。

Description

靜電放電電路、製造方法和系統
本揭露內容的實施例係大致有關於積體電路的領域，並且更具體而言係有關於靜電放電(ESD)電路及相關的技術。
目前的靜電放電(ESD)電路可能會在電源供應器具有一快速的上升時間之際遭受到一高的湧入(in-rush)電流，並且在某些情形中可能會在晶片的正常操作期間遭受到來自增益回授的振盪。對於快速上升的電源提供具有降低的湧入電流的穩定的ESD保護之技術及配置可能是所期望的。
本發明的一實施例是一種靜電放電(ESD)電路，其係包括：一和一供應電壓節點以及一接地節點耦接的第一節點；一和該第一節點以及該供應電壓節點耦接的第一電晶體；一和該第一節點以及該接地節點耦接的第二電晶體；一和該第一電晶體以及該第二電晶體耦接的第二節點；一和該第二節點耦接的第三電晶體；以及一和該第三電晶體耦接的第三節點，其中一用以充電該第一節點的第一時間期間係小於一用以放電該第三節點的第二時間期間。
本發明的另一實施例是一種製造靜電放電(ESD)電路之方 法，其係包括：將一第一節點和一供應電壓節點以及一接地節點耦接；將一第一電晶體和該第一節點以及該供應電壓節點耦接；將一第二電晶體和該第一節點以及該接地節點耦接；將一第二節點和該第一電晶體以及該第二電晶體耦接；將一第三電晶體和該第二節點耦接；以及將一第三節點和該第三電晶體耦接，其中一用以充電該第一節點的第一時間期間係小於一用以放電該第三節點的第二時間期間。
本發明的另一實施例是一種系統，其係包括：一包含一晶粒的功率放大器模組，該晶粒係包含：一被配置以提供一用於該晶粒的操作的供應電壓節點的電源連線；一被配置以提供一接地節點的接地連線；以及一和該供應電壓節點以及該接地節點耦接的靜電放電(ESD)箝制電路，該ESD箝制電路係包括：一和該供應電壓節點以及該接地節點耦接的第一節點；一和該第一節點以及該供應電壓節點耦接的第一電晶體；一和該第一節點以及該接地節點耦接的第二電晶體；一和該第一電晶體以及該第二電晶體耦接的第二節點；一和該第二節點耦接的第三電晶體；以及一和該第三電晶體耦接的第三節點，其中一用以充電該第一節點的第一時間期間係小於一用以放電該第三節點的第二時間期間。
100‧‧‧晶粒
102‧‧‧ESD箝制電路
104‧‧‧電源連線
106‧‧‧接地連線
110‧‧‧其它電路
200‧‧‧ESD電路
300‧‧‧ESD電路
400‧‧‧ESD電路
500‧‧‧ESD電路
600‧‧‧ESD電路
700‧‧‧ESD電路
800a‧‧‧ESD電路
800b‧‧‧ESD電路
900‧‧‧圖
1000‧‧‧圖
1100‧‧‧方法
1102‧‧‧步驟
1104‧‧‧步驟
1106‧‧‧步驟
1108‧‧‧步驟
1110‧‧‧步驟
1112‧‧‧步驟
1114‧‧‧步驟
1116‧‧‧步驟
1118‧‧‧步驟
1120‧‧‧步驟
1122‧‧‧步驟
1124‧‧‧步驟
1126‧‧‧步驟
1200‧‧‧系統
1202‧‧‧功率放大器(PA)模組
1204‧‧‧收發器
1206‧‧‧天線開關模組(ASM)
1208‧‧‧天線結構
M1‧‧‧第一電晶體
M2‧‧‧第二電晶體
M3‧‧‧第三電晶體
M4‧‧‧第四電晶體
M5‧‧‧第五電晶體
M6‧‧‧第六電晶體
M7‧‧‧第七電晶體
M8‧‧‧第八電晶體
M9‧‧‧第九電晶體
M10‧‧‧第十電晶體
M11‧‧‧第十一電晶體
n1‧‧‧第一節點
n2‧‧‧第二節點
n3‧‧‧第三節點
Q1‧‧‧雙載子電晶體
TWL‧‧‧三井的電晶體
實施例將會藉由以下結合所附的圖式的詳細說明而輕易地加以理解。為了有助於此說明，類似的元件符號係指類似的結構元件。實施例係在所附的圖式的圖中藉由舉例而非藉由限制性地加以描繪。
圖1係概要地描繪根據各種實施例的一包含靜電放電(ESD)電路的晶粒。
圖2係概要地描繪根據各種實施例的ESD電路。
圖3係概要地描繪根據各種實施例的ESD電路之一替代的配置。
圖4係概要地描繪根據各種實施例的ESD電路之一替代的配置。
圖5係概要地描繪根據各種實施例的ESD電路之一替代的配置。
圖6係概要地描繪根據各種實施例的ESD電路之一替代的配置。
圖7係概要地描繪根據各種實施例的ESD電路之一替代的配置。
圖8a係概要地描繪根據各種實施例的ESD電路之一替代的配置。
圖8b係概要地描繪根據各種實施例的ESD電路之一替代的配置。
圖9係概要地描繪根據各種實施例的圖2的ESD電路的一供應電壓節點的電流相對於時間的一範例圖。
圖10係概要地描繪根據各種實施例的圖2的ESD電路的各種節點的電壓相對於時間的一範例圖。
圖11是根據各種實施例的一種用於製造或設計ESD電路之方法的流程圖。
圖12係概要地描繪根據各種實施例的一種包含一具有ESD電路的晶粒之範例的系統。
本揭露內容的實施例係描述靜電放電(ESD)電路以及相關的技術與配置。在以下的詳細說明中係參考到構成其之一部分的所附的圖式，其中相同的元件符號係指整篇的類似的元件，並且在圖式中係展示本揭露內容之標的可被實施於其中的舉例的實施例。將瞭解到的是，其它實施例亦可被利用，並且可以做成結構或邏輯的改變而不脫離本揭露內容的 範疇。因此，以下的詳細說明不應當被視為限制性的涵義，並且實施例的範疇係藉由所附的申請專利範圍及其等同物所界定。
為了本揭露內容之目的，該措辭"A及/或B"是表示(A)、(B)或(A及B)。為了本揭露內容之目的，該措辭"A、B及/或C"是表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或是(A、B及C)。
該說明可能會使用該些措辭"在一實施例中"或是"在實施例中"，其分別可以指相同或是不同的實施例中的一或多個。再者，相關本揭露內容的實施例所用的術語"包括"、"包含"、"具有"與類似者是同義的。該術語"耦接"可以指一直接的連接、一間接的連接、或是一間接的通訊。
該術語"和…耦接"及其衍生語可被使用於此。"耦接"可以是表示下列中的一或多個。"耦接"可能表示兩個或多個元件是直接實體或電性接觸。然而，"耦接"亦可能表示兩個或多個元件彼此間接接觸，但是仍然彼此合作或互動，並且可能表示一或多個其它元件被耦接或連接在該些被稱為彼此耦接的元件之間。
圖1係概要地描繪根據各種實施例的一包含靜電放電(ESD)電路之晶粒100。在某些實施例中，該晶粒100可包含具有一或多個暫態ESD箝制電路(ESD clamp，在以下稱為"ESD箝制電路102")的形式之ESD電路。該ESD箝制電路102可被配置以例如是在靜電衝擊或其它電源突波的ESD事件中保護在該晶粒上的其它電路110。該其它電路110例如可包含一或多個電晶體、記憶單元或是其它的主動元件及/或用以指定路由給電性信號往返該些主動元件的互連電路、或是任何其它可能會對於一ESD事件敏感的電路。
在某些實施例中，該ESD箝制電路102可以利用例如是互補金屬氧化物半導體(CMOS)技術的半導體製造技術或是其它適當的技術來形成在該晶粒100的一主動側上。該ESD箝制電路102可被設置成相鄰該晶粒100的電源連線104及接地連線106、或是介於兩者之間。例如，在某些實施例中，該些電源連線中的一或多個可以和圖2-8的ESD電路200中的供應電壓(VDD或VSS)節點耦接，並且該些接地連線106中的一或多個可以和在圖2-8的ESD電路200中的接地(GND)節點耦接。
該些電源連線104以及接地連線106例如可包含像是凸塊、柱、線路、貫孔、墊或是其它適當的結構之互連結構或接點，並且可被配置以分別提供一用於該晶粒的操作(例如，處理、傳送/接收輸入/輸出信號、儲存資訊、執行碼、等等)之供應電壓及接地。如同在此所用的，"接地"可以代表包含非零電壓的任何適當的電壓。
在所描繪的實施例中，電源連線104、接地連線106以及ESD箝制電路102係被設置在該晶粒100的一週邊區域中，並且該其它電路110係被設置在該晶粒100的一中央區域中。在其它實施例中，電源連線104、接地連線106、ESD箝制電路102及/或其它電路110可以用所描繪者以外的其它適當的配置來加以安排。
圖2係概要地描繪根據各種實施例的ESD電路200。該ESD電路200例如可以代表在圖1中描繪的ESD箝制電路102中之一ESD箝制電路。在某些實施例中，該ESD電路200係包含一正供應電壓節點(在以下稱為"VDD")以及一接地節點(在以下稱為"GND")。在某些實施例中，該VDD可以和相關圖1所敘述的電源連線104中的一或多個耦接，並且該GND可 以和該些接地連線106中的一或多個耦接。
根據各種實施例，該ESD電路200可包含一和VDD及GND耦接的第一節點n1、一和該第一節點n1及VDD耦接的第一電晶體M1、一和該第一節點n1及GND耦接的第二電晶體M2、一和該第一電晶體M1及第二電晶體M2耦接的第二節點n2、一和該第二節點n2耦接的第三電晶體M3、以及一和該第三電晶體M3耦接的第三節點n3。在某些實施例中，如同可見的，該ESD電路200可進一步包含一和該第三節點n3耦接的第四電晶體M4、一和該第三節點n3耦接的第五電晶體M5、一和該第三節點n3耦接的第六電晶體M6、一和該第三節點n3耦接的第七電晶體M7、以及一被配置以耦接該第四電晶體M4及第三節點n3的閂鎖節點。
在某些實施例中，如同可見的，該第一節點n1可以和一包含該第一電晶體M1及第二電晶體M2的反相器耦接。如同可見的，該第一節點n1可以和該第一電晶體M1及第二電晶體M2的一閘極耦接，該第一電晶體M1的一源極可以和VDD耦接，該第二電晶體M2的一源極可以和GND耦接，並且該第一電晶體M1的一汲極可以和該第二電晶體M2的一汲極耦接。該第二節點n2可以和該第一電晶體M1的一汲極以及該第二電晶體M2的一汲極耦接。
在某些實施例中，該第三電晶體M3可以作為一源極隨耦器。該第二節點n2可以和該第三電晶體M3的一閘極耦接。該第三電晶體M3的一汲極可以和VDD耦接。該第三節點n3可以和該第三電晶體M3的一源極以及該第四電晶體M4的一汲極耦接。該第四電晶體M4的一源極可以和GND耦接。在某些實施例中，該第三節點n3可以和該第五電晶體M5 的一閘極、該第六電晶體M6的一閘極、以及該第七電晶體M7的一閘極耦接。該閂鎖節點可以和該第六電晶體的一汲極、該第七電晶體的一汲極、以及該第四電晶體的一閘極耦接。
根據各種實施例，一或多個電阻器及/或電容器可耦接至該第一節點n1以及第三節點n3中的一或多個。該節點n1及/或n3的一電阻或電容可以至少部分是基於該一或多個電阻器或電容器。例如，該第一節點n1的一電阻可以根據一或多個和該第一節點n1耦接的電阻器(在以下稱為"R1")來加以決定，並且該第一節點n1的一電容可以根據一或多個和該第一節點n1耦接的電容器(在以下稱為"C1")來加以決定。該第三節點n3的電阻及電容可以根據和該第三節點n3耦接的一或多個電阻器(在以下稱為"R2")以及一或多個電容器(在以下稱為"C2")來加以決定。在某些實施例中，該第三節點n3的電容可以是主要基於該第五電晶體M5的一閘極電容，而例如是C2的電容器在該ESD電路200中可以是非必要的。
根據各種實施例，R1及C1可被調諧或配置以提供一第一時間期間(例如，常數τ1)來充電該第一節點n1。R2及C2可被調諧或配置以提供一第二時間期間(例如，常數τ2)來放電該第三節點n3。在某些實施例中，該第一時間期間(例如，τ1)可以是小於該第二時間期間(例如，τ2)，以提供一具有相對於其它暫態ESD箝制電路之改良的穩定性及降低的湧入電流的暫態ESD箝制電路給ESD電路200。例如，一較短的第一時間期間(例如，τ1)可以限制湧入電流至該ESD電路200，並且一較長的第二時間期間(例如，τ2)可以容許一外部的ESD電容(例如，對於人體模型而言為100微微法拉)透過該ESD電路200的完全放電。該ESD電路200可具有1個反相器的 箝制電路的穩定性，並且對於1微秒(μs)的上升時間的電源維持ESD保護的位準，而同時降低湧入電流一約105的因數。
在某些實施例中，該第一時間期間可以開始於VDD被導通以提供一供應電壓時，並且在C1已經充電至其中該第二節點n2是低到足以關斷該第三電晶體M3的一時點結束。該第二時間期間可以開始於該第三電晶體M3被設定為一關斷狀態，並且可以在該第四電晶體M4被設定為一導通狀態(正常的開啟電源)時結束。該第一時間期間以及第二時間期間在其它實施例中可以利用其它適當的技術來加以組態設定。
在某些實施例中，該第二時間期間可以是比該第一時間期間長大約一個數量級。例如，在某些實施例中，該第二時間期間可以是大於該第一時間期間至少七倍。在某些實施例中，該第一時間期間可具有一從30奈秒(ns)到300ns的值，並且該第二時間期間可具有一從300ns到3000ns的值。在一實施例中，該第一時間期間可以是大約40ns，並且該第二時間期間可以是大約800ns。在另一實施例中，該第一時間期間可以是100ns，並且該第二時間期間可以是大約1000ns。在一實施例中，該第一時間期間可以是180ns，並且該第二時間期間可以是1230ns。在一實施例中，該第一時間期間係具有一小於1微秒的值，並且該第二時間期間係大於該第一時間期間。該第一時間期間以及第二時間期間在其它實施例中可具有廣泛而多樣的其它適當的值。
根據某些實施例，R1及C1可以產生一較短的第一時間期間，其可以只容許該第二節點n2的電壓在VDD(例如，5伏特(V))具有一快速的上升時間(例如，小於1μs)時變為高的。當第二節點n2的電壓變為高的 時候，該第三電晶體M3可以導通並且將該第三節點n3的一電壓拉高，使得該第五電晶體M5可以灌入該ESD電流(例如，在某些實施例中為大約1.33安培(A))。該第一時間期間可以使得該第二節點n2的電壓快速地變低，此係關斷該第三電晶體M3。藉由R2及C2(及/或第五電晶體M5的閘極電容)所產生之較長的第二時間期間可以在一較慢的速率下放電該第三節點n3的一電壓。以此種方式利用該第一時間期間以及第二時間期間可以限制湧入電流，同時容許一外部的ESD電容器(例如，對於人體模型而言為100微微法拉)透過該ESD電路200的完全放電。該第五電晶體M5的一閘極電容可以是大於該ESD電路200中的其它電晶體的一閘極電容，以便於有利地調諧該較長的第二時間期間以放電該第三節點n3。利用該第五電晶體的閘極電容以主要提供用於調諧該第二時間期間的電容可以節省在該晶粒(例如，圖1的晶粒100)上用於該ESD電路200的面積。一旦該第五電晶體M5的閘極已經放電到第五電晶體M5的一臨界電壓，則該閂鎖節點可以在正常的操作期間確保該第五電晶體M5的一閘極能夠藉由該第四電晶體M4被快速地拉到接地。在某些實施例中，該ESD電路200對抗振盪的穩定性可加以改善，因為單一反相器可以驅動該第三電晶體T3。在某些實施例中，該第三電晶體T3可具有一小於1的電壓增益。
在該ESD電路200的一第一實施例中，該第一電晶體M1可具有一40微米的寬度以及一0.6微米的通道長度，該第二電晶體M2可具有一10微米的寬度以及一0.6微米的通道長度，該第三電晶體M3可具有一40微米的寬度以及一0.6微米的通道長度，該第四電晶體M4可具有一10微米的寬度以及一0.6微米的通道長度，該第五電晶體M5可具有一 2000微米的寬度以及一0.6微米的通道長度，該第六電晶體M6可具有一2微米的寬度以及一0.6微米的通道長度，並且該第七電晶體M7可具有一10微米的寬度以及一0.6微米的通道長度。在該第一實施例中，R1可具有一400,000歐姆的有效電阻，並且R2可具有一200,000歐姆的有效電阻。
在其它實施例中，該些電晶體(例如，M1、M2、等等)及/或電阻器(例如，R1、R2)可具有其它適當的值。該些其它適當的值可包含和上述不同的標稱值，但是當和該ESD電路200的其它電晶體或電阻器比較時可具有一相同的相對值(例如，大於或小於)。例如，在某些實施例中，該第一電晶體的寬度可以是大於該第二電晶體的寬度，其可以增高藉由電晶體M1及M2所形成的反相器的一切換點。該第五電晶體M5可具有一寬度是實質大於在該ESD電路200中的其它電晶體的寬度。該第六電晶體M6可具有一寬度是小於該第七電晶體M7的一寬度，此可以減低藉由電晶體M6及M7所形成的反相器的一切換點。
在該ESD電路200的一第二實施例中，該第一電晶體M1可具有一40微米的寬度以及一0.7微米的通道長度，該第二電晶體M2可具有一10微米的寬度以及一0.7微米的通道長度，該第三電晶體M3可具有一20微米的寬度以及一0.7微米的通道長度，該第四電晶體M4可具有一10微米的寬度以及一0.7微米的通道長度，該第五電晶體M5可具有一2880微米的寬度以及一0.7微米的通道長度，該第六電晶體M6可具有一2微米的寬度以及一0.7微米的通道長度，並且該第七電晶體M7可具有一10微米的寬度以及一0.6微米的通道長度。在該第二實施例中，R1可具有一大約400,000歐姆的有效電阻，並且R2可具有一大約200,000歐姆的有效電 阻。在其它實施例中，該電晶體(例如，M1、M2、等等)及/或電阻器(例如，R1、R2)可具有其它適當的值。
圖3係概要地描繪根據各種實施例的ESD電路300的一替代的配置。該ESD電路300可以與相關圖2的ESD電路200所敘述的實施例相稱，除了圖2的一或多個電阻器R1已經被一或多個額外的電晶體(在以下稱為"第八電晶體M8")所取代之外。根據各種實施例，該第一節點n1的一電阻可以是基於該第八電晶體M8。
如同可見的，該第八電晶體M8可包含一和VDD耦接的源極、一和該第一節點n1耦接的汲極、以及一和GND耦接的閘極。在某些實施例中，該第八電晶體M8可以是一P型場效電晶體(PFET)。利用該第八電晶體M8來取代該ESD電路200的R1可以相對於該ESD電路200來縮減在該ESD電路300中的晶粒面積。
圖4係概要地描繪根據各種實施例的ESD電路400的一替代的配置。該ESD電路400可以與相關圖3的ESD電路300所敘述的實施例相稱，除了圖3的一或多個電阻器R2已經被一或多個額外的電晶體(在以下稱為"第九電晶體M9")所取代之外。根據各種實施例，該第三節點n3的一電阻可以是基於該第九電晶體M9。
如同可見的，該第九電晶體M9可包含一和GND耦接的源極、一和該第三節點n3耦接的汲極、以及一和該第三節點n3耦接的閘極。在某些實施例中，該第九電晶體M9可以是一零臨界電壓的電晶體。利用該第九電晶體M9來取代該ESD電路300的R2可以相對於該ESD電路300縮減在該ESD電路400中的晶粒面積。
圖5係概要地描繪根據各種實施例的ESD電路500的一替代的配置。該ESD電路500可以與相關圖4的ESD電路400所敘述的實施例相稱，除了圖4的C1及C2的一或多個電容器已經被一或多個額外的電晶體(在以下分別稱為"第十電晶體M10"以及"第十一電晶體M11")所取代之外。根據各種實施例，該第一節點n1及/或第三節點n3的一電容可以是基於該第十電晶體M10及/或第十一電晶體M11。
如同可見的，該第十電晶體M10可包含一和GND耦接的源極、一和GND耦接的汲極、以及一和該第一節點n1耦接的閘極。如同可見的，該第十一電晶體M11可包含一和GND耦接的源極、一和GND耦接的汲極、以及一和該第三節點n3耦接的閘極。該第十電晶體M10以及第十一電晶體M11的一閘極電容可被配置、調諧或是選擇，以提供相關圖2的ESD電路200所敘述的第一節點n1的一第一時間期間(例如，τ1)以及第三節點n3的一第二時間期間(例如，τ2)。在某些實施例中，該第九電晶體M9可以是一零臨界電壓的電晶體。利用該第十電晶體M10及第十一電晶體M11來取代該ESD電路400的C1及C2可以相對於該ESD電路400縮減在該ESD電路500中的晶粒面積。
在一對應相關圖2的ESD電路200所敘述的第一實施例之實施例中，該第八電晶體M8可具有一2微米的寬度以及一10微米的通道長度，該第九電晶體M9可具有一1微米的寬度以及一20微米的通道長度，該第十電晶體M10可具有一10微米的寬度以及一10微米的通道長度，該第十一電晶體M11可具有一80微米的寬度以及一10微米的通道長度。該些電晶體M8-M11在其它實施例中可具有其它適當的尺寸。
圖6係概要地描繪根據各種實施例的ESD電路600的一替代的配置。該ESD電路600可以與相關圖5的ESD電路500所敘述的實施例相稱，除了圖5的第三電晶體M3已經被一個三井的電晶體TWL所取代之外。
如同可見的，該三井的電晶體TWL可包含一和該第三節點n3耦接的源極、一和VDD耦接的汲極、以及一和該第二節點n2耦接的閘極。再者，如同可見的，該三井的電晶體TWL的一主體(body)可以是和該第三節點n3耦接的。在某些實施例中，該三井的電晶體TWL可以是一隔離電晶體，例如，該電晶體的一主體係與基體矽(bulk silicon)隔離。在某些實施例中，該三井的電晶體TWL可以藉由一絕緣體上矽(SOI)製程來與該基體隔離開。在某些實施例中，該三井的電晶體可以是一SOI電晶體。在某些實施例中，該三井的電晶體TWL可以是一N型FET(NFET)。在某些實施例中，利用該三井的電晶體TWL來取代圖5的第三電晶體M3可降低在該ESD電路600中的一本體效應(body effect)及/或一波峰暫態電壓(例如，當該第二節點n2正在上升並且該第三電晶體M3正在將該第三節點n3拉高時)。在一對應相關圖2的ESD電路200所敘述的第一實施例之實施例中，該三井的電晶體TWL可具有類似該第三電晶體M3的尺寸。
圖7係概要地描繪根據各種實施例的ESD電路700的一替代的配置。該ESD電路700可以與相關圖5的ESD電路500所敘述的實施例相稱，除了圖5的第三電晶體M3已經被一個雙載子電晶體Q1所取代之外。
如同可見的，該雙載子電晶體Q1可包含一和該第三節點n3 耦接的射極、一和VDD耦接的集極、以及一和該第二節點n2耦接的基極。在某些實施例中，該雙載子電晶體Q1可以根據一BiCMOS製程來加以形成。在某些實施例中，利用該三井的電晶體TWL來取代圖5的第三電晶體M3可以降低在該ESD電路700中的一波峰暫態電壓(例如，當該第二節點n2正在上升並且該第三電晶體M3正在將該第三節點n3拉高時)。
圖8a係概要地描繪根據各種實施例的ESD電路800a的一替代的配置。如同可見的，該ESD電路800a可以代表圖2的ESD電路200的一種重新配置，以保護一負供應電壓節點(VSS)。該ESD電路800a的構件可以與相關圖2的ESD電路200所敘述的實施例相稱。該ESD電路800a的各種構件可被相關圖3-7所敘述者的替代構件所取代。
圖8b係概要地描繪根據各種實施例的ESD電路800b的一替代的配置。該ESD電路800b可以代表圖2的ESD電路200的一簡化的配置，其中電晶體M2、M3以及節點n2已經從該電路被省略。在某些實施例中，該ESD電路800b可以進一步加以簡化。例如，藉由電晶體M4、M6及M7所形成的閂鎖在某些實施例中可以是選配的，且/或可被其它適當的電路所取代。
圖9係針對根據各種實施例的圖2的ESD電路200概要地描繪一供應電壓節點(例如，VDD)相對於時間的電流(I)的一範例圖900。該電流係以微安培(μA)來加以表示，並且時間係以微秒(μs)來加以表示。在該圖900中，該電流係代表一種具有1微秒的上升時間以及一20歐姆的串聯電阻Rs之5V電源的湧入電流。
如同可見的，該電流的波峰是在250μA或是較低的。該供 應電壓(例如，ESD電路200的VDD)可以到達一大約5.5V的波峰電壓，並且可以在無如同可能會發生於包含多個反相器的ESD電路的振盪下快速地放電。一在時間上的第一波峰可以對應於該第一時間期間(例如，τ1)，並且在時間上的第二波峰可以對應於該第二時間期間(例如，τ2)。該電流係在該閂鎖節點變為高的，而將節點n3拉向GND的約1μs時下降到約0μA。
圖10係針對於根據各種實施例的圖2的ESD電路200概要地描繪各種節點的電壓相對於時間的一範例圖1000。尤其，VDD、第一節點n1、第二節點n2以及第三節點n3的電壓係被描繪。該電壓係以伏特(V)來加以表示，並且時間係以μs來加以表示。該圖1000可以代表根據相關圖2的ESD電路200所敘述的第二實施例的一種配置的響應於一人體模型ESD事件之電壓相對於時間。
參照圖2及10，最初一ESD脈衝係以一10ns上升時間來施加，此係使得VDD快速地增高到一約5.5V的波峰。該第一節點n1的一電壓可以因為該第一時間期間(例如，τ1=180ns)而延遲在後，此係使得該第二節點n2的一電壓追蹤VDD向上並且接著向下。該第三節點n3的一電壓可以藉由該第三電晶體M3而被拉高至大約3.7V，此係導通該第五電晶體M5。電流可能會具有藉由一2000V人體模型ESD事件所決定之約1.33安培(A)(例如，ID=2000V/1.5K歐姆)的一波峰。VDD開始快速地從該波峰電壓衰減，此係關斷該第三電晶體M3。該第三節點n3係根據該第二時間期間(例如，τ2=1.23μs)從其波峰衰減，其係在關斷該第五電晶體M5之前完全放電該外部的ESD電容。當VDD下降到低於該第一節點的波峰電壓的大約兩倍(例如，約2.4V)時，該第二節點n2的電壓可以快速地切換成低的。
圖11是根據各種實施例的一種用於製造或設計ESD電路之方法1100的流程圖。該方法1100可以與相關圖1-10所敘述的實施例相稱。
在1102，該方法1100可包含將一第一節點(例如，圖2-8的第一節點n1)和一供應電壓節點(例如，圖2-7的VDD或是圖8a的VSS)以及一接地節點(例如，圖2-8的GND)耦接。在1104，該方法1100可包含將一第一電晶體(例如，圖2-7的第一電晶體M1或是圖8a的第二電晶體M2)和該第一節點及供應電壓節點耦接。在1106，該方法1100可包含將一第二電晶體(例如，圖2-7的第二電晶體M2或是圖8a的第一電晶體M1)和該第一節點及接地節點耦接。在1108，該方法1100可包含將一第二節點(例如，圖2-8的第二節點n2)與該第一電晶體及第二電晶體耦接。在1110，該方法1100可包含將一第三電晶體(例如，圖2-5、8的第三電晶體M3、或是圖6的三井的電晶體TWL或SOI電晶體、或是圖7的雙載子電晶體Q1)與該第二節點耦接。
在1112，該方法1100可包含將一第三節點(例如，圖2-8的第三節點n3)和該第三電晶體耦接。在1114，該方法1100可包含將一第四電晶體(例如，圖2-8的第四電晶體M4)和該第三節點耦接。在1116，該方法1100可包含將一第五電晶體(例如，圖2-8的第五電晶體M5)和該第三節點耦接。在1118，該方法1100可包含將一第六電晶體(例如，圖2-8的第六電晶體M6)和該第三節點耦接。在1120，該方法1100可包含將一第七電晶體(例如，圖2-8的第七電晶體M7)和該第三節點耦接。
在1122，該方法1100可包含將一閂鎖節點(例如，圖2-8的閂鎖節點)和該第四電晶體、第六電晶體及第七電晶體耦接。在1124，該方 法1100可包含將一或多個電阻器(例如，圖2-3、8的R1及/或R2)或電容器(例如，圖2-4、8的C1及/或C2)耦接至該第一節點及第三節點的一或兩者。在1126，該方法1100可包含將一或多個額外的電晶體(例如，圖3-7的第八電晶體M8、圖4-7的第九電晶體M9、圖5-7的第十電晶體M10、或是圖5-7的第十一電晶體M11)耦接至該第一節點及第三節點的一或兩者。
各種的操作係以一種最有助於理解所主張的標的之方式被描述為多個依序的離散的操作。然而，該說明的順序不應該被解釋為意指這些操作一定是順序相依的。尤其，這些操作可以不用該呈現的順序來加以執行。所敘述的操作可以用和該所述的實施例不同的順序來加以執行。在另外的實施例中，各種額外的操作可加以執行，且/或所敘述的操作可被省略。
在此所述的ESD電路的實施例以及包含此種ESD電路的裝置(例如，圖1的晶粒100)可被納入各種其它的裝置及系統內。圖12係概要地描繪根據各種實施例的一種包含一具有ESD電路(例如，個別的圖2、3、4、5、6、7或8的ESD電路200、300、400、500、600、700或800)的晶粒100之範例的系統1200。如同所繪的，該系統1200係包含一功率放大器(PA)模組1202，其在某些實施例中可以是一射頻(RF)PA模組。如同所繪的，該系統1200可包含一和該功率放大器模組1202耦接的收發器1204。該功率放大器模組1202可包含一具有如同在此所述的ESD電路之晶粒100。
該功率放大器模組1202可以從該收發器1204接收一RF輸入信號RFin。該功率放大器模組1202可以放大該RF輸入信號RFin，以提供該RF輸出信號RFout。該RF輸入信號RFin以及RF輸出信號RFout都可 以是一發送鏈路的部分，其在圖12中分別藉由Tx-RFin以及Tx-RFout來加以表示。
該放大後的RF輸出信號RFout可被提供至一天線開關模組(ASM)1206，該ASM 1206係經由一天線結構1208來完成該RF輸出信號RFout的空中(OTA)發送。該ASM 1206亦可以經由該天線結構1208來接收RF信號，並且將接收到的RF信號Rx沿著一接收鏈路以耦接至該收發器1204。
在各種的實施例中，該天線結構1208可包含一或多個定向及/或全向的天線，其例如包含一雙極天線、一單極天線、一貼片天線、一環形天線、一微帶天線或是任何其它類型的適合用於RF信號的OTA發送/接收之天線。
該系統1200可以是任何包含功率放大的系統。該晶粒100的電路可以提供一用於包含例如是交流(AC)-直流(DC)轉換器、DC-DC轉換器、DC-AC轉換器、與類似者的電源調節應用的電源開關應用之有效的開關裝置。在各種的實施例中，該系統1200對於在高射頻功率及頻率下的功率放大而言可以是特別有用的。例如，該系統1200可以是適合用於地面及衛星通訊、雷達系統中的任一或多個、並且可能適合用於各種的產業應用及醫療應用中。更明確地說，在各種的實施例中，該系統1200可以是一雷達裝置、一衛星通訊裝置、一行動手機、一行動電話基地台、一廣播無線電、或是一電視放大器系統中之一所選的一個。
儘管某些實施例已經為了說明之目的而在此被描繪及敘述，但是經推測用以達成相同的目的之廣泛而多樣的替代及/或等同的實施 例或實施方式亦可以取代所展示及敘述的實施例，而不脫離本揭露內容的範疇。此申請案係欲涵蓋在此論述的實施例的任何調適或變化。因此，明顯所要的是在此所述的實施例僅受限於申請專利範圍及其等同物。

Claims (18)

  1. 一種靜電放電(ESD)電路，其係包括：一第一節點，其和一供應電壓節點以及一接地節點耦接；一第一電晶體，其和該第一節點以及該供應電壓節點耦接；一第二電晶體，其和該第一節點以及該接地節點耦接；一第二節點，其和該第一電晶體以及該第二電晶體耦接；一第三電晶體，其和該第二節點耦接；一第三節點，其和該第三電晶體耦接，其中一用以充電該第一節點的第一時間期間係小於一用以放電該第三節點的第二時間期間；以及一和該第三節點耦接的第四電晶體，其中用以放電該第三節點的該第二時間期間係開始於該第三電晶體被設定為一關斷狀態時，並且結束於該第四電晶體被設定為一導通狀態時。
  2. 如申請專利範圍第1項之ESD電路，其中：該第一節點係和該第一電晶體的一閘極以及該第二電晶體的一閘極耦接；該第二節點係和該第一電晶體的一汲極以及該第二電晶體的一汲極耦接；該第一電晶體的一源極係和該供應電壓節點耦接；以及該第二電晶體的一源極係和該接地節點耦接。
  3. 如申請專利範圍第2項之ESD電路，其中：該第二節點係和該第三電晶體的一閘極或基極耦接；該第三節點係和該第三電晶體的一源極或射極以及該第四電晶體的一汲極耦接；該第三電晶體的一汲極或集極係和該供應電壓節點耦接；以及該第四電晶體的一源極係和該接地節點耦接。
  4. 如申請專利範圍第1項之ESD電路，其進一步包括：一和該第三節點耦接的第五電晶體，其中該第三節點係和該第五電晶體的一閘極耦接；一和該第五電晶體耦接的第六電晶體，其中該第五電晶體的該閘極係和該第六電晶體的一閘極耦接；一和該第五電晶體耦接的第七電晶體，其中該第五電晶體的該閘極係和該第七電晶體的一閘極耦接；以及一和該第六電晶體、第七電晶體以及第四電晶體耦接的閂鎖節點，其中該閂鎖節點係和該第六電晶體的一汲極、該第七電晶體的一汲極、以及該第四電晶體的一閘極耦接。
  5. 如申請專利範圍第1項之ESD電路，其中該第二時間期間是大於該第一時間期間至少七倍。
  6. 如申請專利範圍第1項之ESD電路，其中：該第一時間期間係具有一小於1微秒(μs)的值；以及該第二時間期間係大於該第一時間期間。
  7. 如申請專利範圍第1項之ESD電路，其進一步包括：一或多個耦接至該第一節點以及該第三節點中的一或兩者的電阻器或電容器，其中至少該第一節點或是該第三節點的一電阻或電容係基於該一或多個電阻器或電容器。
  8. 如申請專利範圍第1項之ESD電路，其進一步包括：一或多個和該第一節點以及該第三節點中的一或兩者耦接之額外的電晶體，其中至少該第一節點或是該第三節點的一電阻或電容係基於該一或多個額外的電晶體。
  9. 如申請專利範圍第1項之ESD電路，其中該第三電晶體是一個三井的電晶體或是一絕緣體上矽(SOI)電晶體。
  10. 一種製造靜電放電(ESD)電路之方法，其係包括下列步驟：將一第一節點和一供應電壓節點以及一接地節點耦接；將一第一電晶體和該第一節點以及該供應電壓節點耦接；將一第二電晶體和該第一節點以及該接地節點耦接；將一第二節點和該第一電晶體以及該第二電晶體耦接；將一第三電晶體和該第二節點耦接；將一第三節點和該第三電晶體耦接，其中一用以充電該第一節點的第一時間期間係小於一用以放電該第三節點的第二時間期間；以及將一第四電晶體和該第三電晶體耦接，其中用以放電該第三節點的該第二時間期間係開始於該第三電晶體被設定為一關斷狀態時，並且結束於該第四電晶體被設定為一導通狀態時。
  11. 如申請專利範圍第10項之方法，其中：該第一節點係和該第一電晶體的一閘極以及該第二電晶體的一閘極耦接；該第二節點係和該第一電晶體的一汲極以及該第二電晶體的一汲極耦接；該第一電晶體的一源極係和該供應電壓節點耦接；以及該第二電晶體的一源極係和該接地節點耦接。
  12. 如申請專利範圍第11項之方法，其中：該第二節點係和該第三電晶體的一閘極或基極耦接；該第三節點係和該第三電晶體的一源極或射極以及該第四電晶體的一汲極耦接；該第三電晶體的一汲極或集極係和該供應電壓節點耦接；以及該第四電晶體的一源極係和該接地節點耦接。
  13. 如申請專利範圍第10項之方法，其進一步包括下列步驟：將一第五電晶體和該第三節點耦接，其中該第三節點係和該第五電晶體的一閘極耦接；將一第六電晶體和該第五電晶體耦接，其中該第五電晶體的該閘極係和該第六電晶體的一閘極耦接；將一第七電晶體和該第五電晶體耦接，其中該第五電晶體的該閘極係和該第七電晶體的一閘極耦接；以及將一閂鎖節點和該第六電晶體、第七電晶體以及第四電晶體耦接，其中該閂鎖節點係和該第六電晶體的一汲極、該第七電晶體的一汲極、以及該第四電晶體的一閘極耦接。
  14. 如申請專利範圍第10項之方法，其中該第二時間期間是大於該第一時間期間至少七倍。
  15. 如申請專利範圍第10項之方法，其中：該第一時間期間是小於1微秒(μs)；以及該第二時間期間是大於該第一時間期間。
  16. 如申請專利範圍第10項之方法，其進一步包括下列步驟：將一或多個電阻器或電容器耦接至該第一節點以及該第三節點中的一或兩者，其中至少該第一節點或是該第三節點的一電阻或電容是基於該一或多個電阻器或電容器。
  17. 如申請專利範圍第10項之方法，其進一步包括下列步驟：將一或多個額外的電晶體和該第一節點以及該第三節點中的一或兩者耦接，其中至少該第一節點或是該第三節點的一電阻或電容是基於該一或多個額外的電晶體。
  18. 一種靜電放電(ESD)系統，其係包括：一包含一晶粒的功率放大器模組，該晶粒係包含：一被配置以提供一用於該晶粒的操作的供應電壓節點的電源連線；一被配置以提供一接地節點的接地連線；以及一和該供應電壓節點以及該接地節點耦接的靜電放電(ESD)箝制電路，該ESD箝制電路係包括：一和該供應電壓節點以及該接地節點耦接的第一節點；一和該第一節點以及該供應電壓節點耦接的第一電晶體；一和該第一節點以及該接地節點耦接的第二電晶體；一和該第一電晶體以及該第二電晶體耦接的第二節點；一和該第二節點耦接的第三電晶體；一和該第三電晶體耦接的第三節點，其中一用以充電該第一節點的第一時間期間係小於一用以放電該第三節點的第二時間期間；以及一和該第三電晶體耦接的第四電晶體，其中用以放電該第三節點的該第二時間期間係開始於該第三電晶體被設定為一關斷狀態時，並且結束於該第四電晶體被設定為一導通狀態時。
TW103133200A 2013-09-26 2014-09-25 靜電放電電路、製造方法和系統 TWI660552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/038,127 2013-09-26
US14/038,127 US20150084702A1 (en) 2013-09-26 2013-09-26 Electrostatic discharge (esd) circuitry

Publications (2)

Publication Number Publication Date
TW201526442A TW201526442A (zh) 2015-07-01
TWI660552B true TWI660552B (zh) 2019-05-21

Family

ID=52632964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133200A TWI660552B (zh) 2013-09-26 2014-09-25 靜電放電電路、製造方法和系統

Country Status (7)

Country Link
US (1) US20150084702A1 (zh)
JP (1) JP2015070611A (zh)
KR (1) KR20150034651A (zh)
CN (1) CN104517957B (zh)
FR (1) FR3011150A1 (zh)
IL (1) IL234690B (zh)
TW (1) TWI660552B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375618B2 (ja) * 2013-12-09 2018-08-22 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
JP6237183B2 (ja) * 2013-12-09 2017-11-29 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
US10177135B2 (en) 2016-05-18 2019-01-08 Vanguard International Semiconductor Corporation Integrated circuit and electrostatic discharge protection circuit thereof
JP2019054370A (ja) * 2017-09-14 2019-04-04 東芝メモリ株式会社 半導体記憶装置
CN107863339B (zh) * 2017-10-25 2020-01-21 中国科学院微电子研究所 一种esd钳位电路及集成电路
CN109192152B (zh) * 2018-08-29 2021-01-01 努比亚技术有限公司 一种lcd控制电路及终端
CN113451293B (zh) * 2020-03-26 2022-05-27 长鑫存储技术有限公司 静电放电保护电路
CN112103933A (zh) * 2020-09-07 2020-12-18 海光信息技术股份有限公司 电源钳位电路及芯片结构
CN112103932A (zh) * 2020-09-07 2020-12-18 海光信息技术股份有限公司 静电钳位电路及芯片结构
US12444935B2 (en) * 2023-11-01 2025-10-14 Vanguard International Semiconductor Corporation Electrostatic discharge protection circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US20070076338A1 (en) * 2005-09-30 2007-04-05 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
TW200739872A (en) * 2006-04-04 2007-10-16 Univ Nat Chiao Tung Power line electrostatic discharge protection circuit featuring triple voltage tolerance
CN101658071A (zh) * 2007-03-08 2010-02-24 罗姆股份有限公司 发光二极管照明装置及其驱动方法
JP2013118256A (ja) * 2011-12-02 2013-06-13 Toshiba Corp Ｅｓｄ保護回路
TW201330437A (zh) * 2011-11-09 2013-07-16 Mediatek Inc 靜電放電保護電路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449842B (en) * 2000-07-13 2001-08-11 United Microelectronics Corp SOI electrostatic discharge protection circuit
KR20040041149A (ko) * 2001-07-05 2004-05-14 사르노프 코포레이션 멀티 핑거 턴온을 위해 동시에 분배되는 셀프-바이어싱을갖는 정전기 방전（ｅｓｄ）보호 장치
US6724603B2 (en) * 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
CN100337328C (zh) * 2003-09-26 2007-09-12 旺宏电子股份有限公司 控制基底电位的静电放电保护电路及其方法
US6977524B2 (en) * 2004-01-20 2005-12-20 Agere Systems Inc. High current 5V tolerant buffer using a 2.5 volt power supply
KR20060135225A (ko) * 2005-06-24 2006-12-29 주식회사 하이닉스반도체 반도체 회로의 정전기 보호용 전원 클램프 회로
US7724485B2 (en) * 2006-08-24 2010-05-25 Qualcomm Incorporated N-channel ESD clamp with improved performance
TWI424683B (zh) * 2008-12-11 2014-01-21 Ind Tech Res Inst 適用於功率放大器的靜電放電箝制電路
JP5564818B2 (ja) * 2009-03-31 2014-08-06 富士通セミコンダクター株式会社 電源クランプ回路
JP2010283182A (ja) * 2009-06-05 2010-12-16 Fujitsu Semiconductor Ltd 集積回路装置
US8427796B2 (en) * 2010-01-19 2013-04-23 Qualcomm, Incorporated High voltage, high frequency ESD protection circuit for RF ICs
CN102148499B (zh) * 2010-02-10 2015-04-01 上海华虹宏力半导体制造有限公司 Cdm esd保护电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US20070076338A1 (en) * 2005-09-30 2007-04-05 Renesas Technology America, Inc. Electrostatic discharge device with variable on time
TW200739872A (en) * 2006-04-04 2007-10-16 Univ Nat Chiao Tung Power line electrostatic discharge protection circuit featuring triple voltage tolerance
CN101658071A (zh) * 2007-03-08 2010-02-24 罗姆股份有限公司 发光二极管照明装置及其驱动方法
TW201330437A (zh) * 2011-11-09 2013-07-16 Mediatek Inc 靜電放電保護電路
JP2013118256A (ja) * 2011-12-02 2013-06-13 Toshiba Corp Ｅｓｄ保護回路

Also Published As

Publication number Publication date
TW201526442A (zh) 2015-07-01
FR3011150A1 (fr) 2015-03-27
JP2015070611A (ja) 2015-04-13
CN104517957A (zh) 2015-04-15
IL234690B (en) 2018-06-28
KR20150034651A (ko) 2015-04-03
CN104517957B (zh) 2018-03-27
US20150084702A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
TWI660552B (zh) 靜電放電電路、製造方法和系統
US8427796B2 (en) High voltage, high frequency ESD protection circuit for RF ICs
EP2351209B1 (en) Amplifier with improved esd protection circuitry
JP5955924B2 (ja) 静電放電保護回路
US10587114B2 (en) Bi-directional electrostatic discharge protection device for radio frequency circuits
US8981426B2 (en) Electrostatic discharge protection device
TWI424683B (zh) 適用於功率放大器的靜電放電箝制電路
US8633543B2 (en) Electro-static discharge protection circuit and semiconductor device
US12261593B2 (en) FinFET thyristors with embedded transistor control for protecting high-speed communication systems
EP1806784B1 (en) High-frequency integrated circuit
US11303118B2 (en) Overvoltage protection
US20040142527A1 (en) High voltage tolerant ESD design for analog and RF applications in deep submicron CMOS technologies
JP2021093613A (ja) 増幅回路及び通信装置
CN104517958A (zh) 静电保护电路
US10156864B2 (en) Integrated circuit with an amplifier MOSFET
CN112786585A (zh) 用于在浮置轨道esd保护网络中抑制从i/o引脚到衬底的寄生泄漏的设备
KR101463657B1 (ko) Esd 보호회로
TW200812059A (en) On-chip ESD protection circuit using enhancement-mode HEMT/MESFET technology

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees