TWI653833B - 頻率測量系統及其測量方法 - Google Patents

頻率測量系統及其測量方法 Download PDF

Info

Publication number
TWI653833B
TWI653833B TW107111411A TW107111411A TWI653833B TW I653833 B TWI653833 B TW I653833B TW 107111411 A TW107111411 A TW 107111411A TW 107111411 A TW107111411 A TW 107111411A TW I653833 B TWI653833 B TW I653833B
Authority
TW
Taiwan
Prior art keywords
frequency
frequency division
clock
correction
measurement
Prior art date
Application number
TW107111411A
Other languages
English (en)
Other versions
TW201943210A (zh
Inventor
吳信毅
林鴻儒
Original Assignee
和碩聯合科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 和碩聯合科技股份有限公司 filed Critical 和碩聯合科技股份有限公司
Priority to TW107111411A priority Critical patent/TWI653833B/zh
Application granted granted Critical
Publication of TWI653833B publication Critical patent/TWI653833B/zh
Priority to CN201910245214.8A priority patent/CN110320406B/zh
Publication of TW201943210A publication Critical patent/TW201943210A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

本發明提供一種頻率測量系統及其頻率測量方法。頻率測量系統包括除頻器以及運算處理器。除頻器接收待測時脈，依據至少一個除頻值對待測時脈進行除頻操作以產生至少一個除頻時脈。運算處理器致能除頻器以開始進行除頻操作並接收第一除頻時脈。運算處理器禁能除頻器以結束除頻操作並取得第一除頻時脈的頻率以及在結束除頻操作時多數個除頻時脈的邏輯準位。運算處理器依據第一除頻時脈的頻率、除頻值以及多數個除頻時脈的邏輯準位進行算數運算以取得待測時脈的測量頻率。

Description

頻率測量系統及其測量方法
本發明是有關於一種頻率測量系統及其頻率測量方法，且特別是有關於一種適用於測量時脈頻率的頻率測量系統以及頻率測量方法。
以現有計頻器（frequency counter）而言，其規格多是以255MHz或350MHz以上的頻寬為主，此外現有計頻器的價格也較為昂貴。當待測電子裝置的待測時脈的頻率範圍明顯地小於現有計頻器的頻寬規格時，並且有大量待測電子裝置的待測時脈需要被測量時，計頻器的數量勢必要增加。如此一來，計頻器的成本會是一個不小的負擔。
本發明提供一種頻率測量系統及其測量方法，可有效降低時脈頻率的頻率測量成本。
本發明的頻率測量系統包括除頻器以及運算處理器。除頻器用以接收待測時脈，依據至少一個除頻值對待測時脈進行除頻操作以產生對應的至少一個除頻時脈。除頻值包括第一除頻值。運算處理器耦接於除頻器。運算處理器用以致能除頻器以開始進行除頻操作。運算處理器禁能除頻器以接收對應於該第一除頻值的第一除頻時脈的頻率以及在結束除頻操作時除頻時脈的邏輯準位。運算處理器依據第一除頻時脈的頻率、第一除頻值以及除頻時脈的邏輯準位依據公式進行算數運算以產生待測時脈的測量頻率。
本發明的頻率測量方法包括：接收待測時脈；依據除頻值對待測時脈進行除頻操作以產生對應的至少一個除頻時脈，並且接收對應於第一除頻值的第一除頻時脈；取得第一除頻時脈的頻率以及在結束除頻操作時除頻時脈的邏輯準位；以及依據第一除頻時脈的頻率、第一除頻值以及除頻時脈的邏輯準位依據公式進行算數運算以產生待測時脈的測量頻率。
基於上述，本發明藉由進行除頻操作以產生第一除頻時脈的頻率以及在結束除頻操作時至少一個除頻時脈的邏輯準位。並且，依據第一除頻時脈的頻率、第一除頻值以及多數個除頻時脈的邏輯準位進行算數運算以取得待測時脈的測量頻率，以有效降低時脈頻率的頻率測量成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參考圖1，圖1是依據本發明一實施例所繪示的頻率測量系統的示意圖。在圖1的實施例中，頻率測量系統100包括除頻器110以及運算處理器120。除頻器110用以接收待測時脈CLKin。待測時脈CLKin可例如是來自於外部電子裝置所提供的時脈訊號。在本實施例中，除頻器110具有第一除頻值、第二除頻值、第三除頻值以及第四除頻值等四個除頻值。其中，第一除頻值為第二除頻值的2倍，第一除頻值為第三除頻值的4倍，而第一除頻值為第四除頻值的8倍。舉例來說，第一除頻值等於16，第二除頻值等於8，第三除頻值等於4，而第四除頻值等於2。除頻器110可依據第一除頻值對待測時脈CLKin進行除頻操作，以產生對應於第一除頻值的除頻時脈D1。經除頻後，除頻時脈D1的頻率為待測時脈CLKin的頻率的1/16倍。除頻器110依據第二除頻值對待測時脈CLKin進行除頻操作，以產生對應於第二除頻值的除頻時脈D2。經除頻後，除頻時脈D2的頻率為待測時脈CLKin的頻率的1/8倍，依此類推。也就是說，經除頻後，除頻時脈D1的頻率是除頻時脈D2的頻率的1/2倍，除頻時脈D1的頻率是除頻時脈D3的頻率的1/4倍，而除頻時脈D1的頻率是除頻時脈D4的頻率的1/8倍。
在其他實施例中，除頻器110可具有三個除頻值，如此一來，除頻器110可依據第一除頻值對待測時脈CLKin進行除頻操作，以產生對應於第一除頻值的除頻時脈D1。經除頻後，除頻時脈D1的頻率為待測時脈CLKin的頻率的1/8倍。除頻器110依據第二除頻值對待測時脈CLKin進行除頻操作，以產生對應於第二除頻值的除頻時脈D2。經除頻後，除頻時脈D2的頻率為待測時脈CLKin的頻率的1/4倍，依此類推。本發明的除頻值可以是一個或多個，並不以本實施例為限。
運算處理器120耦接於除頻器110。運算處理器120用以致能除頻器110，以使除頻器110開始進行除頻操作，並且運算處理器120用以禁能除頻器110，以使除頻器110結束除頻操作。在本實施例中，運算處理器120可透過控制訊號SC以致能除頻器110以使除頻器110開始進行除頻操作，並且禁能除頻器110以使除頻器110結束除頻操作。運算處理器120在開始進行除頻操作後可依據除頻時脈D1~D4以取得待測時脈CLKin的測量頻率SFreq。在本實施例中，運算處理器120可例如是中央處理單元（Central Processing Unit，CPU），或是其他可程式化之一般用途或特殊用途的微處理器（Microprocessor）、數位訊號處理器（Digital Signal Processor，DSP）、特殊應用積體電路（Application Specific Integrated Circuits，ASIC）、可程式化邏輯裝置（Programmable Logic Device，PLD）或其他類似裝置或這些裝置的組合。在較佳的實施例中，運算處理器120可以是可程式化的微控制器。
接下來詳細說明頻率測量方法。請同時參考圖1及圖2，圖2是依據本發明一實施例所繪示的頻率測量方法的方法流程圖。在本實施例中，除頻器110於步驟S210接收待測時脈CLKin。步驟S220中，運算處理器120致能除頻器110，以使除頻器110開始進行除頻操作。除頻器110藉由除頻操作來產生除頻時脈D1~D4。並且運算處理器120在除頻器110開始進行除頻操作時也開始接收除頻器110所提供的除頻時脈D1。
舉例來說，待測時脈CLKin的頻率約為16MHz，除頻器110藉由除頻操作來產生具有約1MHz頻率的除頻時脈D1、具有約2MHz頻率的除頻時脈D2、具有約4MHz頻率的除頻時脈D3以及具有約8MHz頻率的除頻時脈D4。運算處理器120在除頻器110開始進行除頻操作時也開始接收具有約1MHz頻率的除頻時脈D1。另舉例來說，待測時脈CLKin的頻率約為54MHz，運算處理器120在除頻器110開始進行除頻操作時也開始接收具有約3MHz頻率的除頻時脈D1，依此類推。
步驟S230中，運算處理器120禁能除頻器110，以使除頻器110結束除頻操作。運算處理器120在結束除頻操作時可接收到在開始除頻操作與結束除頻操作之間的除頻時脈D1，藉以取得除頻時脈D1的頻率。
進一步來說明，在本實施例中，運算處理器120包括計數器122。計數器122可接收除頻器110所提供的除頻時脈D1，並且在開始進行除頻操作時開始計數除頻時脈D1的觸發的次數。其中除頻時脈D1的觸發可例如是上升緣觸發（rising trigger）或是下降緣觸發（falling trigger）。在結束除頻操作時，計數器122可接收到開始除頻操作與結束除頻操作之間的除頻時脈D1的觸發的次數。運算處理器120可依據觸發的次數以及開始除頻操作與結束除頻操作之間的時間長度以取得除頻時脈D1的頻率。在本實施例中，運算處理器120還包括計時器124。計時器124可用以提供開始進行除頻操作與結束除頻操作之間的測量時間。舉例來說，當計時器124內部的測量時間被設定為1秒，則運算處理器120會在致能除頻器110後1秒禁能除頻器110。也就是說，除頻器110在開始進行除頻操作後1秒會結束除頻操作。因此，計數器122可計數測量時間內的除頻時脈D1的觸發的次數。運算處理器120可依據觸發的次數以及計時器124內部的測量時間以取得除頻時脈D1的頻率。
運算處理器120還接收除頻時脈D2~D4在結束除頻操作時的邏輯準位。在步驟S230，運算處理器120可接收除頻時脈D2在結束除頻操作時的邏輯準位D2L，除頻時脈D3在結束除頻操作時的邏輯準位D3L以及除頻時脈D4在結束除頻操作時的邏輯準位D4L。
在此值得一提的是，頻率測量系統100是透過除頻操作以取得除頻時脈D1~D4，因此頻率測量系統100可選用處理頻率較低的運算處理器120來測量較高頻率的待測時脈CLKin。舉例來說，以處理頻率為48MHz的運算處理器120而言，可測量約700MHz的待測時脈CLKin。因此頻率測量系統100的運算處理器120可由處理頻率較低的運算處理裝置來實現。
接下來，在步驟S240中，運算處理器120依據除頻時脈D1的頻率、第一除頻值（在本實施，第一除頻值以16為例）以及邏輯準位D2L~D4L，並透過以下公式(1)進行算數運算，來產生待測時脈CLKin的測量頻率SFreq。
…公式(1)
其中，FD1是除頻時脈D1的頻率。舉例來說，當除頻時脈D1的頻率為10.0255MHz，邏輯準位D2L為高邏輯準位，邏輯準位D3L為低邏輯準位，並且邏輯準位D4L為高邏輯準位。運算處理器120則對除頻時脈D1與第一除頻值進行乘法運算以取得第一乘法運算結果。運算處理器120對邏輯準位D2L與對應於邏輯準位D2L的除頻值（在本實施，以8為例）進行乘法運算以取得第二乘法運算結果。運算處理器120對邏輯準位D3L與對應於邏輯準位D3L的除頻值（在本實施，以4為例）進行乘法運算以取得第三乘法運算結果。並且，運算處理器120對邏輯準位D4L與對應於邏輯準位D4L的除頻值（在本實施，以2為例）進行乘法運算以取得第四乘法運算結果。接下來，運算處理器120對上述的第一乘法運算結果、第二乘法運算結果、第三乘法運算結果以及第四乘法運算結果進行加法運算以產生待測時脈CLKin的測量頻率SFreq = (10.0255×1,000,000)×16 + (1)×8 + (0)×4 + (1) 2 = 160.40801MHz。在一些實施例中，運算處理器120也可以僅僅對上述的第一乘法運算結果與第二乘法運算結果進行加法運算以產生待測時脈CLKin的測量頻率SFreq。在一些實施例中，運算處理器120也可以對上述的第一乘法運算結果、第二乘法運算結果以及第三乘法運算結果進行加法運算以產生待測時脈CLKin的測量頻率SFreq。
在此值得一提的是，運算處理器120可在除頻器110進行除頻操作時接收除頻時脈D1的頻率，並且運算處理器120可在結束除頻操作時取得除頻時脈D2~D4的邏輯準位D2L~D4L。運算處理器120在除頻操作後依據除頻時脈D1的頻率、第一除頻值以及邏輯準位D2L~D4L進行算數運算以產生待測時脈CLKin的測量頻率SFreq，以有效降低時脈頻率的頻率測量成本。
再請參考圖1，在圖1的實施例中，運算處理器120在產生待測時脈CLKin的測量頻率SFreq之後，可例如是透過RS232、I2C（Inter-Integrated Circuit）、串列週邊介面（Serial Peripheral Interface，SPI）、通用序列匯流排（Universal Serial Bus，USB）等傳輸方式輸出待測時脈CLKin的測量頻率SFreq到外部裝置。本發明並不以上述列舉的傳輸方式為限。
圖3是依據本發明另一實施例所繪示的頻率測量系統的示意圖。與圖1實施例不同的是，在圖3實施例的頻率測量系統200還包括選擇開關230。在本實施例中，選擇開關230耦接於除頻器210。選擇開關230可接收來自於外部的時脈CLK_1~CLK_4，並且選擇開關230選擇時脈CLK_1~CLK_4的其中之一為待測時脈CLKin。如此一來，頻率測量系統200可逐一測量來自於外部的時脈CLK_1~CLK_4的頻率，從而減少頻率測量系統200的數量。在本實施例中，選擇開關230可例如是多工器（multiplexer）。本發明的選擇開關可接收外部的多個時脈，本發明並不以本實施例為限。
時脈CLK_1~CLK_4可透過低壓差分訊號產生器G_LVDS而產生低壓差分訊號形式的時脈CLK_1~CLK_4，以改善時脈CLK_1~CLK_4在傳輸過程中的抗干擾效果。頻率測量系統200還可包括低壓差分訊號接收埠240來接收低壓差分訊號形式的時脈CLK_1~CLK_4。
請同時參考圖4及圖5，圖4是依據圖1的實施例所繪示的頻率測量系統的示意圖。圖5是依據本發明一實施例所繪示的頻率測量方法的校正方法流程圖。在本實施例中，頻率測量系統100的除頻器110在步驟S510可接收具有校正頻率Sstd的校正時脈CLK_cal。在本實施例中，校正時脈CLK_cal可例如是外部電子裝置所提供的標準時脈，標準時脈所提供的校正頻率Sstd例如是10MHz，然本發明並不以此為限。
步驟S520中，運算處理器120致能除頻器110，以使除頻器110開始進行除頻操作。除頻器110藉由除頻操作來產生對應於校正時脈CLK_cal的除頻校正時脈D5~D8。經除頻後，除頻校正時脈D5的頻率是除頻校正時脈D6的頻率的1/2倍，除頻校正時脈D5的頻率是除頻校正時脈D7的頻率的1/4倍，而除頻校正時脈D5的頻率是除頻校正時脈D8的頻率的1/8倍。運算處理器120在除頻器110開始進行除頻操作時也開始接收除頻器110所提供的對應於校正時脈CLK_cal的除頻校正時脈D5。
在步驟S530，運算處理器120禁能除頻器110，以使除頻器110結束除頻操作。運算處理器120在結束除頻操作時可接收到在開始除頻操作與結束除頻操作之間的除頻校正時脈D5以取得除頻校正時脈D5的頻率。關於運算處理器120取得除頻校正時脈D5的頻率的進一步實施細節，圖1與圖2的實施例已詳盡說明，故不在此重述。運算處理器120在步驟S530還接收除頻校正時脈D6在結束除頻操作時的邏輯準位D6L，除頻校正時脈D7在結束除頻操作時的邏輯準位D7L以及除頻校正時脈D8在結束除頻操作時的邏輯準位D8L。
接下來，在步驟S540中，運算處理器120依據除頻時脈D1的頻率、第一除頻值（在本實施中的第一除頻值以16為例）以及邏輯準位D6L~D8L，並透過公式(2)進行算數運算，來產生校正時脈CLK_cal的測量頻率SFreq_cal。
…公式(2)
其中，FD2是除頻校正時脈D5的頻率。
運算處理器120在步驟S550還依據校正時脈CLK_cal的測量頻率SFreq_cal以及校正頻率Sstd取得校正因子Fa_cal。在本實施例中校正因子Fa_cal可透過公式(3)來取得。
……公式(3)
其中K是校正因子Fa_cal的調整常數，用以將校正因子Fa_cal的單位變更為例如是百萬分之一（K=1,000,000）或十萬分之一（K=100,000）等等。校正因子Fa_cal與運算處理器120本身的處理頻率的偏移誤差有關。也就是說，運算處理器120本身的處理頻率的偏移誤差越低，校正因子Fa_cal的數值也就越低。運算處理器120本身的處理頻率的偏移誤差越高，校正因子Fa_cal的數值也就越高。校正因子Fa_cal的產生可以補償頻率測量系統100頻率測量的實際誤差。
在本實施例中，頻率測量系統100還可包括暫存器（未示出）來取得校正因子Fa_cal。暫存器可以是任何型態的固定或可移動隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read-only memory，ROM）、快閃記憶體（flash memory）或類似元件或上述元件的組合。本實施例的暫存器可設置於運算處理器120的外部或內部。
請同時參考圖1、圖2及圖5，頻率測量系統100在步驟S240中產生了待測時脈CLKin的測量頻率SFreq之後，頻率測量系統100可在步驟S560中依據校正因子Fa_cal對待測時脈CLKin的測量頻率SFreq進行校正，以產生經校正的測量頻率SFreq1。在本實施例中，經校正的測量頻率SFreq1可透過公式(4)來取得。
……公式(4)
如此一來，頻率測量系統100可藉由校正因子Fa_cal來提高對應於待測時脈CLKin的測量精準度。
綜上所述，本發明藉由進行除頻操作以產生第一除頻時脈的頻率以及在結束除頻操作時多數個除頻時脈的邏輯準位。並且，依據第一除頻時脈的頻率、第一除頻值以及多數個除頻時脈的邏輯準位進行算數運算以產生待測時脈的測量頻率，以有效降低時脈頻率的頻率測量成本。此外，頻率測量系統藉由選擇開關逐一測量來自於外部的多個時脈的頻率，以縮短頻率測量時間以及減少頻率測量系統的數量。並且，頻率測量系統還可校正因子來提高對應於待測時脈的測量精準度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200‧‧‧頻率測量系統
110、210‧‧‧除頻器
120、220‧‧‧運算處理器
122、222‧‧‧計數器
124、224‧‧‧計時器
230‧‧‧選擇開關
240‧‧‧低壓差分訊號接收埠
CLKin‧‧‧待測時脈
CLK_1~CLK_4‧‧‧時脈
CLK_cal‧‧‧校正時脈
D1~D4‧‧‧除頻時脈
D2L~D4L、D6L~D8L‧‧‧邏輯準位
D5~D8‧‧‧除頻校正時脈
Fa_cal‧‧‧校正因子
G_LVDS‧‧‧低壓差分訊號產生器
S210、S240‧‧‧步驟
S510、S560‧‧‧步驟
SC‧‧‧控制訊號
SFreq‧‧‧測量頻率
圖1是依據本發明一實施例所繪示的頻率測量系統的示意圖。 圖2是依據本發明一實施例所繪示的頻率測量方法的方法流程圖。 圖3是依據本發明另一實施例所繪示的頻率測量系統的示意圖。 圖4是依據圖1的實施例所繪示的頻率測量系統的示意圖。 圖5是依據本發明一實施例所繪示的頻率測量方法的校正方法流程圖。

Claims (22)

  1. 一種適用於測量時脈頻率的頻率測量系統，包括：一除頻器，接收一待測時脈，依據至少一除頻值對該待測時脈進行一除頻操作以產生對應的至少一除頻時脈，其中該至少一除頻值包括一第一除頻值；以及一運算處理器，耦接於該除頻器，用以致能該除頻器以開始進行該除頻操作並接收對應於該第一除頻值的一第一除頻時脈，禁能該除頻器以結束該除頻操作並取得該第一除頻時脈的頻率以及在結束該除頻操作時該至少一除頻時脈的邏輯準位，並且依據該第一除頻時脈的頻率、該除頻值以及該至少一除頻時脈的邏輯準位依據一公式進行算數運算以產生該待測時脈的測量頻率。
  2. 如申請專利範圍第1項所述的頻率測量系統，其中該至少一除頻值包括複數不同之值，該至少一除頻值彼此具有倍數關係。
  3. 如申請專利範圍第2項所述的頻率測量系統，其中：該至少一除頻值更包括一第二除頻值、一第三除頻值以及一第四除頻值，該待測時脈的測量頻率是依據以下該公式進行算數運算來產生：SFreq=(FD1)×24+(D2L)×23+(D3L)×22+(D4L)×21，SFreq是該待測時脈的測量頻率，FD1是該第一除頻時脈的頻率，D2L是對應於該第二除頻值的該除頻時脈的邏輯準位，D3L是對應於該第三除頻值的該除頻時脈的邏輯準位，並且D4L是對應於該第四除頻值的該除頻時脈的邏輯準位。
  4. 如申請專利範圍第1項所述的頻率測量系統，其中該運算處理器包括：一計數器，接收該第一除頻時脈，並且計數該第一除頻時脈的觸發次數。
  5. 如申請專利範圍第4項所述的頻率測量系統，其中該運算處理器還包括：一計時器，用以提供開始進行該除頻操作與結束該除頻操作之間的一測量時間。
  6. 如申請專利範圍第5項所述的頻率測量系統，其中該運算處理器還用以依據該第一除頻時脈的觸發次數以及該測量時間來計算出該第一除頻時脈的頻率。
  7. 如申請專利範圍第1項所述的頻率測量系統，還包括：一選擇開關，耦接於該除頻器，用以選擇多個時脈的其中之一為該待測時脈。
  8. 如申請專利範圍第1項所述的頻率測量系統，其中該除頻器還用以接收具有一校正頻率的一校正時脈，依據該至少一除頻值對該校正時脈進行該除頻操作以產生對應的至少一除頻校正時脈，該運算處理器致能該除頻器以開始進行該除頻操作並接收對應於該第一除頻值的一第一除頻校正時脈，禁能該除頻器時以結束該除頻操作並取得該第一除頻校正時脈的頻率以及在結束該除頻操作時該些除頻校正時脈的邏輯準位，並且依據該第一除頻校正時脈的頻率、該第一除頻值以及該些除頻校正時脈的邏輯準位進行算數運算以產生該校正時脈的測量頻率，依據該校正時脈的測量頻率以及該校正頻率取得一校正因子，依據該校正因子對該待測時脈的測量頻率進行校正。
  9. 如申請專利範圍第8項所述的頻率測量系統，其中該運算處理器對該測量頻率與該校正頻率進行減法運算以取得一減法運算結果，對該減法運算結果除以該校正頻率並乘以一調整常數以產生該校正因子，其中該調整常數用以變更該校正因子的單位。
  10. 如申請專利範圍第9項所述的頻率測量系統，其中該運算處理器對該校正因子除以該調整常數並加上1以取得一運算結果，並且對該待測時脈的測量頻率除以該運算結果以產生經校正的測量頻率。
  11. 如申請專利範圍第8項所述的頻率測量系統，其中該頻率測量系統還包括：一暫存器，用以儲存該校正因子。
  12. 一種適用於測量時脈頻率的頻率測量方法，包括：接收一待測時脈；依據至少一除頻值對該待測時脈進行一除頻操作以產生對應的至少一除頻時脈，並且接收對應於該至少一除頻值的一第一除頻值的一第一除頻時脈；結束該除頻操作，並取得該第一除頻時脈的頻率以及在結束該除頻操作時該至少一除頻時脈的邏輯準位；以及依據該第一除頻時脈的頻率、該第一除頻值以及該至少一除頻時脈的邏輯準位依據一公式進行算數運算以產生該待測時脈的測量頻率。
  13. 如申請專利範圍第12項所述的頻率測量方法，其中該至少一除頻值包括複數不同之值，該至少一除頻值彼此具有倍數關係。
  14. 如申請專利範圍第13項所述的頻率測量方法，其中：該至少一除頻值更包括一第二除頻值、一第三除頻值以及一第四除頻值，該待測時脈的測量頻率是依據以下該公式進行算數運算來產生：SFreq=(FD1)×24+(D2L)×23+(D3L)×22+(D4L)×21，SFreq是該待測時脈的測量頻率，FD1是該第一除頻時脈的頻率，D2L是對應於該第二除頻值的該除頻時脈的邏輯準位，D3L是對應於該第三除頻值的該除頻時脈的邏輯準位，並且D4L是對應於該第四除頻值的該除頻時脈的邏輯準位。
  15. 如申請專利範圍第12項所述的頻率測量方法，其中結束該除頻操作，並取得該第一除頻時脈的頻率以及該至少一除頻時脈的邏輯準位的步驟包括：接收該第一除頻時脈，並且計數該第一除頻時脈的觸發次數。
  16. 如申請專利範圍第15項所述的頻率測量方法，更包括：提供開始進行該除頻操作與結束該除頻操作之間的一測量時間。
  17. 如申請專利範圍第16項所述的頻率測量方法，其中並取得該第一除頻時脈的頻率以及該至少一除頻時脈的邏輯準位的步驟還包括：依據該第一除頻時脈的觸發次數以及該測量時間來計算出該第一除頻時脈的頻率。
  18. 如申請專利範圍第12項所述的頻率測量方法，其中還包括：選擇多個時脈的其中之一為該待測時脈。
  19. 如申請專利範圍第12項所述的頻率測量方法，還包括：接收具有一校正頻率的一校正時脈；依據該至少一除頻值對該待測時脈進行除頻操作以產生對應的至少一除頻校正時脈，並且接收對應該第一除頻值的一第一除頻校正時脈；並取得該第一除頻校正時脈的頻率以及在結束該除頻操作時該些除頻校正時脈的邏輯準位；依據該第一除頻校正時脈的頻率、該第一除頻值以及該些除頻校正時脈的邏輯準位進行算數運算以產生該校正時脈的測量頻率；依據該校正時脈的測量頻率以及該校正頻率取得一校正因子；以及依據該校正因子對該待測時脈的測量頻率進行校正。
  20. 如申請專利範圍第19項所述的頻率測量方法，其中依據該第一除頻校正時脈的頻率、該第一除頻值以及該些除頻校正時脈的邏輯準位進行算數運算以產生該校正時脈的測量頻率的步驟包括：對該測量頻率與該校正頻率進行減法運算以取得一減法運算結果；以及對該減法運算結果除以該校正頻率並乘以一調整常數以取得該校正因子，其中該調整常數用以變更該校正因子的單位。
  21. 如申請專利範圍第20項所述的頻率測量方法，其中依據該校正因子對該待測時脈的測量頻率進行校正的步驟包括：對該校正因子除以該調整常數並加上1以取得一運算結果；以及對該待測時脈的測量頻率除以該運算結果以產生經校正的測量頻率。
  22. 如申請專利範圍第19項所述的頻率測量方法，其中依據該校正時脈的測量頻率以及該校正頻率取得該校正因子的步驟包括：儲存該校正因子。
TW107111411A 2018-03-30 2018-03-30 頻率測量系統及其測量方法 TWI653833B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107111411A TWI653833B (zh) 2018-03-30 2018-03-30 頻率測量系統及其測量方法
CN201910245214.8A CN110320406B (zh) 2018-03-30 2019-03-28 频率测量系统及其测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107111411A TWI653833B (zh) 2018-03-30 2018-03-30 頻率測量系統及其測量方法

Publications (2)

Publication Number Publication Date
TWI653833B true TWI653833B (zh) 2019-03-11
TW201943210A TW201943210A (zh) 2019-11-01

Family

ID=66590802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111411A TWI653833B (zh) 2018-03-30 2018-03-30 頻率測量系統及其測量方法

Country Status (2)

Country Link
CN (1) CN110320406B (zh)
TW (1) TWI653833B (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5733758B2 (zh) * 1973-03-06 1982-07-19
JPH01222592A (ja) * 1988-03-01 1989-09-05 Sharp Corp 同期信号作成装置
SU1649638A1 (ru) * 1989-05-10 1991-05-15 Предприятие П/Я Г-4158 Детектор разности частот
CN1096103A (zh) * 1993-05-31 1994-12-07 浩威自动化股份有限公司 计频仪
JP3407604B2 (ja) * 1997-06-18 2003-05-19 松下電器産業株式会社 ラッチミス検出回路とｐｌｌ回路
JPH11154943A (ja) * 1997-11-21 1999-06-08 Oki Electric Ind Co Ltd シリアルインタフェース回路
US6538517B2 (en) * 2000-12-19 2003-03-25 Intel Corporation Frequency phase detector for differentiating frequencies having small phase differences
JP2003143104A (ja) * 2001-10-31 2003-05-16 Pegasus Net Kk 複号分散変復調による電力線搬送ノイズ低減法
US7349514B2 (en) * 2003-04-01 2008-03-25 Seiko Epson Corporation Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector
US7119589B2 (en) * 2004-09-10 2006-10-10 Mediatek Incorporation Jitter-resistive delay lock loop circuit for locking delayed clock and method thereof
US7412617B2 (en) * 2006-04-06 2008-08-12 Mediatek Inc. Phase frequency detector with limited output pulse width and method thereof
US20080122491A1 (en) * 2006-09-20 2008-05-29 Chien-Wei Kuan Frequency comparator, frequency synthesizer, and related methods thereof
CN101188420A (zh) * 2006-11-16 2008-05-28 普诚科技股份有限公司 可自动校正振荡频率范围的回路系统及其相关方法
CN101212212B (zh) * 2006-12-30 2011-06-22 凌阳科技股份有限公司 具有自校准功能的高精度振荡器及校准方法
CN100559192C (zh) * 2007-04-24 2009-11-11 北京大学深圳研究生院 一种相位频率鉴别器
US7719330B2 (en) * 2007-12-26 2010-05-18 Ali Corporation Phase locked loop device and control method thereof
CN101738548B (zh) * 2008-11-27 2012-06-13 英业达股份有限公司 时脉检测电路与时脉供应装置
TWM368069U (en) * 2009-03-25 2009-11-01 Azurewave Technologies Inc Radio frequency performance testing structure with electronic switching function
KR101795438B1 (ko) * 2011-06-29 2017-11-09 삼성전자주식회사 주파수 분주기 및 이를 포함하는 위상 고정 루프
CN102981052A (zh) * 2012-11-09 2013-03-20 苏州市职业大学 一种宽频电子频率计
TWI510790B (zh) * 2013-12-19 2015-12-01 Inst Information Industry 頻率檢測裝置及頻率檢測方法
US9784770B2 (en) * 2014-05-27 2017-10-10 Intel Corporation Devices and methods of measuring gain of a voltage-controlled oscillator
CN104569580A (zh) * 2014-12-30 2015-04-29 安徽丹凤集团桐城玻璃纤维有限公司 一种宽频数字频率计

Also Published As

Publication number Publication date
CN110320406A (zh) 2019-10-11
TW201943210A (zh) 2019-11-01
CN110320406B (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
JP5472243B2 (ja) Ａｄ変換装置
JP6381899B2 (ja) 半導体装置の設計方法、設計支援プログラム、設計装置、及び、半導体装置
TW201303315A (zh) 頻率量測方法及系統
TW201304418A (zh) 頻率校正方法及系統
JP2013024853A (ja) 周波数カウンタ
TW201027101A (en) Measurement apparatus for improving performance of standard cell library
TWI653833B (zh) 頻率測量系統及其測量方法
JP2003513249A (ja) 信号エッジ間の間隔を測定するための装置
JP2013024855A (ja) 時間測定方法及びそのシステム
WO2014118984A1 (ja) 信号処理装置
CN109976955B (zh) 一种时钟频率测试电路及测算方法
JP5914718B2 (ja) 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路
US9383726B2 (en) Physical quantity measuring apparatus and physical quantity measuring method
JP2002261591A5 (zh)
JP2013024857A (ja) 速度測定方法及びそのシステム
TWI670593B (zh) 效能監視單元的計數電路
JP6173106B2 (ja) 周波数検出器
TWI772810B (zh) 時間測量裝置以及方法
JP2004032632A (ja) 半導体集積回路
CN110399626B (zh) 基于环形振荡器的真随机数发生器热噪声抖动估计方法
RU2638972C2 (ru) Способ измерения частоты
JP6728003B2 (ja) 測定値積算装置
JP2005009916A (ja) 周波数測定装置
CN114280467A (zh) 一种基于fpga的时频参数测量装置
CN107145419A (zh) 一种cpu外置晶振频率测量方法