TWI631613B - Substrate processing method and substrate processing device - Google Patents

Substrate processing method and substrate processing device Download PDF

Info

Publication number
TWI631613B
TWI631613B TW103119554A TW103119554A TWI631613B TW I631613 B TWI631613 B TW I631613B TW 103119554 A TW103119554 A TW 103119554A TW 103119554 A TW103119554 A TW 103119554A TW I631613 B TWI631613 B TW I631613B
Authority
TW
Taiwan
Prior art keywords
substrate
gas
pressure
heat transfer
processing
Prior art date
Application number
TW103119554A
Other languages
English (en)
Other versions
TW201515090A (zh
Inventor
藤永元毅
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201515090A publication Critical patent/TW201515090A/zh
Application granted granted Critical
Publication of TWI631613B publication Critical patent/TWI631613B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H01L2021/60187—Isostatic pressure, e.g. degassing using vacuum or pressurised liquid

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在使用傳熱氣體進行基板之溫度控制的程序中，維持基板面內之處理的均勻性。
基板處理方法，係包含有：將處理容器內調節成作為真空狀態之壓力P0的步驟；在藉由升降銷(85)使基板(S)脫離載置台(5)之上面的狀態下，將調壓氣體導入至處理容器(1)內，且將處理容器(1)內調節成比壓力P0更高的壓力P1之步驟；使升降銷(85)下降且將基板載置於載置台(5)的步驟；從處理容器(1)內對調壓氣體進行排氣的步驟；及一邊維持傳熱空間之壓力P2，一邊將處理氣體導入至處理容器內，從而處理基板(S)的步驟。

Description

基板處理方法及基板處理裝置
本發明，係關於對基板進行預定處理之基板處理方法及使用其之基板處理裝置。
在平板顯示器(FPD)的製造工程中，對作為被處理體之基板施予電漿蝕刻處理。電漿蝕刻處理，係在例如配置了一對平行平板電極(上部及下部電極)的處理容器內，將基板載置於具有作為下部電極功能的載置台，對電極的至少一方施加高頻電力，而在電極間形成高頻電場。藉由該高頻電場形成處理氣體之電漿，藉由該電漿對基板上的材料膜進行蝕刻處理。
在電漿蝕刻處理期間，係朝向被載置於載置台之基板的背面側，供給例如He氣體等的傳熱氣體，且進行控制基板溫度(例如，專利文獻1、2)。傳熱氣體，係從被設置於載置有基板之載置台的複數個氣孔予以供給。
近年來，FPD用之玻璃基板較大型化，其一邊的長度亦有超過2m者。另一方面，形成於基板上的元 件，係逐年微細化發展。如此一來，因基板之大型化與元件之微細化發展，會發生如下述之缺陷。
首先，伴隨著基板大面積化之情形，相較於 以往，變得更難以進行傳熱氣體之溫度控制，且易在基板面內產生溫度之不均勻。當在基板面內溫度不均勻的狀態下進行蝕刻時，難以在基板面內進行均勻的蝕刻處理。為了在基板面內使溫度均勻化，而考慮增加載置台的氣孔，從而提高傳熱氣體供給到基板之背面側的效率。但是，在接近氣孔之部位的基板表面中，有產生蝕刻不均勻的情形。其原因，係因為在從氣孔所噴射之傳熱氣體直接擊中的區域與除此之外的區域，會對基板表面側之蝕刻速率或蝕刻精度產生差異。因此，當使氣孔之個數無效益地增加時，反而有在基板面內難以實現處理之均勻化之虞。而且，蝕刻不均勻對產品之良率的影響，係元件越微細越大。從像這樣的理由可知，對於藉由以使傳熱氣體用之氣孔個數增加的方式予以改善基板面內之溫度控制效率的方法存有限制。
如上述，若考慮對元件之影響，則傳熱氣體 用之氣孔的個數少為較佳。但是，當基板為大型時，由於直至將傳熱氣體均等地填充於基板之背面側會耗費時間，因此，相較於現狀，在背冷式用氣孔的個數減少時，有使蝕刻程序之生產率大幅下降之擔憂。因此，當減少氣孔之個數時，則將越來越難以在大型化發展之基板面內進行均勻的溫度控制。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開WO2002/065532號公報(圖1等)
本發明，係有鑑於上述實情所進行研發者，其第1目的，係在使用傳熱氣體進行基板之溫度控制的程序中，維持基板面內之處理的均勻性。又，本發明之第2目的，係在使用傳熱氣體進行基板之溫度控制的基板處理裝置中，儘可能減少背冷式用氣孔的個數。
本發明之基板處理方法，係一邊對基板之背面側供給傳熱氣體一邊進行處理的基板處理方法。該處理方法，係使用具備有處理容器、載置台、支撐構件、第1氣體供給路徑、第2氣體供給路徑、流量調節裝置、壓力檢測裝置、排氣路徑、閥及排氣裝置的處理裝置予以進行，該處理容器係收容被處理體且可將內部保持為真空，該載置台係在前述處理容器內載置前述基板，且具有朝向前述基板之背面側噴射前述傳熱氣體的複數個氣孔，該支 撐構件係被設置成可對前述載置台之上面突出/沒入進行位移，且將前述基板支撐於使脫離前述載置台之上面的位置，該第1氣體供給路徑係對前述處理容器內供給氣體，該第2氣體供給路徑係連通於前述氣孔，該流量調節裝置係被設於前述第1氣體供給路徑，且調節前述氣體的供給流量，該壓力檢測裝置係檢測前述處理容器內的壓力，該排氣路徑係被連接於前述處理容器，該閥係可變地調節前述排氣路徑之傳導度，該排氣裝置係被連接於前述排氣路徑。
且，本發明之基板處理方法，係包含有以下 步驟：在藉由前述支撐構件使前述基板脫離前述載置台之上面的狀態下，將前述處理容器內調節成作為真空狀態之壓力P0的步驟；在藉由前述支撐構件使前述基板脫離前述載置台之上面的狀態下，經由前述第1氣體供給路徑將調壓氣體導入至前述處理容器內，且將前述處理容器內調節成比前述壓力P0更高之壓力P1的步驟；在將前述處理容器內保持為前述壓力P1的狀態下，使前述支撐構件下降，並將前述基板載置於前述載置台的步驟；在將前述基板載置於前述載置台的狀態下，停止向前述處理容器內導入調壓氣體，且經由前述第2氣體供給路徑及前述氣孔，朝向前述基板之背面側供給前述傳熱氣體，而將前述基板與前述載置台之間的傳熱空間保持為壓力P2的步驟；及一邊維持前述傳熱空間之前述壓力P2，一邊經由前述第1氣體供給路徑，將處理氣體導入至前述處理容器內，且將 除了前述傳熱空間以外之前述處理容器內調節成壓力P3，從而處理前述基板的步驟。
本發明之基板處理方法，係亦可在將前述傳 熱空間保持為壓力P2的步驟中，從前述處理容器內對前述調壓氣體進行排氣。
本發明之基板處理方法，係前述壓力P0、 P1、P2的關係亦可為P1≧P2>P0。
本發明之基板處理方法，係亦可使用與前述 傳熱氣體相同種類的氣體作為前述調壓氣體。在該情況下，前述調壓氣體及前述傳熱氣體，係亦可為氦氣或氮氣。
本發明之基板處理方法，係亦可使用與前述 傳熱氣體不同種類的氣體作為前述調壓氣體。在該情況下，前述調壓氣體係氮氣或氦氣，前述傳熱氣體，係亦可為氦氣或氮氣。
本發明之基板處理方法，係亦可在對前述調 壓氣體進行排氣的步驟中使前述處理容器內下降至前述壓力P0。
本發明之基板處理方法，係亦可從前述氣孔 朝向前述基板之背面的外周部噴射前述傳熱氣體。在該情況下，前述氣孔，係亦可為從前述基板之端部朝向5mm以上20mm以下之範圍內的背面噴射前述傳熱氣體者。
本發明之基板處理方法，係亦可為對前述基 板進行電漿處理者。
本發明之基板處理裝置，係一邊將對基板之 背面側供給傳熱氣體一邊進行處理者。該基板處理裝置，係具備有：處理容器，收容被處理體且可將內部保持為真空；載置台，在前述處理容器內載置前述基板，且具有朝向前述基板之背面側噴射前述傳熱氣體的複數個氣孔；支撐構件，被設置成可對前述載置台之上面突出/沒入進行位移，且將前述基板支撐於使脫離前述載置台之上面的位置；第1氣體供給路徑，對前述處理容器內供給氣體；第2氣體供給路徑，連通於前述氣孔；流量調節裝置，被設於前述第1氣體供給路徑，且調節前述氣體的供給流量；壓力檢測裝置，檢測前述處理容器內的壓力；排氣路徑，被連接於前述處理容器內；閥，可變地調節前述排氣路徑之傳導度；排氣裝置，被連接於前述排氣路徑；及控制部，控制前述基板處理裝置之各構成部從而處理前述基板。
且，在本發明之基板處理裝置中，前述控制 部，係以進行下述步驟的方式予以控制，其包含：在藉由前述支撐構件使前述基板脫離前述載置台之上面的狀態下，將前述處理容器內調節成作為真空狀態之壓力P0的步驟；在藉由前述支撐構件使前述基板脫離前述載置台之上面的狀態下，經由前述第1氣體供給路徑將調壓氣體導入至前述處理容器內，且將前述處理容器內調節成比前述壓力P0更高之壓力P1的步驟；在將前述處理容器內保持為前述壓力P1的狀態下，使前述支撐構件下降，並在前 述載置台載置前述基板的步驟；在將前述基板載置於前述載置台的狀態下，停止向前述處理容器內導入調壓氣體，且經由前述第2氣體供給路徑及前述氣孔，朝向前述基板之背面側供給前述傳熱氣體，而將前述基板與前述載置台之間的傳熱空間保持為壓力P2的步驟；及一邊維持前述傳熱空間之前述壓力P2，一邊經由第1氣體供給路徑，將處理氣體導入至前述處理容器內，且將除了前述傳熱空間以外之前述處理容器內調節成壓力P3，予以處理前述基板的步驟。
本發明之基板處理裝置，係亦可在將前述傳 熱空間保持為壓力P2的步驟中，從前述處理容器內對前述調壓氣體進行排氣。
在本發明之基板處理裝置中，前述壓力P0、 P1、P2的關係亦可為P1≧P2>P0。
本發明之基板處理裝置，係前述氣孔亦可設 置成偏向於與前述基板之背面之外周部對向的區域。在該情況下，前述氣孔，係亦可為設置成從前述基板之端部偏向於與5mm以上20mm以下之範圍內之背面對向的區域。
本發明之基板處理裝置，係亦可為更具備有 用於在前述處理容器內使電漿生成之高頻電源的電漿處理裝置。
本發明之基板處理方法，係在藉由支撐構件 使基板脫離載置台之上面的狀態下，進行將調壓氣體導入至處理容器內而予以調壓的步驟之後，以使基板載置於載置台的方式，可輕易地使傳熱氣體充滿於基板之背面側的傳熱空間。因此，可提高傳熱氣體所致之傳熱效率，且提高基板面內之處理的均勻性。
又，在本發明之基板處理裝置中，由於可輕 易地使傳熱氣體充滿於基板之背面側的空間，因此，可大幅減少傳熱氣體用之氣孔的個數。因此，可降低氣孔所致之蝕刻不均勻的發生，且，可提高基板面內之處理的均勻性。
1‧‧‧處理容器
1a‧‧‧底壁
1b、1b1，1b2‧‧‧側壁
1c‧‧‧蓋體
3‧‧‧密封構件
5‧‧‧載置台
5a‧‧‧基材
7‧‧‧下部基材
8‧‧‧絕緣構件
15‧‧‧噴頭
15a‧‧‧氣體擴散空間
15b‧‧‧氣體吐出孔
17‧‧‧氣體導入口
19‧‧‧氣體供給管
21A，21B‧‧‧閥
23A，23B‧‧‧質流控制器
25‧‧‧氣體供給源
27‧‧‧排氣用開口
29‧‧‧排氣管
31‧‧‧排氣裝置
33‧‧‧基板搬送用開口
35‧‧‧閘閥
37‧‧‧O形環
39‧‧‧供電線
41‧‧‧匹配箱(M.B.)
43‧‧‧高頻電源
45‧‧‧供電用開口
50‧‧‧傳熱空間
67‧‧‧第1絕緣層
69‧‧‧電極
71‧‧‧第2絕緣層
100‧‧‧電漿蝕刻裝置
S‧‧‧基板
[圖1]表示本發明之一實施形態之電漿蝕刻裝置之一例的概略剖面圖。
[圖2A]放大表示載置台之上面之主要部份的平面圖。
[圖2B]圖2A之IIB-IIB線箭視剖面圖。
[圖3]表示圖1之控制部之硬體構成的方塊圖。
[圖4]表示本發明之一實施形態之基板處理方法之工程步驟的時序圖。
[圖5]說明本發明之一實施形態之基板處理方法的主要工程中之處理容器內之狀態的工程圖。
[圖6]說明接續於圖5之工程的圖面。
[圖7]說明接續於圖6之工程的圖面。
[圖8]說明接續於圖7之工程的圖面。
[圖9]說明接續於圖8之工程的圖面。
[圖10]說明接續於圖9之工程的圖面。
[圖11]說明作為比較例，習知技術之基板處理方法的主要工程中之處理容器內之狀態的工程圖。
以下，參照圖面來詳細說明本發明之實施形態。接下來，參閱圖1，說明關於本發明之一實施形態的電漿蝕刻裝置。如圖1所示，電漿蝕刻裝置100，係構成為對FPD用之矩形的基板S進行蝕刻之電容耦合型平行平板電漿蝕刻裝置。另外，FPD舉例有液晶顯示器(LCD)、電致發光(Electro Luminescence；EL)顯示器、電漿顯示器面板(PDP)等。特別是，電漿蝕刻裝置100，係適於處理大型基板S，例如長邊之長度為1m以上之玻璃基板為目的者。
<處理容器>
該電漿蝕刻裝置100，係具有由表面經陽極氧化處理(耐酸鋁處理)之鋁所構成而形成為方筒狀的處理容器1。處理容器1，係藉由底壁1a、4個側壁1b(僅圖示側壁1b1、1b2 2個)所構成。又，在處理容器1之上部，係 接合有蓋體1c。
蓋體1c，係被構成可藉由未圖示之開關機構 進行開關。在關閉蓋體1c的狀態下，蓋體1c與各側壁1b之接合部份，係以O形環等之密封構件3來密封，進而維持處理容器1內的氣密性。
<載置台>
在處理容器1內，係設有載置基板S之載置台5。在處理容器1內之底部，係配置有絕緣構件6與被設置於該絕緣構件6上的下部基材7。在下部基材7上，係設有可載置基板S的載置台5。亦作為下部電極的載置台5，係具有由鋁或不鏽鋼(SUS)等之導電性材料所構成的基材5a。基材5a、下部基材7及絕緣構件6之側部，係由絕緣構件8所包圍。藉由絕緣構件8，可確保載置台5之側面的絕緣性，且防止電漿處理時的異常放電。
載置台5，係在基材5a之上面，具有從下方 依序疊層有第1絕緣層67、電極69及第2絕緣層71的靜電吸附機構。以從直流電源73經由供電線75對第1絕緣層67與第2絕緣層71之間的電極69施加直流電壓的方式，可例如藉由庫倫力來靜電吸附基板S。在載置了基板S的狀態下，在第2絕緣層71之上面與基板S之背面之間，形成有作為空隙的傳熱空間50，該空隙係用於在吸附保持了基板S的狀態下填充後述之傳熱氣體。另外，由於傳熱空間50僅為一點點高度，因此，在圖1中僅表 示其位置。
又，載置台5，係被設置成可對其上面突出/沒入進行位移，且具備有複數個升降銷(在圖1中係省略圖示)，複數個升降銷係作為將基板S支撐於脫離載置台5之上面之位置的支撐構件。
<氣體供給機構>
在載置台5的上方，設有與該載置台5呈平行且對向而具有上部電極功能之噴頭15。噴頭15，係被支撐於處理容器1之上部的蓋體1c。噴頭15係呈中空狀，在其內部設有氣體擴散空間15a。又，在噴頭15的下面(與載置台5的相對面)，形成有吐出作為處理氣體之蝕刻氣體的複數個氣體吐出孔15b。該噴頭15為接地狀態，而與載置台5一同構成一對平行平板電極。
在噴頭15之上部中央附近，設有氣體導入口17。在該氣體導入口17，係連接有作為第1氣體供給路徑的氣體供給管19。在該氣體供給管19，設有2個閥21A、21A及質流控制器(MFC)23A。且，氣體供給管19之另一端側，係例如連接有供給作為處理氣體之蝕刻氣體、調壓氣體、傳熱氣體等的氣體供給源25。另外，作為蝕刻氣體，係除了例如鹵素系氣體或O2氣體以外，可使用Ar氣體等之稀有氣體等。
<排氣機構>
靠近前述處理容器1內之四角隅的位置，在底壁1a形成作為貫穿開口部之排氣用開口27於4個部位(僅圖示2個)。在各排氣用開口27，連接有排氣管29。在排氣管29其端部具有凸緣部29a，而在該凸緣部29a與底壁1a之間介設有O形環(省略圖示)之狀態下被加以固定。排氣管29，係被連接於排氣裝置31。排氣裝置31係具備有例如渦輪分子泵等的真空泵，藉此，構成為可將處理容器1內抽真空至預定的減壓環境。又，在排氣管29，係設有可變地調節排氣路徑之傳導的APC閥32。
<基板搬入搬出口>
在處理容器1之側壁1b1，係設有基板搬送用開口33。該基板搬送用開口33，係藉由閘閥35而予以開關，且可在與鄰接基板S之搬送室(省略圖示)之間進行搬送。閘閥35，係在使作為第1密封構件的O形環37介設於與側壁1b1之間的狀態下，使用螺絲等之固定手段被固定於側壁1b1。
<高頻電源>
在下部基材7，連接有供電線39。在該供電線39，係經由匹配箱(M.B.)41連接有高頻電源43。藉此，便能夠從高頻電源43將例如13.56MHz之高頻電力，經由下部基材7供應至作為下部電極的載置台5。此外，供電線39係經由底壁1a所形成之作為貫穿開口部的供電用開 口45而被導入至處理容器1內。
<背冷式機構>
在底壁1a、絕緣構件6及下部基材7，形成有貫通該些的氣體通路77。該氣體通路77，係經由傳熱氣體供給管78，被連接於氣體供給源25。在該傳熱氣體供給管78，設有2個閥21B、21B、質流控制器(MFC)23B及PCV(Pressure Control Valve)24。且，可經由氣體通路77，將例如He氣體等供給至基板S之背面側的傳熱空間50。亦即，載置台5，係具備有將傳熱氣體供給至基板S之背面而進行冷卻的背冷式機構。被供給至氣體通路77之傳熱氣體，係經由形成於下部基材7與基材5a之邊界的氣體儲存部79，暫時在水平方向擴散之後，從複數個氣孔81噴出至基板S之背側，該複數個氣孔81係貫穿基材5a、第1絕緣膜67及第2絕緣膜71而形成。如此一來，載置台5之冷熱會被傳遞至基板S，且基板S被維持為預定溫度。因此，可在基板S之面內使從載置台5向基板S的熱傳遞均勻，且可防止蝕刻不均勻之發生。
圖2A，係放大表示載置台5之上面之主要部 份的平面圖。又，圖2B，係圖2A中之IIB-IIB線箭視之剖面圖。在本實施形態之電漿蝕刻裝置100中，係以執行後述之處理步驟的方式，可使傳熱氣體輕易地充滿於基板S之背面側的傳熱空間50，由此可知，如圖2A及圖2B所示，複數個氣孔81係設置成偏向於與基板S之背面之 外周部對向的區域。更具體而言，氣孔81，係在載置台5中，被設置成偏向於與從基板S之端部起的距離L為5mm以上20mm以下之範圍內對向的區域。由於從基板S之端部起的距離L為5mm以上20mm以下的範圍內係在形成有元件的區域外，因此，即使在該部位產生蝕刻不均勻，亦不會對良率造成影響。如此一來，在本實施形態之電漿蝕刻裝置100中，係可在與基板S之元件形成區域對向之載置台5的區域中，大幅減少傳熱氣體用之氣孔81的個數，且較佳的係可去掉該區域中之氣孔81，因此，可減低氣孔81所致之蝕刻不均勻的發生。
在下部基材7之內部，係設置有傳熱媒體室 83。該傳熱媒體室83，係構成為經由傳熱媒體導入管83a而導入例如氟系液體等的傳熱媒體，且經由傳熱媒體排出管83b排出並進行循環。該傳熱媒體之熱(例如冷熱)，係經由下部基材7、載置台5及傳熱氣體，傳遞至基板S，從而進行基板S之溫度調節。
<壓力檢測裝置>
在電漿蝕刻裝置100，係設有測量處理容器1內之壓力的壓力計88。壓力計88係與後述之控制部90連接，且以即時的方式將處理容器1內之壓力的測量結果提供至控制部90。
<控制部>
電漿蝕刻裝置100之各構成部，係形成為被連接於控制部90，且藉由控制部90來統籌控制的構成。控制部90，係控制電漿蝕刻裝置100之各構成部的模組控制器(Module Controller)。控制部90，係被連接於未圖示的I/O模組。該I/O模組，係具有複數個I/O部，且被連接於電漿蝕刻裝置100之各終端設備。在I/O部，設有用於控制數位訊號、類比訊號及串聯訊號之輸出入的I/O板。相對於各終端設備的控制訊號，係分別從I/O部輸出。又，來自各終端設備之輸出訊號，係分別被輸入至I/O部。在電漿蝕刻裝置100中，例如舉出質流控制器(MFC)23A、23B、APC閥32、排氣裝置31、高頻電源43等來作為與I/O部連接的終端設備。
接下來，參閱圖3，說明控制部90之硬體構成的一例。控制部90，係具備有主控制部101、如鍵盤或滑鼠等的輸入裝置102、如印表機等的輸出裝置103、顯示裝置104、記憶裝置105、外部介面106及彼此連接該些裝置的匯流排107。主控制部101，係具有CPU(中央處理裝置)111、RAM(隨機存取記憶體)112及ROM(唯讀記憶體)113。記憶裝置105，係只要為可記憶資訊者，則不限於任何形態，例如可以是硬碟裝置或光碟裝置。又，記憶裝置105係對於電腦可讀取之記錄媒體115記錄資訊，又可由記錄媒體115讀取資訊。若記錄媒體115為可記錄資訊者，則不限於任何形態，例如可以是硬碟、光碟、快閃記憶體等。記錄媒體115，係亦可為記錄 了本實施形態之基板處理方法之處理程式的記錄媒體。
在控制部90中，CPU111使用RAM112作為工作區並執行儲存於ROM113或記憶裝置105之程式，藉此，能夠在本實施形態之電漿蝕刻裝置100中對基板S執行電漿蝕刻處理。
<處理步驟>
接下來，說明如上述所構成之電漿蝕刻裝置100的處理動作。圖4，係表示在電漿蝕刻裝置100所進行之本發明之一實施形態之基板處理方法之處理步驟的時序圖。又，圖5~圖10，係說明在該處理步驟之主要工程中之處理容器1內之狀態的工程圖。本實施形態中之較佳的處理步驟，係如圖4所示，可包含工程1~工程5。
(準備工程)
首先，作為前階段之處理，在開放閘閥35的狀態下，將基板S藉由未圖示之搬送裝置的叉具，經由基板搬送用開口33搬入到處理容器1內，且收授至升降銷85。
(工程1)
在工程1中，係如圖5所示，在藉由升降銷85使基板S脫離載置台5之上面的狀態下，將處理容器1內調節成作為真空狀態的壓力P0。亦即，基板搬入後，關閉閘閥35，且使排氣裝置31動作，並將處理容器1內抽真空 至壓力P0(抽真空狀態)。如圖4所示，在該工程1之階段中，係不供給調壓氣體G1、傳熱氣體G2、蝕刻氣體G3之任一。
(工程2)
在工程2中，係如圖6所示，在藉由升降銷85使基板S脫離載置台5之上面的狀態下，經由作為第1氣體供給路徑的氣體供給管19，將調壓氣體G1導入至處理容器1內，且將處理容器1內調節成比壓力P0更大的壓力P1。亦即，在藉由升降銷85保持了基板S的狀態下，一邊使排氣裝置31動作，一邊開放閥21A、21A且從氣體供給源25經由氣體供給管19、氣體導入口17將調壓氣體G1導入到噴頭15之氣體擴散空間15a。此時，藉由質流控制器23A，進行調壓氣體G1的流量控制。又，藉由APC閥32調節排氣路徑之傳導。被導入至氣體擴散空間15a的調壓氣體G1，係進一步經由複數個吐出孔15b而被均勻地吐出至處理容器1內，從而使處理容器1內被維持於壓力P1。另外，如圖4所示，在該工程2之階段中，係不供給傳熱氣體G2及蝕刻氣體G3。又，在工程2中，排氣裝置31之排氣強度係設定成比工程1更弱的調壓。
(工程3)
在工程3中，係如圖7所示，在將處理容器1內保持為壓力P1的狀態下，使升降銷85下降且將基板S載置於 載置台5。藉此，基板S，係被裝設於載置台5上。在基板S之背面與載置台5之上面之間，形成有傳熱空間50。又，由於基板S之背面側的傳熱空間50係形成為封入有調壓氣體G1的狀態，因此，基板S與載置台5之間之傳熱空間50內的壓力係與壓力P1大致相同。另外，如圖4所示，在該工程3之階段中，係不供給傳熱氣體G2及蝕刻氣體G3。又，在工程3中，排氣裝置31之排氣強度係設定成比工程1更弱的調壓。
(工程4)
在工程4中，係如圖8所示，停止將調壓氣體G1導入到處理容器1內，且使基板S靜電吸附之後，開始供給傳熱氣體G2。基板S之靜電吸附，係以從直流電源73經由供電線75對第1絕緣層67與第2絕緣層71之間的電極69施加直流電壓的方式予以進行。且，開放閥21B、21B，經由作為第2氣體供給路徑之傳熱氣體供給管78、氣體通路77、氣體儲存部79，將氣體供給源25之傳熱氣體G2從複數個氣孔81噴射到基板S的背面側，並將基板S與載置台5之間的傳熱空間50調節成壓力P2。此時，藉由質流控制器23B及PCV24進行傳熱氣體G2的流量控制，且將傳熱空間50之壓力調壓成P2。在此，在前段之工程3中，由於在基板S之背面側的傳熱空間50封入有調壓氣體G1，且傳熱空間50內的壓力係大致接近壓力P1的狀態，因此，可以短時間快速地進行對壓力P2的 調節。又，即使在調壓氣體G1與傳熱氣體G2為不同種類的氣體時，亦輕易地被置換成傳熱氣體G2。另外，在該工程4中，在使用有對電漿蝕刻處理帶來影響之可能性的氣體種來作為調壓氣體G1時，如圖4及圖8所示，藉由排氣裝置31進行處理容器1內之調壓氣體G1的排氣，且使處理容器1內之傳熱空間50以外的空間下降至壓力P0為較佳。如圖4所示，在該工程4之階段中，係未供給蝕刻氣體G3。又，在工程4中，排氣裝置31之排氣強度係設定成與工程1相同之抽真空。
(工程5)
在工程5中，係在工程4後，一邊繼續供給傳熱氣體G2且維持傳熱空間50之壓力P2，如圖9所示，一邊將蝕刻氣體G3導入至處理容器1內，從而將除了傳熱空間50之外的處理容器1內調節成壓力P3，並對基板S進行電漿蝕刻處理。在該工程5中，係開放閥21A、21A，從氣體供給源25經由氣體供給管19、氣體導入口17，將蝕刻氣體G3導入到噴頭15之氣體擴散空間15a。此時，藉由質流控制器23A，進行蝕刻氣體G3的流量控制。被導入至氣體擴散空間15a之蝕刻氣體G3，係進一步經由複數個氣體吐出孔15b，被均勻地吐出至載置於載置台5上的基板S。此時，處理容器1內之傳熱空間50以外之空間的壓力P3，係可因應設為目的之蝕刻處理的內容適當地進行設定。在該狀態下，高頻電力係從高頻電源43施 加至載置台5。藉此，在作為下部電極的載置台5與作為上部電極的噴頭15之間會產生高頻電場，而使蝕刻氣體G3解離並電漿化。藉由該電漿，對基板S施予蝕刻處理。另外，在工程5中，排氣裝置31之排氣強度係設定成比工程1更弱的調壓。
(結束工程)
對基板S施予預定時間之蝕刻處理後，停止從高頻電源43施加高頻電力。又，關閉閥21A、21A而停止蝕刻氣體G3之導入之後，如圖10所示，將處理容器1內減壓至預定之壓力，且藉由升降銷85使基板S上升至搬送位置。另外，在本工程中，係使處理容器1內下降至壓力P0為較佳。接下來，開放閘閥35，將基板S從載置台5收授至未圖示之搬送裝置的夾盤，並從處理容器1之基板搬送用開口33搬出基板S。藉由以上之操作，使基板S進行之電漿蝕刻處理結束。
以重複如上述般之處理步驟的方式，可對複數個基板S進行電漿蝕刻處理。
另外，作為調壓氣體G1，在使用不會對電漿蝕刻處理帶來影響的氣體種時，在工程4中，亦可不進行調壓氣體G1的排氣。
在上述的處理步驟，處理容器1內之壓力P0、P1與傳熱空間50之P2的關係，係設成為P1≧P2>P0為較佳，設成P1=P2為更佳。例如，作為壓力P0 係可設成為0~0.67Pa之範圍內，較佳為0.13Pa左右，作為壓力P1係可設成為100~300Pa之範圍內，較佳為200Pa左右，作為壓力P2係可設成為100~300Pa之範圍內，較佳為200Pa左右。如此一來，在工程2及工程3中，以事先將處理容器1內之壓力P1設定成在工程5中所設定之傳熱空間50之壓力P2以上的方式，形成為在基板S之背面側的傳熱空間50封入有調壓氣體G1的狀態。在此，在使用與傳熱氣體G2相同種類的氣體作為調壓氣體G1時，由於可利用在傳熱空間50所封入之調壓氣體G1直接作為傳熱氣體G2，因此，可快速且效率良好地進行基板S之溫度調節。另一方面，在使用與傳熱氣體G2不同種類的氣體作為調壓氣體G1時，係以在工程4之後使在傳熱空間50所封入之狀態的調壓氣體G1輕易地置換成傳熱氣體G2的方式，可快速且效率良好地進行基板S的溫度調節。如此一來，可提高從載置台5向基板S的熱傳導效率，且在基板S的面內抑制溫度之不均勻。其結果，可防止例如蝕刻不均勻等之處理不均勻。
作為在上述處理步驟所使用的調壓氣體G1， 係可使用與傳熱氣體G2相同種類的氣體。該情況下，作為調壓氣體G1及傳熱氣體G2，例如使用氦氣、氮氣等為較佳。
又，亦可使用與傳熱氣體G2不同種類的氣體 作為調壓氣體G1。例如，調壓氣體G1為氮氣時，係使用氦氣作為傳熱氣體G2，調壓氣體G1為氦氣時，係使用氮 氣作為傳熱氣體G2。
接下來，在與習知技術之對比，說明本發明之作用效果。圖11，係說明作為比較例，習知技術之基板處理方法的主要工程中之處理容器內之狀態的工程圖。圖11(a)，係表示對應於上述實施形態之工程1的工程(參閱圖5)。亦即，在基板搬入後，關閉閘閥35，且藉由升降銷85使基板S脫離載置台5之上面的狀態下，使排氣裝置31動作，將處理容器1內調節成作為真空狀態的壓力P0。
接下來，圖11(b)，係表示對應於上述實施形態之工程3的工程(參閱圖7)但是，與工程3不同，以將處理容器1內保持為壓力P0的狀態(抽真空狀態)，使升降銷85下降且將基板S載置於載置台5。藉此，基板S，係被裝設於載置台5上。在基板S之背面與載置台5之上面之間，形成有傳熱空間50。
接下來，在圖11(c)中，係在將基板S載置於載置台5的狀態下，以從直流電源73經由供電線75對電極69施加直流電壓的方式，使基板S靜電吸附。且，經由作為第2氣體供給路徑之傳熱氣體供給管78、氣體通路77、氣體儲存部79，從複數個氣孔81朝向基板S之背面側供給傳熱氣體G2，並將基板S與載置台5之間的傳熱空間50保持為壓力P2，且經由氣體供給管19將蝕刻氣體G3導入至處理容器1內，且將除了傳熱空間50之外的處理容器1內調節成壓力P3，從而處理基板S。
如圖11(a)~(c)所示，習知技術之基板處 理方法，係在圖4之時序圖中，不加以設置相當於工程2及工程4的工程。亦即，從將處理容器1內設成為壓力P0的狀態[圖11(a)]，立即將基板S載置於載置台5[圖11(b)]，且開始導入蝕刻氣體G3及傳熱氣體G2[圖11(c)]。因此，當基板S為大型時，對直至將傳熱氣體均等地填充於基板S之背面側的傳熱空間50而言耗費時間，導致生產率下降且難以進行傳熱氣體所致之溫度控制，且在基板S面內容易產生溫度不均勻的問題。又，必須涵蓋載置台5之全面設置多數個傳熱氣體用之氣孔81。
對此，本實施形態之基板處理方法，係在工 程2中，以藉由升降銷85使基板S脫離載置台5之上面的狀態，將調壓氣體G1導入至處理容器1內，且進行將處理容器1內調節成比壓力P0更大的的壓力P1的步驟之後，在工程3中使基板S載置於載置台5。藉此，可使傳熱氣體G2輕易地充滿於基板S之背面側的傳熱空間50。 因此，可提高傳熱氣體G2所致之傳熱效率，且在基板S面內提高處理之均勻性。
又，在本實施形態之電漿蝕刻裝置100中， 由於可輕易地使傳熱氣體G2充滿於基板S之背面側的傳熱空間50，因此，相較於習知技術，可大幅減少傳熱氣體G2用之氣孔81的個數。具體而言，可設置成使複數個氣孔81偏向於與基板S之背面之外周部對向的區域。例 如，在本實施形態之電漿蝕刻裝置100中，如圖2A及圖2B所示，氣孔81，係在載置台5中，被設置成偏向於與從基板S之端部起的距離L為5mm以上20mm以下之範圍內對向的區域。由於從基板S之端部起的距離L為5mm以上20mm以下的範圍內係在形成有元件的區域外，因此，即使在該部位產生蝕刻不均勻，亦不會對製品之良率造成影響。如此一來，在本實施形態之電漿蝕刻裝置100中，係可在與形成有基板S之元件之區域對向的載置台5上之區域中，大幅減少傳熱氣體用之氣孔81的個數，且可減低氣孔81所致之蝕刻不均勻的發生。藉此，可在基板S之面內提高處理的均勻性。
以上，雖以例示之目的詳細說明了本發明之 實施形態，但本發明並不限於上述實施形態，亦可進行各種變形。例如，本發明，並不限於以FPD用基板為處理對象的電漿處理裝置，亦可適用於以例如半導體晶圓為處理對象的電漿處理容器。又，不限於電漿蝕刻裝置，亦可適用於例如進行電漿灰化處理的灰化裝置、進行電漿CVD處理或電漿擴散處理的電漿成膜裝置、其他電漿處理裝置。
又，在上述實施形態中，雖係設成為使傳熱 氣體G2從共通的氣體供給源25供給蝕刻氣體或調壓氣體的構成，但亦可設置其他的傳熱氣體專用的供給源，且該處起將傳熱氣體G2供給至傳熱空間50。

Claims (17)

  1. 一種基板處理方法，係一邊對基板之背面側供給傳熱氣體一邊進行處理，該基板處理方法係使用具備有下述之處理裝置，其包含：處理容器，收容被處理體且可將內部保持為真空；載置台，在前述處理容器內載置前述基板，且具有朝向前述基板之背面側噴射前述傳熱氣體的複數個氣孔；支撐構件，被設置成可對前述載置台之上面突出/沒入進行位移，且將前述基板支撐於使脫離前述載置台之上面的位置；第1氣體供給路徑，對前述處理容器內供給氣體；第2氣體供給路徑，連通於前述氣孔；流量調節裝置，被設於前述第1氣體供給路徑，且調節前述氣體的供給流量；壓力檢測裝置，檢測前述處理容器內的壓力；排氣路徑，被連接於前述處理容器；閥，可變地調節前述排氣路徑之傳導度；及排氣裝置，被連接於前述排氣路徑，且包含有以下步驟：在藉由前述支撐構件使前述基板脫離前述載置台之上面的狀態下，將前述處理容器內調節成作為真空狀態之壓力P0的步驟；在藉由前述支撐構件使前述基板脫離前述載置台之上面的狀態下，經由前述第1氣體供給路徑將調壓氣體導入 至前述處理容器內，且將前述處理容器內調節成比前述壓力P0更高之壓力P1的步驟；在將前述處理容器內保持為前述壓力P1的狀態下，使前述支撐構件下降，並將前述基板載置於前述載置台的步驟；在將前述基板載置於前述載置台的狀態下，停止向前述處理容器內導入調壓氣體，且經由前述第2氣體供給路徑及前述氣孔，朝向前述基板之背面側供給前述傳熱氣體，而將前述基板與前述載置台之間的傳熱空間保持為壓力P2的步驟；及一邊維持前述傳熱空間之前述壓力P2，一邊經由前述第1氣體供給路徑，將處理氣體導入至前述處理容器內，且將除了前述傳熱空間以外之前述處理容器內調節成壓力P3，從而處理前述基板的步驟。
  2. 如申請專利範圍第1項之基板處理方法，其中，在將前述傳熱空間保持為壓力P2的步驟中，從前述處理容器內對前述調壓氣體進行排氣。
  3. 如申請專利範圍第1或2項之基板處理方法，其中，前述壓力P0、P1、P2的關係，係P1≧P2>P0。
  4. 如申請專利範圍第1或2項的基板處理方法，其中，使用與前述傳熱氣體相同種類的氣體作為前述調壓氣 體。
  5. 如申請專利範圍第4項之基板處理方法，其中，前述調壓氣體及前述傳熱氣體，係氦氣。
  6. 如申請專利範圍第1或2項的基板處理方法，其中，使用與前述傳熱氣體不同種類的氣體作為前述調壓氣體。
  7. 如申請專利範圍第6項之基板處理方法，其中，前述調壓氣體係氮氣或氦氣，前述傳熱氣體係亦氦氣或氮氣。
  8. 如申請專利範圍第2項的基板處理方法，其中，在將前述傳熱空間保持為壓力P2的步驟中，係使前述處理容器內下降至前述壓力P0。
  9. 如申請專利範圍第1、2、8項中之任一項的基板處理方法，其中，從前述氣孔朝向前述基板之背面的外周部，噴射前述傳熱氣體。
  10. 如申請專利範圍第9項的基板處理方法，其中，前述氣孔，係從前述基板之端部朝向5mm以上20mm以下之範圍內的背面噴射前述傳熱氣體。
  11. 如申請專利範圍第1、2、8、10項中之任一項的基板處理方法，其中，對前述基板進行電漿處理者。
  12. 一種基板處理裝置，係一邊對基板之背面側供給 傳熱氣體一邊進行處理，該基板處理裝置，係具備：處理容器，收容被處理體且可將內部保持為真空；載置台，在前述處理容器內載置前述基板，且具有朝向前述基板之背面側噴射前述傳熱氣體的複數個氣孔；支撐構件，被設置成可對前述載置台之上面突出/沒入進行位移，且將前述基板支撐於使脫離前述載置台之上面的位置；第1氣體供給路徑，對前述處理容器內供給氣體；第2氣體供給路徑，連通於前述氣孔；流量調節裝置，被設於前述第1氣體供給路徑，且調節前述氣體的供給流量；壓力檢測裝置，檢測前述處理容器內的壓力；排氣路徑，被連接於前述處理容器；閥，可變地調節前述排氣路徑之傳導度；排氣裝置，被連接於前述排氣路徑，及控制部，控制前述基板處理裝置之各構成部，從而處理前述基板，前述控制部，係以進行下述之步驟的方式加以控制，其包括：在藉由前述支撐構件使前述基板脫離前述載置台之上面的狀態下，將前述處理容器內調節成作為真空狀態之壓力P0的步驟；在藉由前述支撐構件使前述基板脫離前述載置台之上面的狀態下，經由前述第1氣體供給路徑將調壓氣體導入 至前述處理容器內，且將前述處理容器內調節成比前述壓力P0更高之壓力P1的步驟；在將前述處理容器內保持為前述壓力P1的狀態下，使前述支撐構件下降，並將前述基板載置於前述載置台的步驟；在將前述基板載置於前述載置台的狀態下，停止向前述處理容器內導入調壓氣體，且經由前述第2氣體供給路徑及前述氣孔，朝向前述基板之背面側供給前述傳熱氣體，而將前述基板與前述載置台之間的傳熱空間保持為壓力P2的步驟；及一邊維持前述傳熱空間之前述壓力P2，一邊經由前述第1氣體供給路徑，將處理氣體導入至前述處理容器內，且將除了前述傳熱空間以外之前述處理容器內調節成壓力P3，從而處理前述基板的步驟。
  13. 如申請專利範圍第12項之基板處理裝置，其中，在將前述傳熱空間保持為壓力P2的步驟中，從前述處理容器內對前述調壓氣體進行排氣。
  14. 如申請專利範圍第13項之基板處理裝置，其中，前述壓力P0、P1、P2的關係，係P1≧P2>P0。
  15. 如申請專利範圍第12~14項中之任一項的基板處理裝置，其中， 前述氣孔，係設置成偏向於與前述基板背面之外周部對向的區域。
  16. 如申請專利範圍第15項的基板處理裝置，其中，前述氣孔，係設置成偏向於與從前述基板之端部起5mm以上20mm以下之範圍內之背面對向的區域。
  17. 如申請專利範圍第12~14項中之任一項的基板處理裝置，其中，前述基板處理裝置，係更具備有用於在前述處理容器內使電漿生成之高頻電源的電漿處理裝置。
TW103119554A 2013-06-11 2014-06-05 Substrate processing method and substrate processing device TWI631613B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-122547 2013-06-11
JP2013122547A JP6184760B2 (ja) 2013-06-11 2013-06-11 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
TW201515090A TW201515090A (zh) 2015-04-16
TWI631613B true TWI631613B (zh) 2018-08-01

Family

ID=52140441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103119554A TWI631613B (zh) 2013-06-11 2014-06-05 Substrate processing method and substrate processing device

Country Status (4)

Country Link
JP (1) JP6184760B2 (zh)
KR (1) KR101760982B1 (zh)
CN (1) CN104241087B (zh)
TW (1) TWI631613B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681402B (zh) * 2015-03-16 2018-03-16 京东方科技集团股份有限公司 基板加热装置和基板加热方法
JP6468213B2 (ja) * 2016-02-19 2019-02-13 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP6560818B2 (ja) * 2016-03-31 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板装填方法、プログラムおよび基板処理装置
JP6667412B2 (ja) * 2016-09-30 2020-03-18 東京エレクトロン株式会社 基板処理装置
JP7030414B2 (ja) * 2017-02-14 2022-03-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及びその装置
CN110021536B (zh) * 2018-01-10 2023-03-31 弘塑科技股份有限公司 基板处理装置
JP7199200B2 (ja) * 2018-11-01 2023-01-05 東京エレクトロン株式会社 基板載置台、基板処理装置及び基板処理方法
KR102323579B1 (ko) * 2020-12-18 2021-11-09 피에스케이 주식회사 기판 처리 방법 및 기판 처리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201236097A (en) * 2010-11-02 2012-09-01 Tokyo Electron Ltd Substrate processing method and storage medium storing program for executing the method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07102372A (ja) * 1993-10-01 1995-04-18 Nissin Electric Co Ltd 被処理物の真空処理方法及び装置
US6592673B2 (en) * 1999-05-27 2003-07-15 Applied Materials, Inc. Apparatus and method for detecting a presence or position of a substrate
KR20040070008A (ko) * 2003-01-29 2004-08-06 쿄세라 코포레이션 정전척
JP4493638B2 (ja) * 2006-10-12 2010-06-30 株式会社アルバック 真空処理方法
JP5269335B2 (ja) * 2007-03-30 2013-08-21 東京エレクトロン株式会社 プラズマ処理装置
JP5188385B2 (ja) * 2008-12-26 2013-04-24 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理装置の運転方法
JP5496837B2 (ja) * 2009-09-28 2014-05-21 東京エレクトロン株式会社 被処理体の冷却方法、冷却装置及びコンピュータ読み取り可能な記憶媒体
JP2012084654A (ja) * 2010-10-08 2012-04-26 Panasonic Corp ドライエッチング装置および基板の除電方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201236097A (en) * 2010-11-02 2012-09-01 Tokyo Electron Ltd Substrate processing method and storage medium storing program for executing the method

Also Published As

Publication number Publication date
JP6184760B2 (ja) 2017-08-23
CN104241087B (zh) 2018-01-26
KR101760982B1 (ko) 2017-07-24
JP2014241319A (ja) 2014-12-25
KR20140144647A (ko) 2014-12-19
CN104241087A (zh) 2014-12-24
TW201515090A (zh) 2015-04-16

Similar Documents

Publication Publication Date Title
TWI631613B (zh) Substrate processing method and substrate processing device
JP6812224B2 (ja) 基板処理装置及び載置台
CN100431097C (zh) 上部电极、等离子体处理装置和等离子体处理方法
TWI692837B (zh) 升舉頂針元件、靜電夾盤及其所在的處理裝置
TWI494995B (zh) Buffer plate and substrate processing device
JP4850811B2 (ja) 載置台、処理装置および処理システム
US10418258B2 (en) Mounting table temperature control device and substrate processing apparatus
TW201921483A (zh) 電漿處理裝置
KR102569911B1 (ko) 포커스 링 및 기판 처리 장치
JP2009152345A (ja) プラズマ処理装置およびプラズマ処理方法
CN103824800A (zh) 基板载置台和基板处理装置
KR102061969B1 (ko) 기판 처리 장치
KR101297711B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
JP2007220926A (ja) プラズマ処理装置及びプラズマ処理方法
TW201535563A (zh) 基板處理裝置、噴淋板及基板處理方法
JP5138195B2 (ja) 伝熱ガス供給機構および伝熱ガス供給方法、ならびに基板処理装置および基板処理方法
KR20080026340A (ko) 배플 플레이트를 구비한 플라즈마 처리 장치
KR101079224B1 (ko) 상부전극 어셈블리 및 플라즈마 처리 장치
JPWO2005055298A1 (ja) プラズマ処理装置及びマルチチャンバシステム
JP7145625B2 (ja) 基板載置構造体およびプラズマ処理装置
TW202401634A (zh) 基板載置台、基板處理裝置及基板處理方法(二)
WO2021256302A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP6794937B2 (ja) プラズマ処理装置
KR100683255B1 (ko) 플라즈마 처리 장치 및 배기 장치
TW202401649A (zh) 基板載置台、基板處理裝置及基板處理方法(一)