TWI622995B - 具有多個寫入埠之記憶體 - Google Patents

具有多個寫入埠之記憶體 Download PDF

Info

Publication number
TWI622995B
TWI622995B TW104139479A TW104139479A TWI622995B TW I622995 B TWI622995 B TW I622995B TW 104139479 A TW104139479 A TW 104139479A TW 104139479 A TW104139479 A TW 104139479A TW I622995 B TWI622995 B TW I622995B
Authority
TW
Taiwan
Prior art keywords
write
array
multiplexer
storage element
memory
Prior art date
Application number
TW104139479A
Other languages
English (en)
Other versions
TW201635284A (zh
Inventor
古 楊
法克魯丁 阿里 波拉
穆迪特 巴哈賈瓦
安迪 旺坤 陳
耀功 莊
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201635284A publication Critical patent/TW201635284A/zh
Application granted granted Critical
Publication of TWI622995B publication Critical patent/TWI622995B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Static Random-Access Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一種記憶體2包含一規則儲存元件陣列4。將一規則寫入多工器陣列8提供於該規則儲存元件陣列4外部。儲存元件節距與寫入多工器節距相匹配。該等寫入多工器10支援複數個寫入埠。當形成一記憶體設計2時，可依據所支援之寫入埠之所要數目而選擇一寫入多工器陣列8之一給定例項，且此與儲存元件陣列4之一共同形式組合。

Description

具有多個寫入埠之記憶體
本發明係關於資料處理系統之領域。更特定言之，本發明係關於具有多個寫入埠之記憶體。
已知提供具有多個寫入埠之記憶體。藉由組合式儲存元件與多工器之一陣列提供此等記憶體。隨著寫入埠之數目之變化，於是需要重新設計陣列內之元件以支援新的寫入埠數目。存在由至各儲存元件之扇入(fan in)引起的引起影響記憶體之可靠操作之困難。
從一態樣觀點，本發明提供一種記憶體，其包括：一規則儲存元件陣列；一規則寫入多工器陣列，各寫入多工器用以自複數個位元線中選擇一作用中位元線，以將寫入資料寫入至該規則儲存元件陣列內之一選定儲存元件。
從另一態樣觀點，本發明提供一種記憶體，其包括：一規則儲存元件構件陣列，其用於儲存資料位元；一規則寫入多工器構件陣列，其用於切換，各寫入多工器構件用於自複數個位元線中選擇一作用中位元線，以將寫入資料寫入至該規則儲存元件構件陣列內之一選定儲存元件構件。
從進一步態樣觀點，本發明提供一種形成表示一記憶體之一設 計的資料之方法，該方法包括以下步驟：選擇一儲存元件陣列以形成該記憶體之部分；自提供不同數目個寫入埠之複數個寫入多工器陣列中選擇具有給定數目個寫入埠之一選定寫入多工器陣列，以形成該記憶體之部分；及將該選定寫入多工器陣列佈置於該設計內，各寫入多工器用以自複數個位元線中選擇一作用中位元線，以將寫入資料寫入至該儲存元件陣列內之一選定儲存元件。
自闡釋性實施例之以下實施方式將明白本發明之上述及其他目的、特徵及優點，將結合隨附圖式閱讀實施方式。
2‧‧‧記憶體/記憶體設計
4‧‧‧規則儲存元件陣列/儲存元件陣列
6‧‧‧儲存元件
8‧‧‧規則寫入多工器陣列/寫入多工器陣列
10‧‧‧寫入多工器
12‧‧‧位元線/規則讀取多工器陣列
14‧‧‧位元線/讀取多工器
16‧‧‧傳輸閘
18‧‧‧鎖存器
20‧‧‧節點
22‧‧‧預充電電晶體
24‧‧‧弱保持器電晶體
26‧‧‧反相器
28‧‧‧放電電晶體
30‧‧‧步驟
32‧‧‧步驟
34‧‧‧步驟
36‧‧‧步驟
圖1示意性地繪示包含多個寫入埠及多個讀取埠之一記憶體；圖2示意性地繪示一儲存元件S及一骨牌(domino)多工器A；及圖3係示意性地繪示產生一記憶體設計時之寫入埠組態之一流程圖。
此記憶體具有儲存元件陣列及寫入多工器陣列兩者皆為規則陣列(例如，具有一週期性重複結構)之特徵組合。此配置有利於搭配可提供如由一特定使用所需之不同數目個寫入埠的規則寫入多工器陣列之多種不同形式來重用規則儲存元件陣列。此外，在一些實例實施例中，將一規則寫入多工器陣列配置於規則儲存元件陣列外部使能夠解決與例如自多工器至儲存元件的一大扇入相關聯之一些操作困難。
在本發明之一些實施例中，選定儲存元件可受控於一共同字線信號，當複數個寫入位元線之任一者被選擇為一作用中位元線時，該共同字線信號將儲存元件切換至一寫入狀態以儲存寫入資料。共同字線信號可為與個別寫入位元線相關聯之字線信號之一OR。使用一共 同字線信號來控制儲存元件有助於解決與至儲存元件之扇入相關聯之問題。
雖然將明白，寫入多工器可採取數種不同形式，但在此內容背景中，良好運作之一形式係一骨牌邏輯寫入多工器，其用以將作用中位元線連接至一經預充電節點，且依據作用中位元線上之寫入資料之值而選擇性地對該經預充電節點放電。
接著，經預充電節點上之電荷之改變可經由一反相器連接至選定儲存元件。
當儲存元件節距與寫入多工器節距相匹配時，可有利於準備搭配具有不同數目個寫入埠之不同規則寫入多工器陣列來重用規則儲存元件陣列，此係因為可避免連接佈線之重大更改。
另外，記憶體可具有佈置於規則儲存元件陣列外部之一規則讀取多工器陣列，其中各讀取多工器用以自複數個位元線中選擇一作用中位元線以自規則儲存元件陣列內之一選擇性儲存元件讀取讀取資料。此一配置有利於搭配含有不同數目個讀取埠之不同規則讀取多工器陣列來重用規則儲存元件陣列。
雖然本發明之記憶體可於多種不同情形中使用，但此一陣列之一特定應用係用作期望多個寫入埠存取之一暫存器檔案。
當根據本發明設計一記憶體時，可選擇具有一給定儲存容量之一儲存元件陣列以使用。此一陣列通常將具有儲存元件之一預先判定之縱橫比及一預先判定之節距。接著，可使用提供不同數目個寫入埠之寫入多工器陣列之一設計程式庫來選擇一寫入多工器陣列以使用，而針對所涉及之應用具有所要數目個寫入埠。儲存元件陣列與寫入多工器陣列之分離有利於儲存元件陣列之形式及寫入多工器陣列之形式的準獨立選擇。接著，將寫入多工器陣列佈置於設計內之儲存元件陣列外部，其中各寫入多工器用以自複數個位元線中選擇一作用中位元 線，以將資料寫入至儲存元件陣列內之一選定儲存元件。
同樣地，選擇寫入埠之數目以搭配一給定儲存元件陣列使用的自由亦可適用於選擇提供所要數目個讀取埠以存取相同儲存元件陣列之讀取多工器陣列。
圖1示意性地繪示一記憶體2，其包含包括個別儲存元件6之一儲存元件陣列4。儲存元件陣列4係具有一重複週期性結構之一規則陣列。此等規則陣列有助於高密度、高效率記憶體實施方案。
將包括個別寫入多工器10之一規則寫入多工器陣列8佈置於儲存元件陣列4外部。寫入多工器10之各者用以選擇供應至複數個位元線14之一者之寫入資料以連接至一位元線12，該複數個位元線14係對應於多個寫入埠之輸入端。位元線14之一選定位元線係用於一給定寫入之作用中位元線。
來自一給定寫入多工器10之位元線12專用於規則儲存元件陣列4內之一個別儲存元件6。因此，如所繪示，對於儲存元件之各行，提供有一寫入多工器堆疊，其中一寫入多工器10專用於行內之各儲存元件。因此，寫入多工器陣列8執行用以選擇規則儲存元件陣列4內之列之列多工以及寫入埠選擇兩者。在圖1中繪示之實例中，包括儲存元件SE00、SE01、…之儲存元件行將具有基於該行產生的八個位元線12，其中此等個別位元線12專用於對應個別儲存元件6。
如圖1中所繪示，寫入多工器10之節距與儲存元件6之行節距相匹配。規則寫入多工器陣列8之不同版本可經提供以支援不同數目個寫入埠，且此等不同版本可具有與透過個別位元線12提供之規則儲存元件陣列4之一共同介面。因此，若儲存元件之各行具有自其產生的八個位元線12，則可提供規則寫入多工器陣列8之不同版本以針對儲存元件6之各行接受且驅動此等相同八個個別位元線12。藉由定位於儲存元件6之規則陣列外部之寫入多工器10本身內之變動而調節對不 同數目個寫入埠之支援。
如圖1中將可見，記憶體2可具有包括個別讀取多工器14之一規則讀取多工器陣列12，該等個別讀取多工器14用以自複數個輸出位元線選擇一作用中位元線以自規則儲存元件陣列4內之一選定儲存元件6讀取資料。
圖2示意性地繪示一儲存元件6及一寫入多工器10之一例示性形式。儲存元件6包括受控於一共同字線信號(OR_WWL)之一反相版本之一傳輸閘16。此共同字線信號OR_WWL可由與個別寫入埠相關聯之全部個別寫入字線信號WWL<8：0>之一邏輯OR產生。儲存元件6亦包含一鎖存器18，其採用由共同字線信號(其之一反相形式)中斷之回饋來將一資料值儲存於儲存元件6內。當期望寫入至儲存元件6時，傳輸閘16開啟(open)(呈現可傳輸性)且鎖存器18內之回饋停用，使得由內部位元線intBL載送之信號值自寫入多工器10傳遞通過傳輸閘16而至鎖存器18中。當共同字線信號在寫入操作之後改變狀態時，傳輸閘16關閉且鎖存器18內之回饋復原，使得將經擷取之寫入資料值保持於鎖存器18內。
寫入多工器10具有一骨牌邏輯多工器之形式。一節點20透過一預充電電晶體22預充電。弱保持器電晶體24之一配置用以維持節點20所驅動至之值。節點20藉由一反相器26(其充當對來自位元線12之雜訊之一屏蔽)耦合至位元線12(intBL)，其通至規則儲存元件陣列4中且能夠將一寫入資料值寫入至鎖存器18，如上文論述。
將複數個放電電晶體28連接至節點20。針對各寫入埠提供一放電電晶體28。在所繪示之實例中，存在九個寫入埠。若針對一給定寫入埠x確證寫入字線WWL<x>，則用於該寫入埠之放電電晶體28將開啟，使得若對應寫入位元線WBL<x>上之寫入資料值為低，則節點20將透過放電電晶體28放電。若寫入資料值為高，則節點20將保持充 電。因此，依據所確證之寫入字線WWL<8：0>，一對應放電電晶體28將開啟且一對應位元線值WBL<8：0>將施加至節點20，該值自節點20寫入至鎖存器18中。在任一給定時間僅確證一個寫入字線WWL<8：0>。
圖3示意性地繪示用於形成表示一記憶體之一設計的資料之一方法。此表示可在複數個不同層級(視圖)之一或多者處，諸如一佈局視圖、一時序圖、一功率視圖等。在步驟30，選擇具有一給定容量、縱橫比及儲存元件節距之一儲存元件陣列4。接著，步驟32判定包括適於搭配來自步驟30之選定儲存元件陣列使用之複數個寫入多工器陣列之一集合。此等不同寫入多工器陣列可支援不同數目個寫入埠。接著，步驟34選擇寫入多工器陣列之一者以使用。使用者可指定例如其等希望提供之寫入埠之數目，且此可用以驅使對應用於該設計之該寫入多工器陣列之選擇。接著，步驟36用以選擇且定位寫入多工器陣列使其鄰近於儲存元件陣列且在儲存元件陣列外部，且在通過儲存元件陣列之位元線與自寫入多工器陣列輸出之位元線之間進行電連接。
儘管本文中已參考隨附圖式詳細描述本發明之闡釋性實施例，但應瞭解，本發明不限於該等精確實施例，且在不脫離如由隨附申請專利範圍定義之本發明之範疇及精神之情況下，熟習此項技術者可影響其中之各種改變、新增及修改。例如，在不脫離本發明之範疇之情況下，可進行附屬請求項之特徵與獨立請求項之特徵之各種組合。

Claims (19)

  1. 一種記憶體，其包括：一規則儲存元件陣列；及一規則寫入多工器陣列，各寫入多工器自複數個位元線中選擇一作用中位元線，以將寫入資料寫入至該規則儲存元件陣列內之一選定儲存元件，其中該寫入多工器將該作用中位元線經由一放電電晶體連接至一經預充電節點，且依據耦合至該放電電晶體之一閘極之一經確證寫入字線，該寫入多工器施加一對應位元線值至該經預充電節點，其中該寫入多工器具有連接於該經預充電節點及該選定儲存元件之間之一反相器及至少一保持器電晶體，使得該經預充電節點經由該反相器耦合至該選定儲存元件，其中該反相器之一輸出連接至該至少一保持器電晶體之一閘極，且該至少一保持器電晶體之一輸出於該經預充電節點連接至該反相器之一輸入，及其中該至少一保持器電晶體係基於該反相器之該輸出而被啟用以維持該放電節點被驅動至之該對應位元線值。
  2. 如請求項1之記憶體，其中該規則寫入多工器陣列佈置於該規則儲存元件陣列外部。
  3. 如請求項1之記憶體，其中該選定儲存元件受控於一共同字線信號，當該複數個寫入位元線之任一者被選擇為一作用中位元線時，該共同字線信號將該選定儲存元件切換至一寫入狀態以儲存該寫入資料。
  4. 如請求項3之記憶體，其中該寫入多工器接收複數個個別字線信 號，各個別字線信號指示該複數個寫入位元線之一對應寫入位元線是否應由該寫入多工器選擇為該作用中寫入位元線。
  5. 如請求項4之記憶體，其包括一OR電路，該OR電路用以將該共同字線信號產生為該複數個個別字線信號之一邏輯OR。
  6. 如請求項3之記憶體，該選定儲存元件包括由該共同字線信號切換之傳輸閘及具有由該共同字線信號中斷的回饋之一鎖存器。
  7. 如請求項1之記憶體，其中該寫入多工器包括一骨牌邏輯寫入多工器，其用以將該作用中位元線連接至該經預充電節點且依據該寫入資料之一值而選擇性地對該經預充電節點放電。
  8. 如請求項1之記憶體，其中該反相器經形成以屏蔽到達該經預充電節點之該複數個位元線中出現的雜訊。
  9. 如請求項1之記憶體，其中該規則儲存元件陣列之一儲存元件節距與該規則寫入多工器陣列之一寫入多工器節距相匹配。
  10. 如請求項1之記憶體，其包括佈置於該規則儲存元件陣列外部之一規則讀取多工器陣列，各讀取多工器用以自複數個位元線中選擇一作用中位元線，以自該規則儲存元件陣列內之一選擇儲存元件讀取讀取資料。
  11. 如請求項1之記憶體，其中該規則儲存元件陣列用作一暫存器檔案。
  12. 如請求項1之記憶體，其中該對應位元線值自該經預充電節點被寫入至一鎖存器。
  13. 一種記憶體，其包括：一規則儲存元件構件陣列，其用於儲存資料位元；及一規則寫入多工器構件陣列，其用於切換，各寫入多工器構件用於自複數個位元線中選擇一作用中位元線，以將寫入資料寫入至該規則儲存元件構件陣列內之一選定儲存元件構件， 其中該寫入多工器將該作用中位元線經由一放電電晶體連接至一經預充電節點，且依據耦合至該放電電晶體之一閘極之一經確證寫入字線，該寫入多工器施加一對應位元線值至該經預充電節點，其中該寫入多工器具有連接於該經預充電節點及該選定儲存元件之間之一反相器及至少一保持器電晶體，使得該經預充電節點經由該反相器耦合至該選定儲存元件，其中該反相器之一輸出連接至該至少一保持器電晶體之一閘極，且該至少一保持器電晶體之一輸出於該經預充電節點連接至該反相器之一輸入，及其中該至少一保持器電晶體係基於該反相器之該輸出而被啟用以維持該放電節點被驅動至之該對應位元線值。
  14. 一種形成表示一記憶體之一設計的資料之方法，該方法包括：選擇一儲存元件陣列以形成該記憶體之部分；自提供不同數目個寫入埠之複數個寫入多工器陣列中選擇具有給定數目個寫入埠之一選定寫入多工器陣列，以形成該記憶體之部分；及將該選定寫入多工器陣列佈置於該設計內，各寫入多工器自複數個位元線中選擇一作用中位元線，以將寫入資料寫入至該儲存元件陣列內之一選定儲存元件，其中該寫入多工器將該作用中位元線經由一放電電晶體連接至一經預充電節點，且依據耦合至該放電電晶體之一閘極之一經確證寫入字線，該寫入多工器施加一對應位元線值至該經預充電節點，其中該寫入多工器具有連接於該經預充電節點及該選定儲存元件之間之一反相器及至少一保持器電晶體，使得該經預充電 節點經由該反相器耦合至該選定儲存元件，其中該反相器之一輸出連接至該至少一保持器電晶體之一閘極，且該至少一保持器電晶體之一輸出於該經預充電節點連接至該反相器之一輸入，及其中該至少一保持器電晶體係基於該反相器之該輸出而被啟用以維持該放電節點被驅動至之該對應位元線值。
  15. 如請求項14之方法，其中該儲存元件陣列係一規則儲存元件陣列。
  16. 如請求項15之方法，其中該寫入多工器陣列係一規則儲存寫入多工器陣列。
  17. 如請求項16之方法，其中該規則儲存元件陣列之一儲存元件節距與該規則寫入多工器陣列之一寫入多工器節距相匹配。
  18. 如請求項14之方法，其包括：自提供不同數目個讀取埠之複數個讀取多工器陣列中選擇具有給定數目個讀取埠之一選定讀取多工器陣列；及將該選定讀取多工器陣列佈置於該記憶體內之該儲存元件陣列外部，各讀取多工器用以自複數個位元線中選擇一作用中位元線，以自該儲存元件陣列內之一選定儲存元件讀取讀取資料。
  19. 如請求項14之方法，其中該儲存元件陣列用作一暫存器檔案。
TW104139479A 2014-12-23 2015-11-26 具有多個寫入埠之記憶體 TWI622995B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/581,229 2014-12-23
US14/581,229 US9721624B2 (en) 2014-12-23 2014-12-23 Memory with multiple write ports

Publications (2)

Publication Number Publication Date
TW201635284A TW201635284A (zh) 2016-10-01
TWI622995B true TWI622995B (zh) 2018-05-01

Family

ID=56130188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139479A TWI622995B (zh) 2014-12-23 2015-11-26 具有多個寫入埠之記憶體

Country Status (3)

Country Link
US (1) US9721624B2 (zh)
KR (1) KR101884190B1 (zh)
TW (1) TWI622995B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847214B2 (en) * 2017-09-25 2020-11-24 Taiwan Semiconductor Manufacturing Company Limited Low voltage bit-cell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198094A1 (en) * 2002-04-11 2003-10-23 Fujitsu Limited Multi-port memory cell
US20060171211A1 (en) * 2005-01-28 2006-08-03 Hynix Semiconductor Inc. Semiconductor memory device and method for multiplexing write data thereof
US20090116324A1 (en) * 2007-11-07 2009-05-07 Todd A Christensen Apparatus for Guaranteed Write Through in Domino Read SRAM'S
US20110241744A1 (en) * 2008-08-28 2011-10-06 Aspen Acquisition Corporation Latch-based implementation of a register file for a multi-threaded processor
US20140321217A1 (en) * 2013-04-30 2014-10-30 Qualcomm Incorporated Apparatus and method for reading data from multi-bank memory circuits

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042007A (en) * 1990-02-26 1991-08-20 Eastman Kodak Company Apparatus for transposing digital data
EP0461904A3 (en) * 1990-06-14 1992-09-09 Creative Integrated Systems, Inc. An improved semiconductor read-only vlsi memory
US5440506A (en) * 1992-08-14 1995-08-08 Harris Corporation Semiconductor ROM device and method
DE69523354T2 (de) * 1994-02-25 2002-07-11 Toshiba Kawasaki Kk Multiplexer
US5481495A (en) * 1994-04-11 1996-01-02 International Business Machines Corporation Cells and read-circuits for high-performance register files
US5629901A (en) * 1995-12-05 1997-05-13 International Business Machines Corporation Multi write port register
KR100228339B1 (ko) * 1996-11-21 1999-11-01 김영환 읽기 포트와 쓰기 포트를 공유하는 다중포트 액세스 메모리
US6032241A (en) * 1997-05-30 2000-02-29 Via-Cyrix, Inc. Fast RAM for use in an address translation circuit and method of operation
US6055616A (en) * 1997-06-25 2000-04-25 Sun Microsystems, Inc. System for efficient implementation of multi-ported logic FIFO structures in a processor
US6351427B1 (en) * 1997-12-10 2002-02-26 Texas Instruments Incorporated Stored write scheme for high speed/wide bandwidth memory devices
JPH11184674A (ja) * 1997-12-24 1999-07-09 Fujitsu Ltd レジスタファイル
US6202139B1 (en) * 1998-06-19 2001-03-13 Advanced Micro Devices, Inc. Pipelined data cache with multiple ports and processor with load/store unit selecting only load or store operations for concurrent processing
US6282627B1 (en) * 1998-06-29 2001-08-28 Chameleon Systems, Inc. Integrated processor and programmable data path chip for reconfigurable computing
US20040123037A1 (en) * 2002-12-20 2004-06-24 Wilfred Gomes Interconnect structure including write and read structures
US20040268032A1 (en) * 2003-06-30 2004-12-30 Kommandur Badarinath N Modular content addressable memory
US6901003B2 (en) * 2003-07-10 2005-05-31 International Business Machines Corporation Lower power and reduced device split local and continuous bitline for domino read SRAMs
US7243170B2 (en) * 2003-11-24 2007-07-10 International Business Machines Corporation Method and circuit for reading and writing an instruction buffer
US7116585B2 (en) * 2004-07-06 2006-10-03 Lattice Semiconductor Corporation Memory systems and methods
WO2006036907A2 (en) * 2004-09-24 2006-04-06 Cypress Semiconductor Corporation One time programmable latch and method
US7307912B1 (en) * 2004-10-25 2007-12-11 Lattice Semiconductor Corporation Variable data width memory systems and methods
US7562273B2 (en) * 2006-06-02 2009-07-14 International Business Machines Corporation Register file cell with soft error detection and circuits and methods using the cell
US7649764B2 (en) * 2007-01-04 2010-01-19 Freescale Semiconductor, Inc. Memory with shared write bit line(s)
US8213249B2 (en) * 2010-05-27 2012-07-03 International Business Machines Corporation Implementing low power data predicting local evaluation for double pumped arrays
US20110317478A1 (en) * 2010-06-25 2011-12-29 International Business Machines Corporation Method and Circuit Arrangement for Performing a Write Through Operation, and SRAM Array With Write Through Capability
US8488368B2 (en) * 2011-02-02 2013-07-16 International Business Machines Corporation Method for selectable guaranteed write-through with early read suppression
US8750053B2 (en) * 2011-06-09 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM multiplexing apparatus
US8873329B1 (en) * 2012-01-17 2014-10-28 Rambus Inc. Patterned memory page activation
JP5809572B2 (ja) * 2012-01-30 2015-11-11 ルネサスエレクトロニクス株式会社 半導体装置
US8837205B2 (en) * 2012-05-30 2014-09-16 Freescale Semiconductor, Inc. Multi-port register file with multiplexed data
US9093135B2 (en) * 2012-11-15 2015-07-28 Nvidia Corporation System, method, and computer program product for implementing a storage array
US9070477B1 (en) * 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9058872B2 (en) * 2013-01-31 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance-based random access memory
KR102164019B1 (ko) * 2014-01-27 2020-10-12 에스케이하이닉스 주식회사 버스트 랭스 제어 장치 및 이를 포함하는 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198094A1 (en) * 2002-04-11 2003-10-23 Fujitsu Limited Multi-port memory cell
US20060171211A1 (en) * 2005-01-28 2006-08-03 Hynix Semiconductor Inc. Semiconductor memory device and method for multiplexing write data thereof
US20090116324A1 (en) * 2007-11-07 2009-05-07 Todd A Christensen Apparatus for Guaranteed Write Through in Domino Read SRAM'S
US20110241744A1 (en) * 2008-08-28 2011-10-06 Aspen Acquisition Corporation Latch-based implementation of a register file for a multi-threaded processor
US20140321217A1 (en) * 2013-04-30 2014-10-30 Qualcomm Incorporated Apparatus and method for reading data from multi-bank memory circuits

Also Published As

Publication number Publication date
KR20160076973A (ko) 2016-07-01
US9721624B2 (en) 2017-08-01
TW201635284A (zh) 2016-10-01
US20160180896A1 (en) 2016-06-23
KR101884190B1 (ko) 2018-08-01

Similar Documents

Publication Publication Date Title
US7196942B2 (en) Configuration memory structure
US7804730B2 (en) Method and apparatus for accessing contents of memory cells
JPS61224520A (ja) 構成を変更可能な論理要素
US11437982B2 (en) Flip flop standard cell
JP4262678B2 (ja) メモリマトリクスの複数の横列に対して同時書き込みを行うデバイス
KR100680520B1 (ko) 프리셋 스위치를 갖는 멀티-포트 메모리 셀
Tian et al. A field programmable transistor array featuring single-cycle partial/full dynamic reconfiguration
TWI622995B (zh) 具有多個寫入埠之記憶體
JP2006527902A (ja) メモリデータ線のための双方向バッファリング
JP2006155710A (ja) 半導体記憶装置
US7583543B2 (en) Semiconductor memory device including write selectors
JP3857697B2 (ja) 半導体集積回路、半導体記憶装置及び半導体記憶装置のテスト方法
JP5819338B2 (ja) 半導体記憶装置
JP2982902B2 (ja) 半導体メモリ
JP5530207B2 (ja) プログラマブルロジックデバイスおよびそれを用いた電子機器
US8964493B2 (en) Defective memory column replacement with load isolation
US8289804B2 (en) Semiconductor control line address decoding circuit
US6351139B1 (en) Configuration bit read/write data shift register
JPH1092181A (ja) 半導体メモリ、半導体メモリシステム及び半導体装置
JPS59225615A (ja) ゲ−トアレイ内のｒａｍ構成方法
US6992944B2 (en) Semiconductor memory device with reduced power consumption for refresh operation
JP3359932B2 (ja) プログラマブル・ロジック・ユニット回路及びプログラマブル・ロジック回路
JP2004071009A (ja) 半導体メモリ装置
JPH04335295A (ja) マルチポートメモリセル回路
JPH0410156B2 (zh)