TWI615993B - 太陽電池之製造方法、太陽電池及太陽電池製造裝置 - Google Patents

太陽電池之製造方法、太陽電池及太陽電池製造裝置 Download PDF

Info

Publication number
TWI615993B
TWI615993B TW105133236A TW105133236A TWI615993B TW I615993 B TWI615993 B TW I615993B TW 105133236 A TW105133236 A TW 105133236A TW 105133236 A TW105133236 A TW 105133236A TW I615993 B TWI615993 B TW I615993B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
substrate
film
solar cell
film forming
Prior art date
Application number
TW105133236A
Other languages
English (en)
Other versions
TW201725751A (zh
Inventor
横川政弘
裕
Original Assignee
三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機股份有限公司 filed Critical 三菱電機股份有限公司
Publication of TW201725751A publication Critical patent/TW201725751A/zh
Application granted granted Critical
Publication of TWI615993B publication Critical patent/TWI615993B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一種太陽電池之製造方法，係將由半導體基板構成的基板(1S)以背面抵接載置於設在成膜室的載置台，將成膜室(101)內實施真空排氣進行減壓，將原料氣體供給到成膜室(101)內，以CVD法將反射防止膜(3)從半導體基板的受光面側成膜至半導體基板側面。托盤(100)具有在和半導體基板的抵接面形成開口且貫通托盤(100)的貫通孔h。該方法透過真空排氣使貫通孔h內相對於成膜室(101)內的壓力呈負壓狀態，以使半導體基板密接於抵接面。

Description

太陽電池之製造方法、太陽電池及太陽電池製造裝置
本發明係關於太陽電池之製造方法、太陽電池及太陽電池製造裝置，特別是關於對太陽電池進行薄膜形成之技術。
在使用單晶矽或多晶矽的一般太陽電池製造方法中，雖係以熱擴散使例如磷擴散於p型矽基板作為n型雜質而形成pn接合，但此時具有n型導電性的磷矽玻璃(PSG，Phosphorus Silicon Glass)層也會同時堆積在基板端部。若基板端部仍殘留有PSG層，將會產生漏電，使單元特性降低。因此，為了使pn接合分離，而將基板端部的PSG層加以蝕刻。蝕刻基板端部的PSG層的方法中，傳統上廣為使用的方法有RIE(反應性離子蝕刻，Reactive Ion Etching)法。
以此方式將pn接合分離後，為了能以優異效率吸收入射光，通常係將所謂反射防止膜的薄膜堆積或成長在受光面。反射防止膜係由厚度數十到100nm左右之以氧化矽(SiO2)、氮化矽(Si3N4)、氧化鈦(TiO2)、氟化鎂 (MgF)、氧化鋁(Al2O3)、氧化鉭(Ta2O5)、硫酸鋅(ZnSO4)為首的薄膜以單層或者組合2層以上方式利用。其中，雖然氮化矽膜在化學計量上具有Si3N4的組成，但依據生成條件，膜中的矽(Si)與氮(N)的比例可加以控制，也有標示為SiNx的情形。由於依據生成條件使折射率變化較為容易，故應用範圍較其他物質廣泛。近年來，可高速製得SiNx膜的CVD(化學氣相沉積，Chemical Vapor Deposition)裝置業已開發出來，並廣受囑目。
另一方面，若以CVD裝置製造反射防止膜時，也會有因反射防止膜包繞到半導體基板的側面或另一面而使特性降低的問題。因此，專利文獻1中揭示了一種用以防止形成在一面的反射防止膜意外地包繞到半導體基板的側面或另一面的製膜方法。
專利文獻1中，係藉由在用以形成反射防止膜的CVD裝置中設置基板固持座框體，以抑制反射防止膜包繞到半導體基板的側面或另一面。
此外，在製得反射防止膜後，也有以雷射或噴砂處理等物理方式同時除去PSG層及反射防止膜的方法，濕式蝕刻PSG層的方法。
專利文獻2中，在反射防止膜形成後透過使用雷射形成pn分離溝，而在半導體基板的端部將p層和n層作物理方式切斷，企求達到pn分離。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-197745號公報
[專利文獻2]日本特開2012-209316號公報
然而，上述專利文獻1、2的電池構造中，若要防止因上述的包繞而導致之特性降低，會有以下的的課題。例如，專利文獻1中，係透過在設於CVD裝置的基板固持座設置框體以抑制包繞的情形。在此方式中，雖可防止CVD膜的包繞，但因在未形成反射防止膜的區域沒有反射防止效應與基板終端效應，亦即沒有鈍化效應，所以有效面積會減少。專利文獻2中，在利用雷射形成分離溝時，會對基板造成傷害，而有招致特性降低的課題。
如以上所述，在專利文獻1、2的任一情況中，除了太陽電池的有效面積會減少，也會對基板造成傷害，而且，在專利文獻1、2的任一情況中，製造工數會加多，使製造成本增高。
本發明係有鑑於上述情形而研創者，其目的在提供不用增加製造工數，並抑制因以反射防止膜為首的薄膜的包繞現象而致特性降低的太陽電池。
為了解決上述的課題並達成目的，本發明具備：在具有第1導電型的結晶系半導體基板形成第2導電型的半導體層的步驟；及將半導體基板以背面抵接載置 於設在成膜室的載置台，將成膜室內實施真空排氣進行減壓，將原料氣體供給至成膜室內，以CVD法將反射防止膜從半導體基板的受光面側成膜至半導體基板的側面的步驟。載置台具有在和半導體基板的抵接面形成開口且貫通載置台的貫通孔。成膜之步驟係透過藉真空排氣使貫通孔內相對於成膜室內的壓力呈負壓狀態，使半導體基板密接於抵接面，且將反射防止膜成膜在除了抵接面之外的半導體基板表面的步驟。
若依本發明，不用增加製造工數，即可達到提供抑制因以反射防止膜為首的薄膜的包繞而導致之特性降低的太陽電池的效果。
1‧‧‧p型單晶矽基板
1A‧‧‧受光面
1B‧‧‧背面
1C‧‧‧側面
1S、1T、1R‧‧‧基板
2‧‧‧n型擴散層
3‧‧‧反射防止膜
3S‧‧‧薄壁部
4‧‧‧指狀電極
5‧‧‧匯流排電極
6‧‧‧BSF層
7‧‧‧背面集電電極
8‧‧‧輸出取出電極
10‧‧‧太陽電池
100、100P、100Q、100R、100S、100T、100U‧‧‧托盤
101‧‧‧成膜室
102‧‧‧排氣部
103‧‧‧排氣裝置
104‧‧‧氣體供給部
105‧‧‧擴散室
106‧‧‧噴灑頭電極
107‧‧‧支持台
108‧‧‧對向面
109‧‧‧噴氣口
110‧‧‧凹溝
120‧‧‧彈性體
h‧‧‧貫通孔
L‧‧‧燈具
T‧‧‧紋理
TS‧‧‧凸部
V‧‧‧凹溝
VC‧‧‧圓形溝
第1圖為實施形態1的太陽電池的受光面側的外觀俯視圖。
第2圖為太陽電池背面側的外觀俯視圖。
第3圖為第1圖中III-III線的剖面，相當於第2圖中III-III線剖面的剖面圖。
第4圖為實施形態1的太陽電池製造方法的流程圖。
第5圖(a)至(g)為顯示實施形態1的太陽電池製造方法的製程剖面圖。
第6圖為顯示實施形態1的太陽電池製造方法所用的CVD法成膜裝置所構成的太陽電池製造裝置圖示。
第7圖為顯示實施形態1的太陽電池製造裝置的托盤及托盤上的基板的俯視圖。
第8圖為顯示實施形態1的太陽電池製造裝置的托盤及托盤上的基板的剖面圖，亦為第7圖中VIII剖面圖。
第9圖(a)至(c)為使用實施形態1的太陽電池製造裝置進行的反射防止膜成膜步驟中從設置基板到成膜為止的狀態的剖面圖。
第10圖為顯示實施形態2的太陽電池製造裝置的托盤及托盤上的基板的俯視圖。
第11圖為顯示實施形態2的太陽電池製造裝置的托盤及托盤上的基板的剖面圖，亦為第10圖中XI剖面圖。
第12圖為顯示實施形態3的太陽電池製造裝置的托盤及托盤上的基板的俯視圖。
第13圖為顯示實施形態3的太陽電池製造裝置的托盤及托盤上的基板的剖面圖，亦為第12圖中XIII剖面圖。
第14圖為顯示實施形態4的太陽電池製造裝置的托盤及托盤上的基板的俯視圖。
第15圖為顯示實施形態4的太陽電池製造裝置的托盤及托盤上的基板的剖面圖，亦為第14圖中XV剖面圖。
第16圖為顯示實施形態5的太陽電池製造裝置的托盤及托盤上的基板的俯視圖。
第17圖為顯示實施形態5的太陽電池製造裝置的托盤及托盤上的基板的剖面圖，亦為第16圖中XVII剖面圖。
第18圖(a)至(c)為使用實施形態5的太陽電池製造裝 置進行的反射防止膜成膜步驟中從設置基板到成膜為止的狀態的剖面圖。
第19圖為顯示實施形態6的太陽電池製造裝置的托盤及托盤上的基板的俯視圖。
第20圖為顯示實施形態6的太陽電池製造裝置的托盤及托盤上的基板的剖面圖，亦為第19圖中XX剖面圖。
第21圖為顯示使用實施形態6變形例的托盤構造時太陽電池製造裝置的托盤及托盤上的基板的俯視圖。
以下，根據附圖詳細說明本發明太陽電池的實施形態。另外，本發明並不限定於這些實施形態，可在不逸離本發明要旨的範圍內進行適當的變更。再者，在下文所示的圖式中，為了容易理解本發明，各組件的比例尺和實際尺寸會有不同的情形。在各圖式間也有同樣情況。
實施形態1
實施形態1的太陽電池製造方法，在形成反射防止膜時使用的基板固定方法上具有特徵。用以載置基板的載置台具有貫通孔，該貫通孔在和基板的抵接面設有開口，並貫通載置台，而另一端則開口於成膜室內。透過在載置台和基板的接觸面局部地設置貫通孔，而在成膜開始前將成膜室內實施減壓的步驟中，藉由貫通孔內相較於周遭壓力呈負壓狀態，使基板被吸附並密接於載置台。第1圖係顯示實施形態1的太陽電池，且該第1圖顯示為太陽電池受光面側的外觀之俯視圖，第2圖為顯示太陽電池背面側的 外觀之俯視圖，第3圖為相當於第1圖中III-III剖面，亦為第2圖中III-III剖面的剖面圖。實施形態1的太陽電池10，在作為具有第1導電型結晶系半導體基板而發揮功能的p型單晶矽基板1中，在其作為第1主面的受光面1A以及與第1主面相對向之屬於第2主面的背面1B，以10μm左右的深度形成有用以封閉光線的所謂紋理(texture)T的表面凹凸部。
如第3圖所示，p型單晶矽基板1具有受光面1A、背面1B、及位於受光面1A與背面1B之間以連接受光面1A與背面1B的側面1C。背面1B係位於受光面1A背側的面，具有和受光面1A大致同一形狀。在實施形態1中，受光面1A及背面1B的平面形狀為偽方形晶圓(pseudo-square wafers)形狀或者正方形。而且，p型單晶矽基板1的受光面1A側的粗紋T表面形成有厚度0.2μm的屬於第2導電型半導體層的n型擴散層2，且形成pn接合。在n型擴散層2上形成有用以降低反射並提升光利用率之由氮化矽膜構成的反射防止膜3。
同時，在受光面1A側表面，於反射防止膜3的開口部形成有受光面電極，其係由多數的細指狀電極4、及和指狀電極4正交的數根粗匯流排電極5所構成。而且，在實施形態1中，特徵係在於：反射防止膜3係為以CVD法選擇性僅形成在受光面1A側之膜厚為55nm至60nm的氮化矽膜。反射防止膜3並不成膜在背面1B，而只選擇性形成在受光面1A及側面1C。此處，在p型單晶矽基板 1的表面形成有粗紋T，且為了提高辨認性而將其凹凸紋理作誇張呈現。
p型單晶矽基板1係由以單晶矽或多晶矽為首的結晶系矽基板所製成。p型單晶矽基板1係為例如1邊為150mm至160mm左右，厚度為150μm至250μm左右的矩形平板。p型單晶矽基板1的外周表面形成有屬於p型矽與n型矽接合之區域的pn接合區域。亦即，pn接合區域係沿著p型單晶矽基板1的外周表面設置，從受光面1A設置到側面1C及背面1B的外周部。更具體而言，pn接合區域係設置於受光面1A的大致整面、側面1C的大致整面及背面1B中的受光面電極，亦即，設置於未設指狀電極4及匯流排電極5的外周部。
如第1圖所示，受光面1A側的電極具有匯流排電極5及指狀電極4作為n型電極。匯流排電極5具有1mm至3mm左右的寬度，且在受光面1A上大致互相平行地設有2根至4根左右。而且，指狀電極4係以和匯流排電極5大致垂直相交的方式，在受光面1A上以1mm至5mm左右的間距設置多數根。指狀電極4的寬度可設為20μm至200μm左右。匯流排電極5、指狀電極4的厚度設為10μm至20μm左右。
如第2圖所示，背面1B側的電極具有背面集電電極7及輸出取出電極8作為p型電極。背面集電電極7係形成在屬於半導體基板的p型單晶矽基板1的背面1B中除了外周部之外的大致整面。輸出取出電極8具有 2mm至5mm左右的寬度。在背面1B上，以延伸於和上述匯流排電極5的延伸方向相同的方向，設置有2根至4根左右。而且，輸出取出電極8的至少一部分係與背面集電電極7電性抵接。輸出取出電極8的厚度可設為10μm至20μm左右，背面集電電極7的厚度可設為15μm至50μm左右。
指狀電極4及背面集電電極7具有將產生有光的載子(carrier)加以集電的作用。匯流排電極5及輸出取出電極8具有將指狀電極4及背面集電電極7所集聚的載子加以收集，並以電力型態輸出至外部的作用。
另外，如上所述，pn接合區域係設於背面1B中未設有背面集電電極7的外周部。因此，在背面1B中，背面集電電極7係和pn接合區域鄰接設置。
在實施形態1中，p型單晶矽基板1的受光面1A及背面1B的外周端部，為了要施行pn分離而以乾式蝕刻裝置進行蝕刻處理。
在採行以上構成的太陽電池元件中，光線從受光面1A側射入時，會被屬於半導體基板的p型單晶矽基板1吸收而行光電轉換，產生電子一正孔對，亦即電子載子及正孔載子。屬於光激發源的電子載子及正孔載子的光生成載子即藉由上述pn接合區域的作用而被收集到設於太陽電池元件的受光面1A及背面1B的上述電極，在兩電極間產生電位差。
<實施形態1的太陽電池之製造方法>
接著，說明有關實施形態1的太陽電池製造方法。第4圖為實施形態1的太陽電池製造方法流程圖，第5圖(a)至(g)為製程剖面圖。
首先，如第5圖(a)所示，準備例如藉矽錠切片所得的平板狀p型單晶矽基板1。p型單晶矽基板1可用p型單晶或多晶矽的製品。例如，可使用藉由在矽中添加微量硼(B)等雜質而呈p型導電型，且比電阻為0.2Ω．cm至2.0Ω．cm左右的p型單晶矽基板1。
更具體而言，在使用單結晶半導體基板的情況中，半導體基板係以例如柴可斯基法(Czochralski)等上提方法等而製得。在使用多結晶半導體基板的情況中，則將以例如鑄造法等製取的矽錠使用線鋸切片成350μm以下，更佳為切片成150μm至250μm左右的厚度而製得。
p型單晶矽基板1的形狀可為圓形或正方形、矩形，大小在呈圓形時為直徑100mm至200mm左右，為正方形、矩形時則一邊長可為100mm至200mm左右。呈任一形狀的p型單晶矽基板1皆如上所述具有受光面1A、背面1B及側面1C。
在剛切片後的p型單晶矽基板1表面，形成有因切片而造成的數微米至數十微米左右的損傷層，損傷層的表面上附著有切片時的微細汙染物。因此，在基板清洗步驟S10中，為了除去損傷層及清洗汙染物，乃將p型單晶矽基板1浸漬於氫氧化鈉(NaOH)或氫氧化鉀(KOH)等鹼性水溶液，然後進行水洗乾燥。
多數情況中，如第5圖(b)所示，在形成紋理的步驟S20中，為了減低基板表面的光反射損失的目的，乃透過使用鹼性溶液及添加劑的濕式蝕刻以形成粗紋T。或者，也可使用RIE等乾式蝕刻處理而在表面形成1μm至3μm的凹凸形狀。鹼性溶液係使用氫氧化鉀、氫氧化鈉，而添加劑則使用異丙醇。
接著，如第5圖(c)所示，以擴散處理步驟S30進行擴散處理而在p型單晶矽基板1上形成pn接合。亦即，使磷(P)等V族元素擴散至p型單晶矽基板1中而形成n型擴散層2。此處，係在氧氯化磷(POCl3)氣體中將磷以高溫熱擴散至表面形成有紋理構造的p型單晶矽基板1中，並以氣相擴散法形成pn接合。亦即，從p型單晶矽基板1的受光面1A到側面1C、背面1B形成n型擴散層2。n型化摻雜元素可使用P(磷)。n型擴散層2可採薄片電阻為30Ω/□至150Ω/□左右的n型層。藉此方式，在上述屬於p型膨鬆區域(bulk region)的p型單晶矽基板1與n型擴散層2之間就可形成pn接合部。藉由使用此種方法，p型單晶矽基板1的表面就可以0.2μm至0.7μm左右深度形成n型擴散層2。
然後，於pn分離的步驟S40中，在僅露出基板端部的狀態下，較佳為使複數片基板的表面和背面相疊合且僅露出基板端部的狀態，如第5圖(d)所示方式以乾式蝕刻裝置僅對基板端部進行蝕刻。複數片基板的表面和背面相疊合的狀態在下文中稱為「堆疊(stack)」。之所以將 端部施以蝕刻係為了要從基板整面中形成有作為擴散層的n型層的狀態，將受光面1A與背面1B進行pn分離俾各自分離成p型及n型的緣故。此處，所稱的基板整面係意指包含受光面、背面及端部。關於將背面p型化的方法容後述。進行pn分離時，除了使用乾式蝕刻裝置的方法之外，也可使用濕式蝕刻法等化學方式除去法，如專利文獻2的雷射方法等物理方式除去法，還有併用化學方式除去法與物理方式除去法的方法。
藉乾式蝕刻處理施以pn分離後，在形成反射防止膜的步驟S50中，如第5圖(e)所示地在受光面1A形成反射防止膜3。該反射防止膜3係形成為從受光面1A經由側面1C到達背面1B的外周緣。反射防止膜3的材料可使用最普通的氮化矽膜(亦即，SiNx膜)。SiNx膜係為化學劑量(Stoichiometry)的狀態，亦即，以構成SiN化合物的原子數比(組成)以按照化學式存在的Si3N4為中心，在組成比(x)上具有幅度的氮化矽膜。此處，反射防止膜3的厚度約在40μm至100μm的範圍內，以屬於CVD裝置的太陽電池製造裝置進行製膜而得。例如，由矽組成的p型單晶矽基板1的情況中，反射防止膜3的折射率為1.8至2.3左右，實施形態1中為例如2.1左右。
另外，反射防止膜3成膜時，係使用如第6圖所示的屬於CVD法之成膜裝置所構成的半導體製造裝置式太陽電池製造裝置。太陽電池製造裝置係如第7圖顯示的實施形態1的太陽電池製造裝置的托盤上的基板的俯 視圖以及第8圖顯示的第7圖VIII剖面圖所示，在反射防止膜3成膜時，藉由托盤100在與基板1S接觸面的一部分設置貫通孔h，而在成膜開始前的減壓步驟中，使屬於開口徑狹窄區域的貫通孔h內的流速比周遭氣流更快，令其相較於周圍呈負壓狀態，藉此使基板1S被托盤100吸附而呈密貼狀態。藉此方式，即不會有氮化矽成膜在基板1S背面。此處，1S係指在p型單晶矽基板1等半導體基板上形成有pn接合的基板而言。
貫通孔h的位置雖通常係開設在基板1S的中心附近，但若因製造上的不一致而使基板1S與托盤100的位置偏離時，密接力會產生偏倚現象，而有無法獲得充分效果的情形。因而，貫通孔h雖可為複數，但以相對於基板1S中心儘量呈對稱狀為佳。
第6圖為顯示本發明實施形態1的電漿CVD裝置構成例的示意圖。電漿CVD裝置具備有供在其內部形成薄膜形成氣體環境的成膜室101。成膜室101設有排氣部102，藉由和該排氣部102連接的真空幫浦等排氣裝置103，將成膜室101內的氣體排掉，使成膜室101內設定成預定的真空度。成膜室101內具備：構成工件台(stage)的托盤100；供給成膜用氣體的氣體供給部104；將氣體擴散的擴散室105；及屬於電漿電極的噴灑頭電極106。噴灑頭電極106與托盤100的相對面係設置成互相平行方式。另外，托盤100具有對向電極及基板保持手段的作用，且載置於電接地的支持台107。
托盤100係載置於支持台107上，呈電性接地，且形成可將要施行成膜處理的基板1S加以保持的構造。噴灑頭電極106係在與托盤100相對向的對向面108形成有複數個噴氣口109。從該噴氣口109往成膜室101內供給原料氣體，並對噴灑頭電極106供給高頻電力時，會在電極間產生電漿。在電漿中，從氣體供給部104經由擴散室105供給的原料氣體會被解離，而在載置於成膜室101內的托盤100上的基板1S形成所期望的薄膜，此處係形成例如氮化矽膜。另外，用以在基板1S形成氮化矽膜的其他構成，由於只要使用和傳統電漿CVD裝置相同的設備即可，其詳細說明及圖示容予省略。
就第6圖至第8圖所示的有關使用電漿CVD裝置之反射防止膜的成膜步驟加以說明。在成膜之前，首先，如第7圖及第8圖所示，將形成有pn接合的p型單晶矽基板1作為基板1S並載置於托盤100。此時，係以貫通孔h為基板1S的中心的方式進行載置。在電漿CVD裝置中實施的反射防止膜3的成膜步驟中，從基板1S設置至成膜為止的狀態剖面圖係揭示於第9圖(a)至第9圖(c)。
依此方式，如第9圖(a)所示地，將載置有基板1S的托盤100安置於支持台107，並藉排氣裝置103將成膜室101內進行真空排氣至10-3Torr至10-5Torr，亦即，排氣至10-1Pa至10-3Pa左右。此時，實施形態1中，係使用燈具L將基板1S加熱。藉燈具加熱等進行高速加熱，且將基板1S裝設在成膜室101內後，使溫度在約1 分鐘左右上升至成膜溫度，並供給原料氣體立即進行成膜。此時，如第9圖(b)所示，會因熱膨張率的差異使基板1S產生翹曲，使原料氣體容易從其間隙產生包繞現象。然而，基板1S設置於托盤100後，藉排氣裝置103將成膜室101內進行真空排氣的步驟中，形成在托盤100的貫通孔h內會形成負壓，而如第9圖(c)所示地，使基板1S立即以良好密接性吸附固定於托盤100。因此，因原料氣體造成的氣體電漿包繞現象會受到抑制，而得以避免在背面成膜。
另外，此時，首先係在第1減壓步驟中將成膜室101減壓至第1壓力，使貫通孔h相對於成膜室101的壓力呈負壓狀態。接著，在第2減壓步驟中，再度減壓至第2壓力，使半導體基板密接於作為載置台的托盤100。然後，將原料氣體供給到成膜室101內。在該原料氣體供給步驟中，調整原料氣體的供給量，使其維持在屬於第1減壓步驟的成膜室101壓力的第1壓力以下。透過在第2減壓步驟中再行減壓，使基板1S得以良好密接性固貼於托盤100。因此，即使在下一步驟中因供給原料氣體而使壓力上昇，基板1S仍可維持以良好密接性固貼於托盤100的狀態。此時，透過調整原料氣體的供給量使其不致超過屬於初始壓力的第1壓力，即可更確實地維持基板1S以良好密接性固貼於托盤100的狀態。
接著，成膜之後，透過使壓力從減壓狀態下升高至大氣壓，基板1S上會產生相反現象。亦即，以氮N2或空氣為首的氣體會通過該貫通孔h而流入基板1S與 托盤100的接觸面。藉此作用，因基板1S與托盤100會從密貼狀態放開，所以基板1S可容易回收至收納載台。
依此方式，透過調整成膜室內的壓力，密接於載置台的半導體基板得以一邊維持密貼狀態一邊實現成膜作業。因此，不會有包繞到背面的情形，可形成高度可靠性的反射防止膜。
因SiNx膜的包繞而降低的特性，主要係為伴隨暗電流Id增加而生的FF(填充因素，Fill Factor)。順帶一提，暗電流Id增加係意指pn接合的分離不充分。以通常使用於太陽電池反射防止膜之成膜的電漿CVD裝置所形成的CVDSiNx膜具有某種程度的導電性。因此，可認為因SiNx膜從第1導電型之例如屬於n型區域的受光面側包繞到第2導電型之例如屬於p型區域的背面側，暗電流Id就會增加。
本案發明人等發現，如第7圖及第8圖所示，以在CVD裝置的托盤100開設貫通孔h的極簡單構成，就可在CVD裝置排氣時使貫通孔h內形成負壓。即使在使用高速加熱法進行反射防止膜3的成膜時，亦可透過將基板1S以良好密接性固定在托盤100的表面，而抑制氣體電漿向基板1S的背面1B包繞，進而抑制氮化矽膜形成在背面的情形。因此，不必將反射防止膜3作物理方式的分離，不用增加太陽電池組的製造工數，也可達到抑制包繞所致特性降低的效果。
另外，該方法特別是在使用高速加熱而容 易使基板產生翹曲的情況中也可具備極良好的可靠性，可以避免成膜至背面。高速加熱法除了燈具加熱之外，還有高頻加熱等，可在極短時間內升溫至成膜溫度。因此，藉由使用實施形態1的方法，以在托盤100形成貫通孔h的極簡單構成，即使用高速加熱也不會使基板1S產生翹曲，可使基板1S與托盤100密接，反射防止膜3包繞至背面1B的情形可獲得抑制。不用另行設置用以固定基板1S的吸附裝置，只要在構成載置台的托盤100上配設貫通孔h或凹溝V即可，結構簡單。再者，因托盤100不需要複雜加工，對於托盤100本身而言，也可抑制因翹曲所引起的平坦性降低。此外，在使用薄層基板的情況中，也不會有因急劇的吸附而使基板破損的疑慮。藉由使屬於基板1S側開口徑較狹窄區域的貫通孔h的流速比周遭空氣更快，貫通孔h內部得以形成負壓，使基板1S可被吸附於托盤100，而使基板1S與托盤100密接。另外，不僅是在使用高速加熱法的情況，連在使用通常加熱法的情況中，也可使基板1S與托盤100密接，故可確實避免成膜至背面。
依此方式獲得的反射防止膜3，如第8圖所示，因在側面的端面(亦即，和托盤的界面)沒有自托盤側供給之原料氣體，所以會構成薄壁部3S，而形成平緩面。相對於此，以蝕刻除去背面反射防止膜3的情況中，端面會變得陡峻。因反射防止膜3的端面在背面與側面的界面係呈平緩狀，所以在反射防止膜3上形成鈍化膜或配線時也不會有產生段差的情形。
後續的步驟為常態的步驟，接著，如第5圖(f)所示，在背面電極形成步驟S60中，於p型單晶矽基板1的背面1B形成背面集電電極7及輸出取出電極8。背面集電電極7係由以鋁為主成分的糊膏塗佈於整個背面1B所形成。在塗佈該糊膏後，以溫度700℃至900℃左右進行燒製，將鋁燒烙至p型單晶矽基板1上。透過將依此方式塗佈的鋁糊膏在印刷後進行燒製，可將屬於p型雜質的鋁以高濃度擴散至p型單晶矽基板1的塗佈部分，使亦形成於背面1B的n型擴散層2可反轉置換成屬於p型高濃度摻雜層的BSF層6。依此方式形成的背面1B的p型高濃度摻雜層就可成為相對於背面集電電極7的接觸層。
其次，如第5圖(g)所示，在受光面電極形成步驟S70中，形成位於受光面1A的電極，亦即，匯流排電極5及未圖示於第5圖的指狀電極4。此處，透過在燒製爐內以最高溫度500℃至650℃進行燒製數十秒鐘至數十分鐘左右，可獲得匯流排電極5及指狀電極4。
背面1B的輸出取出電極8及屬於受光面電極的匯流排電極5及指狀電極4係藉由塗佈以銀為主成分的導電糊而形成。該以銀為主成分的導電糊可使用例如相對於銀填充料100重量份分別調配混拌有機載色劑5重量份至30重量份及玻璃粉0.1重量份至15重量份，並用溶劑調節成粘度50Pa．s至200Pa．s左右的導電糊。
導電糊的塗佈法可使用網版印刷等印刷法，且在塗佈後於一定溫度下使溶劑蒸發並乾燥即可。此 外，背面1B側的輸出取出電極8也可在印刷後使之乾燥，再和受光面1A側的匯流排電極5及指狀電極4同時一起燒製。藉此方式，屬於高溫步驟的熱處理步驟就只需進行1次，而可提高生產性。
接著，形成匯流排電極5及指狀電極4作為p型單晶矽基板1的受光面1A的電極。於該匯流排電極5及指狀電極4的形成，也可如上述方式，使用網版印刷等印刷法將以銀為主成分的導電糊實施塗佈、乾燥、燒製而形成。經由以上的步驟，即可製得太陽電池10。
依此方式，就可透過以CVD法形成的氮化矽膜作為反射防止膜3，而不會產生包繞至背面1B的情形，可獲得FF特性良好的太陽電池10。再者，在製造時，也極容易進行且作業性優異來將其形成。
實施形態2
實施形態2的太陽電池製造方法中，係如第10圖及第11圖所示，在反射防止膜3成膜時所用的CVD裝置的托盤100S與基板1S接觸面的一部分設置從基板中央部朝向基板端部的凹溝V。第10圖為托盤及托盤上所載置的基板的俯視圖，第11圖為第10圖中XI剖面圖。
在該情況中，也是將載置有基板1S的托盤100S安置於第9圖所示的CVD裝置的支持台107，並藉排氣裝置103將成膜室101內實施真空排氣。該情況中，形成在托盤100S的凹溝V內會成為負壓，基板1S可立即以良好密接性吸附固定於托盤100S。因此，因原料氣體產生 的氣體電漿包繞情形就會受到抑制，可以避免成膜至背面1B成膜。
實施形態2中，藉由直接將托盤100S載置於通常的支持台上，並從基板1S與托盤100S上面之間的間隙實施排氣，使凹溝V內成為負壓，即可使基板1S密接於托盤100S的上面。
因此，除了實施形態1的效果之外，由於只要在托盤形成凹溝即可，不用在CVD裝置的設計上施加變更，既有的CVD裝置可直接使用。此外，實施形態1的CVD裝置中，由於經由貫通孔而接近點狀的垂直方向較強的密接力會作用在基板上，所以在200μm左右的極薄基板中，有產生破裂之虞。但在實施形態2中，因為凹溝V的形狀，故沿著基板面而作用較弱密接力，所以即使是較薄的基板，產生破裂的機率也會降低。
實施形態3
實施形態3的太陽電池製造方法中，如第12圖及第13圖所示，係在反射防止膜3成膜時所用的CVD裝置中，將托盤100T的貫通孔h1設成剖面積隨著離開基板1S而增大的錐形孔。至於其他構成則和實施形態1相同。第12圖為托盤及托盤上所載置的基板的俯視圖，第13圖為第12圖中XIII剖面圖。
若依這種構成，可使吸附性更加提高，且可提高托盤100T與基板1S的密接性。
實施形態4
實施形態4的太陽電池製造方法中，如第14圖及第15圖所示，係在反射防止膜3成膜時所用的CVD裝置中，於托盤100U上形成貫通孔h及4條凹溝V。4條凹溝V係設置於m托盤100U的主面。至於其他的構成則和實施形態1相同。第14圖為托盤及托盤上所載置的基板的俯視圖，第15圖為第14圖中XV剖面圖。
實施形態4的太陽電池製造方法中，係藉由組合實施形態1及實施形態2，而同時獲得實施形態1及實施形態2的效果，其可得到較單獨實施更大的效果。例如，若將實施形態1及實施形態2相比，實施形態1的CVD裝置中，對於基板1S的作用力係為接近點狀且垂直方向較強的密接力，但在實施形態2的CVD裝置中，則為呈凹溝V形狀(亦即，面狀)的較弱密接力。再者，只在實施形態1中由於係以較強的力作用在1點上，所以在200μm左右的極薄基板上，有產生破裂之虞。另一方面，在實施形態2中，密接力較弱，而無法充分獲得效果的情形。因此，在該實施形態4中，具有可以良好平衡性獲得兩者功效的相乘效應。
實施形態5
另外，在前述實施形態中，雖係說明有關擴散型太陽電池，但也可應用於例如在p型單晶矽基板上形成非晶質矽i層及非晶質矽n層且形成pn接合的異質接合型太陽電池，應無庸贅言。在異質接合型太陽電池的情況中，會因非晶質矽i層及非晶質矽n層包繞至背面，而在基板1T的 周緣部有形成凸部TS的情形。在該情況中，會有對托盤表面的密接性低劣的情況。實施形態5中，係就在周緣部形成有凸部TS時的反射防止膜3成膜方法及成膜裝置加以說明。第16圖為顯示實施形態5的太陽電池製造裝置的托盤及托盤上的基板的俯視圖，第17圖為顯示實施形態5的太陽電池製造裝置的托盤及托盤上的基板的剖面圖，亦為第16圖XVII剖面圖。
實施形態5的太陽電池製造方法中，如第16圖及第17圖所示，在反射防止膜3成膜時所用的CVD裝置的托盤100P形成貫通孔h，並且在相當於基板1T周緣部的區域形成凹溝110，並在凹溝110內嵌裝以高融點金屬網布構成的彈性體120。至於其他的構成則和實施形態1相同。此處，基板1T係指在p型單晶矽基板等半導體基板上形成有pn接合的基板。另外，雖以CVD法將非晶質矽i層及非晶質矽n層形成在p型單晶矽基板上，但在該情況中，也可藉由以貫通孔h作為基板1S中心的方式將基板1S設置於托盤100P上，且使用第16圖及第17圖所示的太陽電池製造裝置來成膜，以防止包繞至背面。
茲就第6圖所示的電漿CVD裝置使用實施形態5的托盤進行反射防止膜成膜的步驟加以說明。在成膜之前，首先如第16圖及第17圖所示，將形成有pn接合的p型單晶矽基板1載置於托盤100P作為基板1S。此時，係以貫通孔h為基板1S中心的方式進行載置。在電漿CVD裝置進行的反射防止膜成膜步驟中，從設置基板1S至成膜 為止的狀態剖面圖係揭示於第18圖(a)至第18圖(c)。
在進行成膜時，如第18圖(a)所示，係將載置有基板1S的托盤100P安置於支持台107，藉排氣裝置103將成膜室101內實施真空排氣至10-3Torr至10-5Torr。該情況中，係以燈具加熱等進行高速加熱，在成膜室101內裝設基板1T後以1分鐘左右升溫至成膜溫度，並供給原料氣體立即進行成膜。此時，如第18圖(b)所示，會因熱膨張率的差異而在基板1T產生翹曲，使原料氣體容易從間隙產生包繞。然而，形成在托盤100P的貫通孔h內係呈負壓狀態，而會如第18圖(c)所示，使基板1T立即以良好密接性吸附固定於托盤100P。此時，在基板1T周緣部，凸部TS會推壓彈性體120而以優良接觸性進行吸附，使基板1T以優良密接性固定在托盤100P表面。因此，得以抑制因原料氣體所致的電漿氣體包繞，可避免成膜至背面1B。
藉由以上的構成，可以更佳的密接性來固定，且可使選擇性更加提升。
另外，此處使用的彈性體120係以在擴散爐內900℃至1000℃不會劣化的高融點金屬製成的網布為佳。高融點金屬材料以使用高熔點的金屬材料為佳，特別是鎢、鉭、鉬、鈮，或其合金。茲按熔點高低將這些元素依序排列如下，鎢(3387℃)、錸(3180℃)、鉭(2996℃)、鋨(2700℃)、鉬(2610℃)、鈮(2468℃)、銥(2447℃)、硼(2300℃)、釕(2250℃)、鉿(2150℃)。
實施形態6
實施形態6中，陳述透過在用於反射防止膜的成膜的CVD裝置的托盤100Q形成凹溝，使吸附性更為提高，俾更確實地抑制反應性氣體包繞至半導體基板背面的方法。第19圖為實施形態6的太陽電池製造裝置的托盤及托盤上的基板的俯視圖，第20圖為實施形態6的太陽電池製造裝置的托盤及托盤上的基板的剖面圖，亦為第19圖中XX剖面圖。
如第19圖及第20圖所示，和實施形態4同樣的，實施形態6的太陽電池製造裝置中，用於反射防止膜3成膜時的CVD裝置的托盤100Q在和基板1T接觸面的一部分設有貫通孔h及凹溝V。貫通孔h在和基板1S抵接面的中心具有開口。實施形態6的太陽電池製造裝置的托盤100Q表面設有凹溝V，凹溝V為縱橫各2條正交配置成雙H型，且在雙H型凹溝V的2條直線狀凹溝V所圍繞區域的中央部設有凹部，亦即，圓形溝Vc。凹溝V係以貫通孔h的中心作為其中心圍繞，4個端部較前述半導體基板突出而呈雙H型凹溝。至於其他的構成則和實施形態1相同。
實施形態6的太陽電池製造方法中，藉由對實施形態1與實施形態2組合所得的實施形態4，再縱橫追加由正交的4條凹溝構成的雙H型凹溝V，使實施形態4的效果更為強化。
實施形態1的CVD裝置中，在相當於貫通 孔h的部位，有接近點狀且垂直方向較強的密接力作用於基板1S，而在實施形態2的CVD裝置中，作用在基板的密接力則擴散為凹溝V的形狀亦即面狀，而緩和該密接力。使該效果從點往面方向分散即為實施形態4的CVD裝置的托盤100U的特點。
因此，實施形態6中，在藉實施形態1的貫通孔h所形成的點狀密接力方面，和實施形態4相比，凹溝V的密接力可更相對提高，在基板面整體上，可使密接力分散。這種效應，在使用200μm左右的極薄半導體基板的情況中，比起實施形態4，具有吸附時產生破裂的可能性更為減低的效果。
此外，將4個邊之中的2個邊縮成短於基板1S的一邊長度，亦即，並非將凹溝V做成#型而是做成雙H型，採取在2個邊不突出於基板1S的構成，係為了要維持因凹溝加工或孔加工而降低的托盤100Q強度，以抑制托盤的翹曲及獲得平衡性優異的密接力。
另外，作為實施形態6的變形例，如第21圖所示，也可將凹溝的形狀設為#型以代替H型。凹溝V係以貫通孔h的中心作為其中心圍繞，且8個端部較基板1S突出的#狀凹溝。亦即，由各2條正交的4條長凹溝所構成。第21圖為使用實施形態6變形例的托盤構造時的太陽電池製造裝置的托盤及托盤上的基板的俯視圖。剖面圖因和第20圖相同，故在此予以省略。凹溝的形狀可依所使用的基板1R厚度或托盤100R的形狀、材質而適當選擇。
再者，圓形凹溝Vc具有使貫通孔h的點狀密接力擴散為圓形面狀的效果。而且，在處理後將CVD裝置內的壓力恢復為大氣壓時，藉由貫通孔h或凹溝V、圓形凹溝Vc內的壓力從減壓狀態升高至大氣壓，基板1S、1R及托盤100Q、100R可通過貫通孔h或凹溝V、圓形凹溝Vc從密貼狀態鬆放。此時，透過圓形凹溝Vc以一定面積設置在基板中央部，可更容易從密貼狀態鬆放，使基板1S、1R輕易回收至收納載台。另外，也可不用形成圓形凹溝Vc，只要具備貫通孔h及凹溝V即可，應無庸贅言。
如以上所述，本發明的太陽電池及使用該太陽電池的太陽電池模組具有優秀的集光效率，特別適於設置在難以使用反射板等集光補助材之處所的太陽電池模組。
另外，本發明的太陽電池製造裝置，雖然在製造太陽電池用反射防止膜時特別有效，但也可應用於太陽電池的導電型薄膜的成膜步驟、或太陽電池之外的半導體元件製造步驟中以p型非晶質矽膜或n型非晶質矽膜為首的半導體薄膜的成膜步驟，應無庸贅言。
揭示於以上實施形態的構成為本發明內容的一個例子，也可和其他公知技術組合，在不逸離本發明要旨的範圍內，也可將一部分構成省略或變更。
3‧‧‧反射防止膜
100‧‧‧托盤
101‧‧‧成膜室
102‧‧‧排氣部
103‧‧‧排氣裝置
104‧‧‧氣體供給部
105‧‧‧擴散室
106‧‧‧噴灑頭電極
107‧‧‧支持台
108‧‧‧對向面
109‧‧‧噴氣口
h‧‧‧貫通孔
L‧‧‧燈具
1S‧‧‧基板

Claims (15)

  1. 一種太陽電池之製造方法，具備：在具有第1導電型的結晶系半導體基板形成第2導電型的半導體層的步驟；及將前述半導體基板以背面抵接載置於設在成膜室的載置台，將前述成膜室內實施真空排氣進行減壓，將原料氣體供給到前述成膜室內，以CVD法將反射防止膜從前述半導體基板的受光面側成膜至前述半導體基板的側面的步驟；其中，前述載置台係具有貫通孔，該貫通孔係在和前述半導體基板的抵接面及該抵接面的相反側的面形成開口且貫通前述載置台，並且至少經由前述相反側的面的開口連通至前述成膜室內，前述成膜之步驟係藉由前述真空排氣將前述成膜室內減壓並且將前述貫通孔內真空排氣而使已載置之前述半導體基板和前述抵接面密接，而將反射防止膜成膜在除了前述抵接面之外的前述半導體基板表面的步驟。
  2. 一種太陽電池之製造方法，具備：在具有第1導電型的結晶系半導體基板形成第2導電型的半導體層的步驟；及將前述半導體基板抵接載置於設在成膜室的載置台，將前述成膜室內實施真空排氣進行減壓，將原料氣體供給到前述成膜室內，以CVD法將薄膜從前述半 導體基板的受光面側成膜至前述半導體基板的側面的步驟；其中，前述載置台係具有貫通孔，該貫通孔係在和前述半導體基板的抵接面及該抵接面的相反側的面形成開口且貫通前述載置台，並且至少經由前述相反側的面的開口連通至前述成膜室內，前述成膜之步驟係藉由前述真空排氣將前述成膜室內減壓並且將前述貫通孔內真空排氣而使已載置之前述半導體基板密接於前述抵接面，使薄膜成膜在除了前述抵接面之外的前述半導體基板表面的步驟。
  3. 一種太陽電池之製造方法，具備：在具有第1導電型的結晶系半導體基板形成第2導電型的半導體層的步驟；及將前述半導體基板以背面抵接載置於設在成膜室的載置台，將前述成膜室內實施真空排氣進行減壓，將原料氣體供給到前述成膜室內，以CVD法將反射防止膜從前述半導體基板的受光面側成膜至前述半導體基板的側面的步驟；其中，前述載置台係具有凹溝，該凹溝係從和前述半導體基板的抵接面起經由前述半導體基板周緣部而到達外部，並且不被已載置之前述半導體基板遮覆而連通至前述成膜室內，前述成膜之步驟係藉由前述真空排氣將前述成膜室內減壓並且將前述凹溝內真空排氣而使已載置之前 述半導體基板密接於前述抵接面，而將反射防止膜成膜在除了前述抵接面之外的前述半導體基板表面的步驟。
  4. 如申請專利範圍第3項所述之太陽電池之製造方法，其中，前述成膜之步驟所使用的載置台係除了前述凹溝，復具有在和前述半導體基板的抵接面形成開口且貫通前述載置台的貫通孔。
  5. 如申請專利範圍第1至4項中任一項所述之太陽電池之製造方法，其中，前述成膜之步驟包含：第1減壓步驟，將前述成膜室實施真空排氣而減壓至第1壓力，使前述貫通孔內或前述凹溝內相對於前述成膜室內的壓力呈負壓狀態；第2減壓步驟，再減壓至第2壓力，使前述半導體基板密接於前述載置台；及原料氣體供給步驟，供給原料氣體至前述成膜室內。
  6. 如申請專利範圍第5項所述之太陽電池之製造方法，其中，前述原料氣體供給步驟中，使前述成膜室的壓力維持在前述第1壓力以下。
  7. 一種太陽電池，具備：結晶系半導體基板，具有第1導電型；第2導電型半導體層，設於前述半導體基板；反射防止膜，除了前述半導體基板的背面，選擇 性地包覆受光面側至前述半導體基板的側面，且由CVD膜所構成；及電極對，連接於前述半導體基板及前述第2導電型半導體層；其中，前述反射防止膜係在鄰接於前述背面的前述側面端部構成薄壁部，前述反射防止膜係設置成為到達前述背面的外周緣。
  8. 一種太陽電池製造裝置，係為具備下列要件的CVD裝置：成膜室；第1電極，配置於前述成膜室內；第2電極，和前述第1電極相對向設置，且兼作載置半導體基板的基板載置台；氣體供給部，將原料氣體供給至前述成膜室內；及排氣部，將前述成膜室內實施真空排氣，使之成為負壓；其中，前述基板載置台係具有貫通孔，該貫通孔係在和半導體基板的抵接面及該抵接面的相反側的面形成開口且貫通前述基板載置台，並且至少經由前述相反側的面的開口連通至前述成膜室內。
  9. 一種太陽電池製造裝置，係為具備下列要件的CVD裝置： 成膜室；第1電極，配置於前述成膜室內；第2電極，和前述第1電極相對向設置，且兼作載置半導體基板的基板載置台；氣體供給部，將原料氣體供給至前述成膜室內；及排氣部，將前述成膜室內實施真空排氣，使之成為負壓；其中，前述基板載置台係具有凹溝，該凹溝係從和半導體基板的抵接面起經由前述半導體基板的周緣部而到達外部，並且不被已載置之前述半導體基板遮覆而連通至前述成膜室內。
  10. 如申請專利範圍第9項所述之太陽電池製造裝置，其中，前述基板載置台係除了前述凹溝外，復具有在和前述半導體基板的抵接面形成開口且貫通前述基板載置台的貫通孔。
  11. 如申請專利範圍第10項所述之太陽電池製造裝置，其中，前述貫通孔係在和前述半導體基板抵接面的中心形成開口，前述凹溝係以前述貫通孔的中心作為中心圍繞，且呈正交的4條凹溝中，位在2條凹溝兩端的4個端部較前述半導體基板突出的雙H型凹溝。
  12. 如申請專利範圍第10項所述之太陽電池製造裝置，其 中，前述貫通孔係在和前述半導體基板抵接面的中心形成開口，前述凹溝係以前述貫通孔的中心作為中心圍繞，且正交的4條凹溝的8個端部較前述半導體基板突出的#狀凹溝。
  13. 申請專利範圍第8項所述之太陽電池製造裝置，其中，前述貫通孔係剖面積隨著離開前述開口而增大的錐形孔。
  14. 如申請專利範圍第8至13項中任一項所述之太陽電池製造裝置，其中，前述基板載置台具有：形成在相當於前述半導體基板周緣部的區域的凹溝；及嵌裝在前述凹溝內的彈性體。
  15. 如申請專利範圍第8至13項中任一項所述之太陽電池製造裝置，其中，在前述第1電極與前述第2電極之間具備施加高頻電場的高頻電源；在前述成膜室內中產生電漿放電，而在前述半導體基板表面形成薄膜。
TW105133236A 2015-10-20 2016-10-14 太陽電池之製造方法、太陽電池及太陽電池製造裝置 TWI615993B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-206569 2015-10-20
JP2015206569 2015-10-20
??PCT/JP2016/077682 2016-09-20
PCT/JP2016/077682 WO2017068900A1 (ja) 2015-10-20 2016-09-20 太陽電池の製造方法、太陽電池および太陽電池製造装置

Publications (2)

Publication Number Publication Date
TW201725751A TW201725751A (zh) 2017-07-16
TWI615993B true TWI615993B (zh) 2018-02-21

Family

ID=58557228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133236A TWI615993B (zh) 2015-10-20 2016-10-14 太陽電池之製造方法、太陽電池及太陽電池製造裝置

Country Status (6)

Country Link
US (2) US11447869B2 (zh)
JP (1) JP6533300B2 (zh)
CN (1) CN108235787B (zh)
DE (1) DE112016004804T5 (zh)
TW (1) TWI615993B (zh)
WO (1) WO2017068900A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010500A (ja) * 2006-06-27 2008-01-17 Mitsumi Electric Co Ltd 半導体装置の製造方法
US20090277502A1 (en) * 2006-04-14 2009-11-12 Atsushi Yoshida Solar cell, solar cell module using the solar cell and method for manufacturing the solar cell module

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW221318B (zh) * 1990-07-31 1994-02-21 Tokyo Electron Co Ltd
JP2000021960A (ja) 1998-06-30 2000-01-21 Hitachi Chem Co Ltd 真空チャック
JP2005085657A (ja) * 2003-09-10 2005-03-31 Ibiden Co Ltd セラミックヒータ
JP4716881B2 (ja) 2006-01-24 2011-07-06 信越半導体株式会社 太陽電池の作製方法
US7954449B2 (en) * 2007-05-08 2011-06-07 Palo Alto Research Center Incorporated Wiring-free, plumbing-free, cooled, vacuum chuck
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
JP2009283904A (ja) * 2008-04-25 2009-12-03 Nuflare Technology Inc 成膜装置および成膜方法
WO2010024814A1 (en) * 2008-08-28 2010-03-04 Applied Materials, Inc. Methods and apparatus for depositing a uniform silicon film with flow gradient designs
JP4929270B2 (ja) * 2008-11-17 2012-05-09 三菱重工業株式会社 真空処理装置
JP5776090B2 (ja) * 2010-07-21 2015-09-09 株式会社 天谷製作所 成膜プロセス
JP2012209316A (ja) 2011-03-29 2012-10-25 Kyocera Corp 太陽電池素子および太陽電池モジュール
JP2014239085A (ja) 2011-10-03 2014-12-18 三菱電機株式会社 太陽電池素子およびその製造方法
WO2014030765A1 (ja) * 2012-08-24 2014-02-27 京セラ株式会社 太陽電池素子
JP6664207B2 (ja) 2015-12-11 2020-03-13 三菱電機株式会社 太陽電池の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090277502A1 (en) * 2006-04-14 2009-11-12 Atsushi Yoshida Solar cell, solar cell module using the solar cell and method for manufacturing the solar cell module
JP2008010500A (ja) * 2006-06-27 2008-01-17 Mitsumi Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE112016004804T5 (de) 2018-07-19
CN108235787A (zh) 2018-06-29
TW201725751A (zh) 2017-07-16
WO2017068900A1 (ja) 2017-04-27
JPWO2017068900A1 (ja) 2018-02-15
US20190186005A1 (en) 2019-06-20
US11447869B2 (en) 2022-09-20
JP6533300B2 (ja) 2019-06-19
CN108235787B (zh) 2022-05-13
US20220389577A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
EP3855511A1 (en) Crystalline silicon solar cell and preparation method therefor
JP5421701B2 (ja) 結晶シリコン太陽電池及びその製造方法
EP2197036A1 (en) Method for manufacturing solar cell
US20130233378A1 (en) High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using semiconductor wafers
US20110253211A1 (en) Solar cell and method for manufacturing same
JP5414298B2 (ja) 太陽電池の製造方法
WO2014034677A1 (ja) 光起電力素子およびその製造方法
AU2015267299B2 (en) Relative dopant concentration levels in solar cells
WO2007060744A1 (ja) 太陽電池セルおよびその製造方法
KR20120110728A (ko) 태양 전지 및 이의 제조 방법
KR101000556B1 (ko) 태양전지 및 그 제조방법
JP4716881B2 (ja) 太陽電池の作製方法
JP2016139762A (ja) 太陽電池素子の製造方法
JP6072904B2 (ja) 光起電力素子及びその製造方法
US20120192935A1 (en) Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element
TWI615993B (zh) 太陽電池之製造方法、太陽電池及太陽電池製造裝置
JP6664207B2 (ja) 太陽電池の製造方法
JP5452535B2 (ja) 太陽電池の製造方法
WO2018055847A1 (ja) 太陽電池及びその製造方法、並びに太陽電池モジュール
JP5275415B2 (ja) 結晶太陽電池セルおよび結晶太陽電池セルの製造方法
KR20110040541A (ko) 보론 도핑방법 및 이를 이용한 태양전지 제조방법
JP5677404B2 (ja) 結晶太陽電池セル
WO2009150741A1 (ja) 光起電力装置の製造方法
JP2016004916A (ja) 太陽電池の製造方法および太陽電池
JP5781488B2 (ja) 結晶太陽電池セルおよび結晶太陽電池セルの製造方法